JP3908164B2 - 歪補償出力制御回路及び歪補償出力制御方法 - Google Patents

Description

技術分野
この発明は歪補償と出力制御を行う歪補償出力制御回路及び歪補償出力制御方法に関するものである。
背景技術
第１図は特許第２５７６３５７号公報に開示された従来の歪補償出力制御回路の構成を示すブロック図であり、図において、１は入力電力と負帰還された出力電力の一部を加算する加算器、２は加算器１からの電力を減衰させる可変減衰器、３は可変減衰器２からの電力を増幅し所定の出力電力を出力する電力増幅器、４は電力増幅器３からの出力電力を減衰させ加算器１に負帰還させる可変減衰器、５は所定の出力電力が得られるように可変減衰器４を制御すると共に、帰還ループのループ利得が常に一定になるように可変減衰器２を制御する制御回路である。
このように、歪補償出力制御回路は、可変減衰器２と電力増幅器３によるフォワード側と、可変減衰器４と加算器１によるフィードバック側と、制御回路５により構成されている。そして、この歪補償出力制御回路は、入力電力を電力増幅し所定の出力電力を出力すると共に、出力電力の一部を負帰還させる帰還ループを形成して、電力増幅する際に発生する歪を補償するものである。
次に動作について説明する。
通常、歪補償出力制御回路において出力電力を変更する際は、加算器１に負帰還するレベルを可変減衰器４によって変更することで出力電力を変更している。その際に、上記公報では、制御回路５が、歪補償出力制御回路におけるループ利得が常に一定となるように、可変減衰器４の変更量に応じて可変減衰器２を制御することによって、常に安定した出力制御を可能にするものである。
第２図は電力増幅器３の出力電力に対する歪の量を示す図である。一般に電力増幅器３の出力の歪特性は常に一定ではなく、第２図に示すように出力電力に応じて歪の量も増減する。しかし、従来の歪補償出力制御回路では、出力電力を制御した際にも常にループ利得を一定にするように制御されている。そのため、歪の量が少なく出力電力が小さいときでもループ利得が一定となったままであり、これによって歪補償出力制御回路に特有の雑音電力の増加や位相発振等、様々な問題を引き起こす要因となっている。例えば、第２図のＡ点よりＢ点の方が歪補償量は少なくても良く、さらにＣ点では歪補償そのものを必要としない。
また、第３図は高次関数的な特性を持つ電力増幅器３の出力電力に対する歪の量を示す図である。第３図に示すように、電力増幅器３の構成によっては、フォワード側全体の歪の量が出力電力によって一定とはならない高次関数的な特性を持つ場合がある。この場合、例えば出力電力を第３図のＡ点から、Ｂ点に変更した際には、歪補償範囲を満足できず歪の絶対量がＡ点と比べて多くなってしまうことが考えられる。このように、歪の量が出力電力によって変化すると、安定した性能を得ることが困難となってしまう。
従来の歪補償出力制御回路は以上のように構成されているので、電力増幅器３の歪の量が出力電力に対して高次関数的な特性を持ち歪の量が出力電力によって変化すると、安定した性能を得ることが困難となるという課題があった。
また、出力電力を制御した際に常にループ利得を一定にするように制御しているため、雑音電力の増加や位相発振等を引き起こしてしまうという課題があった。
この発明は上記のような課題を解決するためになされたもので、出力電力を制御すると共に出力電力に応じて歪の量を制御し、安定した性能を確保することができる歪補償出力制御回路及び歪補償出力制御方法を得ることを目的とする。
また、大幅な出力制御を行い小さな出力電力で歪の量が少ないときには帰還ループをオフにし、雑音電力の増加や位相発振等といった弊害を引き起こす可能性を防ぐ歪補償出力制御回路及び歪補償出力制御方法を得ることを目的とする。
発明の開示
この発明に係る歪補償出力制御回路は、入力電力を電力増幅し所定の出力電力を出力すると共に、上記出力電力の一部を負帰還させる帰還ループを形成して、電力増幅する際に発生する歪を補償するもので、上記入力電力と上記負帰還された出力電力の一部とを加算する加算器と、上記加算器からの電力を増減させる第１の利得可変手段と、上記第１の利得可変手段からの電力を増幅し所定の出力電力を出力する電力増幅器と、上記電力増幅器からの出力電力を減衰させ上記加算器に負帰還させる第２の利得可変手段と、上記所定の出力電力が得られるように上記第２の利得可変手段を制御する第２の制御回路と、上記所定の出力電力に応じた上記帰還ループのループ利得が得られるように上記第１の利得可変手段を制御する第１の制御回路とを備えたものである。
このことによって、出力電力に応じて歪の量を制御でき、安定した性能を確保することができるという効果がある。
この発明に係る歪補償出力制御回路は、加算器への帰還ループをオンオフするスイッチ回路を備え、所定の出力電力が小さく、出力電力における歪の量が少ない場合に、上記スイッチ回路により帰還ループをオフにし、第１の制御回路が所定の出力電力が得られるように第１の利得可変手段を制御するものである。
このことによって、雑音電力の増加や位相発振等といった弊害を引き起こす可能性を防ぐことができるという効果がある。
この発明に係る歪補償出力制御方法は、入力電力を電力増幅し所定の出力電力を出力すると共に、上記出力電力の一部を負帰還させる帰還ループを形成して、上記帰還ループにおけるフォワード側利得とフィードバック側利得により電力増幅する際に発生する歪を補償するもので、上記所定の出力電力が得られるように上記フィードバック側利得を制御し、上記所定の出力電力に応じた上記帰還ループのループ利得が得られるように上記フォワード側利得を制御するものである。
このことによって、出力電力に応じて歪の量を制御でき、安定した性能を確保することができるという効果がある。
この発明に係る歪補償出力制御方法は、所定の出力電力が小さく、出力電力における歪の量が少ない場合に、帰還ループをオフにし、上記所定の出力電力が得られるようフォワード側利得を制御するものである。
このことによって、雑音電力の増加や位相発振等といった弊害を引き起こす可能性を防ぐことができるという効果がある。
発明を実施するための最良の形態
以下、この発明をより詳細に説明するために、この発明を実施するための最良の形態について、添付の図面に従って説明する。
実施の形態１．
第４図はこの発明の実施の形態１による歪補償出力制御回路の構成を示すブロック図である。図において、１は入力電力と負帰還された出力電力の一部を加算する加算器、２は加算器１からの電力を減衰させる可変減衰器（第１の利得可変手段）、３は可変減衰器２からの電力を増幅し所定の出力電力を出力する電力増幅器、４は電力増幅器３からの出力電力を減衰させ加算器１に負帰還させる可変減衰器（第２の利得可変手段）である。
１１は所定の出力電力に応じたループ利得が得られるように可変減衰器２を制御する制御回路（第１の制御回路）、１２は所定の出力電力が得られるように可変減衰器４を制御する制御回路（第２の制御回路）であり、制御回路１１，１２はそれぞれ独立したテーブル又は関数制御を行うことが可能な構成となっている。
このように、第４図の例では、可変減衰器２と電力増幅器３によるフォワード側と、可変減衰器４と加算器１によるフィードバック側と、制御回路１１，１２により歪補償出力制御回路を構成している。そして、この歪補償出力制御回路は、入力電力を電力増幅し所定の出力電力を出力すると共に、出力電力の一部を負帰還させる帰還ループを形成して、電力増幅する際に発生する歪を補償するものである。
次に動作について説明する。
第５図は歪補償出力制御回路の簡易モデルを示す図であり、フォワード側利得をα，フィードバック側利得をβ，入力電力をＰｉとすると、出力電力Ｐｏは次の（１）式で示される。
Ｐｏ＝α・Ｐｉ／（１＋αβ） （１）
ここで、αβはループ利得である。そして、ループ利得αβが１より十分に大きいと考えると、１＋αβ≒αβと置き換えることができ、上記（１）式は次の（２）式のように単純化することができる。
Ｐｏ＝Ｐｉ／β （２）
つまり、歪補償出力制御回路の出力電力の制御はフィードバック側利得βに支配されており、フォワード側利得αの影響をほとんど受けないことになり、フォワード側利得α及びフィードバック側利得βを制御することによって、出力電力とは無関係にループ利得αβのみを可変にすることができる。このことを利用すれば、出力電力と歪の量の両方を同時に制御することが可能となる。
また、上記（１）式において、ループ利得αβが１より十分に大きいと考えて式を単純化したが、実際にはフォワード側利得αを制御することにより、出力電力がおよそ１／αβだけ変化する。この影響が無視できない場合は、フィードバック側利得βを制御することで利得低下分を補うことができる。
ここでは、可変減衰器２がフォワード側利得α，可変減衰器４がフィードバック側利得βに相当し、これらを別々のテーブル、もしくは関数を用いて制御することで上記を実現している。すなわち、制御回路１２により所定の出力電力が得られるように可変減衰器４（フィードバック側利得β）を制御し、制御回路１１により所定の出力電力に応じたループ利得αβが得られるように可変減衰器２を制御する。
第６図は歪の量とループ利得αβの関係を説明する図である。図において、出力電力Ａ，Ｂ，Ｃに対する歪の量は、それぞれ３０ｄＢ，４０ｄＢ，２５ｄＢであり、この歪補償出力制御回路に要求される歪の量の上限を１０ｄＢとすると、従来技術では、出力電力Ａに対する歪の量を要求値以下に抑えるべくループ利得αβを２０ｄＢとした場合、ループ利得αβが一定であるためにＢ点での歪の量が要求値を越えてしまう。
しかし、この実施の形態では、出力電力Ａにおけるループ利得αβを２０ｄＢ，出力電力Ｂにおけるループ利得αβを３０ｄＢ，出力電力Ｃにおけるループ利得αβを１５ｄＢとなるように、制御回路１２によりフィードバック側利得βを制御すると共に、制御回路１１によりフォワード側利得αを制御することで、出力電力がどの値であっても、出力電力の値に応じて歪の量を要求値以下に抑えることができる。
第７図は第４図に示す歪補償出力制御回路の具体的構成を示すブロック図である。第７図において、検波回路１４は電力増幅器３からの出力電力を検波し、その検波出力電力はＡＤ変換器１５によりデジタル信号に変換され、制御回路１２の比較器１２３に入力される。出力電力指示部１６は、電力増幅器３から出力すべき所定の出力電力の指示を、制御回路１２の出力電力制御回路１２２と比較器１２３に出力する。
制御回路１２において、メモリ１２１には、出力電力に応じて予め設定された可変減衰器４を制御するための基準値が、関数又はテーブルで記憶されている。出力制御回路１２２は、出力電力指示部１６からの所定の出力電力の指示を受けて、メモリ１２１から所定の出力電力に対応した可変減衰器４を制御するための基準値を読み出して、加算器１２５に出力する。
比較器１２３は、ＡＤ変換器１５からの検波出力電力と出力電力指示部１６から指示された所定の出力電力とを比較して、その差の電力を出力し、演算回路１２４は、比較器１２３からの差の電力に基づき、可変減衰器４を制御するための補正値を演算する。加算器１２５は、出力制御回路１２２からの可変減衰器４を制御するための基準値と、演算回路１２４からの可変減衰器４を制御するための補正値を加算して、可変減衰器４を制御するための設定値を出力し、ＤＡ変換器１２６がアナログ信号に変換し可変減衰器４にその設定値を入力する。
可変減衰器４は入力された設定値により制御され、電力増幅器３から所定の出力電力が出力される。
制御回路１１において、メモリ１１１には、可変減衰器４を制御するための設定値に応じた可変減衰器２を制御するための設定値が、関数又はテーブルで記憶されている。ループ利得制御回路１１２は、制御回路１２の加算器１２５からの可変減衰器４を制御するための設定値に対応した可変減衰器２を制御するための設定値をメモリ１１１から読み出し、ＤＡ変換器１１３がアナログ信号に変換し可変減衰器２にその設定値を入力する。
可変減衰器２は入力された設定値により制御され、所定のループ利得が得られる。
この実施の形態１の歪補償出力制御回路は、以上のように、加算器１，可変減衰器２，電力増幅器３，可変減衰器４，制御回路１１，１２により構成されているが、カルテジアンフィードバック方式やプリディストーション方式等、送信出力の一部を入力側へ負帰還する構成を用いた歪補償出力制御回路にも適用可能である。
また、この実施の形態１では利得を変更するものとして可変減衰器２，可変減衰器４を用いているが、利得を変更できるものであればどのような利得可変手段を用いても構わない。特に、フォワード側利得を変更するものとして、利得を減衰させるものに限らず、可変増幅器を適用することもできる。
以上のように、この実施の形態１によれば、制御回路１２により所定の出力電力が得られるようにフィードバック側利得可変手段（フィードバック側利得β）を制御し、制御回路１１により所定の出力電力に応じたループ利得αβが得られるようにフォワード側利得可変手段を制御することにより、出力電力に応じて歪の量を制御でき、安定した性能を確保することができるという効果が得られる。
また、この実施の形態１によれば、常に安定した出力電力と歪み特性を得ることが可能となり、電力増幅器３の素子選定の自由度が向上するという効果が得られる。
実施の形態２．
第８図はこの発明による実施の形態２による歪補償出力制御回路の構成を示すブロック図である。図において、１３−１は歪補償出力制御回路における帰還ループを断続可能にするスイッチ回路である。スイッチ回路１３−１は出力電力が小さく歪の量が少ないときに、例えばソフト制御により接点ａ側のオフに切り替えられる。なお、実施の形態１の第４図と同一構成要素には同一符合を付し説明を省略する。
次に動作について説明する。
スイッチ回路１３−１が接点ｂ側のオンとなっているときは、実施の形態１と同様の動作を行う。実施の形態１では、出力電力に応じてループ利得αβを制御しているが、実施の形態２では、出力電力が小さく歪の量が十分に小さい場合に、スイッチ回路１３−１によって歪補償出力制御回路における帰還ループをオフにし、出力電力の制御を可変減衰器２にて行う。
上記（１）式より、帰還ループがオンのときと、帰還ループがオフのときの歪補償出力制御回路の出力電力比は、およそ１／（１＋αβ）となるが、帰還ループがオフのときは、可変減衰器２のフォワード側利得αがそのまま出力につながるため、スイッチ回路１３−１に連動して、制御回路１１により可変減衰器２を制御し、フォワード側利得αも同様に１／（１＋αβ）倍にすれば、帰還ループオン／オフ切換え時の出力電力差をなくすことができ、帰還ループオフ時でも出力電力の制御が可能となる。
第９図は第８図に示す歪補償出力制御回路の具体的構成を示すブロック図である。第９図において、スイッチ回路１３−１〜１３−４は、出力電力が小さく歪の量が少ないときに接点ａ側に切り替えられ、出力電力が大きいときには接点ｂ側に切り替えられる。接点ｂ側に切り替えられた場合には、実施の形態１の第７図と同じ回路となり同様に動作するので説明を省略する。
スイッチ回路１３−１〜１３−４が接点ａ側に切り替えられた場合について説明する。
検波回路１４は電力増幅器３からの出力電力を検波し、この検波出力電力は、ＡＤ変換器１５によりデジタル信号に変換され、スイッチ回路１３−２を介して、制御回路１１の比較器１１６に入力される。出力電力指示部１６は、電力増幅器３から出力すべき所定の出力電力の指示を、スイッチ回路１３−３を介して、制御回路１１の出力制御回路１１５と比較器１６に出力する。
制御回路１１のメモリ１１４には、出力電力に応じて予め設定された可変減衰器２を制御するための基準値が、関数又はテーブルで記憶されている。出力制御回路１１５は、出力電力指示部１６からの所定の出力電力の指示を受けて、メモリ１１４から、所定の出力電力に対応した可変減衰器２を制御するための基準値を読み出して、加算器１１８に出力する。
比較器１１６は、ＡＤ変換器１５からの検波出力電力と、出力電力指示部１６から指示された所定の出力電力とを比較してその差の電力を出力し、演算回路１１７は、比較器１１６からの差の電力に基づき可変減衰器２を制御するための補正値を演算する。加算器１１８は、出力制御回路１１５からの可変減衰器２を制御するための基準値と、演算回路１１７からの可変減衰器２を制御するための補正値を加算して、可変減衰器２を制御するための設定値をスイッチ回路１３−４を介して出力し、ＤＡ変換器１１３がアナログ信号に変換し可変減衰器２にその設定値を入力する。
可変減衰器２は入力された設定値により制御され、電力増幅器３から所定の出力電力が出力される。
ここで、スイッチ回路１３−１〜１３−４は制御の形態を示すものであり、帰還ループをオン／オフすることが実現できる構成であればどのような手段を用いても構わない。
この実施の形態２では、出力電力が小さく歪の量が十分に小さい場合に、歪補償出力制御回路における帰還ループをオフにし、加算器１と電力増幅器３の間に接続された可変減衰器２により出力電力の制御を行っているが、可変減衰器２の代わりに、可変増幅器等の利得可変手段を用いてもよく、また、加算器１の前に入力電力を制御する入力側の利得可変手段を接続し、可変減衰器２の代わりに、この入力側の利得可変手段により、出方電力の制御を行っても良い。
以上のように、この実施の形態２によれば、大幅な出力制御を行い小さな出力電力で歪の量が少ないときには、スイッチ回路１３−１〜１３−４により帰還ループをオフにし、制御回路１１により可変減衰器２を制御して出力電力を制御することにより、雑音電力の増加や位相発振等といった弊害を引き起こす可能性を防ぐことができるという効果が得られる。
また、この実施の形態２によれば、帰還ループをオフにすることにより、フィードバック側をフォワード側より完全に切り離して電源をオフにすることができ、フィードバック側の電力消費を抑えることができるという効果が得られる。
産業上の利用可能性
以上のように、この発明に係る歪補償出力制御回路は、出力電力と共に歪の量を制御したり、歪の量が少なく小さな出力電力のときには帰還ループをオフにし、雑音電力の増加や位相発振等を防ぐものに適している。
【図面の簡単な説明】
第１図は従来の歪補償出力制御回路の構成を示すブロック図である。
第２図は電力増幅器の出力電力に対する歪の量を示す図である。
第３図は高次関数的な特性を持つ電力増幅器の出力電力に対する歪の量を示す図である。
第４図はこの発明の実施の形態１による歪補償出力制御回路の構成を示すブロック図である。
第５図はこの発明の実施の形態１による歪補償出力制御回路を示す簡易モデル図である。
第６図はこの発明の実施の形態１による歪の量とループ利得の関係を説明する図である。
第７図は第４図に示す歪補償出力制御回路の具体的構成を示すブロック図である。
第８図はこの発明の実施の形態２による歪補償出力制御回路の構成を示すブロック図である。
第９図は第８図に示す歪補償出力制御回路の具体的構成を示すブロック図である。

Claims (4)

1. 入力電力を電力増幅し所定の出力電力を出力すると共に、上記出力電力の一部を負帰還させる帰還ループを形成して、電力増幅する際に発生する歪を補償する歪補償出力制御回路において、
   上記入力電力と上記負帰還された出力電力の一部とを加算する加算器と、
   上記加算器からの電力を増減させる第１の利得可変手段と、
   上記第１の利得可変手段からの電力を増幅し所定の出力電力を出力する電力増幅器と、
   上記電力増幅器からの出力電力を減衰させ上記加算器に負帰還させる第２の利得可変手段と、
   上記所定の出力電力が得られるように上記第２の利得可変手段を制御する第２の制御回路と、
   上記所定の出力電力に応じた上記帰還ループのループ利得が得られるように上記第１の利得可変手段を制御する第１の制御回路とを
   備えたことを特徴とする歪補償出力制御回路。
2. 加算器への帰還ループをオンオフするスイッチ回路を備え、
   所定の出力電力が小さく、出力電力における歪の量が少ない場合に、上記スイッチ回路により帰還ループをオフにし、
   第１の制御回路が所定の出力電力が得られるように第１の利得可変手段を制御する
   ことを特徴とする請求の範囲第１項記載の歪補償出力制御回路。
3. 入力電力を電力増幅し所定の出力電力を出力すると共に、上記出力電力の一部を負帰還させる帰還ループを形成して、上記帰還ループにおけるフォワード側利得とフィードバック側利得により電力増幅する際に発生する歪を補償する歪補償出力制御方法において、
   上記所定の出力電力が得られるように上記フィードバック側利得を制御し、上記所定の出力電力に応じた上記帰還ループのループ利得が得られるように上記フォワード側利得を制御する
   ことを特徴とする歪補償出力制御方法。
4. 所定の出力電力が小さく、出力電力における歪の量が少ない場合に、帰還ループをオフにし、
   上記所定の出力電力が得られるようにフォワード側利得を制御する
   ことを特徴とする請求の範囲第３項記載の歪補償出力制御方法。

Images