JP3837178B2 - ハイパワーmos型電界効果トレンチトランジスタデバイス - Google Patents
ハイパワーmos型電界効果トレンチトランジスタデバイス Download PDFInfo
- Publication number
- JP3837178B2 JP3837178B2 JP22158095A JP22158095A JP3837178B2 JP 3837178 B2 JP3837178 B2 JP 3837178B2 JP 22158095 A JP22158095 A JP 22158095A JP 22158095 A JP22158095 A JP 22158095A JP 3837178 B2 JP3837178 B2 JP 3837178B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- region
- doped region
- highly doped
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005669 field effect Effects 0.000 title claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 15
- 230000015556 catabolic process Effects 0.000 claims description 8
- 230000000903 blocking effect Effects 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 239000011810 insulating material Substances 0.000 claims description 2
- 239000000969 carrier Substances 0.000 claims 2
- 238000009792 diffusion process Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000001413 cellular effect Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/7722—Field effect transistors using static field induced regions, e.g. SIT, PBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
- H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
- H01L29/7832—Field effect transistors with field effect produced by an insulated gate with multiple gate structure the structure comprising a MOS gate and at least one non-MOS gate, e.g. JFET or MESFET gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の属する技術分野】
本発明は、ハイパワーMOSFETおよび、特にトレンチMOSゲート構造を採用した低いオン抵抗のハイパワーMOS型電界効果トレンチトランジスタに関する。
【0002】
【従来の技術】
半導体装置の取り扱い性能の活用には、セル記録密度を最大にすることが、本質的である。経験的にも解析的にも、デバイス物理の限界は、一般にDMOSとして知られている、セルフアライン、ダブル拡散により形成される表面チャネルを用いたMOSFETのように、セル記録密度の進歩に限定されることは明らかである。
【0003】
セル記録密度の改良が、標準的なDMOS構造よりむしろトレンチMOSゲート構造の利用により達成することができる。トレンチゲート構造におけるJFETピンチング効果の欠如も、DMOS構造に比較して、低いオン状態の抵抗となるために重要である。低いオン抵抗は、特にMOSFETが、例えば自動車用エレクトロニクスのような低周波パワーエレクトロニクス仕様に用いられる場合に重要である。
【0004】
従来のトレンチ・パワーMOSFETを図1に示す。デバイスは、N+ソース領域2、Pベースまたはチャネル領域4、N-領域6およびN+領域8を含む。ポリシリコンゲート10はPベース4の両側のトレンチに形成され、それゆえに薄い酸化領域11により分離される。デバイスの上部表面上のソース電極12は、ソース領域2を覆う。デバイスの下部表面上のドレイン電極14はN+領域8を覆う。
【0005】
【発明が解決しようとする課題】
図1のデバイスの動作は、以下の通りである。ソース電極12に対し、ドレイン電極14を正にし、正の電位をゲート10に印加した場合、電流がデバイスを通って、上部へ流れる。ゲート10の正のポテンシャルは、Pベース4を反転させ、そこにn−チャネルを形成し、電流がドレインからソースに流れることを可能にする。図1のトレンチパワーMOSFETが、セル記録密度の点で、DMOSより十分優れている一方、構造にPベースを含むことで、p−チャネルが反転した場合、チャネル抵抗となり、オン抵抗の一因となり望ましくない。加えて、図1に示す従来のトレンチ・パワーMOSFETは、寄生P−N接合を有し、同期整流中の問題となっていた。
【0006】
エンハンスメント構造のトレンチ・パワーMOSFETを図2に示すが、同様の部分は、同様の引用番号で示される。B.Baligaにより、IEEE Electron Device LettersのVol.13、No.8、August 1992の427−29頁に”The Accumulation−Mode Field−Effect Transistor:A New Ultralow On−Resistance MOSFET”として表されたこのデバイスは、Pベース領域を含まず、それゆえにソースとドレイン領域の間にP−N接合を有しない。図1に示すデプレッション型トレンチ・パワーMOSFETと異なり、図2のデバイスでは、電流伝導はトレンチサイドウォールに沿って形成された蓄積層の表面に沿って起こり、結果として大変低いオン抵抗となる。加えて、図2のデバイスでは、1×1014cm-3より低くドーピングされたドリフト領域が用いることができ、一方、図1のトレンチ・パワーMOSFETには、最適ドリフト領域ドーピングとして2×1016cm-3が必要とされる。更に、図2の構造は、好都合に、寄生P−N接合を含まない。図2のデバイスをオフにするために、N-領域6のを反転させるためにゲート10に電位が供給される。しかし、図2のデバイスでは、MOSゲートによる空乏層幅はN-ドリフト領域中のホールの反転領域の形成により限定される。これは、デバイスの順方向阻止性能を限定する。
【0007】
【課題を解決するための手段】
本発明は、従来技術の上述の欠陥を克服する独特の構造を有するトレンチ・パワーMOSFETについてである。
好都合に、本発明は、図2のトレンチ・パワーMOSFETのようにPベース領域を持たず、これによりP−N接合も無い。このように、本発明のトレンチ・パワーMOSFETは、第1および第2(例えば上と下)の反対側の半導体表面を有する半導体材料のウエハ内に形成され、該半導体材料のウエハは第1の導電型の比較的低ドープ領域、好ましくはN-を含み、複数の一定間隔の狭いトレンチがウエハに垂直に、ウエハの上面から少なくとも上部半導体表面からトレンチの間に配置されたN-領域の部分に延びて形成される。ポリシリコンゲートは、トレンチの間に配置され、ゲート絶縁材料によって間にはさまれたN-領域の部分から一定の間隔を保っている。第1の導電型、例えばN+の第1の比較的高いドーピング領域は、上部半導体表面およびN-領域の間に近接して配置される。
【0008】
しかしながら、本発明は、第1の具体例では、ウエハに形成され、例えばソース領域のような、上部N+領域に近接し、少なくとも部分的には同一の広がりを持つP+の介在物により、図2の従来技術のデバイスを改良するものである。デバイスをオフにするための負のゲート電圧の印加により、付加されたP+領域は、N-領域で形成された正孔のドレインを形成する。このように、正孔が形成されるやいなや、これらは、トレンチp−チャネルMOSFETの電場により、P+領域に掃き出される。この効果を以後、”深い空乏”と呼ぶ。
深い空乏は、電子の流れに対するポテンシャル障壁を形成し、デバイスの順方向阻止性能を大幅に改良することにより、トレンチMOSゲートの間のN-領域を大変有効にピンチオフする。図2の従来技術構造と異なり、MOSゲートによる空乏層幅は、正孔の反転層の形成により限定されない。このことは、本発明の構造のトレンチ・ゲートが、より間隔を置いて配置でき、ブレイクダウン電圧を改良し、リーク電流を減少させ、製造を簡単にする。
正電圧をゲートに印加したオン状態において、電流伝導は、従来技術の図2のデバイスのように、主に、トレンチ側のシリコン表面に形成された蓄積層を通ってなされる。電子の有効移動度は蓄積層において、反転層より高いので、本発明のデバイスのオン抵抗は、図2の従来技術のデバイスのように、従来のトレンチ・パワーMOSFETより、さらに低くなる。
【0009】
本発明の第2の具体例では、P+拡散はゲートの間のN+領域の中央に形成される。P+拡散は、P+拡散と、負電位をゲートに印加したMOSゲート(例えば、JFET動作)の間のN-領域の部分のピンチオフを引き起こす。
発明の他の具体例では、P+領域は、デバイスの上表面にN+ソースから間をあけて形成され(第1の具体例のように)、更にゲートの間のN+領域内の中央に(発明の第2の具体例のように)形成される。
本発明は、更に好ましくは、下部半導体表面とN-領域(MOSFETの具体例において)の間に、近接したN+領域を含み、またはデバイスの下部半導体表面とN-領域の間に、近接したP+領域を含むものであり、それゆえに、(例えばIGBTの具体例のように)トレンチMOSFETとともに、直列のPNダイオードからなる構造を形成する。
好都合に、発明の全ての具体例は、シリコンの表面上に互いに間隔をおいた円形のトレンチが、セル状の幾何学状態を満たすことができる。加えて、全ての具体例において、N-領域とゲートの重複は、デバイスのブレイクダウン電圧またはオン抵抗性能を最適化するために変化させることができる。
本発明は、また、水平伝導構造で供給されても良い。かかる場合、ゲートは、トレンチ内よりむしろN-拡散領域上のデバイス上部表面上に配置される。
本発明の他の特徴および利点は、伴った図に言及する以下の本発明の説明から明らかに成るだろう。
【0010】
【発明の実施の形態】
本発明の新しいトレンチ・パワーMOSFETの第1の具体例を図3に示す。その中に示されたように、本発明は図2の従来技術と似た構造を有するが、加えて、ウエハ内に、ウエハの(ソース領域12により覆われた)上部表面から延びてN+ソース領域2に近接して形成されたP+領域16を含む。
図3に示したように、負電圧がゲート10に印加され、デバイスがオフの場合(順方向阻止状態)、トレンチp−チャネルMOSFETにより、好都合に、P+領域16が、N-領域6に形成された正孔を掃き出す”ドレイン”として働き、ゲート電極10が”ゲート”、N-領域6が(ゲートにより反転された)”チャネル”、N-領域6の反転により形成されたホールが”ソース”となる。P+領域16は、このように、正孔にとってドレインとして動作し、結果として以下の利点を有する。
【0011】
第1に、P+ドレイン領域16は、デバイスがオフ状態の場合、正孔の反転領域の形成を防ぎ、これにより、従来技術の図2のデバイスの性能の第1の限界、即ち、ゲートに隣接した空乏層の深さの限界を克服できる。このように、本発明のP+ドレイン領域16は、オフ状態でのゲートに隣接した増加した空乏層(”深い空乏”)を引き起こす。これは、オフ状態のソース12とドレイン14の間の電子の流れに対する電位障壁を増加し、減少したリーク電流、より高いブレイクダウン電圧を導く。
【0012】
第2に、本発明における正孔の反転層の排除は、図2のデバイスを含むVLSIデバイスの重要なリーク・メカニズムである、バンドからバンドへのトンネル・リーク電流を排除する。
【0013】
図3に示した、本発明の具体例は、以下の表に示したパラメータによりシミュレートしたものである。
【表1】
前述のパラメータを用いたシミュレーションの結果では、60V以上の順方向阻止電圧を示した。オン抵抗RONは、0.076mΩ−cm2であることが見出だされ、これは従来のトレンチ・パワーMOSFETのオン抵抗より十分低い。完全にゲートで制御される特性と、0.8Vのしきい値電圧が得られた。いろいろのオン抵抗成分を用いたRONの理論的計算は、これらの結果と良く一致する。
ここで図4について言及すると、本発明の第2の具体例が示されるが、ここでは、P+領域18が、ウエハの上部表面からN+ソース領域の中央を通って、N-ドリフト領域6に拡散される。図5(b)に、中央のP+領域18がN+領域8までずっと延びた、図5(a)の代わりの構造を示す。
図6および7には、図3および4のそれぞれ具体例に対応する、代わりの構造を示す。これらは、より浅いN-ドリフト領域6を有し、これにより、より低いオン抵抗のみならず、より低いブレイクダウン電圧となる。図8および9には、再び図3および4のそれぞれに対応する、図6および7の具体例よりむしろ浅いN-ドリフト領域6を有する、他の代わりの具体例を示す。図8および9の具体例は、より低いオン抵抗を有し、比較的低いブレイクダウン電圧ゆえに、低電圧用途に用いられる。
【0014】
好都合に、本発明は、セル状のトポロジーに供給することができる。例えば、図17(a)および17(b)は、図3の具体例のマルチ・セルの断面図および上面図をそれぞれ示す。代わりに、好ましくは、各ユニット・セルは多角形の形状で供給されることができる。図10、11および12に、図3、4および5のそれぞれの具体例のための好ましい6角形のセル構造の上面図を示す。
図13−15に、N+領域8がP+領域20により置き換えられた発明の他の具体例を示す。このように、図13に示すように、従来技術図2の構造は、トレンチ・トランジスタと直列にPN接合を形成するように改良することができ、これにより、IGBTデバイスを作製できる。同様に、図14および15に、図3および4の具体例にそれぞれ対応するIGBT構造を示す。
図示しないが、図5に示される発明の結合された具体例でも、同様に、IGBT構造を供給することができる。同様に、IGBT構造は、(図10−12に対応して)セル状のトポロジーで、そして/または、より低電圧動作におけるオン抵抗を改良するために、図6−9に示すように、より浅いN-ドリフト領域6を有した状態でも、満たされることができる。
【0015】
図16(a)(b)に、デバイスがP+基板22上に形成された、発明の水平伝導の具体例を示す。オン状態において、電流は、N+ドレイン領域24から、N-ドリフト領域26を通って、N+ソ−ス領域28に流れる。図3の、垂直伝導の具体例と一致するように、P+ドレイン領域30が、半導体ウエハ上に、N+ソース領域28に隣接する場所に、上部表面からウエハ内に延びて形成される。MOSゲート32は、N-ドリフト領域26にかぶさる。
MOSゲート32に、負電圧を印加した状態では、P+領域30は、N-ドリフト領域26で形成された正孔のためのドレインを形成する。このように、ふたたび、正孔が形成されるやいなや、正孔は電場により、縦型p−チャネルMOSFETにより、P+領域30に掃き出され、結果としてN-ドリフト領域26の”深い空乏”となる。
明らかに、本発明の多くの他の態様が可能である。例えば、前に述べた全ての具体例において、領域のドーピング極性をおよび印加電圧を逆にすることができ、これにより、電流も逆方向に流れる。
【0016】
このように、本発明は、特別な具体例と関連して述べられてきたが、多くの他の態様や改良や他の使用が、技術の中の熟練においてそれらが明らかになる。それゆえに、本発明はここでの特別な発表によってではなく、添付された請求項により、限定されることが好ましい。
【図面の簡単な説明】
【図1】 従来技術のデプレッション型トレンチ・パワーMOSFETの構造を示す。
【図2】 従来技術のエンハンスメント型トレンチ・パワーMOSFETの構造を示す。
【図3】 エンハンスメント型デバイスの上部表面から延びた、加えられたP+ドレイン領域を有する本発明の第1の具体例である。
【図4】 N+ソ−ス領域の中央を通って、トレンチゲートの間のN-ドリフト領域の中へ、ウエハの上部表面から拡散されたP+領域を有する本発明の第2の具体例を示す。
【図5】 図3および図4のP+領域が供給された、発明の組み合わされた具体例を示す。;図5(b)は、N+ドレイン領域にまでずっと延びた中央のP+領域を有する図5(a)の代わりの構造を示す。
【図6】 図3の具体例に対応する他の構造を示す。これらは、浅いN-ドリフト領域を有し、それゆえに低オン抵抗のみならず低ブレイクダウン電圧をも有する。
【図7】 図4の具体例に対応する他の構造を示す。これらは、浅いN-ドリフト領域を有し、それゆえに低オン抵抗のみならず低ブレイクダウン電圧をも有する。
【図8】 図6の具体例より、いっそう浅いN-ドリフト領域を有する、図3の具体例に再度対応する、他の代わりの構造を示す。
【図9】 図7の具体例より、いっそう浅いN-ドリフト領域を有する、図4の具体例に再度対応する、他の代わりの構造を示す。
【図10】 図3の具体例の、好ましい6角形セル構造の上面図を示す。
【図11】 図4の具体例の、好ましい6角形セル構造の上面図を示す。
【図12】 図5の具体例の、好ましい6角形セル構造の上面図を示す。
【図13】 デバイス下部表面において、N+領域がP+領域により置き換えられた発明のIGBT具体例を示す。
【図14】 デバイス下部表面において、N+領域がP+領域により置き換えられた発明のIGBT具体例を示す。
【図15】 デバイス下部表面において、N+領域がP+領域により置き換えられた発明のIGBT具体例を示す。
【図16】 (a)(b)は、本発明の水平伝導の具体例を示す。
【図17】 図17(a)は、本発明の第1の具体例の複数のセルの断面図を示す。;図17(b)は、本発明の第1の具体例の複数セルの上面図を示す
【符号の説明】
2 N+ソース領域、4 Pベースまたはチャネル領域、6 N-領域、8 N+領域、10 ポリシリコンゲート、11 薄い酸化領域、12 ソース電極、14 ドレイン電極、16 P+ドレイン領域、18 P+領域、20 P+領域、22 P+基板、24 N+ドレイン領域、26 N-ドリフト領域、28 N+ソ−ス領域、30 P+ドレイン領域、32 MOSゲート。
Claims (7)
- 比較的低いオン抵抗および比較的高いブレイクダウン電圧を示すハイパワーMOS型電界効果トレンチトランジスタデバイスが、
a)第1および第2の対向する半導体表面を有する半導体材料のウエハであって、該半導体材料のウエハが、第1導電型の基板(8)と、該基板上の第1導電型の比較的低くドープされた領域(6)とを含み、
複数の狭いトレンチが、該ウエハ内に垂直に形成され、該第1の半導体表面から該比較的低くドープされた領域中に延び、該トレンチは間隔をあけて分離された複数の半導体メサを形成するように横切り、
それぞれの該メサは、第2側面に対向する第1側面と、第4側面に対向する第3側面と、該比較的低くドープされた領域の一部と、それぞれのメサの該比較的低くドープされた領域上の、第1導電型の2つの対向する高くドープされた領域(2)と該第1導電型の2つの対向する高くドープされた領域に挟まれた第2導電型の領域(16)とを含み、
該第1導電型の高くドープされた領域の一方が、該第1側面に隣接しかつ該第1側面に沿って延び、該第1導電型の高くドープされた領域の他の一方が、該第2側面に隣接しかつ該第2側面に沿って延び、
該第1導電型の高くドープされた領域と該第2導電型の領域が、該第3側面および該第4側面に隣接するように配置された該半導体材料のウエハと、
b)該トレンチ中に、該第1導電型の高くドープされた領域の一部から、ゲート絶縁材料の層により間隔をあけて配置されたゲート電極(10)と、
c)該第1導電型の高くドープされた領域と該第2導電型の領域とに電気的に接続されたソース電極(12)と、
d)該基板に電気的に接続されたドレイン電極(14)とを含み、
該第2導電型の領域(16)は、該ゲート電極手段に該デバイスをターンオフさせる電圧が供給された場合にその間に深い空乏領域を形成し、該デバイスの順方向阻止性能を供給するための該ゲート間の、該第1導電型の比較的低くドープされた領域の一部の中の、第2導電型のキャリアのためのドレインを形成するハイパワーMOS型電界効果トレンチトランジスタデバイス。 - 上記デバイスをターンオフさせるために、上記電圧が上記ゲート電極に供給された場合、上記ゲート間の、上記第1導電型の比較的低くドープされた領域の一部の中で形成された第1導電型のキャリアが、ゲート空乏と接合空乏により、該ゲート電極手段の間の、該第1導電型の比較的低くドープされた領域から涸渇し、該デバイスの順方向阻止性能を更に大きくする請求項1のデバイス。
- 上記第1導電型の高くドープされた領域と、上記第2導電型の領域とが、同じ厚みである請求項1のデバイス。
- 上記第1導電型の高くドープされた領域が、上記第2導電型の領域より厚い請求項1のデバイス。
- 上記第2導電型の領域が、上記第1導電型の高くドープされた領域より厚い請求項1のデバイス。
- 上記第1導電型がN型であり、上記第2導電型がP型である請求項1のデバイス。
- 上記第1側面と上記第2側面とが平行であり、上記第3側面と上記第4側面とが平行であり、そして該第1側面と該第2側面が、該第3側面と該第4側面とを横切る請求項1のデバイス。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US298462 | 1994-08-30 | ||
US08/298,462 US5581100A (en) | 1994-08-30 | 1994-08-30 | Trench depletion MOSFET |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08107204A JPH08107204A (ja) | 1996-04-23 |
JP3837178B2 true JP3837178B2 (ja) | 2006-10-25 |
Family
ID=23150628
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22158095A Expired - Lifetime JP3837178B2 (ja) | 1994-08-30 | 1995-08-30 | ハイパワーmos型電界効果トレンチトランジスタデバイス |
Country Status (6)
Country | Link |
---|---|
US (1) | US5581100A (ja) |
JP (1) | JP3837178B2 (ja) |
DE (1) | DE19530109A1 (ja) |
FR (1) | FR2725308B1 (ja) |
GB (1) | GB2292835B (ja) |
IT (1) | IT1282941B1 (ja) |
Families Citing this family (66)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5770878A (en) * | 1996-04-10 | 1998-06-23 | Harris Corporation | Trench MOS gate device |
DE19640307C2 (de) * | 1996-09-30 | 2000-10-12 | Siemens Ag | Durch Feldeffekt steuerbares Halbleiterbauelement |
GB9625839D0 (en) * | 1996-12-12 | 1997-01-29 | Westinghouse Brake & Signal | Semiconductor switching devices |
JP2956635B2 (ja) | 1997-02-04 | 1999-10-04 | 日本電気株式会社 | 半導体装置およびその製造方法 |
US6060746A (en) * | 1997-02-11 | 2000-05-09 | International Business Machines Corporation | Power transistor having vertical FETs and method for making same |
DE19727676A1 (de) * | 1997-06-30 | 1999-01-07 | Asea Brown Boveri | MOS gesteuertes Leistungshalbleiterbauelement |
WO1999044240A1 (de) | 1998-02-27 | 1999-09-02 | Asea Brown Boveri Ag | Bipolartransistor mit isolierter gateelektrode |
DE19808154A1 (de) * | 1998-02-27 | 1999-09-02 | Asea Brown Boveri | Bipolartransistor mit isolierter Gateelektrode |
US6855983B1 (en) * | 1998-11-10 | 2005-02-15 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device having reduced on resistance |
JP2003514381A (ja) * | 1999-11-11 | 2003-04-15 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電界効果トランジスタを有する半導体装置およびその製造方法 |
EP1285466A2 (en) | 2000-05-13 | 2003-02-26 | Koninklijke Philips Electronics N.V. | Trench-gate semiconductor device and method of making the same |
US7745289B2 (en) | 2000-08-16 | 2010-06-29 | Fairchild Semiconductor Corporation | Method of forming a FET having ultra-low on-resistance and low gate charge |
US6859074B2 (en) * | 2001-01-09 | 2005-02-22 | Broadcom Corporation | I/O circuit using low voltage transistors which can tolerate high voltages even when power supplies are powered off |
US6677641B2 (en) | 2001-10-17 | 2004-01-13 | Fairchild Semiconductor Corporation | Semiconductor structure with improved smaller forward voltage loss and higher blocking capability |
US7132712B2 (en) | 2002-11-05 | 2006-11-07 | Fairchild Semiconductor Corporation | Trench structure having one or more diodes embedded therein adjacent a PN junction |
US6710403B2 (en) | 2002-07-30 | 2004-03-23 | Fairchild Semiconductor Corporation | Dual trench power MOSFET |
US6916745B2 (en) | 2003-05-20 | 2005-07-12 | Fairchild Semiconductor Corporation | Structure and method for forming a trench MOSFET having self-aligned features |
US6803626B2 (en) * | 2002-07-18 | 2004-10-12 | Fairchild Semiconductor Corporation | Vertical charge control semiconductor device |
US6818513B2 (en) | 2001-01-30 | 2004-11-16 | Fairchild Semiconductor Corporation | Method of forming a field effect transistor having a lateral depletion structure |
US6713813B2 (en) | 2001-01-30 | 2004-03-30 | Fairchild Semiconductor Corporation | Field effect transistor having a lateral depletion structure |
DE10106426B4 (de) * | 2001-02-12 | 2005-06-09 | Infineon Technologies Ag | Vertikaler Graben-Feldeffekttransistor mit Rekombinationsschicht sowie dazugehöriges Herstellungsverfahren |
US6635544B2 (en) * | 2001-09-07 | 2003-10-21 | Power Intergrations, Inc. | Method of fabricating a high-voltage transistor with a multi-layered extended drain structure |
US7061066B2 (en) | 2001-10-17 | 2006-06-13 | Fairchild Semiconductor Corporation | Schottky diode using charge balance structure |
US7138836B2 (en) * | 2001-12-03 | 2006-11-21 | Broadcom Corporation | Hot carrier injection suppression circuit |
US7576388B1 (en) | 2002-10-03 | 2009-08-18 | Fairchild Semiconductor Corporation | Trench-gate LDMOS structures |
US7033891B2 (en) | 2002-10-03 | 2006-04-25 | Fairchild Semiconductor Corporation | Trench gate laterally diffused MOSFET devices and methods for making such devices |
US6710418B1 (en) | 2002-10-11 | 2004-03-23 | Fairchild Semiconductor Corporation | Schottky rectifier with insulation-filled trenches and method of forming the same |
US7652326B2 (en) | 2003-05-20 | 2010-01-26 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
DE10325748B4 (de) * | 2003-06-06 | 2008-10-02 | Infineon Technologies Ag | Sperrschicht-Feldeffekttransistor (JFET) mit Kompensationsstruktur und Feldstoppzone |
KR100994719B1 (ko) | 2003-11-28 | 2010-11-16 | 페어차일드코리아반도체 주식회사 | 슈퍼정션 반도체장치 |
US7368777B2 (en) * | 2003-12-30 | 2008-05-06 | Fairchild Semiconductor Corporation | Accumulation device with charge balance structure and method of forming the same |
JP4039376B2 (ja) * | 2004-03-09 | 2008-01-30 | 日産自動車株式会社 | 半導体装置 |
US7608888B1 (en) * | 2004-06-10 | 2009-10-27 | Qspeed Semiconductor Inc. | Field effect transistor |
US7352036B2 (en) | 2004-08-03 | 2008-04-01 | Fairchild Semiconductor Corporation | Semiconductor power device having a top-side drain using a sinker trench |
US8378382B2 (en) * | 2004-12-30 | 2013-02-19 | Macronix International Co., Ltd. | High aspect-ratio PN-junction and method for manufacturing the same |
DE112006000832B4 (de) | 2005-04-06 | 2018-09-27 | Fairchild Semiconductor Corporation | Trenched-Gate-Feldeffekttransistoren und Verfahren zum Bilden derselben |
US20070052012A1 (en) * | 2005-08-24 | 2007-03-08 | Micron Technology, Inc. | Vertical tunneling nano-wire transistor |
KR100724560B1 (ko) * | 2005-11-18 | 2007-06-04 | 삼성전자주식회사 | 결정질 반도체층을 갖는 반도체소자, 그의 제조방법 및그의 구동방법 |
US7446374B2 (en) | 2006-03-24 | 2008-11-04 | Fairchild Semiconductor Corporation | High density trench FET with integrated Schottky diode and method of manufacture |
US7319256B1 (en) | 2006-06-19 | 2008-01-15 | Fairchild Semiconductor Corporation | Shielded gate trench FET with the shield and gate electrodes being connected together |
US8928077B2 (en) | 2007-09-21 | 2015-01-06 | Fairchild Semiconductor Corporation | Superjunction structures for power devices |
US7772668B2 (en) | 2007-12-26 | 2010-08-10 | Fairchild Semiconductor Corporation | Shielded gate trench FET with multiple channels |
US9882049B2 (en) * | 2014-10-06 | 2018-01-30 | Alpha And Omega Semiconductor Incorporated | Self-aligned slotted accumulation-mode field effect transistor (AccuFET) structure and method |
JP4640436B2 (ja) * | 2008-04-14 | 2011-03-02 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
US8269263B2 (en) * | 2008-05-12 | 2012-09-18 | Vishay-Siliconix | High current density power field effect transistor |
US20120273916A1 (en) | 2011-04-27 | 2012-11-01 | Yedinak Joseph A | Superjunction Structures for Power Devices and Methods of Manufacture |
US8174067B2 (en) | 2008-12-08 | 2012-05-08 | Fairchild Semiconductor Corporation | Trench-based power semiconductor devices with increased breakdown voltage characteristics |
US8319290B2 (en) | 2010-06-18 | 2012-11-27 | Fairchild Semiconductor Corporation | Trench MOS barrier schottky rectifier with a planar surface using CMP techniques |
CN102412295A (zh) * | 2010-09-21 | 2012-04-11 | 株式会社东芝 | 半导体装置及其制造方法 |
JP2012199444A (ja) * | 2011-03-22 | 2012-10-18 | Toshiba Corp | 半導体素子 |
US8673700B2 (en) | 2011-04-27 | 2014-03-18 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
US8772868B2 (en) | 2011-04-27 | 2014-07-08 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
US8786010B2 (en) | 2011-04-27 | 2014-07-22 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
US8836028B2 (en) | 2011-04-27 | 2014-09-16 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
KR20130103942A (ko) * | 2012-03-12 | 2013-09-25 | 에스케이하이닉스 주식회사 | 무접합 수직 게이트 트랜지스터를 갖는 반도체 소자 및 그 제조 방법 |
JP5704586B2 (ja) * | 2012-10-25 | 2015-04-22 | 国立大学法人東北大学 | Accumulation型MOSFET |
US9696736B2 (en) | 2013-03-15 | 2017-07-04 | Fairchild Semiconductor Corporation | Two-terminal current limiter and apparatus thereof |
US9679890B2 (en) | 2013-08-09 | 2017-06-13 | Fairchild Semiconductor Corporation | Junction-less insulated gate current limiter device |
JP2015056492A (ja) | 2013-09-11 | 2015-03-23 | 株式会社東芝 | 半導体装置 |
US9735147B2 (en) | 2014-09-15 | 2017-08-15 | Fairchild Semiconductor Corporation | Fast and stable ultra low drop-out (LDO) voltage clamp device |
JP7179276B2 (ja) * | 2017-09-29 | 2022-11-29 | 株式会社タムラ製作所 | 電界効果トランジスタ |
US11107817B2 (en) | 2019-03-11 | 2021-08-31 | Micron Technology, Inc. | Integrated assemblies comprising hydrogen diffused within two or more different semiconductor materials, and methods of forming integrated assemblies |
GB202115517D0 (en) * | 2021-10-28 | 2021-12-15 | Rolls Royce Plc | Current limiting diode |
CN117525110A (zh) * | 2022-07-28 | 2024-02-06 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
EP4336567A4 (en) * | 2022-07-28 | 2024-05-01 | Changxin Memory Technologies, Inc. | SEMICONDUCTOR STRUCTURE AND ITS MANUFACTURING METHOD |
CN117012836B (zh) * | 2023-10-07 | 2024-06-28 | 深圳市港祥辉电子有限公司 | 一种纵向氧化镓mosfet器件及其制备方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4284997A (en) * | 1977-07-07 | 1981-08-18 | Zaidan Hojin Handotai Kenkyu Shinkokai | Static induction transistor and its applied devices |
US4941026A (en) * | 1986-12-05 | 1990-07-10 | General Electric Company | Semiconductor devices exhibiting minimum on-resistance |
US5164325A (en) * | 1987-10-08 | 1992-11-17 | Siliconix Incorporated | Method of making a vertical current flow field effect transistor |
US4811063A (en) * | 1987-10-20 | 1989-03-07 | General Motors Corporation | JMOS transistor utilizing polysilicon sinks |
US4872010A (en) * | 1988-02-08 | 1989-10-03 | Hughes Aircraft Company | Analog-to-digital converter made with focused ion beam technology |
US4903189A (en) * | 1988-04-27 | 1990-02-20 | General Electric Company | Low noise, high frequency synchronous rectifier |
US5132238A (en) * | 1989-12-28 | 1992-07-21 | Nissan Motor Co., Ltd. | Method of manufacturing semiconductor device utilizing an accumulation layer |
JP2504862B2 (ja) * | 1990-10-08 | 1996-06-05 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
EP1469524A3 (en) * | 1991-08-08 | 2005-07-06 | Kabushiki Kaisha Toshiba | Insulated trench gate bipolar transistor |
JP2810821B2 (ja) * | 1992-03-30 | 1998-10-15 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
US5430315A (en) * | 1993-07-22 | 1995-07-04 | Rumennik; Vladimir | Bi-directional power trench MOS field effect transistor having low on-state resistance and low leakage current |
US5323040A (en) * | 1993-09-27 | 1994-06-21 | North Carolina State University At Raleigh | Silicon carbide field effect device |
-
1994
- 1994-08-30 US US08/298,462 patent/US5581100A/en not_active Expired - Lifetime
-
1995
- 1995-08-16 DE DE19530109A patent/DE19530109A1/de not_active Ceased
- 1995-08-23 FR FR9510011A patent/FR2725308B1/fr not_active Expired - Fee Related
- 1995-08-29 IT IT95MI001820A patent/IT1282941B1/it active IP Right Grant
- 1995-08-29 GB GB9517602A patent/GB2292835B/en not_active Expired - Fee Related
- 1995-08-30 JP JP22158095A patent/JP3837178B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
FR2725308B1 (fr) | 1998-08-21 |
ITMI951820A0 (it) | 1995-08-29 |
FR2725308A1 (fr) | 1996-04-05 |
DE19530109A1 (de) | 1996-04-04 |
GB2292835A (en) | 1996-03-06 |
ITMI951820A1 (it) | 1997-03-01 |
GB9517602D0 (en) | 1995-11-01 |
GB2292835B (en) | 1998-10-28 |
IT1282941B1 (it) | 1998-04-02 |
JPH08107204A (ja) | 1996-04-23 |
US5581100A (en) | 1996-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3837178B2 (ja) | ハイパワーmos型電界効果トレンチトランジスタデバイス | |
US10157983B2 (en) | Vertical power MOS-gated device with high dopant concentration N-well below P-well and with floating P-islands | |
US9318547B2 (en) | Wide bandgap insulated gate semiconductor device | |
US7719080B2 (en) | Semiconductor device with a conduction enhancement layer | |
US9461127B2 (en) | Vertical power MOSFET having planar channel and its method of fabrication | |
US6198127B1 (en) | MOS-gated power device having extended trench and doping zone and process for forming same | |
JP4198469B2 (ja) | パワーデバイスとその製造方法 | |
US8053858B2 (en) | Integrated latch-up free insulated gate bipolar transistor | |
JP4764987B2 (ja) | 超接合半導体素子 | |
US6849880B1 (en) | Power semiconductor device | |
JPH09508492A (ja) | 整流ゲートを有する三端子ゲート制御半導体スイッチング・デバイス | |
US7476932B2 (en) | U-shape metal-oxide-semiconductor (UMOS) gate structure for high power MOS-based semiconductor devices | |
JP5449319B2 (ja) | 第1絶縁ゲート電界効果トランジスタが第2電界効果トランジスタと直列に接続された半導体デバイス | |
KR20030036239A (ko) | 전력 mosfet, 그 제조방법 및 작동방법 | |
JP2005510059A (ja) | 電界効果トランジスタ半導体デバイス | |
JPH08172181A (ja) | 双方向サイリスタ | |
JP2005011846A (ja) | 半導体装置 | |
GB2572442A (en) | Power semiconductor device with a double gate structure | |
JPH098304A (ja) | 良好な導通特性を備えたmos半導体素子 | |
KR20060029141A (ko) | 반도체 디바이스 | |
JPH07135307A (ja) | 半導体装置 | |
US20040155286A1 (en) | Semiconductor device with enhanced drain and gate | |
JP3376294B2 (ja) | 半導体装置 | |
JP2015056492A (ja) | 半導体装置 | |
US6313485B1 (en) | Gate-controlled thyristor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050913 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050920 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060328 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060619 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060711 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060731 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100804 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120804 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120804 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130804 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |