JP3819470B2 - 薄膜インダクタ及びその製造方法 - Google Patents
薄膜インダクタ及びその製造方法 Download PDFInfo
- Publication number
- JP3819470B2 JP3819470B2 JP05207196A JP5207196A JP3819470B2 JP 3819470 B2 JP3819470 B2 JP 3819470B2 JP 05207196 A JP05207196 A JP 05207196A JP 5207196 A JP5207196 A JP 5207196A JP 3819470 B2 JP3819470 B2 JP 3819470B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- magnetic layer
- layer
- forming
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、薄膜インダクタ、その製造方法、及び薄膜インダクタを用いた半導体集積回路装置に関し、特に、インダクタを半導体集積回路装置と同一基板上に形成するのに適した薄膜インダクタ技術に関する。
【０００２】
【従来の技術】
従来の薄膜インダクタは、マイクロ波集積回路装置と同一基板上にスパイラル模様に配置された配線により構成されていた。大きなインダクタンスが必要な場合には、スパイラル模様の巻数を多くする。
【０００３】
また、薄膜インダクタのインダクタンスを増大させる方法として、配線を強磁性体で被覆する方法が提案されている（荒川他、電気学会マグネティクス研究会ＭＡＧ−９２−３（１９９２）、１９〜２８ページ）。
【０００４】
【発明が解決しようとする課題】
大きなインダクタンスを得るためにスパイラル模様の巻数を多くすると、基板面内の占有面積が増大する。占有面積を増大することなく巻数を多くするためには、配線を細くする必要があるが、配線を細くすると薄膜インダクタの直流抵抗が増加してしまう。
【０００５】
荒川らの方法により配線を強磁性体で被覆すると、インダクタンスを増大させることができるが、マイクロ波集積回路装置に適用するには不十分である。
本発明の目的は、大きなインダクタンスを得ることができる薄膜インダクタ技術を提供することである。
【０００６】
本発明の他の目的は、大きなインダクタンスを有する薄膜インダクタ及びトランジスタを同一基板上に形成したモノリシック半導体集積回路装置を提供することである。
【０００７】
本発明の一観点によると、平面状の支持面を有する支持基板と、前記支持面の上に形成され、磁性材料からなる下部磁性層と、前記下部磁性層の上に、非磁性の導電材料により形成され、長手方向に電流が流れる配線であって、該配線の外周面が、前記支持面に対向する平面状の下表面と該下表面以外の上表面により構成され、該上表面内の各点の法線ベクトルと前記支持面の法線ベクトルとのなす角が９０°よりも小さい前記配線と、前記配線を上から覆うように、磁性材料により形成され、前記下部磁性層と共に前記配線と鎖交する閉磁路を構成する上部磁性層と、前記下部磁性層の上の前記配線とは異なる位置に、非磁性材料により形成され、前記配線と平行に配置され、前記配線を流れる電流と同一の向きに電流を流す他の配線であって、該他の配線の外周面が、前記支持面に対向する平面状の下表面と該下表面以外の上表面により構成され、該上表面内の各点の法線ベクトルと前記支持面の法線ベクトルとのなす角が９０°よりも小さい前記他の配線とを有し、前記上部磁性層が、前記配線と共に前記他の配線をも覆うように形成され、前記配線と前記他の配線との間の領域において、前記下部磁性層と磁気的に接続されておらず、前記閉磁路が前記他の配線とも鎖交する薄膜インダクタが提供される。
【０００８】
上部磁性層と下部磁性層により、配線と鎖交する閉磁路が構成される。配線を流れる電流と鎖交す磁束数が増加するため、薄膜インダクタのインダクタンスを大きくすることができる。上表面内の各点の法線ベクトルと支持面の法線ベクトルとのなす角を９０°よりも小さくすることにより、上表面に良好な磁気特性を有する上部磁性層を形成することができる。上部磁性層の磁気特性を良好に保つことができるため、インダクタンスをより大きくすることができる。
【００１２】
配線と他の配線との双方に鎖交する閉磁路を形成しているため、配線間の相互インダクタンスが大きくなる。このため、相互に平行に電流をながす２本の配線の合成インダクタンスを大きくすることができる。
【００１４】
本発明の他の観点によると、平面状の支持面を有する支持基板の該支持面上に、磁性材料からなる下部磁性層を形成する工程と、前記下部磁性層の上に、導電性の非磁性材料からなる配線層を形成する工程と、前記配線層の上に、配線を形成すべき領域に対応したマスクパターンを形成し、該マスクパターンで覆われていない領域に露出した前記配線層を除去し、該マスクパターンで覆われた領域に、下底辺よりも上底辺が短い台形状の断面を有する配線を残す工程と、前記配線及び前記下部磁性層を覆うように、磁性材料からなる上部磁性層を形成する工程とを有し、前記配線が、相互に平行に配置された１対の配線部分を含み、前記下部磁性層及び上部磁性層が導電性を有し、前記上部磁性層を形成する工程の後に、さらに、前記１対の配線部分の間の領域のうち該配線部分に平行な方向に長い一部の領域の前記上部磁性層及び前記下部磁性層の全厚さ部分を酸化することにより、前記１対の配線部分が前記上部磁性層及び下部磁性層を介して電気的に短絡されないように両者を電気的に分離する工程を含む薄膜インダクタの製造方法が提供される。
本発明のさらに他の観点によると、平面状の支持面を有する支持基板の該支持面上に、磁性材料からなる下部磁性層を形成する工程と、前記下部磁性層の上に、導電性の非磁性材料からなる配線層を形成する工程と、前記配線層の上に、配線を形成すべき領域に対応したマスクパターンを形成し、該マスクパターンで覆われていない領域に露出した前記配線層を除去し、該マスクパターンで覆われた領域に、下底辺よりも上底辺が短い台形状の断面を有する配線を残す工程と、前記配線及び前記下部磁性層を覆うように、磁性材料からなる上部磁性層を形成する工程とを有し、前記下部磁性層を形成する工程の後、前記配線層を形成する工程の前に、さらに、前記下部磁性層の上に、前記下部磁性層と前記配線層との密着性を強くするための下部接着層を形成する工程を含み、前記配線を残す工程において、前記マスクパターンで覆われていない領域の前記下部接着層をも除去し、前記配線を残す工程の後、前記上部磁性層を形成する工程の前に、さらに、前記配線及び前記下部接着層の側面に、前記配線と前記上部磁性層との密着性を強くするための上部接着層を形成する工程を含む薄膜インダクタの製造方法が提供される。
【００１５】
配線の断面形状を、下底辺よりも上底辺が短い台形状にすると、配線の側面にも比較的良好な磁気特性を有する磁性層を形成することができる。磁性層の磁気特性を良好に保つことにより、薄膜インダクタのインダクタンスを大きくすることができる。
【００１６】
【発明の実施の形態】
図１Ａ〜１Ｃ及び図２Ａ、２Ｂを参照して、本発明の第１の実施例による薄膜インダクタの製造方法及び構成を説明する。
【００１７】
図１Ａは、第１の実施例による薄膜インダクタの平面レイアウトの概略を示す。全長５ｍｍの配線１が葛折れ模様に配置され、その両端にパッド２Ａ、２Ｂが形成されている。このように、配線１は、縞状に配置された直線状部分と、これら直線状部分を相互に接続する屈曲部分により構成される。なお、葛折れの回数は１１回である。
【００１８】
図１Ｂ、１Ｃ、図２Ａ及び２Ｂは、図１Ａの一点鎖線Ｂ１−Ｂ１における断面図を示す。なお、図１Ａでは、配線１と断面Ｂ１−Ｂ１が１１箇所で交わっているが、断面図では、１１箇所の交点うち２箇所のみを代表して示す。断面図に示さない他の交点も、図に示す２箇所の交点と同様の構成である。
【００１９】
図１Ｂに示すように、半導体からなる基板１０の上に、化学気相成長（ＣＶＤ）等により、ＳｉＯ2 からなる絶縁膜１１を形成する。絶縁膜１１の上にレジスト膜を塗布し、薄膜インダクタを形成すべき領域に開口１５ａを有するレジストパターン１５を形成する。なお、モノリシック集積回路装置を作製する場合には、絶縁層１１を形成する前に、基板１０の表面にトランジスタ等の半導体素子を形成しておく。
【００２０】
基板表面全面に下部磁性層１２ａ、下部接着層１３ａ、及び配線層１ａをこの順番に積層する。
【００２１】
下部磁性層１２ａは、コバルト（Ｃｏ）を主成分とし、ニオブ（Ｎｂ）とジルコニウム（Ｚｒ）を含むＣｏ83Ｎｂ10Ｚｒ7 からなる導電性アモルファス合金である。Ｎｂ、Ｚｒの代わりに、ハフニウム（Ｈｆ）またはタンタル（Ｔａ）を含んでもよい。また、Ｃｏを主成分とし、Ｎｂ、Ｚｒ、Ｈｆ、及びＴａのうち少なくとも１つの元素を含むアモルファス合金で形成してもよい。なお、Ｎｂ、Ｚｒ、Ｈｆ、及びＴａの合計の濃度が５〜２５原子％となるようにすることが好ましい。また、他の強磁性体で形成してもよい。実施例では、アモルファス合金の厚さを０．２μｍ〜２．０μｍとした。
【００２２】
下部磁性層１２ａの成膜は、例えば、ターゲットとして成膜すべき磁性層と同一組成のＣｏＮｂＺｒ合金ターゲット、スパッタガスとしてアルゴン（Ａｒ）を用い、圧力を０．４〜５ｍＴｏｒｒ、基板温度を室温、印加電力を１００Ｗとした直流スパッタリングにより行う。また、成膜時に、図１Ａに示す配線１の縞状に配置された直線状部分の長手方向にほぼ平行な磁場を印加する。磁場の強さは、例えば１〜２００エルステッド（８０〜１６０００Ａ／ｍ）とする。印加された磁場により、下部磁性層１２ａの磁化容易軸が磁場と平行な方向、すなわち配線１の直線状部分の長手方向と平行な方向を向く。
【００２３】
下部接着層１３ａは、Ｔｉからなる厚さ５ｎｍの層である。下部接着層１３ａの成膜は、例えば蒸着法により行う。Ｔｉの代わりにＴｉＮ、Ｗ、ＷＳｉ等により形成してもよい。膜厚は１〜１０ｎｍとすることが好ましい。下部接着層１３ａは、下部磁性層１２ａと配線層１ａとの密着性を強める作用を有する。
【００２４】
配線層１ａは、Ａｕからなる厚さ２μｍの層である。配線層１ａの成膜は、例えば蒸着法、メッキ法等により行われる。Ａｕの代わりに他の非磁性の導電材料、例えばＡｌ等により形成してもよい。膜厚は、０．５〜５μｍとすることが好ましく、典型的には２〜４μｍとする。
【００２５】
レジストパターン１５を、その上に堆積した層と共に除去する。図１Ａに示す開口１５ａ内に、下部磁性層１２ａ、下部接着層１３ａ及び配線層１ａからなる積層構造が残される。このように、薄膜インダクタが形成される領域以外の領域の積層構造をリフトオフ法を用いて除去することにより、半導体基板１０の表面に半導体素子が形成されている場合に、半導体素子の損傷を防止することができる。
【００２６】
図１Ｃに示すように、配線１を形成すべき領域をレジストパターン１６で覆う。レジストパターン１６をマスクとして、加速電圧５００〜１０００Ｖ、圧力２×１０-4Ｔｏｒｒの条件で、Ａｒを用いたミリングにより配線層１ａ及び下部接着層１３ａを部分的に除去する。レジストパターン１６が形成された領域に配線１及び下部接着層１３が残る。上記条件でミリングを行うと、配線１の断面形状は、下底辺が上底辺よりも長い台形状になる。実施例で作製した配線１の断面は、下底辺１０μｍ、上底辺８μｍの台形状である。なお、本明細書において、「台形状」の語は、側辺が厳密に直線である場合のみならず、曲線により構成されている場合を含むものとする。配線層１ａと下部接着層１３ａのミリング後、レジストパターン１６を除去する。
【００２７】
なお、レジストパターン１６をマスクとした等方性のウェットエッチングを用いて、配線層をエッチング除去してもよい。等方性のウェットエッチングは横方向にも進むため、レジストパターン１６の端部下方の配線層がアンダーカットされる。このため、配線１の断面を台形状にすることができる。
【００２８】
図２Ａに示すように、メサ状に残された配線１及び下部接着層１３の積層構造の側面にＴｉからなる上部接着層１７を形成する。上部接着層１７の形成は、ターゲットとしてＴｉを用いた直流スパッタリングによりほぼ等方的に厚さ２ｎｍのＴｉ膜の堆積を行った後、Ａｒを用いた異方性のミリングにより平坦部のＴｉ膜を優先的に除去することにより行う。
【００２９】
なお、上部接着層１７を、Ｔｉの代わりにＴｉＮ、Ｗ、ＷＳｉ等で形成してもよい。また、上部接着層１７の厚さは１〜５ｎｍとすることが好ましい。上部接着層１７は、その上に形成される上部磁性層と配線１との密着性を強くする作用を有する。
【００３０】
基板全面を覆うように、強磁性材料からなる上部磁性層１８ａを形成する。上部磁性層１８ａの材料及び成膜方法は、図１Ｂで説明した下部磁性層１２ａのそれと同様である。
【００３１】
上部磁性層１８ａの表面上に、配線１が形成された領域及びその両側に連続する近傍の領域を覆うレジストパターン１９を形成する。
図２Ｂに示すように、レジストパターン１９をマスクとして上部磁性層１８ａと下部磁性層１２ａをミリングにより部分的に除去する。相互に隣り合う配線１の間に、分離溝２０が形成される。分離溝２０は、配線１同士がその周囲を取り囲む磁性層１２、１８を介して電気的に短絡されることを防止する。下部磁性層１２と上部磁性層１８により、各配線１と鎖交する閉磁路が形成される。
【００３２】
図２Ｂでは、分離溝２０により相互に隣り合う配線１の間を電気的に分離する場合を説明したが、その他の方法で分離してもよい。
【００３３】
例えば、溝２０を形成すべき領域の磁性層１２及び１８を部分的に酸化して、ＣｏＮｂＺｒの酸化物からなる酸化領域ＯＸを形成してもよい。この酸化領域は、図２Ａに示す上部磁性層１８ａの表面上にレジストパターン１９と同一パターンのＳｉＮ膜を形成し、このＳｉＮ膜をマスクとして酸化雰囲気中で温度３５０℃程度の選択熱酸化を行うことにより形成することができる。
【００３４】
また、図２Ａに示すレジストパターン１９をマスクとして、磁性層１２ａ及び１８ａ内に酸素をイオン注入し、酸化領域ＯＸを形成してもよい。また、選択熱酸化とイオン注入とを組み合わせてもよい。
【００３５】
図３は、図１Ａの平面図及び図２Ｂの断面図で示される薄膜インダクタのインダクタンスの周波数依存性を従来の薄膜インダクタ等と比較して示す。横軸は周波数を単位ＧＨｚで表し、縦軸はインダクタンスを単位ｎＨ／ｍｍで表す。図中の実線ａは、上記実施例による薄膜インダクタ（配線の台形状断面の上底辺が８μｍ、下底辺が１０μｍ）、実線ｂは、図２Ｂにおける磁性層１２及び１８の磁化容易軸が基板面に平行、かつ配線１の直線状部分の長手方向に対して直交する薄膜インダクタ、破線ｃは、図２Ｂにおける配線１の断面を長方形状とした薄膜インダクタ、点線ｄは、図２Ｂにおける配線１の回りの磁性層１２及び１８を有さない薄膜インダクタのインダクタンスを示す。
【００３６】
磁性層の磁化容易軸を配線の直線状部分に対して直交させるためには、磁性膜の形成時に配線の直線状部分の長手方向と直交し基板面に平行な向きの磁場を印加しておけばよい。
【００３７】
磁性層を有しない薄膜インダクタのインダクタンスは、点線ｄで示すようにほとんど周波数に依存せず約０．４ｎＨ／ｍｍである。断面が長方形状の配線の周囲に磁性層を配置すると、破線ｃで示すようにインダクタンスを１．６〜１．８ｎＨ／ｍｍまで増加させることができる。
【００３８】
配線の断面形状を台形状にすると、実線ａ及びｂで示すように、インダクタンスに大きな周波数依存性が現れ、周波数の増加と共にインダクタンスが減少する。周波数の増加と共にインダクタンスが減少するのは、周波数が強磁性共鳴周波数に近づくに従って損失が大きくなるためと考えられる。
【００３９】
配線を磁性層で囲み、配線の断面を台形状にすると、２ＧＨｚ以下の周波数帯域において、磁性層なしのものよりも大きなインダクタンスを得ることができる。また、磁性層の磁化容易軸を配線の直線状部分の長手方向に対して平行にすることにより、直交させる場合に比べて大きなインダクタンスを得ることができる。
【００４０】
また、配線の断面形状を台形状にすると、長方形状の場合に比べて、周波数約１．７ＧＨｚ以下の周波数領域においてインダクタンスが大きくなる。配線の断面を長方形状とした場合に大きなインダクタンスが得られないのは、基板表面に対してほぼ垂直な側面上に磁性層が堆積しにくいか、または堆積しても良好な磁気的特性が得られないためと考えられる。
【００４１】
配線の断面を台形状にすると、配線の側面が基板表面の上方を向くため、磁性層が堆積しやすくなると考えられる。このため、側面上にも良好な特性の磁性層が安定して形成され、高インダクタンスを得ることができるものと考えられる。
【００４２】
配線の外周面を、基板面に対向する平面状の下表面と下表面以外の上表面により構成し、上表面内の各点の法線ベクトルと基板面の法線ベクトルとのなす角が９０°よりも小さくなるように構成することにより、配線の断面を台形状にした場合と同様の効果を得ることができるであろう。例えば、配線の断面形状を部分円形状等にしてもよいであろう。断面が弓形のレジストマスク等を形成し、イオンミリング等を行うことにより、このような形状の断面を得ることができる。なお、ここで、法線ベクトルとは、構成部材の表面上のある点において、その表面に垂直であり、かつその構成部材の外側を向くベクトルを意味する。
【００４３】
また、周波数１．７ＧＨｚ以下の周波数帯域において、大きなインダクタンスを得るためには、配線の長手方向と磁性層の磁化容易軸とを平行にすることが好ましい。この理由は、以下のように推察される。
【００４４】
磁性層の磁化容易軸方向を基板面に平行にし、かつ配線の長手方向と直交させると、図２Ｂにおいて、配線１の側面以外の領域の磁性層１２及び１８中に形成される磁束の向きが磁化容易軸と平行になる。一般に強磁性体を磁化容易軸に沿って磁化する場合には磁区の移動が伴うため、１ＧＨｚ程度の周波数に対する磁気特性が悪くなる。これに対し、配線の長手方向と磁性層の磁化容易軸とを平行にすると、配線を流れる電流によって形成される磁束の向きが磁化困難方向になる。磁化容易軸に沿って磁化しないため、１ＧＨｚ程度でも良好な磁気特性を示すと考えられる。
【００４５】
なお、図１Ａに示す葛折れ模様配線１の屈曲部にも磁性層が形成されており、屈曲部では磁束の向きが磁化困難方向にならない。ただし、この部分の長さは全体の長さに対して僅かであるため、インダクタンス特性に与える影響は小さい。
【００４６】
なお、第１の実施例では、配線１の直線状部分の長手方向と、磁性層１２及び１８堆積時の印加磁場方向とを平行にする場合を説明したが、厳密に平行である必要はない。配線１を流れる電流により、磁性層１２、１８をその磁化困難方向に励磁するためには、配線１の直線状部分の長手方向と印加磁場方向とを平行に近づけることが好ましい。なお、電流磁界の磁化困難方向成分を元の磁界の大きさの１／２以上とするために、配線１の直線状部分の長手方向と印加磁場方向とのなす角を６０°以下とすることが好ましい。
【００４７】
図４は、図２Ｂに示す薄膜インダクタのインダクタンスと配線１の膜厚との関係を示す。横軸は、配線１の膜厚の２倍を単位μｍで表し、縦軸は、インダクタンスを単位ｎＨ／ｍｍで表す。なお、配線１の断面の下底辺と上底辺の長さの和は２０μｍである。横軸の値が５μｍ以下の範囲の３点においてインダクタンスを測定した。測定結果を記号○で示す。横軸の値が５μｍ以上の範囲においては、３点の測定点から得られる直線を外挿して示す。図中の斜線領域は、全長１．２ｍｍ、幅約１０μｍ、厚さ約２μｍ、巻数５〜７個のスパイラル型の構成を有する従来の薄膜インダクタの典型的なインダクタンスを示す。
【００４８】
配線を厚くすると、インダクタンスが低下することがわかる。この理由は以下のように推察される。
【００４９】
図３では、図２Ｂに示す配線１の側面を傾斜させることにより、側面が基板面に対して垂直な場合に比べて、側面上にも比較的良好な磁気特性を有する磁性層を形成できることを示した。しかし、側面上の磁性層の磁気特性は、上側平坦面上の磁性層よりは悪いと思われる。配線１を厚くすると、磁性層１２及び１８により形成される閉磁路のうち、配線１の側面に沿う部分の割合が大きくなる。このため、閉磁路全長のうち、磁気特性の比較的良くない部分の長さの割合が大きくなり、インダクタンスが低下するものと考えられる。
【００５０】
図４に示すように、測定点を外挿した直線と従来の薄膜インダクタのインダクタンスを示す斜線の領域とが、横軸の値２０μｍの近傍で交わっている。従って、配線１の上底辺と下底辺との和を２０μｍ以下とすることが好ましいであろう。すなわち、配線の断面形状を、上底辺と下底辺との和が配線の厚さの２倍以下となる台形状とすることが好ましいと考えられる。
【００５１】
次に、図５〜図７を参照して、薄膜インダクタの磁性層の厚さの好適な範囲について説明する。
【００５２】
図５は、図２Ｂの薄膜インダクタのインダクタンスと磁性層１２及び１８の厚さとの関係を示す。横軸は磁性層の厚さを単位μｍで表し、縦軸はインダクタンスを単位ｎＨ／ｍｍで表す。図中の記号○は、周波数１ＧＨｚにおける薄膜インダクタのインダクタンスを示す。
【００５３】
磁性層を形成しない場合、及び磁性層の厚さが０．２、０．５及び０．８μｍの場合の４点でインダクタンスを測定した。磁性層を形成しない場合のインダクタンスは約０．４ｎＨ／ｍｍであり、磁性層を形成すると３ｎＨ／ｍｍ程度まで増加した。磁性層の厚さが０．２〜０．８μｍの範囲で、インダクタンスの有為な差は見られなかった。図５から、磁性層の厚さを、少なくとも０．２μｍとすれば、インダクタンスの増大効果が得られることがわかる。
【００５４】
図６は、図２Ｂに示す磁性膜１２及び１８の磁化困難方向の透磁率と周波数との関係を示す。横軸は、周波数を単位ＧＨｚで表し、縦軸は、比透磁率を表す。図中の記号○、□及び△は、それぞれ磁性層１２及び１８の厚さが０．２μｍ、０．５μｍ及び２．０μｍの場合を示す。
【００５５】
磁性層の厚さが０．２μｍ及び０．５μｍの場合は、周波数を０．１ＧＨｚから１ＧＨｚまで上昇させても透磁率の低下は見られず、むしろ増加傾向にある。磁性層の厚さが２．０μｍの場合には、周波数を０．１ＧＨｚから１ＧＨｚまで上昇させると、透磁率が徐々に低下する。磁性層を厚くした場合に、周波数の上昇と共に透磁率が低下するのは、渦電流による損失が増加するためと考えられる。薄膜インダクタを１ＧＨｚ程度の周波数帯域で使用する場合には、磁性層の厚さを２．０μｍよりも薄くすることが好ましい。透磁率の低下を防止するためには、磁性層の厚さを１．０μｍ以下とすることがさらに好ましい。
【００５６】
図７は、磁性材料の透磁率と周波数との関係を解析的に求めた結果を示す。横軸は、周波数を単位ＧＨｚで表し、縦軸は、比透磁率を表す。なお、磁性材料の直流域における透磁率を１０００、電気抵抗率を１２０×１０-6Ω・ｃｍとした。図中の実線ｐ、破線ｑ、点線ｒ及び一点鎖線ｓは、それぞれ磁性材料の厚さを０．５μｍ、１．０μｍ、１．５μｍ及び２．０μｍとした場合の透磁率を示す。
【００５７】
周波数を上昇させると、渦電流損失により透磁率が低下し、図６に記号△で示した膜厚２．０μｍの場合の透磁率と同様の傾向を示す。透磁率の低下量は、磁性材料の膜厚が厚い程大きい。磁性材料を使用する効果を得るためには、透磁率を３００以上とすることが好ましく、５００以上とすることがより好ましい。
【００５８】
周波数１ＧＨｚ程度で使用する場合、磁性材料を用いる有為な効果を得るためには、磁性層の厚さを２．０μｍよりも薄くすることが好ましく、１．５μｍ以下とすることがより好ましい。
【００５９】
図５〜図７で説明したように、周波数１ＧＨｚ程度の周波数域で使用する場合、図２Ｂに示す薄膜インダクタの磁性層１２及び１８の厚さを０．２〜２．０μｍとすることが好ましく、０．２〜１．５μｍとすることがより好ましい。
【００６０】
図８は、図２Ｂに示す薄膜インダクタの磁性層１２及び１８を形成後、熱処理を行った場合のインダクタンスの周波数依存性を、熱処理を行わない場合と比較して示す。横軸は、周波数を単位ＧＨｚで表し、縦軸はインダクタンスを単位ｎＨ／ｍｍで表す。図中の記号●は熱処理後のインダクタンス、記号○は熱処理前のインダクタンスを示す。なお、熱処理は、磁性層１２及び１８の成膜時の磁場方向、すなわち配線の直線状部分の長手方向とほぼ同一の磁場方向を持ち、強さが１〜５キロエルステッド（８０〜４００ｋＡ／ｍ）の磁場中で、温度を３００℃として１時間行った。
【００６１】
磁性層を熱処理することにより、周波数１．５ＧＨｚ以下の周波数域において、インダクタンスが増加している。これは、熱処理によって下部磁性層１２と上部磁性層１８との界面の密着性が強くなったため、及び磁性層自体の磁気特性が向上したためと考えられる。なお、周波数１．５ＧＨｚ以上の周波数域でインダクタンスが低下しているのは、強磁性共振周波数におけるインダクタンスのピークがより急峻になったためと考えられる。
【００６２】
また、熱処理中に磁場を印加することにより、磁性層１２及び１８の磁化容易軸方向を、配線の直線状部分の長手方向に平行に維持することができる。なお、磁性層の成膜時の印加磁場の場合と同様に、磁場の方向と配線の直線状部分の長手方向との角度を６０°以下とすることが好ましい。
【００６３】
図８に示すように、薄膜インダクタを１．５ＧＨｚ程度以下の周波数域で使用する場合には、磁性層を形成後、磁場中で熱処理を行うことにより、より大きなインダクタンスを得ることができる。なお、熱処理温度は、３５０℃以下とすることが好ましい。
【００６４】
次に、図９Ａ〜９Ｃ、図１０Ａ及び１０Ｂを参照して、本発明の第２の実施例による薄膜インダクタの構成及び製造方法を説明する。
【００６５】
図９Ａは、第２の実施例による薄膜インダクタの平面レイアウトの概略を示す。全長５ｍｍの配線３１が矩形のスパイラル模様に配置され、外周側の端部がパッド３２Ａに連続し、内周側の端部が、スパイラル模様部の配線３１と接触しないように層間絶縁膜を介して配線３１の上層に形成された配線を経由してパッド３２Ｂに接続されている。
【００６６】
図９Ｂ、９Ｃ、図１０Ａ及び１０Ｂは、図９Ａの一点鎖線Ｂ９−Ｂ９における断面図を示す。
【００６７】
図９Ｂに示すように、半導体からなる基板４０の上に、ＣＶＤ等により、ＳｉＯ2 からなる絶縁膜４１を形成する。図２Ｂの工程と同様のリフトオフ法を用いて、レジストパターン４３の開口４３ａ内に下部磁性層４２ａを形成する。下部磁性層４２ａの材料、成膜方法は、図１Ｂの下部磁性層１２ａのそれと同様である。図９Ａに示すように、開口４３ａは、その内部領域に配線３１のうち図の縦方向に延在する配線部分のみが含まれるように配置される。
【００６８】
図９Ｃに示すように、下部磁性層４２ａの上に、ＣＶＤ等によりＳｉＯ2 等の絶縁膜４４を形成する。絶縁膜４４の上に、図１Ｂ及び１Ｃの工程と同様の方法で、下部接着層４５及び配線３１を形成する。絶縁層４４の上に、配線３１を覆う絶縁層４６を形成する。
【００６９】
絶縁層４４及び４６をパターニングし、図９Ａに示す開口４３ａ内の配線３１のうち、図中左側の２本のみを被覆する領域と、右側の３本のみを被覆する領域に分離する。すなわち、相互に隣接する２本の配線部分を流れる電流の向きが同一の場合には、その間に絶縁層４４及び４６を残し、電流の向きが反対の場合には、その間の絶縁層４４及び４６を除去する。このようにして、絶縁層４４及び４６が島状に残される。
【００７０】
図１０Ａに示すように、基板全面に上部磁性層４７ａを形成する。上部磁性層４７ａの材料及び形成方法は、図２Ａの上部磁性層１８ａのそれと同様である。上部磁性層４７ａの上にレジストパターン４８を形成し、絶縁層４４及び４６が島状に残されている領域及びその両側に連続する近傍領域を、各島状の領域毎に覆う。レジストパターン４８をマスクとして上部磁性層４７ａ及び下部磁性層４２ａの露出部分を除去する。上部磁性層４７ａ及び下部磁性層４２ａの除去は、図２Ｂの工程と同様の方法で行う。
【００７１】
図１０Ｂに示すように、下部磁性層４２と上部磁性層４７により、２本の配線３１の双方に鎖交する閉磁路が構成される。
【００７２】
ここで、２本の平行配線Ｉ1 、Ｉ2 があり、各配線の自己インダクタンスをそれぞれＬ1 、Ｌ2 、配線間の相互インダクタンスをＭとしたときの２本の配線の合成インダクタンスＬを考える。２本の配線の合成インダクタンスＬは、配線Ｉ1 に流れる電流により生ずる磁束の向きと、配線Ｉ2 を流れる電流により生じ配線Ｉ1 と鎖交する磁束の向きがと同一、すなわち電流の向きが同一のとき、
【００７３】
【数１】
Ｌ＝Ｌ1 ＋Ｌ2 ＋２Ｍ …（１）
となり、磁束の向きが反対、すなわち電流の向きが反対のとき、
【００７４】
【数２】
Ｌ＝Ｌ1 ＋Ｌ2 −２Ｍ …（２）
となる。
【００７５】
図２Ｂの場合は、２本の配線１を流れる電流の向きが相互に逆向きであるため、合成インダクタンスＬは、式（２）で与えられる。従って、大きな合成インダクタンスＬを得るためには、相互インダクタンスＭを小さくすることが好ましい。このため、２つの閉磁路を磁気的に分離し、相互インダクタンスを小さくしている。
【００７６】
これに対し、図１０Ｂの場合は、相互に隣接する２本の配線３１を流れる電流の向きが同一であるため、合成インダクタンスＬは、式（１）で与えられる。従って、大きな合成インダクタンスＬを得るためには、相互インダクタンスＭを大きくすることが好ましい。このため、一方の配線と鎖交する閉磁路が、同時に他方の配線を流れる電流とも鎖交するような構成としている。
【００７７】
図１０Ｂに示すように、１つの閉磁路が２本の配線３１の双方と鎖交するような構成にすることにより、相互インダクタンスが大きくなり薄膜インダクタのインダクタンスをより大きくすることができる。
【００７８】
図１１は、図１Ａ及び図２Ｂに示す第１の実施例による薄膜インダクタを用いたマイクロ波用回路を示す。メタルセミコンダクタ電界効果トランジスタ（ＭＥＳＦＥＴ）６１と抵抗６２によりマイクロ波増幅回路が形成されている。ＭＥＳＦＥＴ６１には、薄膜インダクタ６０を介して直流バイアスＶddが印加されている。すなわち、薄膜インダクタ６０がバイアスチョークを構成している。薄膜インダクタンス６０の直流バイアス側の端子は、キャパシタ６３を介して接地されている。ＭＥＳＦＥＴ６１のゲート電極に入力信号Ｖinが与えられ、ＭＥＳＦＥＴ６１と抵抗６２との相互接続点から出力信号Ｖout が取り出される。
【００７９】
薄膜インダクタ６０からなるバイアスチョークにより、ＭＥＳＦＥＴ６１のゲート電極と電源線Ｖddとの間の高周波インピーダンスが増大し、高周波信号に対する増幅率の低下を抑制することができる。
【００８０】
薄膜インダクタ６０、ＭＥＳＦＥＴ６１及び抵抗６２を同一半導体基板上に形成することにより、モノリシックマイクロ波集積回路（ＭＭＩＣ）を作製することができる。
【００８１】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００８２】
【発明の効果】
以上説明したように、本発明によれば、薄膜インダクタの配線の断面形状を好適な形状とし、その外周面を強磁性体で取り囲むことにより、大きなインダクタンスを得ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例による薄膜インダクタの平面図、及び薄膜インダクタの作製方法を説明するための基板の断面図である。
【図２】本発明の第１の実施例による薄膜インダクタの作製方法を説明するための基板の断面図である。
【図３】第１の実施例による薄膜インダクタのインダクタンスの周波数依存性を従来の薄膜インダクタ等と比較して示すグラフである。
【図４】第１の実施例による薄膜インダクタのインダクタンスと配線の膜厚との関係を示すグラフである。
【図５】第１の実施例による薄膜インダクタのインダクタンスと磁性層の厚さとの関係を示すグラフである。
【図６】第１の実施例による薄膜インダクタの透磁率の周波数依存性を、磁性層の厚さ毎に示すグラフである。
【図７】強磁性層の透磁率の周波数依存性を、強磁性層の厚さ毎に示すグラフである。
【図８】第１の実施例による薄膜インダクタの磁性層を形成後、熱処理を行った場合のインダクタンスの周波数依存性を、熱処理を行わない場合と比較して示すグラフである。
【図９】本発明の第２の実施例による薄膜インダクタの平面図、及び薄膜インダクタの作製方法を説明するための基板の断面図である。
【図１０】本発明の第２の実施例による薄膜インダクタの作製方法を説明するための基板の断面図である。
【図１１】第１の実施例による薄膜インダクタを使用したマイクロ波回路の例を示す概念図である。
【符号の説明】
１、３１ 配線
２Ａ、２Ｂ、３２Ａ、３２Ｂ パッド
１０、４０ 基板
１１、４１ 絶縁膜
１２、４２ 下部磁性層
１３、４５ 下部接着層
１５、１６、１９、４３、４８ レジストパターン
１５ａ 開口
１７ 上部接着層
１８、４７ 上部磁性層
４４、４６ 絶縁層
６０ 薄膜インダクタンス
６１ ＭＥＳＦＥＴ
６２ 抵抗
６３ キャパシタ
【発明の属する技術分野】
本発明は、薄膜インダクタ、その製造方法、及び薄膜インダクタを用いた半導体集積回路装置に関し、特に、インダクタを半導体集積回路装置と同一基板上に形成するのに適した薄膜インダクタ技術に関する。
【０００２】
【従来の技術】
従来の薄膜インダクタは、マイクロ波集積回路装置と同一基板上にスパイラル模様に配置された配線により構成されていた。大きなインダクタンスが必要な場合には、スパイラル模様の巻数を多くする。
【０００３】
また、薄膜インダクタのインダクタンスを増大させる方法として、配線を強磁性体で被覆する方法が提案されている（荒川他、電気学会マグネティクス研究会ＭＡＧ−９２−３（１９９２）、１９〜２８ページ）。
【０００４】
【発明が解決しようとする課題】
大きなインダクタンスを得るためにスパイラル模様の巻数を多くすると、基板面内の占有面積が増大する。占有面積を増大することなく巻数を多くするためには、配線を細くする必要があるが、配線を細くすると薄膜インダクタの直流抵抗が増加してしまう。
【０００５】
荒川らの方法により配線を強磁性体で被覆すると、インダクタンスを増大させることができるが、マイクロ波集積回路装置に適用するには不十分である。
本発明の目的は、大きなインダクタンスを得ることができる薄膜インダクタ技術を提供することである。
【０００６】
本発明の他の目的は、大きなインダクタンスを有する薄膜インダクタ及びトランジスタを同一基板上に形成したモノリシック半導体集積回路装置を提供することである。
【０００７】
本発明の一観点によると、平面状の支持面を有する支持基板と、前記支持面の上に形成され、磁性材料からなる下部磁性層と、前記下部磁性層の上に、非磁性の導電材料により形成され、長手方向に電流が流れる配線であって、該配線の外周面が、前記支持面に対向する平面状の下表面と該下表面以外の上表面により構成され、該上表面内の各点の法線ベクトルと前記支持面の法線ベクトルとのなす角が９０°よりも小さい前記配線と、前記配線を上から覆うように、磁性材料により形成され、前記下部磁性層と共に前記配線と鎖交する閉磁路を構成する上部磁性層と、前記下部磁性層の上の前記配線とは異なる位置に、非磁性材料により形成され、前記配線と平行に配置され、前記配線を流れる電流と同一の向きに電流を流す他の配線であって、該他の配線の外周面が、前記支持面に対向する平面状の下表面と該下表面以外の上表面により構成され、該上表面内の各点の法線ベクトルと前記支持面の法線ベクトルとのなす角が９０°よりも小さい前記他の配線とを有し、前記上部磁性層が、前記配線と共に前記他の配線をも覆うように形成され、前記配線と前記他の配線との間の領域において、前記下部磁性層と磁気的に接続されておらず、前記閉磁路が前記他の配線とも鎖交する薄膜インダクタが提供される。
【０００８】
上部磁性層と下部磁性層により、配線と鎖交する閉磁路が構成される。配線を流れる電流と鎖交す磁束数が増加するため、薄膜インダクタのインダクタンスを大きくすることができる。上表面内の各点の法線ベクトルと支持面の法線ベクトルとのなす角を９０°よりも小さくすることにより、上表面に良好な磁気特性を有する上部磁性層を形成することができる。上部磁性層の磁気特性を良好に保つことができるため、インダクタンスをより大きくすることができる。
【００１２】
配線と他の配線との双方に鎖交する閉磁路を形成しているため、配線間の相互インダクタンスが大きくなる。このため、相互に平行に電流をながす２本の配線の合成インダクタンスを大きくすることができる。
【００１４】
本発明の他の観点によると、平面状の支持面を有する支持基板の該支持面上に、磁性材料からなる下部磁性層を形成する工程と、前記下部磁性層の上に、導電性の非磁性材料からなる配線層を形成する工程と、前記配線層の上に、配線を形成すべき領域に対応したマスクパターンを形成し、該マスクパターンで覆われていない領域に露出した前記配線層を除去し、該マスクパターンで覆われた領域に、下底辺よりも上底辺が短い台形状の断面を有する配線を残す工程と、前記配線及び前記下部磁性層を覆うように、磁性材料からなる上部磁性層を形成する工程とを有し、前記配線が、相互に平行に配置された１対の配線部分を含み、前記下部磁性層及び上部磁性層が導電性を有し、前記上部磁性層を形成する工程の後に、さらに、前記１対の配線部分の間の領域のうち該配線部分に平行な方向に長い一部の領域の前記上部磁性層及び前記下部磁性層の全厚さ部分を酸化することにより、前記１対の配線部分が前記上部磁性層及び下部磁性層を介して電気的に短絡されないように両者を電気的に分離する工程を含む薄膜インダクタの製造方法が提供される。
本発明のさらに他の観点によると、平面状の支持面を有する支持基板の該支持面上に、磁性材料からなる下部磁性層を形成する工程と、前記下部磁性層の上に、導電性の非磁性材料からなる配線層を形成する工程と、前記配線層の上に、配線を形成すべき領域に対応したマスクパターンを形成し、該マスクパターンで覆われていない領域に露出した前記配線層を除去し、該マスクパターンで覆われた領域に、下底辺よりも上底辺が短い台形状の断面を有する配線を残す工程と、前記配線及び前記下部磁性層を覆うように、磁性材料からなる上部磁性層を形成する工程とを有し、前記下部磁性層を形成する工程の後、前記配線層を形成する工程の前に、さらに、前記下部磁性層の上に、前記下部磁性層と前記配線層との密着性を強くするための下部接着層を形成する工程を含み、前記配線を残す工程において、前記マスクパターンで覆われていない領域の前記下部接着層をも除去し、前記配線を残す工程の後、前記上部磁性層を形成する工程の前に、さらに、前記配線及び前記下部接着層の側面に、前記配線と前記上部磁性層との密着性を強くするための上部接着層を形成する工程を含む薄膜インダクタの製造方法が提供される。
【００１５】
配線の断面形状を、下底辺よりも上底辺が短い台形状にすると、配線の側面にも比較的良好な磁気特性を有する磁性層を形成することができる。磁性層の磁気特性を良好に保つことにより、薄膜インダクタのインダクタンスを大きくすることができる。
【００１６】
【発明の実施の形態】
図１Ａ〜１Ｃ及び図２Ａ、２Ｂを参照して、本発明の第１の実施例による薄膜インダクタの製造方法及び構成を説明する。
【００１７】
図１Ａは、第１の実施例による薄膜インダクタの平面レイアウトの概略を示す。全長５ｍｍの配線１が葛折れ模様に配置され、その両端にパッド２Ａ、２Ｂが形成されている。このように、配線１は、縞状に配置された直線状部分と、これら直線状部分を相互に接続する屈曲部分により構成される。なお、葛折れの回数は１１回である。
【００１８】
図１Ｂ、１Ｃ、図２Ａ及び２Ｂは、図１Ａの一点鎖線Ｂ１−Ｂ１における断面図を示す。なお、図１Ａでは、配線１と断面Ｂ１−Ｂ１が１１箇所で交わっているが、断面図では、１１箇所の交点うち２箇所のみを代表して示す。断面図に示さない他の交点も、図に示す２箇所の交点と同様の構成である。
【００１９】
図１Ｂに示すように、半導体からなる基板１０の上に、化学気相成長（ＣＶＤ）等により、ＳｉＯ2 からなる絶縁膜１１を形成する。絶縁膜１１の上にレジスト膜を塗布し、薄膜インダクタを形成すべき領域に開口１５ａを有するレジストパターン１５を形成する。なお、モノリシック集積回路装置を作製する場合には、絶縁層１１を形成する前に、基板１０の表面にトランジスタ等の半導体素子を形成しておく。
【００２０】
基板表面全面に下部磁性層１２ａ、下部接着層１３ａ、及び配線層１ａをこの順番に積層する。
【００２１】
下部磁性層１２ａは、コバルト（Ｃｏ）を主成分とし、ニオブ（Ｎｂ）とジルコニウム（Ｚｒ）を含むＣｏ83Ｎｂ10Ｚｒ7 からなる導電性アモルファス合金である。Ｎｂ、Ｚｒの代わりに、ハフニウム（Ｈｆ）またはタンタル（Ｔａ）を含んでもよい。また、Ｃｏを主成分とし、Ｎｂ、Ｚｒ、Ｈｆ、及びＴａのうち少なくとも１つの元素を含むアモルファス合金で形成してもよい。なお、Ｎｂ、Ｚｒ、Ｈｆ、及びＴａの合計の濃度が５〜２５原子％となるようにすることが好ましい。また、他の強磁性体で形成してもよい。実施例では、アモルファス合金の厚さを０．２μｍ〜２．０μｍとした。
【００２２】
下部磁性層１２ａの成膜は、例えば、ターゲットとして成膜すべき磁性層と同一組成のＣｏＮｂＺｒ合金ターゲット、スパッタガスとしてアルゴン（Ａｒ）を用い、圧力を０．４〜５ｍＴｏｒｒ、基板温度を室温、印加電力を１００Ｗとした直流スパッタリングにより行う。また、成膜時に、図１Ａに示す配線１の縞状に配置された直線状部分の長手方向にほぼ平行な磁場を印加する。磁場の強さは、例えば１〜２００エルステッド（８０〜１６０００Ａ／ｍ）とする。印加された磁場により、下部磁性層１２ａの磁化容易軸が磁場と平行な方向、すなわち配線１の直線状部分の長手方向と平行な方向を向く。
【００２３】
下部接着層１３ａは、Ｔｉからなる厚さ５ｎｍの層である。下部接着層１３ａの成膜は、例えば蒸着法により行う。Ｔｉの代わりにＴｉＮ、Ｗ、ＷＳｉ等により形成してもよい。膜厚は１〜１０ｎｍとすることが好ましい。下部接着層１３ａは、下部磁性層１２ａと配線層１ａとの密着性を強める作用を有する。
【００２４】
配線層１ａは、Ａｕからなる厚さ２μｍの層である。配線層１ａの成膜は、例えば蒸着法、メッキ法等により行われる。Ａｕの代わりに他の非磁性の導電材料、例えばＡｌ等により形成してもよい。膜厚は、０．５〜５μｍとすることが好ましく、典型的には２〜４μｍとする。
【００２５】
レジストパターン１５を、その上に堆積した層と共に除去する。図１Ａに示す開口１５ａ内に、下部磁性層１２ａ、下部接着層１３ａ及び配線層１ａからなる積層構造が残される。このように、薄膜インダクタが形成される領域以外の領域の積層構造をリフトオフ法を用いて除去することにより、半導体基板１０の表面に半導体素子が形成されている場合に、半導体素子の損傷を防止することができる。
【００２６】
図１Ｃに示すように、配線１を形成すべき領域をレジストパターン１６で覆う。レジストパターン１６をマスクとして、加速電圧５００〜１０００Ｖ、圧力２×１０-4Ｔｏｒｒの条件で、Ａｒを用いたミリングにより配線層１ａ及び下部接着層１３ａを部分的に除去する。レジストパターン１６が形成された領域に配線１及び下部接着層１３が残る。上記条件でミリングを行うと、配線１の断面形状は、下底辺が上底辺よりも長い台形状になる。実施例で作製した配線１の断面は、下底辺１０μｍ、上底辺８μｍの台形状である。なお、本明細書において、「台形状」の語は、側辺が厳密に直線である場合のみならず、曲線により構成されている場合を含むものとする。配線層１ａと下部接着層１３ａのミリング後、レジストパターン１６を除去する。
【００２７】
なお、レジストパターン１６をマスクとした等方性のウェットエッチングを用いて、配線層をエッチング除去してもよい。等方性のウェットエッチングは横方向にも進むため、レジストパターン１６の端部下方の配線層がアンダーカットされる。このため、配線１の断面を台形状にすることができる。
【００２８】
図２Ａに示すように、メサ状に残された配線１及び下部接着層１３の積層構造の側面にＴｉからなる上部接着層１７を形成する。上部接着層１７の形成は、ターゲットとしてＴｉを用いた直流スパッタリングによりほぼ等方的に厚さ２ｎｍのＴｉ膜の堆積を行った後、Ａｒを用いた異方性のミリングにより平坦部のＴｉ膜を優先的に除去することにより行う。
【００２９】
なお、上部接着層１７を、Ｔｉの代わりにＴｉＮ、Ｗ、ＷＳｉ等で形成してもよい。また、上部接着層１７の厚さは１〜５ｎｍとすることが好ましい。上部接着層１７は、その上に形成される上部磁性層と配線１との密着性を強くする作用を有する。
【００３０】
基板全面を覆うように、強磁性材料からなる上部磁性層１８ａを形成する。上部磁性層１８ａの材料及び成膜方法は、図１Ｂで説明した下部磁性層１２ａのそれと同様である。
【００３１】
上部磁性層１８ａの表面上に、配線１が形成された領域及びその両側に連続する近傍の領域を覆うレジストパターン１９を形成する。
図２Ｂに示すように、レジストパターン１９をマスクとして上部磁性層１８ａと下部磁性層１２ａをミリングにより部分的に除去する。相互に隣り合う配線１の間に、分離溝２０が形成される。分離溝２０は、配線１同士がその周囲を取り囲む磁性層１２、１８を介して電気的に短絡されることを防止する。下部磁性層１２と上部磁性層１８により、各配線１と鎖交する閉磁路が形成される。
【００３２】
図２Ｂでは、分離溝２０により相互に隣り合う配線１の間を電気的に分離する場合を説明したが、その他の方法で分離してもよい。
【００３３】
例えば、溝２０を形成すべき領域の磁性層１２及び１８を部分的に酸化して、ＣｏＮｂＺｒの酸化物からなる酸化領域ＯＸを形成してもよい。この酸化領域は、図２Ａに示す上部磁性層１８ａの表面上にレジストパターン１９と同一パターンのＳｉＮ膜を形成し、このＳｉＮ膜をマスクとして酸化雰囲気中で温度３５０℃程度の選択熱酸化を行うことにより形成することができる。
【００３４】
また、図２Ａに示すレジストパターン１９をマスクとして、磁性層１２ａ及び１８ａ内に酸素をイオン注入し、酸化領域ＯＸを形成してもよい。また、選択熱酸化とイオン注入とを組み合わせてもよい。
【００３５】
図３は、図１Ａの平面図及び図２Ｂの断面図で示される薄膜インダクタのインダクタンスの周波数依存性を従来の薄膜インダクタ等と比較して示す。横軸は周波数を単位ＧＨｚで表し、縦軸はインダクタンスを単位ｎＨ／ｍｍで表す。図中の実線ａは、上記実施例による薄膜インダクタ（配線の台形状断面の上底辺が８μｍ、下底辺が１０μｍ）、実線ｂは、図２Ｂにおける磁性層１２及び１８の磁化容易軸が基板面に平行、かつ配線１の直線状部分の長手方向に対して直交する薄膜インダクタ、破線ｃは、図２Ｂにおける配線１の断面を長方形状とした薄膜インダクタ、点線ｄは、図２Ｂにおける配線１の回りの磁性層１２及び１８を有さない薄膜インダクタのインダクタンスを示す。
【００３６】
磁性層の磁化容易軸を配線の直線状部分に対して直交させるためには、磁性膜の形成時に配線の直線状部分の長手方向と直交し基板面に平行な向きの磁場を印加しておけばよい。
【００３７】
磁性層を有しない薄膜インダクタのインダクタンスは、点線ｄで示すようにほとんど周波数に依存せず約０．４ｎＨ／ｍｍである。断面が長方形状の配線の周囲に磁性層を配置すると、破線ｃで示すようにインダクタンスを１．６〜１．８ｎＨ／ｍｍまで増加させることができる。
【００３８】
配線の断面形状を台形状にすると、実線ａ及びｂで示すように、インダクタンスに大きな周波数依存性が現れ、周波数の増加と共にインダクタンスが減少する。周波数の増加と共にインダクタンスが減少するのは、周波数が強磁性共鳴周波数に近づくに従って損失が大きくなるためと考えられる。
【００３９】
配線を磁性層で囲み、配線の断面を台形状にすると、２ＧＨｚ以下の周波数帯域において、磁性層なしのものよりも大きなインダクタンスを得ることができる。また、磁性層の磁化容易軸を配線の直線状部分の長手方向に対して平行にすることにより、直交させる場合に比べて大きなインダクタンスを得ることができる。
【００４０】
また、配線の断面形状を台形状にすると、長方形状の場合に比べて、周波数約１．７ＧＨｚ以下の周波数領域においてインダクタンスが大きくなる。配線の断面を長方形状とした場合に大きなインダクタンスが得られないのは、基板表面に対してほぼ垂直な側面上に磁性層が堆積しにくいか、または堆積しても良好な磁気的特性が得られないためと考えられる。
【００４１】
配線の断面を台形状にすると、配線の側面が基板表面の上方を向くため、磁性層が堆積しやすくなると考えられる。このため、側面上にも良好な特性の磁性層が安定して形成され、高インダクタンスを得ることができるものと考えられる。
【００４２】
配線の外周面を、基板面に対向する平面状の下表面と下表面以外の上表面により構成し、上表面内の各点の法線ベクトルと基板面の法線ベクトルとのなす角が９０°よりも小さくなるように構成することにより、配線の断面を台形状にした場合と同様の効果を得ることができるであろう。例えば、配線の断面形状を部分円形状等にしてもよいであろう。断面が弓形のレジストマスク等を形成し、イオンミリング等を行うことにより、このような形状の断面を得ることができる。なお、ここで、法線ベクトルとは、構成部材の表面上のある点において、その表面に垂直であり、かつその構成部材の外側を向くベクトルを意味する。
【００４３】
また、周波数１．７ＧＨｚ以下の周波数帯域において、大きなインダクタンスを得るためには、配線の長手方向と磁性層の磁化容易軸とを平行にすることが好ましい。この理由は、以下のように推察される。
【００４４】
磁性層の磁化容易軸方向を基板面に平行にし、かつ配線の長手方向と直交させると、図２Ｂにおいて、配線１の側面以外の領域の磁性層１２及び１８中に形成される磁束の向きが磁化容易軸と平行になる。一般に強磁性体を磁化容易軸に沿って磁化する場合には磁区の移動が伴うため、１ＧＨｚ程度の周波数に対する磁気特性が悪くなる。これに対し、配線の長手方向と磁性層の磁化容易軸とを平行にすると、配線を流れる電流によって形成される磁束の向きが磁化困難方向になる。磁化容易軸に沿って磁化しないため、１ＧＨｚ程度でも良好な磁気特性を示すと考えられる。
【００４５】
なお、図１Ａに示す葛折れ模様配線１の屈曲部にも磁性層が形成されており、屈曲部では磁束の向きが磁化困難方向にならない。ただし、この部分の長さは全体の長さに対して僅かであるため、インダクタンス特性に与える影響は小さい。
【００４６】
なお、第１の実施例では、配線１の直線状部分の長手方向と、磁性層１２及び１８堆積時の印加磁場方向とを平行にする場合を説明したが、厳密に平行である必要はない。配線１を流れる電流により、磁性層１２、１８をその磁化困難方向に励磁するためには、配線１の直線状部分の長手方向と印加磁場方向とを平行に近づけることが好ましい。なお、電流磁界の磁化困難方向成分を元の磁界の大きさの１／２以上とするために、配線１の直線状部分の長手方向と印加磁場方向とのなす角を６０°以下とすることが好ましい。
【００４７】
図４は、図２Ｂに示す薄膜インダクタのインダクタンスと配線１の膜厚との関係を示す。横軸は、配線１の膜厚の２倍を単位μｍで表し、縦軸は、インダクタンスを単位ｎＨ／ｍｍで表す。なお、配線１の断面の下底辺と上底辺の長さの和は２０μｍである。横軸の値が５μｍ以下の範囲の３点においてインダクタンスを測定した。測定結果を記号○で示す。横軸の値が５μｍ以上の範囲においては、３点の測定点から得られる直線を外挿して示す。図中の斜線領域は、全長１．２ｍｍ、幅約１０μｍ、厚さ約２μｍ、巻数５〜７個のスパイラル型の構成を有する従来の薄膜インダクタの典型的なインダクタンスを示す。
【００４８】
配線を厚くすると、インダクタンスが低下することがわかる。この理由は以下のように推察される。
【００４９】
図３では、図２Ｂに示す配線１の側面を傾斜させることにより、側面が基板面に対して垂直な場合に比べて、側面上にも比較的良好な磁気特性を有する磁性層を形成できることを示した。しかし、側面上の磁性層の磁気特性は、上側平坦面上の磁性層よりは悪いと思われる。配線１を厚くすると、磁性層１２及び１８により形成される閉磁路のうち、配線１の側面に沿う部分の割合が大きくなる。このため、閉磁路全長のうち、磁気特性の比較的良くない部分の長さの割合が大きくなり、インダクタンスが低下するものと考えられる。
【００５０】
図４に示すように、測定点を外挿した直線と従来の薄膜インダクタのインダクタンスを示す斜線の領域とが、横軸の値２０μｍの近傍で交わっている。従って、配線１の上底辺と下底辺との和を２０μｍ以下とすることが好ましいであろう。すなわち、配線の断面形状を、上底辺と下底辺との和が配線の厚さの２倍以下となる台形状とすることが好ましいと考えられる。
【００５１】
次に、図５〜図７を参照して、薄膜インダクタの磁性層の厚さの好適な範囲について説明する。
【００５２】
図５は、図２Ｂの薄膜インダクタのインダクタンスと磁性層１２及び１８の厚さとの関係を示す。横軸は磁性層の厚さを単位μｍで表し、縦軸はインダクタンスを単位ｎＨ／ｍｍで表す。図中の記号○は、周波数１ＧＨｚにおける薄膜インダクタのインダクタンスを示す。
【００５３】
磁性層を形成しない場合、及び磁性層の厚さが０．２、０．５及び０．８μｍの場合の４点でインダクタンスを測定した。磁性層を形成しない場合のインダクタンスは約０．４ｎＨ／ｍｍであり、磁性層を形成すると３ｎＨ／ｍｍ程度まで増加した。磁性層の厚さが０．２〜０．８μｍの範囲で、インダクタンスの有為な差は見られなかった。図５から、磁性層の厚さを、少なくとも０．２μｍとすれば、インダクタンスの増大効果が得られることがわかる。
【００５４】
図６は、図２Ｂに示す磁性膜１２及び１８の磁化困難方向の透磁率と周波数との関係を示す。横軸は、周波数を単位ＧＨｚで表し、縦軸は、比透磁率を表す。図中の記号○、□及び△は、それぞれ磁性層１２及び１８の厚さが０．２μｍ、０．５μｍ及び２．０μｍの場合を示す。
【００５５】
磁性層の厚さが０．２μｍ及び０．５μｍの場合は、周波数を０．１ＧＨｚから１ＧＨｚまで上昇させても透磁率の低下は見られず、むしろ増加傾向にある。磁性層の厚さが２．０μｍの場合には、周波数を０．１ＧＨｚから１ＧＨｚまで上昇させると、透磁率が徐々に低下する。磁性層を厚くした場合に、周波数の上昇と共に透磁率が低下するのは、渦電流による損失が増加するためと考えられる。薄膜インダクタを１ＧＨｚ程度の周波数帯域で使用する場合には、磁性層の厚さを２．０μｍよりも薄くすることが好ましい。透磁率の低下を防止するためには、磁性層の厚さを１．０μｍ以下とすることがさらに好ましい。
【００５６】
図７は、磁性材料の透磁率と周波数との関係を解析的に求めた結果を示す。横軸は、周波数を単位ＧＨｚで表し、縦軸は、比透磁率を表す。なお、磁性材料の直流域における透磁率を１０００、電気抵抗率を１２０×１０-6Ω・ｃｍとした。図中の実線ｐ、破線ｑ、点線ｒ及び一点鎖線ｓは、それぞれ磁性材料の厚さを０．５μｍ、１．０μｍ、１．５μｍ及び２．０μｍとした場合の透磁率を示す。
【００５７】
周波数を上昇させると、渦電流損失により透磁率が低下し、図６に記号△で示した膜厚２．０μｍの場合の透磁率と同様の傾向を示す。透磁率の低下量は、磁性材料の膜厚が厚い程大きい。磁性材料を使用する効果を得るためには、透磁率を３００以上とすることが好ましく、５００以上とすることがより好ましい。
【００５８】
周波数１ＧＨｚ程度で使用する場合、磁性材料を用いる有為な効果を得るためには、磁性層の厚さを２．０μｍよりも薄くすることが好ましく、１．５μｍ以下とすることがより好ましい。
【００５９】
図５〜図７で説明したように、周波数１ＧＨｚ程度の周波数域で使用する場合、図２Ｂに示す薄膜インダクタの磁性層１２及び１８の厚さを０．２〜２．０μｍとすることが好ましく、０．２〜１．５μｍとすることがより好ましい。
【００６０】
図８は、図２Ｂに示す薄膜インダクタの磁性層１２及び１８を形成後、熱処理を行った場合のインダクタンスの周波数依存性を、熱処理を行わない場合と比較して示す。横軸は、周波数を単位ＧＨｚで表し、縦軸はインダクタンスを単位ｎＨ／ｍｍで表す。図中の記号●は熱処理後のインダクタンス、記号○は熱処理前のインダクタンスを示す。なお、熱処理は、磁性層１２及び１８の成膜時の磁場方向、すなわち配線の直線状部分の長手方向とほぼ同一の磁場方向を持ち、強さが１〜５キロエルステッド（８０〜４００ｋＡ／ｍ）の磁場中で、温度を３００℃として１時間行った。
【００６１】
磁性層を熱処理することにより、周波数１．５ＧＨｚ以下の周波数域において、インダクタンスが増加している。これは、熱処理によって下部磁性層１２と上部磁性層１８との界面の密着性が強くなったため、及び磁性層自体の磁気特性が向上したためと考えられる。なお、周波数１．５ＧＨｚ以上の周波数域でインダクタンスが低下しているのは、強磁性共振周波数におけるインダクタンスのピークがより急峻になったためと考えられる。
【００６２】
また、熱処理中に磁場を印加することにより、磁性層１２及び１８の磁化容易軸方向を、配線の直線状部分の長手方向に平行に維持することができる。なお、磁性層の成膜時の印加磁場の場合と同様に、磁場の方向と配線の直線状部分の長手方向との角度を６０°以下とすることが好ましい。
【００６３】
図８に示すように、薄膜インダクタを１．５ＧＨｚ程度以下の周波数域で使用する場合には、磁性層を形成後、磁場中で熱処理を行うことにより、より大きなインダクタンスを得ることができる。なお、熱処理温度は、３５０℃以下とすることが好ましい。
【００６４】
次に、図９Ａ〜９Ｃ、図１０Ａ及び１０Ｂを参照して、本発明の第２の実施例による薄膜インダクタの構成及び製造方法を説明する。
【００６５】
図９Ａは、第２の実施例による薄膜インダクタの平面レイアウトの概略を示す。全長５ｍｍの配線３１が矩形のスパイラル模様に配置され、外周側の端部がパッド３２Ａに連続し、内周側の端部が、スパイラル模様部の配線３１と接触しないように層間絶縁膜を介して配線３１の上層に形成された配線を経由してパッド３２Ｂに接続されている。
【００６６】
図９Ｂ、９Ｃ、図１０Ａ及び１０Ｂは、図９Ａの一点鎖線Ｂ９−Ｂ９における断面図を示す。
【００６７】
図９Ｂに示すように、半導体からなる基板４０の上に、ＣＶＤ等により、ＳｉＯ2 からなる絶縁膜４１を形成する。図２Ｂの工程と同様のリフトオフ法を用いて、レジストパターン４３の開口４３ａ内に下部磁性層４２ａを形成する。下部磁性層４２ａの材料、成膜方法は、図１Ｂの下部磁性層１２ａのそれと同様である。図９Ａに示すように、開口４３ａは、その内部領域に配線３１のうち図の縦方向に延在する配線部分のみが含まれるように配置される。
【００６８】
図９Ｃに示すように、下部磁性層４２ａの上に、ＣＶＤ等によりＳｉＯ2 等の絶縁膜４４を形成する。絶縁膜４４の上に、図１Ｂ及び１Ｃの工程と同様の方法で、下部接着層４５及び配線３１を形成する。絶縁層４４の上に、配線３１を覆う絶縁層４６を形成する。
【００６９】
絶縁層４４及び４６をパターニングし、図９Ａに示す開口４３ａ内の配線３１のうち、図中左側の２本のみを被覆する領域と、右側の３本のみを被覆する領域に分離する。すなわち、相互に隣接する２本の配線部分を流れる電流の向きが同一の場合には、その間に絶縁層４４及び４６を残し、電流の向きが反対の場合には、その間の絶縁層４４及び４６を除去する。このようにして、絶縁層４４及び４６が島状に残される。
【００７０】
図１０Ａに示すように、基板全面に上部磁性層４７ａを形成する。上部磁性層４７ａの材料及び形成方法は、図２Ａの上部磁性層１８ａのそれと同様である。上部磁性層４７ａの上にレジストパターン４８を形成し、絶縁層４４及び４６が島状に残されている領域及びその両側に連続する近傍領域を、各島状の領域毎に覆う。レジストパターン４８をマスクとして上部磁性層４７ａ及び下部磁性層４２ａの露出部分を除去する。上部磁性層４７ａ及び下部磁性層４２ａの除去は、図２Ｂの工程と同様の方法で行う。
【００７１】
図１０Ｂに示すように、下部磁性層４２と上部磁性層４７により、２本の配線３１の双方に鎖交する閉磁路が構成される。
【００７２】
ここで、２本の平行配線Ｉ1 、Ｉ2 があり、各配線の自己インダクタンスをそれぞれＬ1 、Ｌ2 、配線間の相互インダクタンスをＭとしたときの２本の配線の合成インダクタンスＬを考える。２本の配線の合成インダクタンスＬは、配線Ｉ1 に流れる電流により生ずる磁束の向きと、配線Ｉ2 を流れる電流により生じ配線Ｉ1 と鎖交する磁束の向きがと同一、すなわち電流の向きが同一のとき、
【００７３】
【数１】
Ｌ＝Ｌ1 ＋Ｌ2 ＋２Ｍ …（１）
となり、磁束の向きが反対、すなわち電流の向きが反対のとき、
【００７４】
【数２】
Ｌ＝Ｌ1 ＋Ｌ2 −２Ｍ …（２）
となる。
【００７５】
図２Ｂの場合は、２本の配線１を流れる電流の向きが相互に逆向きであるため、合成インダクタンスＬは、式（２）で与えられる。従って、大きな合成インダクタンスＬを得るためには、相互インダクタンスＭを小さくすることが好ましい。このため、２つの閉磁路を磁気的に分離し、相互インダクタンスを小さくしている。
【００７６】
これに対し、図１０Ｂの場合は、相互に隣接する２本の配線３１を流れる電流の向きが同一であるため、合成インダクタンスＬは、式（１）で与えられる。従って、大きな合成インダクタンスＬを得るためには、相互インダクタンスＭを大きくすることが好ましい。このため、一方の配線と鎖交する閉磁路が、同時に他方の配線を流れる電流とも鎖交するような構成としている。
【００７７】
図１０Ｂに示すように、１つの閉磁路が２本の配線３１の双方と鎖交するような構成にすることにより、相互インダクタンスが大きくなり薄膜インダクタのインダクタンスをより大きくすることができる。
【００７８】
図１１は、図１Ａ及び図２Ｂに示す第１の実施例による薄膜インダクタを用いたマイクロ波用回路を示す。メタルセミコンダクタ電界効果トランジスタ（ＭＥＳＦＥＴ）６１と抵抗６２によりマイクロ波増幅回路が形成されている。ＭＥＳＦＥＴ６１には、薄膜インダクタ６０を介して直流バイアスＶddが印加されている。すなわち、薄膜インダクタ６０がバイアスチョークを構成している。薄膜インダクタンス６０の直流バイアス側の端子は、キャパシタ６３を介して接地されている。ＭＥＳＦＥＴ６１のゲート電極に入力信号Ｖinが与えられ、ＭＥＳＦＥＴ６１と抵抗６２との相互接続点から出力信号Ｖout が取り出される。
【００７９】
薄膜インダクタ６０からなるバイアスチョークにより、ＭＥＳＦＥＴ６１のゲート電極と電源線Ｖddとの間の高周波インピーダンスが増大し、高周波信号に対する増幅率の低下を抑制することができる。
【００８０】
薄膜インダクタ６０、ＭＥＳＦＥＴ６１及び抵抗６２を同一半導体基板上に形成することにより、モノリシックマイクロ波集積回路（ＭＭＩＣ）を作製することができる。
【００８１】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００８２】
【発明の効果】
以上説明したように、本発明によれば、薄膜インダクタの配線の断面形状を好適な形状とし、その外周面を強磁性体で取り囲むことにより、大きなインダクタンスを得ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例による薄膜インダクタの平面図、及び薄膜インダクタの作製方法を説明するための基板の断面図である。
【図２】本発明の第１の実施例による薄膜インダクタの作製方法を説明するための基板の断面図である。
【図３】第１の実施例による薄膜インダクタのインダクタンスの周波数依存性を従来の薄膜インダクタ等と比較して示すグラフである。
【図４】第１の実施例による薄膜インダクタのインダクタンスと配線の膜厚との関係を示すグラフである。
【図５】第１の実施例による薄膜インダクタのインダクタンスと磁性層の厚さとの関係を示すグラフである。
【図６】第１の実施例による薄膜インダクタの透磁率の周波数依存性を、磁性層の厚さ毎に示すグラフである。
【図７】強磁性層の透磁率の周波数依存性を、強磁性層の厚さ毎に示すグラフである。
【図８】第１の実施例による薄膜インダクタの磁性層を形成後、熱処理を行った場合のインダクタンスの周波数依存性を、熱処理を行わない場合と比較して示すグラフである。
【図９】本発明の第２の実施例による薄膜インダクタの平面図、及び薄膜インダクタの作製方法を説明するための基板の断面図である。
【図１０】本発明の第２の実施例による薄膜インダクタの作製方法を説明するための基板の断面図である。
【図１１】第１の実施例による薄膜インダクタを使用したマイクロ波回路の例を示す概念図である。
【符号の説明】
１、３１ 配線
２Ａ、２Ｂ、３２Ａ、３２Ｂ パッド
１０、４０ 基板
１１、４１ 絶縁膜
１２、４２ 下部磁性層
１３、４５ 下部接着層
１５、１６、１９、４３、４８ レジストパターン
１５ａ 開口
１７ 上部接着層
１８、４７ 上部磁性層
４４、４６ 絶縁層
６０ 薄膜インダクタンス
６１ ＭＥＳＦＥＴ
６２ 抵抗
６３ キャパシタ
Claims (5)
- 平面状の支持面を有する支持基板と、
前記支持面の上に形成され、磁性材料からなる下部磁性層と、
前記下部磁性層の上に、非磁性の導電材料により形成され、長手方向に電流が流れる配線であって、該配線の外周面が、前記支持面に対向する平面状の下表面と該下表面以外の上表面により構成され、該上表面内の各点の法線ベクトルと前記支持面の法線ベクトルとのなす角が９０°よりも小さい前記配線と、
前記配線を上から覆うように、磁性材料により形成され、前記下部磁性層と共に前記配線と鎖交する閉磁路を構成する上部磁性層と、
前記下部磁性層の上の前記配線とは異なる位置に、非磁性材料により形成され、前記配線と平行に配置され、前記配線を流れる電流と同一の向きに電流を流す他の配線であって、該他の配線の外周面が、前記支持面に対向する平面状の下表面と該下表面以外の上表面により構成され、該上表面内の各点の法線ベクトルと前記支持面の法線ベクトルとのなす角が９０°よりも小さい前記他の配線と
を有し、
前記上部磁性層が、前記配線と共に前記他の配線をも覆うように形成され、前記配線と前記他の配線との間の領域において、前記下部磁性層と磁気的に接続されておらず、
前記閉磁路が前記他の配線とも鎖交する薄膜インダクタ。 - 平面状の支持面を有する支持基板の該支持面上に、磁性材料からなる下部磁性層を形成する工程と、
前記下部磁性層の上に、導電性の非磁性材料からなる配線層を形成する工程と、
前記配線層の上に、配線を形成すべき領域に対応したマスクパターンを形成し、該マスクパターンで覆われていない領域に露出した前記配線層を除去し、該マスクパターンで覆われた領域に、下底辺よりも上底辺が短い台形状の断面を有する配線を残す工程と、
前記配線及び前記下部磁性層を覆うように、磁性材料からなる上部磁性層を形成する工程と
を有し、前記配線が、相互に平行に配置された１対の配線部分を含み、
前記下部磁性層及び上部磁性層が導電性を有し、
前記上部磁性層を形成する工程の後に、さらに、前記１対の配線部分の間の領域に、前記上部磁性層の上面から前記下部磁性層の下面まで達し、かつ前記１対の配線部分に平行な溝を形成する工程を含む薄膜インダクタの製造方法。 - 平面状の支持面を有する支持基板の該支持面上に、磁性材料からなる下部磁性層を形成する工程と、
前記下部磁性層の上に、導電性の非磁性材料からなる配線層を形成する工程と、
前記配線層の上に、配線を形成すべき領域に対応したマスクパターンを形成し、該マスクパターンで覆われていない領域に露出した前記配線層を除去し、該マスクパターンで覆われた領域に、下底辺よりも上底辺が短い台形状の断面を有する配線を残す工程と、
前記配線及び前記下部磁性層を覆うように、磁性材料からなる上部磁性層を形成する工程と
を有し、前記配線が、相互に平行に配置された１対の配線部分を含み、
前記下部磁性層及び上部磁性層が導電性を有し、
前記上部磁性層を形成する工程の後に、さらに、前記１対の配線部分の間の領域のうち該配線部分に平行な方向に長い一部の領域の前記上部磁性層及び前記下部磁性層の全厚さ部分を酸化することにより、前記１対の配線部分が前記上部磁性層及び下部磁性層を介して電気的に短絡されないように両者を電気的に分離する工程を含む薄膜インダクタの製造方法。 - 平面状の支持面を有する支持基板の該支持面上に、磁性材料からなる下部磁性層を形成する工程と、
前記下部磁性層の上に、導電性の非磁性材料からなる配線層を形成する工程と、
前記配線層の上に、配線を形成すべき領域に対応したマスクパターンを形成し、該マスクパターンで覆われていない領域に露出した前記配線層を除去し、該マスクパターンで覆われた領域に、下底辺よりも上底辺が短い台形状の断面を有する配線を残す工程と、
前記配線及び前記下部磁性層を覆うように、磁性材料からなる上部磁性層を形成する工程と
を有し、前記下部磁性層を形成する工程の後、前記配線層を形成する工程の前に、さらに、前記下部磁性層の上に、前記下部磁性層と前記配線層との密着性を強くするための下部接着層を形成する工程を含み、
前記配線を残す工程において、前記マスクパターンで覆われていない領域の前記下部接着層をも除去し、
前記配線を残す工程の後、前記上部磁性層を形成する工程の前に、さらに、
前記配線及び前記下部接着層の側面に、前記配線と前記上部磁性層との密着性を強くするための上部接着層を形成する工程を含む薄膜インダクタの製造方法。 - 前記下部接着層及び上部接着層が、Ｗ、ＷＳｉ、ＴｉまたはＴｉＮで形成されている請求項４に記載の薄膜インダクタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05207196A JP3819470B2 (ja) | 1996-03-08 | 1996-03-08 | 薄膜インダクタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05207196A JP3819470B2 (ja) | 1996-03-08 | 1996-03-08 | 薄膜インダクタ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09246467A JPH09246467A (ja) | 1997-09-19 |
| JP3819470B2 true JP3819470B2 (ja) | 2006-09-06 |
Family
ID=12904596
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05207196A Expired - Fee Related JP3819470B2 (ja) | 1996-03-08 | 1996-03-08 | 薄膜インダクタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3819470B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007273670A (ja) * | 2006-03-31 | 2007-10-18 | Sony Corp | 配線構造体及び配線構造体の形成方法 |
| JP2008034507A (ja) * | 2006-07-27 | 2008-02-14 | Seiko Epson Corp | 半導体装置とその製造方法 |
| JP4907609B2 (ja) * | 2008-07-14 | 2012-04-04 | ルネサスエレクトロニクス株式会社 | 半導体集積回路用インダクタ及びその製造方法 |
| JP7077835B2 (ja) * | 2018-07-17 | 2022-05-31 | 株式会社村田製作所 | インダクタ部品 |
-
1996
- 1996-03-08 JP JP05207196A patent/JP3819470B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09246467A (ja) | 1997-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6440750B1 (en) | Method of making integrated circuit having a micromagnetic device | |
| JPH0676625A (ja) | 多層構造の誘電体部材およびその形成方法 | |
| JP2000515664A (ja) | 薄膜磁気トランスデューサのための積層およびめっきされた磁極片 | |
| JPH0590381U (ja) | 磁気センサ | |
| JPH0722044B2 (ja) | 高周波高透磁率磁性材料 | |
| US4318148A (en) | Thin-film magnetic head | |
| JP3819470B2 (ja) | 薄膜インダクタ及びその製造方法 | |
| JP4736902B2 (ja) | 薄膜デバイス | |
| JPH0766462A (ja) | 超伝導回路 | |
| JP2002110423A (ja) | コモンモードチョークコイル | |
| JPS5916430B2 (ja) | ジヨセフソン接合素子とその製造方法 | |
| JP3521553B2 (ja) | 薄膜磁気ヘッド | |
| JPH103617A (ja) | 磁気抵抗効果型磁気ヘッド及びその製造方法 | |
| JP2001155923A (ja) | インダクタ素子 | |
| JP2001297413A (ja) | 録再分離型薄膜ヘッド及び該ヘッドの製造方法 | |
| JP3297760B2 (ja) | 磁気抵抗効果型磁気ヘッド及びその製造方法 | |
| JPH11181564A (ja) | アルミナの成膜方法及び磁気抵抗効果型磁気ヘッド | |
| JP3617175B2 (ja) | 磁気トンネリング接合素子 | |
| JP2958237B2 (ja) | 磁気抵抗効果型薄膜磁気ヘッド | |
| JPH1041557A (ja) | 超伝導平面回路及びその製造方法 | |
| JPH0817022A (ja) | 複合型薄膜磁気ヘッドの製造方法 | |
| JPH08329420A (ja) | 薄膜磁気ヘッド及びその製造方法 | |
| JPH0330107A (ja) | 磁気ヘッドおよびその製造方法 | |
| JPH02151088A (ja) | 複合磁気抵抗効果素子 | |
| JPH065572B2 (ja) | 薄膜磁気ヘツド |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051025 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060309 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060523 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060615 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090623 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100623 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100623 Year of fee payment: 4 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110623 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120623 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120623 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130623 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130623 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130623 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |