JPH09246467A - 薄膜インダクタ及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 大きなインダクタンスを得ることができる薄
膜インダクタ技術を提供する。 【解決手段】 支持基板の平面状の支持面の上に、磁性
材料からなる下部磁性層が形成されている。下部磁性層
の上に、非磁性の導電材料からなり、長手方向に電流が
流れる配線が形成されている。この配線の外周面は、支
持面に対向する平面状の下表面と下表面以外の上表面に
より構成されている。上表面内の各点の法線ベクトルと
支持面の法線ベクトルとのなす角が９０°よりも小さ
い。配線を上から覆うように、磁性材料からなり、下部
磁性層と共に配線と鎖交する閉磁路を構成する上部磁性
層が形成されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、薄膜インダクタ、
その製造方法、及び薄膜インダクタを用いた半導体集積
回路装置に関し、特に、インダクタを半導体集積回路装
置と同一基板上に形成するのに適した薄膜インダクタ技
術に関する。

【０００２】

【従来の技術】従来の薄膜インダクタは、マイクロ波集
積回路装置と同一基板上にスパイラル模様に配置された
配線により構成されていた。大きなインダクタンスが必
要な場合には、スパイラル模様の巻数を多くする。

【０００３】また、薄膜インダクタのインダクタンスを
増大させる方法として、配線を強磁性体で被覆する方法
が提案されている（荒川他、電気学会マグネティクス研
究会ＭＡＧ−９２−３（１９９２）、１９〜２８ペー
ジ）。

【０００４】

【発明が解決しようとする課題】大きなインダクタンス
を得るためにスパイラル模様の巻数を多くすると、基板
面内の占有面積が増大する。占有面積を増大することな
く巻数を多くするためには、配線を細くする必要がある
が、配線を細くすると薄膜インダクタの直流抵抗が増加
してしまう。

【０００５】荒川らの方法により配線を強磁性体で被覆
すると、インダクタンスを増大させることができるが、
マイクロ波集積回路装置に適用するには不十分である。
本発明の目的は、大きなインダクタンスを得ることがで
きる薄膜インダクタ技術を提供することである。

【０００６】本発明の他の目的は、大きなインダクタン
スを有する薄膜インダクタ及びトランジスタを同一基板
上に形成したモノリシック半導体集積回路装置を提供す
ることである。

【０００７】

【課題を解決するための手段】本発明の一観点による
と、平面状の支持面を有する支持基板と、前記支持面の
上に形成され、磁性材料からなる下部磁性層と、前記下
部磁性層の上に、非磁性の導電材料により形成され、長
手方向に電流が流れる配線であって、該配線の外周面
が、前記支持面に対向する平面状の下表面と該下表面以
外の上表面により構成され、該上表面内の各点の法線ベ
クトルと前記支持面の法線ベクトルとのなす角が９０°
よりも小さい前記配線と、前記配線を上から覆うよう
に、磁性材料により形成され、前記下部磁性層と共に前
記配線と鎖交する閉磁路を構成する上部磁性層とを有す
る薄膜インダクタが提供される。

【０００８】上部磁性層と下部磁性層により、配線と鎖
交する閉磁路が構成される。配線を流れる電流と鎖交す
磁束数が増加するため、薄膜インダクタのインダクタン
スを大きくすることができる。上表面内の各点の法線ベ
クトルと支持面の法線ベクトルとのなす角を９０°より
も小さくすることにより、上表面に良好な磁気特性を有
する上部磁性層を形成することができる。上部磁性層の
磁気特性を良好に保つことができるため、インダクタン
スをより大きくすることができる。

【０００９】本発明の他の観点によると、さらに、前記
下部磁性層の上の前記配線とは異なる位置に、非磁性材
料により形成され、前記配線とほぼ平行に配置され、前
記配線を流れる電流と反平行の向きに電流を流す他の配
線を有し、前記上部磁性層が、前記配線と共に前記他の
配線をも覆うように形成されており、前記配線と前記他
の配線との間の領域に形成され、前記下部磁性層及び上
部磁性層を、前記配線側の部分と前記他の配線側の部分
とに磁気的に分離する分離帯を有し、前記下部磁性層と
上部磁性層の前記配線側の部分が、前記配線と鎖交する
閉磁路を構成し、前記下部磁性層と上部磁性層の前記他
の配線側の部分が、前記他の配線と鎖交する他の閉磁路
を構成する薄膜インダクタは提供される。

【００１０】配線側と他の配線側との磁性層を磁気的に
分離しているため、配線間の相互インダクタンスが小さ
くなる。このため、相互に反平行に電流を流す２本の配
線間の相互インダクタンスによる合成インダクタンスの
低下を抑制することができる。

【００１１】本発明の他の観点によると、さらに、前記
下部磁性層の上の前記配線とは異なる位置に、非磁性材
料により形成され、前記配線とほぼ平行に配置され、前
記配線を流れる電流と平行の向きに電流を流す他の配線
を有し、前記上部磁性層が、前記配線と共に前記他の配
線をも覆うように形成され、前記配線と前記他の配線と
の間の領域において、前記下部磁性層と磁気的に接続さ
れておらず、前記閉磁路が前記他の配線とも鎖交する薄
膜インダクタが提供される。

【００１２】配線と他の配線との双方に鎖交する閉磁路
を形成しているため、配線間の相互インダクタンスが大
きくなる。このため、相互に平行に電流をながす２本の
配線の合成インダクタンスを大きくすることができる。

【００１３】本発明の他の観点によると、平面状の半導
体表面を有する支持基板と、前記半導体表面の上に形成
され、磁性材料からなる下部磁性層と、前記下部磁性層
の上に、非磁性の導電材料により形成され、長手方向に
電流が流れる配線であって、該配線の外周面が、前記半
導体表面に対向する平面状の下表面と該下表面以外の上
表面により構成され、該上表面内の各点の法線ベクトル
と前記半導体表面の法線ベクトルとのなす角が９０°よ
りも小さい前記配線と、前記配線を上から覆うように、
磁性材料により形成され、前記下部磁性層と共に前記配
線と鎖交する閉磁路を構成する上部磁性層と、前記支持
基板の前記半導体表面上に形成され、少なくとも２つの
電流端子と１つの制御端子とを有するトランジスタであ
って、一方の電流端子に前記配線を介して直流バイアス
が印加される前記トランジスタとを有する半導体集積回
路装置が提供される。

【００１４】配線と磁性層により薄膜インダクタが形成
され、この薄膜インダクタがバイアスチョークを構成す
る。本発明の他の観点によると、平面状の支持面を有す
る支持基板の該支持面上に、磁性材料からなる下部磁性
層を形成する工程と、前記下部磁性層の上に、導電性の
非磁性材料からなる配線層を形成する工程と、前記配線
層の上に、配線を形成すべき領域に対応したマスクパタ
ーンを形成し、該マスクパターンで覆われていない領域
に露出した前記配線層を除去し、該マスクパターンで覆
われた領域に、下底辺よりも上底辺が短い台形状の断面
を有する配線を残す工程と、前記配線及び前記下部磁性
層を覆うように、磁性材料からなる上部磁性層を形成す
る工程とを有する薄膜インダクタの製造方法が提供され
る。

【００１５】配線の断面形状を、下底辺よりも上底辺が
短い台形状にすると、配線の側面にも比較的良好な磁気
特性を有する磁性層を形成することができる。磁性層の
磁気特性を良好に保つことにより、薄膜インダクタのイ
ンダクタンスを大きくすることができる。

【００１６】

【発明の実施の形態】図１Ａ〜１Ｃ及び図２Ａ、２Ｂを
参照して、本発明の第１の実施例による薄膜インダクタ
の製造方法及び構成を説明する。

【００１７】図１Ａは、第１の実施例による薄膜インダ
クタの平面レイアウトの概略を示す。全長５ｍｍの配線
１が葛折れ模様に配置され、その両端にパッド２Ａ、２
Ｂが形成されている。このように、配線１は、縞状に配
置された直線状部分と、これら直線状部分を相互に接続
する屈曲部分により構成される。なお、葛折れの回数は
１１回である。

【００１８】図１Ｂ、１Ｃ、図２Ａ及び２Ｂは、図１Ａ
の一点鎖線Ｂ１−Ｂ１における断面図を示す。なお、図
１Ａでは、配線１と断面Ｂ１−Ｂ１が１１箇所で交わっ
ているが、断面図では、１１箇所の交点うち２箇所のみ
を代表して示す。断面図に示さない他の交点も、図に示
す２箇所の交点と同様の構成である。

【００１９】図１Ｂに示すように、半導体からなる基板
１０の上に、化学気相成長（ＣＶＤ）等により、ＳｉＯ
₂ からなる絶縁膜１１を形成する。絶縁膜１１の上にレ
ジスト膜を塗布し、薄膜インダクタを形成すべき領域に
開口１５ａを有するレジストパターン１５を形成する。
なお、モノリシック集積回路装置を作製する場合には、
絶縁層１１を形成する前に、基板１０の表面にトランジ
スタ等の半導体素子を形成しておく。

【００２０】基板表面全面に下部磁性層１２ａ、下部接
着層１３ａ、及び配線層１ａをこの順番に積層する。

【００２１】下部磁性層１２ａは、コバルト（Ｃｏ）を
主成分とし、ニオブ（Ｎｂ）とジルコニウム（Ｚｒ）を
含むＣｏ₈₃Ｎｂ₁₀Ｚｒ₇ からなる導電性アモルファス合
金である。Ｎｂ、Ｚｒの代わりに、ハフニウム（Ｈｆ）
またはタンタル（Ｔａ）を含んでもよい。また、Ｃｏを
主成分とし、Ｎｂ、Ｚｒ、Ｈｆ、及びＴａのうち少なく
とも１つの元素を含むアモルファス合金で形成してもよ
い。なお、Ｎｂ、Ｚｒ、Ｈｆ、及びＴａの合計の濃度が
５〜２５原子％となるようにすることが好ましい。ま
た、他の強磁性体で形成してもよい。実施例では、アモ
ルファス合金の厚さを０．２μｍ〜２．０μｍとした。

【００２２】下部磁性層１２ａの成膜は、例えば、ター
ゲットとして成膜すべき磁性層と同一組成のＣｏＮｂＺ
ｒ合金ターゲット、スパッタガスとしてアルゴン（Ａ
ｒ）を用い、圧力を０．４〜５ｍＴｏｒｒ、基板温度を
室温、印加電力を１００Ｗとした直流スパッタリングに
より行う。また、成膜時に、図１Ａに示す配線１の縞状
に配置された直線状部分の長手方向にほぼ平行な磁場を
印加する。磁場の強さは、例えば１〜２００エルステッ
ド（８０〜１６０００Ａ／ｍ）とする。印加された磁場
により、下部磁性層１２ａの磁化容易軸が磁場と平行な
方向、すなわち配線１の直線状部分の長手方向と平行な
方向を向く。

【００２３】下部接着層１３ａは、Ｔｉからなる厚さ５
ｎｍの層である。下部接着層１３ａの成膜は、例えば蒸
着法により行う。Ｔｉの代わりにＴｉＮ、Ｗ、ＷＳｉ等
により形成してもよい。膜厚は１〜１０ｎｍとすること
が好ましい。下部接着層１３ａは、下部磁性層１２ａと
配線層１ａとの密着性を強める作用を有する。

【００２４】配線層１ａは、Ａｕからなる厚さ２μｍの
層である。配線層１ａの成膜は、例えば蒸着法、メッキ
法等により行われる。Ａｕの代わりに他の非磁性の導電
材料、例えばＡｌ等により形成してもよい。膜厚は、
０．５〜５μｍとすることが好ましく、典型的には２〜
４μｍとする。

【００２５】レジストパターン１５を、その上に堆積し
た層と共に除去する。図１Ａに示す開口１５ａ内に、下
部磁性層１２ａ、下部接着層１３ａ及び配線層１ａから
なる積層構造が残される。このように、薄膜インダクタ
が形成される領域以外の領域の積層構造をリフトオフ法
を用いて除去することにより、半導体基板１０の表面に
半導体素子が形成されている場合に、半導体素子の損傷
を防止することができる。

【００２６】図１Ｃに示すように、配線１を形成すべき
領域をレジストパターン１６で覆う。レジストパターン
１６をマスクとして、加速電圧５００〜１０００Ｖ、圧
力２×１０^-4Ｔｏｒｒの条件で、Ａｒを用いたミリング
により配線層１ａ及び下部接着層１３ａを部分的に除去
する。レジストパターン１６が形成された領域に配線１
及び下部接着層１３が残る。上記条件でミリングを行う
と、配線１の断面形状は、下底辺が上底辺よりも長い台
形状になる。実施例で作製した配線１の断面は、下底辺
１０μｍ、上底辺８μｍの台形状である。なお、本明細
書において、「台形状」の語は、側辺が厳密に直線であ
る場合のみならず、曲線により構成されている場合を含
むものとする。配線層１ａと下部接着層１３ａのミリン
グ後、レジストパターン１６を除去する。

【００２７】なお、レジストパターン１６をマスクとし
た等方性のウェットエッチングを用いて、配線層をエッ
チング除去してもよい。等方性のウェットエッチングは
横方向にも進むため、レジストパターン１６の端部下方
の配線層がアンダーカットされる。このため、配線１の
断面を台形状にすることができる。

【００２８】図２Ａに示すように、メサ状に残された配
線１及び下部接着層１３の積層構造の側面にＴｉからな
る上部接着層１７を形成する。上部接着層１７の形成
は、ターゲットとしてＴｉを用いた直流スパッタリング
によりほぼ等方的に厚さ２ｎｍのＴｉ膜の堆積を行った
後、Ａｒを用いた異方性のミリングにより平坦部のＴｉ
膜を優先的に除去することにより行う。

【００２９】なお、上部接着層１７を、Ｔｉの代わりに
ＴｉＮ、Ｗ、ＷＳｉ等で形成してもよい。また、上部接
着層１７の厚さは１〜５ｎｍとすることが好ましい。上
部接着層１７は、その上に形成される上部磁性層と配線
１との密着性を強くする作用を有する。

【００３０】基板全面を覆うように、強磁性材料からな
る上部磁性層１８ａを形成する。上部磁性層１８ａの材
料及び成膜方法は、図１Ｂで説明した下部磁性層１２ａ
のそれと同様である。

【００３１】上部磁性層１８ａの表面上に、配線１が形
成された領域及びその両側に連続する近傍の領域を覆う
レジストパターン１９を形成する。図２Ｂに示すよう
に、レジストパターン１９をマスクとして上部磁性層１
８ａと下部磁性層１２ａをミリングにより部分的に除去
する。相互に隣り合う配線１の間に、分離溝２０が形成
される。分離溝２０は、配線１同士がその周囲を取り囲
む磁性層１２、１８を介して電気的に短絡されることを
防止する。下部磁性層１２と上部磁性層１８により、各
配線１と鎖交する閉磁路が形成される。

【００３２】図２Ｂでは、分離溝２０により相互に隣り
合う配線１の間を電気的に分離する場合を説明したが、
その他の方法で分離してもよい。

【００３３】例えば、溝２０を形成すべき領域の磁性層
１２及び１８を部分的に酸化して、ＣｏＮｂＺｒの酸化
物からなる酸化領域ＯＸを形成してもよい。この酸化領
域は、図２Ａに示す上部磁性層１８ａの表面上にレジス
トパターン１９と同一パターンのＳｉＮ膜を形成し、こ
のＳｉＮ膜をマスクとして酸化雰囲気中で温度３５０℃
程度の選択熱酸化を行うことにより形成することができ
る。

【００３４】また、図２Ａに示すレジストパターン１９
をマスクとして、磁性層１２ａ及び１８ａ内に酸素をイ
オン注入し、酸化領域ＯＸを形成してもよい。また、選
択熱酸化とイオン注入とを組み合わせてもよい。

【００３５】図３は、図１Ａの平面図及び図２Ｂの断面
図で示される薄膜インダクタのインダクタンスの周波数
依存性を従来の薄膜インダクタ等と比較して示す。横軸
は周波数を単位ＧＨｚで表し、縦軸はインダクタンスを
単位ｎＨ／ｍｍで表す。図中の実線ａは、上記実施例に
よる薄膜インダクタ（配線の台形状断面の上底辺が８μ
ｍ、下底辺が１０μｍ）、実線ｂは、図２Ｂにおける磁
性層１２及び１８の磁化容易軸が基板面に平行、かつ配
線１の直線状部分の長手方向に対して直交する薄膜イン
ダクタ、破線ｃは、図２Ｂにおける配線１の断面を長方
形状とした薄膜インダクタ、点線ｄは、図２Ｂにおける
配線１の回りの磁性層１２及び１８を有さない薄膜イン
ダクタのインダクタンスを示す。

【００３６】磁性層の磁化容易軸を配線の直線状部分に
対して直交させるためには、磁性膜の形成時に配線の直
線状部分の長手方向と直交し基板面に平行な向きの磁場
を印加しておけばよい。

【００３７】磁性層を有しない薄膜インダクタのインダ
クタンスは、点線ｄで示すようにほとんど周波数に依存
せず約０．４ｎＨ／ｍｍである。断面が長方形状の配線
の周囲に磁性層を配置すると、破線ｃで示すようにイン
ダクタンスを１．６〜１．８ｎＨ／ｍｍまで増加させる
ことができる。

【００３８】配線の断面形状を台形状にすると、実線ａ
及びｂで示すように、インダクタンスに大きな周波数依
存性が現れ、周波数の増加と共にインダクタンスが減少
する。周波数の増加と共にインダクタンスが減少するの
は、周波数が強磁性共鳴周波数に近づくに従って損失が
大きくなるためと考えられる。

【００３９】配線を磁性層で囲み、配線の断面を台形状
にすると、２ＧＨｚ以下の周波数帯域において、磁性層
なしのものよりも大きなインダクタンスを得ることがで
きる。また、磁性層の磁化容易軸を配線の直線状部分の
長手方向に対して平行にすることにより、直交させる場
合に比べて大きなインダクタンスを得ることができる。

【００４０】また、配線の断面形状を台形状にすると、
長方形状の場合に比べて、周波数約１．７ＧＨｚ以下の
周波数領域においてインダクタンスが大きくなる。配線
の断面を長方形状とした場合に大きなインダクタンスが
得られないのは、基板表面に対してほぼ垂直な側面上に
磁性層が堆積しにくいか、または堆積しても良好な磁気
的特性が得られないためと考えられる。

【００４１】配線の断面を台形状にすると、配線の側面
が基板表面の上方を向くため、磁性層が堆積しやすくな
ると考えられる。このため、側面上にも良好な特性の磁
性層が安定して形成され、高インダクタンスを得ること
ができるものと考えられる。

【００４２】配線の外周面を、基板面に対向する平面状
の下表面と下表面以外の上表面により構成し、上表面内
の各点の法線ベクトルと基板面の法線ベクトルとのなす
角が９０°よりも小さくなるように構成することによ
り、配線の断面を台形状にした場合と同様の効果を得る
ことができるであろう。例えば、配線の断面形状を部分
円形状等にしてもよいであろう。断面が弓形のレジスト
マスク等を形成し、イオンミリング等を行うことによ
り、このような形状の断面を得ることができる。なお、
ここで、法線ベクトルとは、構成部材の表面上のある点
において、その表面に垂直であり、かつその構成部材の
外側を向くベクトルを意味する。

【００４３】また、周波数１．７ＧＨｚ以下の周波数帯
域において、大きなインダクタンスを得るためには、配
線の長手方向と磁性層の磁化容易軸とを平行にすること
が好ましい。この理由は、以下のように推察される。

【００４４】磁性層の磁化容易軸方向を基板面に平行に
し、かつ配線の長手方向と直交させると、図２Ｂにおい
て、配線１の側面以外の領域の磁性層１２及び１８中に
形成される磁束の向きが磁化容易軸と平行になる。一般
に強磁性体を磁化容易軸に沿って磁化する場合には磁区
の移動が伴うため、１ＧＨｚ程度の周波数に対する磁気
特性が悪くなる。これに対し、配線の長手方向と磁性層
の磁化容易軸とを平行にすると、配線を流れる電流によ
って形成される磁束の向きが磁化困難方向になる。磁化
容易軸に沿って磁化しないため、１ＧＨｚ程度でも良好
な磁気特性を示すと考えられる。

【００４５】なお、図１Ａに示す葛折れ模様配線１の屈
曲部にも磁性層が形成されており、屈曲部では磁束の向
きが磁化困難方向にならない。ただし、この部分の長さ
は全体の長さに対して僅かであるため、インダクタンス
特性に与える影響は小さい。

【００４６】なお、第１の実施例では、配線１の直線状
部分の長手方向と、磁性層１２及び１８堆積時の印加磁
場方向とを平行にする場合を説明したが、厳密に平行で
ある必要はない。配線１を流れる電流により、磁性層１
２、１８をその磁化困難方向に励磁するためには、配線
１の直線状部分の長手方向と印加磁場方向とを平行に近
づけることが好ましい。なお、電流磁界の磁化困難方向
成分を元の磁界の大きさの１／２以上とするために、配
線１の直線状部分の長手方向と印加磁場方向とのなす角
を６０°以下とすることが好ましい。

【００４７】図４は、図２Ｂに示す薄膜インダクタのイ
ンダクタンスと配線１の膜厚との関係を示す。横軸は、
配線１の膜厚の２倍を単位μｍで表し、縦軸は、インダ
クタンスを単位ｎＨ／ｍｍで表す。なお、配線１の断面
の下底辺と上底辺の長さの和は２０μｍである。横軸の
値が５μｍ以下の範囲の３点においてインダクタンスを
測定した。測定結果を記号○で示す。横軸の値が５μｍ
以上の範囲においては、３点の測定点から得られる直線
を外挿して示す。図中の斜線領域は、全長１．２ｍｍ、
幅約１０μｍ、厚さ約２μｍ、巻数５〜７個のスパイラ
ル型の構成を有する従来の薄膜インダクタの典型的なイ
ンダクタンスを示す。

【００４８】配線を厚くすると、インダクタンスが低下
することがわかる。この理由は以下のように推察され
る。

【００４９】図３では、図２Ｂに示す配線１の側面を傾
斜させることにより、側面が基板面に対して垂直な場合
に比べて、側面上にも比較的良好な磁気特性を有する磁
性層を形成できることを示した。しかし、側面上の磁性
層の磁気特性は、上側平坦面上の磁性層よりは悪いと思
われる。配線１を厚くすると、磁性層１２及び１８によ
り形成される閉磁路のうち、配線１の側面に沿う部分の
割合が大きくなる。このため、閉磁路全長のうち、磁気
特性の比較的良くない部分の長さの割合が大きくなり、
インダクタンスが低下するものと考えられる。

【００５０】図４に示すように、測定点を外挿した直線
と従来の薄膜インダクタのインダクタンスを示す斜線の
領域とが、横軸の値２０μｍの近傍で交わっている。従
って、配線１の上底辺と下底辺との和を２０μｍ以下と
することが好ましいであろう。すなわち、配線の断面形
状を、上底辺と下底辺との和が配線の厚さの２倍以下と
なる台形状とすることが好ましいと考えられる。

【００５１】次に、図５〜図７を参照して、薄膜インダ
クタの磁性層の厚さの好適な範囲について説明する。

【００５２】図５は、図２Ｂの薄膜インダクタのインダ
クタンスと磁性層１２及び１８の厚さとの関係を示す。
横軸は磁性層の厚さを単位μｍで表し、縦軸はインダク
タンスを単位ｎＨ／ｍｍで表す。図中の記号○は、周波
数１ＧＨｚにおける薄膜インダクタのインダクタンスを
示す。

【００５３】磁性層を形成しない場合、及び磁性層の厚
さが０．２、０．５及び０．８μｍの場合の４点でイン
ダクタンスを測定した。磁性層を形成しない場合のイン
ダクタンスは約０．４ｎＨ／ｍｍであり、磁性層を形成
すると３ｎＨ／ｍｍ程度まで増加した。磁性層の厚さが
０．２〜０．８μｍの範囲で、インダクタンスの有為な
差は見られなかった。図５から、磁性層の厚さを、少な
くとも０．２μｍとすれば、インダクタンスの増大効果
が得られることがわかる。

【００５４】図６は、図２Ｂに示す磁性膜１２及び１８
の磁化困難方向の透磁率と周波数との関係を示す。横軸
は、周波数を単位ＧＨｚで表し、縦軸は、比透磁率を表
す。図中の記号○、□及び△は、それぞれ磁性層１２及
び１８の厚さが０．２μｍ、０．５μｍ及び２．０μｍ
の場合を示す。

【００５５】磁性層の厚さが０．２μｍ及び０．５μｍ
の場合は、周波数を０．１ＧＨｚから１ＧＨｚまで上昇
させても透磁率の低下は見られず、むしろ増加傾向にあ
る。磁性層の厚さが２．０μｍの場合には、周波数を
０．１ＧＨｚから１ＧＨｚまで上昇させると、透磁率が
徐々に低下する。磁性層を厚くした場合に、周波数の上
昇と共に透磁率が低下するのは、渦電流による損失が増
加するためと考えられる。薄膜インダクタを１ＧＨｚ程
度の周波数帯域で使用する場合には、磁性層の厚さを
２．０μｍよりも薄くすることが好ましい。透磁率の低
下を防止するためには、磁性層の厚さを１．０μｍ以下
とすることがさらに好ましい。

【００５６】図７は、磁性材料の透磁率と周波数との関
係を解析的に求めた結果を示す。横軸は、周波数を単位
ＧＨｚで表し、縦軸は、比透磁率を表す。なお、磁性材
料の直流域における透磁率を１０００、電気抵抗率を１
２０×１０^-6Ω・ｃｍとした。図中の実線ｐ、破線ｑ、
点線ｒ及び一点鎖線ｓは、それぞれ磁性材料の厚さを
０．５μｍ、１．０μｍ、１．５μｍ及び２．０μｍと
した場合の透磁率を示す。

【００５７】周波数を上昇させると、渦電流損失により
透磁率が低下し、図６に記号△で示した膜厚２．０μｍ
の場合の透磁率と同様の傾向を示す。透磁率の低下量
は、磁性材料の膜厚が厚い程大きい。磁性材料を使用す
る効果を得るためには、透磁率を３００以上とすること
が好ましく、５００以上とすることがより好ましい。

【００５８】周波数１ＧＨｚ程度で使用する場合、磁性
材料を用いる有為な効果を得るためには、磁性層の厚さ
を２．０μｍよりも薄くすることが好ましく、１．５μ
ｍ以下とすることがより好ましい。

【００５９】図５〜図７で説明したように、周波数１Ｇ
Ｈｚ程度の周波数域で使用する場合、図２Ｂに示す薄膜
インダクタの磁性層１２及び１８の厚さを０．２〜２．
０μｍとすることが好ましく、０．２〜１．５μｍとす
ることがより好ましい。

【００６０】図８は、図２Ｂに示す薄膜インダクタの磁
性層１２及び１８を形成後、熱処理を行った場合のイン
ダクタンスの周波数依存性を、熱処理を行わない場合と
比較して示す。横軸は、周波数を単位ＧＨｚで表し、縦
軸はインダクタンスを単位ｎＨ／ｍｍで表す。図中の記
号●は熱処理後のインダクタンス、記号○は熱処理前の
インダクタンスを示す。なお、熱処理は、磁性層１２及
び１８の成膜時の磁場方向、すなわち配線の直線状部分
の長手方向とほぼ同一の磁場方向を持ち、強さが１〜５
キロエルステッド（８０〜４００ｋＡ／ｍ）の磁場中
で、温度を３００℃として１時間行った。

【００６１】磁性層を熱処理することにより、周波数
１．５ＧＨｚ以下の周波数域において、インダクタンス
が増加している。これは、熱処理によって下部磁性層１
２と上部磁性層１８との界面の密着性が強くなったた
め、及び磁性層自体の磁気特性が向上したためと考えら
れる。なお、周波数１．５ＧＨｚ以上の周波数域でイン
ダクタンスが低下しているのは、強磁性共振周波数にお
けるインダクタンスのピークがより急峻になったためと
考えられる。

【００６２】また、熱処理中に磁場を印加することによ
り、磁性層１２及び１８の磁化容易軸方向を、配線の直
線状部分の長手方向に平行に維持することができる。な
お、磁性層の成膜時の印加磁場の場合と同様に、磁場の
方向と配線の直線状部分の長手方向との角度を６０°以
下とすることが好ましい。

【００６３】図８に示すように、薄膜インダクタを１．
５ＧＨｚ程度以下の周波数域で使用する場合には、磁性
層を形成後、磁場中で熱処理を行うことにより、より大
きなインダクタンスを得ることができる。なお、熱処理
温度は、３５０℃以下とすることが好ましい。

【００６４】次に、図９Ａ〜９Ｃ、図１０Ａ及び１０Ｂ
を参照して、本発明の第２の実施例による薄膜インダク
タの構成及び製造方法を説明する。

【００６５】図９Ａは、第２の実施例による薄膜インダ
クタの平面レイアウトの概略を示す。全長５ｍｍの配線
３１が矩形のスパイラル模様に配置され、外周側の端部
がパッド３２Ａに連続し、内周側の端部が、スパイラル
模様部の配線３１と接触しないように層間絶縁膜を介し
て配線３１の上層に形成された配線を経由してパッド３
２Ｂに接続されている。

【００６６】図９Ｂ、９Ｃ、図１０Ａ及び１０Ｂは、図
９Ａの一点鎖線Ｂ９−Ｂ９における断面図を示す。

【００６７】図９Ｂに示すように、半導体からなる基板
４０の上に、ＣＶＤ等により、ＳｉＯ₂ からなる絶縁膜
４１を形成する。図２Ｂの工程と同様のリフトオフ法を
用いて、レジストパターン４３の開口４３ａ内に下部磁
性層４２ａを形成する。下部磁性層４２ａの材料、成膜
方法は、図１Ｂの下部磁性層１２ａのそれと同様であ
る。図９Ａに示すように、開口４３ａは、その内部領域
に配線３１のうち図の縦方向に延在する配線部分のみが
含まれるように配置される。

【００６８】図９Ｃに示すように、下部磁性層４２ａの
上に、ＣＶＤ等によりＳｉＯ₂ 等の絶縁膜４４を形成す
る。絶縁膜４４の上に、図１Ｂ及び１Ｃの工程と同様の
方法で、下部接着層４５及び配線３１を形成する。絶縁
層４４の上に、配線３１を覆う絶縁層４６を形成する。

【００６９】絶縁層４４及び４６をパターニングし、図
９Ａに示す開口４３ａ内の配線３１のうち、図中左側の
２本のみを被覆する領域と、右側の３本のみを被覆する
領域に分離する。すなわち、相互に隣接する２本の配線
部分を流れる電流の向きが同一の場合には、その間に絶
縁層４４及び４６を残し、電流の向きが反対の場合に
は、その間の絶縁層４４及び４６を除去する。このよう
にして、絶縁層４４及び４６が島状に残される。

【００７０】図１０Ａに示すように、基板全面に上部磁
性層４７ａを形成する。上部磁性層４７ａの材料及び形
成方法は、図２Ａの上部磁性層１８ａのそれと同様であ
る。上部磁性層４７ａの上にレジストパターン４８を形
成し、絶縁層４４及び４６が島状に残されている領域及
びその両側に連続する近傍領域を、各島状の領域毎に覆
う。レジストパターン４８をマスクとして上部磁性層４
７ａ及び下部磁性層４２ａの露出部分を除去する。上部
磁性層４７ａ及び下部磁性層４２ａの除去は、図２Ｂの
工程と同様の方法で行う。

【００７１】図１０Ｂに示すように、下部磁性層４２と
上部磁性層４７により、２本の配線３１の双方に鎖交す
る閉磁路が構成される。

【００７２】ここで、２本の平行配線Ｉ₁ 、Ｉ₂ があ
り、各配線の自己インダクタンスをそれぞれＬ₁ 、
Ｌ₂ 、配線間の相互インダクタンスをＭとしたときの２
本の配線の合成インダクタンスＬを考える。２本の配線
の合成インダクタンスＬは、配線Ｉ ₁ に流れる電流によ
り生ずる磁束の向きと、配線Ｉ₂ を流れる電流により生
じ配線Ｉ₁ と鎖交する磁束の向きがと同一、すなわち電
流の向きが同一のとき、

【００７３】

【数１】 Ｌ＝Ｌ₁ ＋Ｌ₂ ＋２Ｍ …（１） となり、磁束の向きが反対、すなわち電流の向きが反対
のとき、

【００７４】

【数２】 Ｌ＝Ｌ₁ ＋Ｌ₂ −２Ｍ …（２） となる。

【００７５】図２Ｂの場合は、２本の配線１を流れる電
流の向きが相互に逆向きであるため、合成インダクタン
スＬは、式（２）で与えられる。従って、大きな合成イ
ンダクタンスＬを得るためには、相互インダクタンスＭ
を小さくすることが好ましい。このため、２つの閉磁路
を磁気的に分離し、相互インダクタンスを小さくしてい
る。

【００７６】これに対し、図１０Ｂの場合は、相互に隣
接する２本の配線３１を流れる電流の向きが同一である
ため、合成インダクタンスＬは、式（１）で与えられ
る。従って、大きな合成インダクタンスＬを得るために
は、相互インダクタンスＭを大きくすることが好まし
い。このため、一方の配線と鎖交する閉磁路が、同時に
他方の配線を流れる電流とも鎖交するような構成として
いる。

【００７７】図１０Ｂに示すように、１つの閉磁路が２
本の配線３１の双方と鎖交するような構成にすることに
より、相互インダクタンスが大きくなり薄膜インダクタ
のインダクタンスをより大きくすることができる。

【００７８】図１１は、図１Ａ及び図２Ｂに示す第１の
実施例による薄膜インダクタを用いたマイクロ波用回路
を示す。メタルセミコンダクタ電界効果トランジスタ
（ＭＥＳＦＥＴ）６１と抵抗６２によりマイクロ波増幅
回路が形成されている。ＭＥＳＦＥＴ６１には、薄膜イ
ンダクタ６０を介して直流バイアスＶ_ddが印加されてい
る。すなわち、薄膜インダクタ６０がバイアスチョーク
を構成している。薄膜インダクタンス６０の直流バイア
ス側の端子は、キャパシタ６３を介して接地されてい
る。ＭＥＳＦＥＴ６１のゲート電極に入力信号Ｖ_inが与
えられ、ＭＥＳＦＥＴ６１と抵抗６２との相互接続点か
ら出力信号Ｖ_out が取り出される。

【００７９】薄膜インダクタ６０からなるバイアスチョ
ークにより、ＭＥＳＦＥＴ６１のゲート電極と電源線Ｖ
_ddとの間の高周波インピーダンスが増大し、高周波信号
に対する増幅率の低下を抑制することができる。

【００８０】薄膜インダクタ６０、ＭＥＳＦＥＴ６１及
び抵抗６２を同一半導体基板上に形成することにより、
モノリシックマイクロ波集積回路（ＭＭＩＣ）を作製す
ることができる。

【００８１】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。

【００８２】

【発明の効果】以上説明したように、本発明によれば、
薄膜インダクタの配線の断面形状を好適な形状とし、そ
の外周面を強磁性体で取り囲むことにより、大きなイン
ダクタンスを得ることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例による薄膜インダクタの
平面図、及び薄膜インダクタの作製方法を説明するため
の基板の断面図である。

【図２】本発明の第１の実施例による薄膜インダクタの
作製方法を説明するための基板の断面図である。

【図３】第１の実施例による薄膜インダクタのインダク
タンスの周波数依存性を従来の薄膜インダクタ等と比較
して示すグラフである。

【図４】第１の実施例による薄膜インダクタのインダク
タンスと配線の膜厚との関係を示すグラフである。

【図５】第１の実施例による薄膜インダクタのインダク
タンスと磁性層の厚さとの関係を示すグラフである。

【図６】第１の実施例による薄膜インダクタの透磁率の
周波数依存性を、磁性層の厚さ毎に示すグラフである。

【図７】強磁性層の透磁率の周波数依存性を、強磁性層
の厚さ毎に示すグラフである。

【図８】第１の実施例による薄膜インダクタの磁性層を
形成後、熱処理を行った場合のインダクタンスの周波数
依存性を、熱処理を行わない場合と比較して示すグラフ
である。

【図９】本発明の第２の実施例による薄膜インダクタの
平面図、及び薄膜インダクタの作製方法を説明するため
の基板の断面図である。

【図１０】本発明の第２の実施例による薄膜インダクタ
の作製方法を説明するための基板の断面図である。

【図１１】第１の実施例による薄膜インダクタを使用し
たマイクロ波回路の例を示す概念図である。

【符号の説明】

１、３１ 配線 ２Ａ、２Ｂ、３２Ａ、３２Ｂ パッド １０、４０ 基板 １１、４１ 絶縁膜 １２、４２ 下部磁性層 １３、４５ 下部接着層 １５、１６、１９、４３、４８ レジストパターン １５ａ 開口 １７ 上部接着層 １８、４７ 上部磁性層 ４４、４６ 絶縁層 ６０ 薄膜インダクタンス ６１ ＭＥＳＦＥＴ ６２ 抵抗 ６３ キャパシタ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 彦坂 康己 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 齊藤 貴伸 愛知県岡崎市板屋町216番地の１ (72)発明者 筒井 和久 愛知県東海市加木屋町南鹿持18番地 (72)発明者 矢萩 慎一郎 愛知県大府市江端町二丁目72番地

Claims (22)

【特許請求の範囲】
1. 【請求項１】 平面状の支持面を有する支持基板と、 前記支持面の上に形成され、磁性材料からなる下部磁性
   層と、 前記下部磁性層の上に、非磁性の導電材料により形成さ
   れ、長手方向に電流が流れる配線であって、該配線の外
   周面が、前記支持面に対向する平面状の下表面と該下表
   面以外の上表面により構成され、該上表面内の各点の法
   線ベクトルと前記支持面の法線ベクトルとのなす角が９
   ０°よりも小さい前記配線と、 前記配線を上から覆うように、磁性材料により形成さ
   れ、前記下部磁性層と共に前記配線と鎖交する閉磁路を
   構成する上部磁性層とを有する薄膜インダクタ。
2. 【請求項２】 前記配線の前記上表面が、前記支持面に
   ほぼ平行な頂表面、及び前記下表面と頂表面とを接続す
   る１対の側面を有し、該下表面の幅と該頂表面の幅との
   合計値が、前記配線の高さの２倍以上である請求項１に
   記載の薄膜インダクタ。
3. 【請求項３】 前記下部磁性層と上部磁性層が、共に磁
   気異方性を有し、磁化容易軸方向と前記配線の長手方向
   とのなす角度が６０°以下である請求項１または２に記
   載の薄膜インダクタ。
4. 【請求項４】 前記下部磁性層及び上部磁性層の厚さ
   が、共に０．２〜２μｍである請求項１〜３のいずれか
   に記載の薄膜インダクタ。
5. 【請求項５】 さらに、前記下部磁性層の上の前記配線
   とは異なる位置に、非磁性材料により形成され、前記配
   線とほぼ平行に配置され、前記配線を流れる電流と反平
   行の向きに電流を流す他の配線を有し、 前記上部磁性層が、前記配線と共に前記他の配線をも覆
   うように形成されており、 前記配線と前記他の配線との間の領域に形成され、前記
   下部磁性層及び上部磁性層を、前記配線側の部分と前記
   他の配線側の部分とに磁気的に分離する分離帯を有し、 前記下部磁性層と上部磁性層の前記配線側の部分が、前
   記配線と鎖交する閉磁路を構成し、前記下部磁性層と上
   部磁性層の前記他の配線側の部分が、前記他の配線と鎖
   交する他の閉磁路を構成する請求項１〜４のいずれかに
   記載の薄膜インダクタ。
6. 【請求項６】 さらに、前記下部磁性層の上の前記配線
   とは異なる位置に、非磁性材料により形成され、前記配
   線とほぼ平行に配置され、前記配線を流れる電流と平行
   の向きに電流を流す他の配線を有し、 前記上部磁性層が、前記配線と共に前記他の配線をも覆
   うように形成され、前記配線と前記他の配線との間の領
   域において、前記下部磁性層と磁気的に接続されておら
   ず、 前記閉磁路が前記他の配線とも鎖交する請求項１〜４の
   いずれかに記載の薄膜インダクタ。
7. 【請求項７】 前記下部磁性層及び上部磁性層が、Ｃｏ
   を主成分とし、Ｎｂ、Ｚｒ、Ｈｆ、及びＴａからなる群
   より選ばれた少なくとも１つの元素を含むアモルファス
   合金である請求項１〜６のいずれかに記載の薄膜インダ
   クタ。
8. 【請求項８】 前記下部磁性層及び上部磁性層が、Ｎ
   ｂ、Ｚｒ、Ｈｆ、及びＴａからなる群より選ばれた元素
   の合計の濃度が５〜２５原子％のアモルファス合金であ
   る請求項７に記載の薄膜インダクタ。
9. 【請求項９】 さらに、前記下部磁性層と前記配線との
   間、及び前記配線と前記上部磁性層との間の少なくとも
   一部の領域に配置され、前記下部磁性層と前記配線との
   間、及び前記配線と前記上部磁性層との間の密着性を高
   めるための接着層を有する請求項１〜８のいずれかに記
   載の薄膜インダクタ。
10. 【請求項１０】 前記接着層が、Ｗ、ＷＳｉ、Ｔｉまた
    はＴｉＮで形成されている請求項９に記載の薄膜インダ
    クタ。
11. 【請求項１１】 平面状の半導体表面を有する支持基板
    と、 前記半導体表面の上に形成され、磁性材料からなる下部
    磁性層と、 前記下部磁性層の上に、非磁性の導電材料により形成さ
    れ、長手方向に電流が流れる配線であって、該配線の外
    周面が、前記半導体表面に対向する平面状の下表面と該
    下表面以外の上表面により構成され、該上表面内の各点
    の法線ベクトルと前記半導体表面の法線ベクトルとのな
    す角が９０°よりも小さい前記配線と、 前記配線を上から覆うように、磁性材料により形成さ
    れ、前記下部磁性層と共に前記配線と鎖交する閉磁路を
    構成する上部磁性層と、 前記支持基板の前記半導体表面上に形成され、少なくと
    も２つの電流端子と１つの制御端子とを有するトランジ
    スタであって、一方の電流端子に前記配線を介して直流
    バイアスが印加される前記トランジスタとを有する半導
    体集積回路装置。
12. 【請求項１２】平面状の支持面を有する支持基板の該支
    持面上に、磁性材料からなる下部磁性層を形成する工程
    と、 前記下部磁性層の上に、導電性の非磁性材料からなる配
    線層を形成する工程と、 前記配線層の上に、配線を形成すべき領域に対応したマ
    スクパターンを形成し、該マスクパターンで覆われてい
    ない領域に露出した前記配線層を除去し、該マスクパタ
    ーンで覆われた領域に、下底辺よりも上底辺が短い台形
    状の断面を有する配線を残す工程と、 前記配線及び前記下部磁性層を覆うように、磁性材料か
    らなる上部磁性層を形成する工程とを有する薄膜インダ
    クタの製造方法。
13. 【請求項１３】 前記配線が直線状部分を含み、 前記下部磁性層を形成する工程及び上部磁性層を形成す
    る工程が、前記配線の直線状部分の長手方向とほぼ平行
    な向きの磁場中で磁性層を形成する請求項１２に記載の
    薄膜インダクタの製造方法。
14. 【請求項１４】 前記配線が、相互に平行に配置された
    １対の配線部分を含み、 前記下部磁性層及び上部磁性層が導電性を有し、 前記上部磁性層を形成する工程の後に、さらに、前記１
    対の配線部分の間の領域に、前記上部磁性層の上面から
    前記下部磁性層の下面まで達し、かつ前記１対の配線部
    分に平行な溝を形成する工程を含む請求項１２または１
    ３に記載の薄膜インダクタの製造方法。
15. 【請求項１５】 前記配線が、相互に平行に配置された
    １対の配線部分を含み、 前記下部磁性層及び上部磁性層が導電性を有し、 前記上部磁性層を形成する工程の後に、さらに、前記１
    対の配線部分の間の領域のうち該配線部分に平行な方向
    に長い一部の領域の前記上部磁性層及び前記下部磁性層
    の全厚さ部分を酸化する工程を含む請求項１２または１
    ３に記載の薄膜インダクタの製造方法。
16. 【請求項１６】 前記上部磁性層を形成する工程の後
    に、さらに、熱処理を行う工程を含む請求項１２〜１５
    のいずれかに記載の薄膜インダクタの製造方法。
17. 【請求項１７】 前記熱処理を行う工程の熱処理温度が
    ３５０℃以下である請求項１６に記載の薄膜インダクタ
    の製造方法。
18. 【請求項１８】 前記熱処理を行う工程が、前記配線の
    直線状部分の長手方向と平行か、または６０°以下の角
    度で交わる向きの磁場中で熱処理を行う請求項１６また
    は１７に記載の薄膜インダクタの製造方法。
19. 【請求項１９】 前記下部磁性層及び上部磁性層が、Ｃ
    ｏを主成分とし、Ｎｂ、Ｚｒ、Ｈｆ、及びＴａからなる
    群より選ばれた少なくとも１つの元素を含むアモルファ
    ス合金である請求項１２〜１８のいずれかに記載の薄膜
    インダクタの製造方法。
20. 【請求項２０】 前記下部磁性層及び上部磁性層が、Ｎ
    ｂ、Ｚｒ、Ｈｆ、及びＴａからなる群より選ばれた元素
    の合計の濃度が５〜２５原子％のアモルファス合金であ
    る請求項１９に記載の薄膜インダクタの製造方法。
21. 【請求項２１】 前記下部磁性層を形成する工程の後、
    前記配線層を形成する工程の前に、さらに、前記下部磁
    性層の上に、前記下部磁性層と前記配線層との密着性を
    強くするための下部接着層を形成する工程を含み、 前記配線を残す工程の後、前記上部磁性層を形成する工
    程の前に、さらに、 前記配線の露出した表面を覆い、前記配線と前記上部磁
    性層との密着性を強くするための上部接着層を形成する
    工程と、 前記配線の両側のそれぞれ領域において、少なくとも一
    部の領域の前記下部接着層及び上部接着層の全厚さ部分
    を除去する工程とを含む請求項１２〜２０のいずれかに
    記載の薄膜インダクタの製造方法。
22. 【請求項２２】 前記下部接着層及び上部接着層が、
    Ｗ、ＷＳｉ、ＴｉまたはＴｉＮで形成されている請求項
    ２１に記載の薄膜インダクタの製造方法。