JP3794803B2 - 高密度データの記録/再生のための符号化/復号化方法及びその装置 - Google Patents

高密度データの記録/再生のための符号化/復号化方法及びその装置 Download PDF

Info

Publication number
JP3794803B2
JP3794803B2 JP30114397A JP30114397A JP3794803B2 JP 3794803 B2 JP3794803 B2 JP 3794803B2 JP 30114397 A JP30114397 A JP 30114397A JP 30114397 A JP30114397 A JP 30114397A JP 3794803 B2 JP3794803 B2 JP 3794803B2
Authority
JP
Japan
Prior art keywords
bit
bits
code
data
zero
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP30114397A
Other languages
English (en)
Other versions
JPH10322218A (ja
Inventor
眞淑 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH10322218A publication Critical patent/JPH10322218A/ja
Application granted granted Critical
Publication of JP3794803B2 publication Critical patent/JP3794803B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63Joint error correction and other techniques
    • H03M13/6343Error control coding in combination with techniques for partial response channels, e.g. recording
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/565Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using capacitive charge storage elements
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5657Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using ferroelectric storage elements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/31Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining coding for error detection or correction and efficient use of the spectrum
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor

Description

【0001】
【発明の属する技術分野】
本発明は高密度データを格納可能な記録媒体に対してデータの記録・再生を行う記録装置(以下、貯蔵機器と称す)においてデータを記録/再生のための符号化/復号化方法及びその装置に係り、特にPRML(Partial Response Maximum Likelihood)チャンネルに高密度データを記録/再生するための符号化/復号化方法及びそれに適した装置に関する。
【0002】
【従来の技術】
現代の情報化戦争に応じて貯蔵機器はさらに大きな記録密度を有するように要求されており、このような流れに貯蔵機器に記録するデータを符号化して記録密度を高めながら再生信号を検出しやすくする動きが活発に進行されている。貯蔵機器は高密度で記録するほど与えられた大きさの貯蔵ディスクにさらに多くの情報を効率よく記録、使用しうるので少ない冗長を与えて記録密度を高め、信号検出を容易にして効果的な符号化を可能にすることが貯蔵機器符号化の目的である。
【0003】
一般的に貯蔵機器に有用した符号化方法として(d、k)条件を満たすRLL(Run Length Limited)方式が使われるが、これはデータ信号のセルフクロッキング(self-clocking)特性を維持しながら信号検出のために相互干渉を減らすにその目的がある。即ち、"1"と"1"の間の連続される"0"の個数を最小d個、最大k個に制限する符号化方法である。前者dは信号検出を容易にするためのものであり、後者のkは再生信号を復元するに当ってデータのタイミングのためのものである。
【0004】
このような方式の中、最近用いられる符号化方法としてはコード比(code rate)1/2(2、7)符号化方法、コード比2/3(1、7)符号化方法、コード比8/9(0、3)符号化方法、コード比8/9(0、4/4)符号化方法などがある。コード比1/2(2、7)符号化方法とコード比2/3(1、7)符号化方法は'd'値が各々'2'と'1'なので信号間の干渉を減らせる利点がある。反面、低いコード比を有するため冗長(redundancy)が大きくて同量の使用者データを伝送するために多くのビットを記録すべきなので、8/9 RLL(0、3)、8/9 RLL(0、4/4)のようにコード比の高い符号よりシンボル間の干渉をさらに多発させる。
【0005】
変調コードを設計するにおける主要素は高いコード比を有させることである。コード比の高い変調コードの長所はチャンネル入力SN比を高め、少ない冗長を有するのでデータ間の干渉を減らし、高密度記録を可能にする。
一般的に貯蔵機器に記録して再生する過程でチャンネルを実際のチャンネルと類似にモデリングすべきである。貯蔵機器のチャンネル特性は次の数学式1のように表現しうる。
【0006】
【数1】
Figure 0003794803
【0007】
PRML(Partial Response Maximum Likelihood)方式は入力信号をプリコーディング(precoding)して現在のデータと前のデータとの間に相互コントロールされたISIを有するようにした後、ターゲット応答(target response)を数学式2のように変形してビタービデコーダ(Viterbi decoder)でデータを検出する。
【0008】
【数2】
Figure 0003794803
【0009】
チャンネル特性がn=1ほどの信号干渉を有する記録密度においてPRML方法は非常に優秀な検出性能を示す。貯蔵機器は高密度で記録するほどデータ間にISI(Inter Symbol Interference)が激しくなる。このように高密度で相互干渉を減らすためには状態遷移を減らしてISIを少なく発生させる方法がある。このような概念の符号がRLL(1、7)符号であり、これはシンボル間に少なくとも1つのゼロ(zero)を有するように符号化する方法である。しかし、このRLL(1、7)符号は状態遷移を制限する反面、コード比が低いので同量の使用者データを伝送するためにはコード比が8/9のRLL(0、3)符号やRLL(0、4/4)符号より多くのビットを記録すべきなので、記録されたデータ間の間隔が狭くなる。これにより、データ間の干渉が増加して状態遷移を制限することにより得られる利点を失うことになる。
【0010】
変調コードを設計するに最も重要なのは使用者データ(2進データシンボル)がコードワードにマッピングされる時、高いコード比を有させることである。これはチャンネル入力SN比(Signal to Noise Ratio)を高めるためである。また、コード比の高い符号は低い符号よりデータ間の干渉を減らして非線形性を減少させ、高密度記録を可能にする。
【0011】
前記のようにシンボル間干渉を減らす符号化方法の中にはコード比を高める方法と状態遷移の間の間隔をおく方法がある。しかし、この2種の方法は相殺(trade off)関係にある。即ち、コード比を犧牲 にしないで、状態遷移の間に一定間隔以上は置けなく、かつ状態遷移の間に間隔を保ちながらコード比を高めることはできない。前記方法のうち状態遷移の間に間隔をおいてシンボル間の干渉を減らそうとする概念の符号が2/3RLL(1、7)符号である。
【0012】
その後、他の観点から符号を設計したのが8/9RLL(0、3)符号、8/9RLL(0、4/4)符号である。このような符号化方法はコード比が高くて低いコード比を有する符号化方法より高いチャンネル入力SN比を有するようにする。また、同量の使用者データを記録するために低いコード比の符号化方法より小さいデータを記録してもよいため、シンボル間の干渉を減らして非線形性を減少させうる。
【0013】
しかし、次第にデータ貯蔵機器の記録密度が増加する傾向下でシンボル間の干渉の問題はさらに深刻になっている。このように、データ貯蔵機器の高密度記録のために考案された符号化方法が最大状態遷移Run(MTR)符号である。この符号化方法は2/3RLL(1、7)符号の状態遷移間に少なくとも1サンプル以上の間隔で記録する方法を若干許容して最大連続される状態遷移の数を2に制限して記録し、代りにチャンネル入力SN比に影響を与えるコード比を向上させようとする概念の符号化方法である。したがって、MTR符号化方法はデータ貯蔵機器の高密度記録に適した符号化方法である。
【0014】
しかし、貯蔵機器はさらに大きな記録密度を有するように要求されており、このような流れに応じて従来のMTR符号化方法よりシンボル間の干渉が少なく、チャンネル入力信号/雑音比(SNR)に影響を与えるコード比率を高めることにより、高密度データの記録/再生のための符号化/復号化が要求される。
【0015】
【発明が解決しようとする課題】
本発明は前述した要求に相応するために創出されたものであって、PRMLチャンネルに適した高密度のデータ記録/再生可能な符号化方法を提供するにその目的がする。
本発明の他の目的は上記の符号化方法に適する復号化方法を提供するにある。
【0016】
本発明のさらに他の目的は前記符号化/復号化方法に適する装置を提供するにある。
【0017】
【課題を解決するための手段】
本発明の請求項1に係る符号化方法は、符号化したデータをデータ記録装置に記録する場合または符号化したデータを通信チャンネルにより送信する場合において、ビット値0及び1がそれぞれ状態非遷移及び状態遷移に対応する8ビット2進データシンボルXk,k=1,2,3…,8を受取って9ビットコードワードYl,l=1,2,3…,9に符号化する8/9 符号化方法であって、前記9ビットコードワードYlのうち連続する状態遷移回数が3回以下のものを選択する状態遷移制限段階と、前記状態遷移制限段階で選択された9ビットコードワードのうち、0のビット値が連続するビット数を示すゼロランレングスが7以下のものを選択するゼロランレングス制限段階と、前記状態遷移制限段階及び前記ゼロランレングス制限段階から選択された9ビットコードワードを前記8ビット2進データシンボルとマッピングするマッピング段階とを含む符号化方法である。
【0018】
また、本発明の請求項2に係る符号化方法は請求項1に記載の符号化方法であって、前記マッピング段階は、前記8ビット2進データシンボルの最初の4つのビットと最後の4つのビットが状態変化なく最初の4つのビットと最後の4つのビットと対応する9ビットコードデータを選択して、最初および最後の4つのビットを分離する分離段階と、前記分離段階により分離された9ビットコードワードの中間ビットが"ゼロ"かを判断する判断段階と、前記判断段階の結果、"ゼロ"なら前記9ビットコードワードの前の4ビットと後の4ビットを各々同一な8ビット2進データシンボルにマッピングし、"ゼロ"でなければ8ビットデータと最も類似した9ビットコードワードを選択してマッピングする段階とを含むことを特徴とする。
【0019】
【発明の実施の形態】
以下、添付した図面に基づき本発明をさらに詳しく説明する。
まず、本発明による変調コード(modulation code)はMTRパラメータとkパラメータの2個のパラメータにより表現される。即ち、MTRパラメータはチャンネル出力コードビットシーケンスに最大連続状態遷移を示し、本発明ではMTR=3値を有する。kパラメータは符号化されたシーケンスの最大ランレングスを示し、本発明ではk=7値を有する。本発明によるコードワードはディスクメモリ装置(disk memory devices)のデジタルデータ磁気記録(digital data magnetic recording)に使用するためのPRMLコード制限(constrain)に関する。エンコーディングとデコーディングされるデータのためのコード制限(code constraint)はML検出をするPR信号システム(signaling system)に適用しうる。この発明によるコード比、MTR、kパラメータの値は各々3、7である。
【0020】
本発明によるコード比8/9最大連続状態遷移3符号はバイト中心(byte-oriented)の符号化方法であり、最小冗長(minimum redundancy)を有するので、高密度データ貯蔵機器に適した符号化方法である。本発明はコード比8/9最大連続状態遷移を3に制限するコードのエンコーディングとデコーディングに対する最適化された入力と出力とのルックアップテーブル及び簡単化させたコードワード生成関係式を提供することになる。
【0021】
図1は高密度データの記録/再生のための符号化/復号化システムの構成を示したブロック図である。図1に示したシステムの動作を説明すれば次の通りである。
貯蔵機器に記録される使用者データは圧縮部1及びエラー訂正符号化部2を経て符号化される過程でノイズやその他の多様な信号歪曲を引起こす要因に対した免疫性を有することになる。その後に貯蔵機器のチャンネル特性に適するように変調符号化部3で符号化され、変調されたデータは信号発生器4から信号を発生して書込等化器5で予め補償した後、チャンネルを構成するヘッド/ディスクに記録される。ヘッド/ディスクに記録された信号は再生されて信号を検出しやすく読出等化器6で処理された後、検出器7からエラー確率が最小化されるように信号を検出する。検出器7を通して検出された信号は変調復号化部8、エラー訂正復号化部9、そして伸張部10を通して元の使用者データに復元される。
【0022】
図2は本発明による最大連続状態遷移3、k=7コードワードを生成する符号化方法を説明するための流れ図である。
データ貯蔵機器において実際的にシンボル間干渉に最も大きな影響を及ぼすのは状態遷移runが2のときであるため、本発明はこれより少ない比重の状態遷移run3を許容する代わりに、既存のMTR符号化方法よりチャンネル入力SN比に影響を与えるコード比を高めることにより、データの記録/再生を効率よく行える。コード比が8/9であり、最大連続状態遷移3の本発明の変調コードは高いコード比を有しながら、2/3RLL(1、7)、MTR=2符号のようにビタビ検出器(Viterbi detector)の経路(path)を減らして検出器の遅延と複雑性(complexity)を減少させる。また、タイミングと利得制御(gain control)のためにk 制約(constraint)が7を有するようにして信号のセルフクロッキング特性を保ちながら信号検出を容易にする。
【0023】
図2に示された流れ図に基づき本発明を説明すれば次の通りである。
まず、最大状態遷移ラン(MTR)の条件を満たすコードワードを生成する(ステップ200)。ここで、パラメータMTR=3、k=7を有する8−ビット2進データシンボルから9−ビットコードワードに一対一対応できるコードワード257個を提供する。したがって、8ビットの全ての2進データシンボルを9ビットのコードワードにエンコーディングでき、またデコーディングもできる。
【0024】
本発明では特別な8ビット2進データシンボルと9ビットコードワードへの対応法を導いてリードバックワード対称(read backward symmetry)を保たせ、分割(partition)を通して9ビットのコードワードが8ビットのデータと類似した構造を有するようにする。分割は8ビット2進データと9ビットコードワードとの全体的な一対一対応を簡単にしてエンコーダ/デコーダの複雑性を減らすためのことである。
【0025】
中間ビット、即ち9ビットコードワードの5番目のビットが1なら、コードワード割当の分割は8ビットデータバイトの前後のビットが変化なく9ビットコードワードの前後の4ビットに各々マッピングされうる8ビットデータバイトのセットを含む。異なる場合には9ビットコードワードは図4のように8ビットデータにマッピングされる。
【0026】
Yがコード比8/9MTR=3:k=7の9ビットコードワードとすればYは次の数学式3のようである。
【0027】
【数3】
Figure 0003794803
【0028】
ここで、コード比8/9とパラメータMTR=3の制限を満たすコードワードのグループは全体コーディングされたシーケンスでコードワードの片方の左側端に連続される状態遷移が2以上か、または右側に3以上の連続状態遷移runを有したり、コードワード内に4以上の連続状態遷移を有する9ビットシーケンスを除去することにより生成されうる。このようなMTR=3制限は次の数学式4のようなboolean関係式で与えられる。
【0029】
【数4】
Figure 0003794803
【0030】
最大連続"ゼロ"K=7を満たすコードワードを生成する(ステップ202)。ここで、k制限は全てのシーケンスに対して左側端に連続される"ゼロ"の個数が5以上か、または右側端に4以上の"ゼロ"ランレングスを有したり9ビットコードワード内に8以上の"ゼロ"ランレングスを有するコードワードを除去し、次の数学式5により表現される。
【0031】
【数5】
Figure 0003794803
【0032】
数学式4を満たす9ビットの有効なコードワードは293個であり、最終的に数学式4と数学式5を同時に満たす9ビットコードワードは257個である。したがって、1個の余分なコードワードのみが存在するため効率が高い。この余分なコードワードは所望しないコードワードパターンを除去するための手段やエラー検出及び他の特別な目的としても使用しうる。
【0033】
5番目のビット(Y5)の値が"ゼロ"なのかを判断する(ステップ204)。ここで、9ビットコードワードと入力8ビット2進データシンボルとの間に規則性を与えるための方法として分割という方法を使う。まず、8ビットデータの最初の4個のビットと最後の4個のビットが9ビットコードワードの最初と最後の4個のビットにそのまま変化なくマッピングされる。このような分割で9ビットコードワードの中間ビット、即ち5番目のビットは0なら数学式4と数学式5を満たす9ビットコードワードのうちコードワードの中間ビットが"0"の値を有するコードワードは中間ビットを除けたビットパターンが同一な8ビット2進データシンボルとマッピングさせる(ステップ206)。このように8ビット2進データシンボルと9ビットコードワードの対称性を用いた分割により区分される8ビット2進データシンボルと9ビットコードワードの対は143個である。
【0034】
しかし、ステップ204の結果、5番目のビットが"0"でなければ、8ビット2進データシンボルと最も類似した9ビットコードワードを選択する(ステップ208)。即ち、ステップ208はステップ204の結果からマッピングが除外された残り8ビット2進データシンボルを9ビットコードワードとマッピングさせる過程である。即ち、(257-143)個の中間ビットが"1"の9ビットコードワードのうちエンコーダとデコーダの複雑性を減らすため8ビット2進データシンボルと最も類似した9ビットコードワードを選択する。
【0035】
ルックアップテーブル(Look-up table)を作成し、カルノー図(Karnough Map)で簡単化する(ステップ210)。
図3は図2で得られたコード比8/9最大連続状態遷移=3:k=7のコードワードを10進数フォームで示した図面である。
図4〜図6は8ビットデータシンボルと9ビットコードワードとの間のルックアップテーブルを示した図面である。
【0036】
本発明の符号化方法により生成された変調コードは頻繁なノンゼロサンプルを提供してチャンネルのタイミングと利得制御回路(gain control circuit)の性能を向上させる。また、ビタビ検出器が処理する過程の経路を減少させてML検出器の複雑性を制限する。
【0037】
【発明の効果】
前述したように本発明の符号化方法による8/9最大連続状態遷移3の符号は高いコード比を有しながら、2/3RLL(1、7)、MTR=2符号のようにビタビ検出器の経路を減らして検出器の遅延と複雑性を減少させる。また、タイミングと利得制御のためにkの制限が7を有するようにして信号のセルフクロッキング特性を保ちながら信号検出を容易にする効果を有する。
【図面の簡単な説明】
【図1】 高密度データの記録/再生のための符号化/復号化装置の構成を示したブロック図である。
【図2】 本発明によるコード比8/9、MTR=3、K=7符号を生成する方法を説明するための流れ図である。
【図3】 図2で得られた8/9MTR=3、k=7符号を十進数フォームで示したものである。
【図4】 8ビットデータシンボルと9ビットコードワードとの間のルックアップテーブルを示したものである。
【図5】 8ビットデータシンボルと9ビットコードワードとの間のルックアップテーブルを示したものである。
【図6】 8ビットデータシンボルと9ビットコードワードとの間のルックアップテーブルを示したものである。

Claims (2)

  1. 符号化したデータをデータ記録装置に記録する場合または符号化したデータを通信チャンネルにより送信する場合において、ビット値0及び1がそれぞれ状態非遷移及び状態遷移に対応する8ビット2進データシンボルXk,k=1,2,3…,8を受取って9ビットコードワードYl,l=1,2,3…,9に符号化する8/9 符号化方法であって、
    記9ビットコードワードYlのうち連続する状態遷移回数が3回以下のものを選択する状態遷移制限段階と、
    前記状態遷移制限段階で選択された9ビットコードワードのうち、0のビット値が連続するビット数を示すゼロランレングスが7以下のものを選択するゼロランレングス制限段階と、
    記状態遷移制限段階及び前記ゼロランレングス制限段階から選択された9ビットコードワードを前記8ビット2進データシンボルとマッピングするマッピング段階とを含む符号化方法。
  2. 前記マッピング段階は、
    前記8ビット2進データシンボルの最初の4つのビットと最後の4つのビットが状態変化なく最初の4つのビットと最後の4つのビットと対応する9ビットコードデータを選択して、最初および最後の4つのビットを分離する分離段階と、
    前記分離段階により分離された9ビットコードワードの中間ビットが"ゼロ"かを判断する判断段階と、
    前記判断段階の結果、"ゼロ"なら前記9ビットコードワードの前の4ビットと後の4ビットを各々同一な8ビット2進データシンボルにマッピングし、"ゼロ"でなければ8ビットデータと最も類似した9ビットコードワードを選択してマッピングする段階とを含むことを特徴とする請求項1に記載の符号化方法。
JP30114397A 1996-10-31 1997-10-31 高密度データの記録/再生のための符号化/復号化方法及びその装置 Expired - Fee Related JP3794803B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019960051862A KR100370416B1 (ko) 1996-10-31 1996-10-31 고밀도 데이터의 기록/재생을 위한 부호화/복호화 방법 및 그에 따른 장치
KR1996P51862 1996-10-31

Publications (2)

Publication Number Publication Date
JPH10322218A JPH10322218A (ja) 1998-12-04
JP3794803B2 true JP3794803B2 (ja) 2006-07-12

Family

ID=19480733

Family Applications (2)

Application Number Title Priority Date Filing Date
JP30114397A Expired - Fee Related JP3794803B2 (ja) 1996-10-31 1997-10-31 高密度データの記録/再生のための符号化/復号化方法及びその装置
JP9301144A Pending JPH10303378A (ja) 1996-10-31 1997-10-31 漏れ電流を用いたマトリックス型多進法強誘電体ランダムアクセスメモリ及びその製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP9301144A Pending JPH10303378A (ja) 1996-10-31 1997-10-31 漏れ電流を用いたマトリックス型多進法強誘電体ランダムアクセスメモリ及びその製造方法

Country Status (3)

Country Link
US (1) US6104324A (ja)
JP (2) JP3794803B2 (ja)
KR (1) KR100370416B1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100450782B1 (ko) * 1997-08-27 2004-11-16 삼성전자주식회사 고밀도 데이타 저장기기를 위한 피알엠엘 코드의 부호화 및복호화 방법
EP0913762A1 (en) * 1997-10-31 1999-05-06 Hewlett-Packard Company Data encoding scheme
JP3858392B2 (ja) * 1997-11-21 2006-12-13 ソニー株式会社 符号化回路、符号化方法、ディジタル信号伝送装置およびディジタル磁気記録装置
JPH11251927A (ja) * 1998-03-04 1999-09-17 Sony Corp 情報処理装置および方法、並びに提供媒体
US6297753B1 (en) * 1999-01-29 2001-10-02 Victor Company Of Japan, Ltd. Eight-to-fifteen modulation using no merging bit and optical disc recording or reading systems based thereon
KR100648360B1 (ko) * 2000-02-07 2006-11-23 엘지전자 주식회사 광기록매체의 데이터 변/복조 장치
JP2001230384A (ja) * 2000-02-17 2001-08-24 Seiko Epson Corp 多層強誘電体記憶装置
JP3901432B2 (ja) * 2000-08-22 2007-04-04 セイコーエプソン株式会社 強誘電体キャパシタを有するメモリセルアレイおよびその製造方法
JP3940883B2 (ja) * 2000-09-18 2007-07-04 セイコーエプソン株式会社 強誘電体メモリ装置の製造方法
KR100745267B1 (ko) * 2000-12-29 2007-08-01 엘지전자 주식회사 에러정정 데이터의 변조방법 및 장치
JP3668186B2 (ja) * 2001-12-10 2005-07-06 日本電信電話株式会社 可変しきい値しきい素子回路、関数機能再構成可能集積回路および回路状態保持方法
JP2003243625A (ja) * 2002-02-19 2003-08-29 Seiko Epson Corp 強誘電体メモリ装置およびその製造方法
US7220985B2 (en) * 2002-12-09 2007-05-22 Spansion, Llc Self aligned memory element and wordline
KR100537516B1 (ko) * 2004-01-08 2005-12-19 삼성전자주식회사 코드율 13/15인 mtr 코드 부호화/복호화 방법 및 장치
JP4536412B2 (ja) * 2004-04-12 2010-09-01 富士通株式会社 記録再生装置および信号処理回路
DE102005017534A1 (de) 2004-12-29 2006-07-13 Hynix Semiconductor Inc., Ichon Nichtflüchtige ferroelektrische Speichervorrichtung
DE102005017533A1 (de) 2004-12-29 2006-07-13 Hynix Semiconductor Inc., Ichon Nichtflüchtige ferroelektrische Speichervorrichtung
CA2580269C (en) * 2005-01-06 2009-02-03 Infra-Com Ltd. Error detection and correction for base-band wireless systems
JP2006286084A (ja) * 2005-03-31 2006-10-19 Fujitsu Ltd 符号器、復号器および符号化方法
JP2008011205A (ja) * 2006-06-29 2008-01-17 Toshiba Corp 符号化装置及び復号化装置及び方法及び情報記録再生装置
KR101365989B1 (ko) * 2007-03-08 2014-02-25 삼성전자주식회사 트리 구조를 기반으로 한 엔트로피 부호화 및 복호화 장치및 방법
US8914705B1 (en) * 2011-11-10 2014-12-16 Sk Hynix Memory Solutions Inc. Probability maximum transition run codes

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4413251A (en) * 1981-07-16 1983-11-01 International Business Machines Corporation Method and apparatus for generating a noiseless sliding block code for a (1,7) channel with rate 2/3
US4707681A (en) * 1986-04-24 1987-11-17 International Business Machines Corporation Method and apparatus for implementing optimum PRML codes
JPH01175323A (ja) * 1987-12-29 1989-07-11 Nec Home Electron Ltd 8/9符号変換方式
JPH02119434A (ja) * 1988-10-28 1990-05-07 Matsushita Electric Ind Co Ltd 符合化回路及び復合化回路
US5196849A (en) * 1992-01-31 1993-03-23 International Business Machines Corporation Method and apparatus for implementing PRML codes with maximum ones
US5537112A (en) * 1994-01-12 1996-07-16 Seagate Technology, Inc. Method and apparatus for implementing run length limited codes in partial response channels
EP0754372B1 (en) * 1995-02-08 2001-10-17 Koninklijke Philips Electronics N.V. ENCODING ARRANGEMENT AND METHOD FOR ENCODING (n-1)-bit INFORMATION WORDS INTO n-bit CHANNEL WORDS AND DECODING ARRANGEMENT AND METHOD FOR DECODING THE CHANNEL WORDS INTO INFORMATION WORDS
JP3306271B2 (ja) * 1995-08-23 2002-07-24 三洋電機株式会社 符号化方法、符号化回路、及び復号回路
US5731768A (en) * 1996-01-31 1998-03-24 Seagate Technology, Inc. Method and apparatus for implementing codes with maximum transition run length
US5859601A (en) * 1996-04-05 1999-01-12 Regents Of The University Of Minnesota Method and apparatus for implementing maximum transition run codes

Also Published As

Publication number Publication date
JPH10303378A (ja) 1998-11-13
KR19980031990A (ko) 1998-07-25
KR100370416B1 (ko) 2003-04-08
US6104324A (en) 2000-08-15
JPH10322218A (ja) 1998-12-04

Similar Documents

Publication Publication Date Title
JP3794803B2 (ja) 高密度データの記録/再生のための符号化/復号化方法及びその装置
US6246346B1 (en) Storage system employing high-rate code with constraint on run length between occurrences of an influential pattern
KR100506070B1 (ko) 고밀도데이터의기록/재생을위한부호화/복호화방법
JP3533315B2 (ja) 信号処理回路
JPH06231546A (ja) 非虚数dcフリーイコライザ及びdcフリー変調符号を用いる磁気記録チャネル
US20020047788A1 (en) High rate runlength limited codes for 10-bit ECC symbols
KR100408532B1 (ko) 데이타저장기기의prml코드생성방법
KR100450782B1 (ko) 고밀도 데이타 저장기기를 위한 피알엠엘 코드의 부호화 및복호화 방법
JP4058153B2 (ja) 符号化方法およびそれを用いた記録再生装置
JP2000149457A (ja) 変調装置および方法、復調装置および方法、並びに提供媒体
JP3976343B2 (ja) デジタル情報信号の送信、記録及び再生
KR100552699B1 (ko) 코드율 7/8인 mtr 코드 부호화/복호화 방법 및 장치
JP3858392B2 (ja) 符号化回路、符号化方法、ディジタル信号伝送装置およびディジタル磁気記録装置
US6097321A (en) Punctured maximum transition run code, apparatus and method for providing the same
JP4022823B2 (ja) トレリス符号検出器およびトレリス検出方法、復号装置および復号方法、記録媒体、並びに、プログラム
JP3896661B2 (ja) トレリス符号化方法
US5861825A (en) Method and device for code modulation, method and device for code demodulation, and method and device for decoding
JP3646684B2 (ja) パーシャルレスポンス復調方法を用いたデータ記録再生装置
JP4061844B2 (ja) 変調方法、変調装置、復調方法、復調装置、情報記録媒体、情報伝送方法および情報伝送装置
JP4479855B2 (ja) 変調装置、変調方法、記録媒体
JP2005502980A (ja) 符号化方法およびその装置
KR100752880B1 (ko) 정보를 코딩/디코딩하는 방법 및 장치
Itoi A study on 3‐level decision feedback Viterbi equalizer to (1, 7) code at the optical disk recorder
JPH08263890A (ja) 光磁気記録再生装置
JPH0869670A (ja) デジタル信号伝送装置及びデジタル磁気記録再生装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040420

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040511

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20040720

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20040727

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041020

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20041109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050412

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050712

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050719

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051101

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060228

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060411

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090421

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100421

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110421

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110421

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120421

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120421

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130421

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees