JP3773195B2 - メモリモジュール、情報処理装置、メモリモジュールに関する初期設定方法、並びにプログラム - Google Patents
メモリモジュール、情報処理装置、メモリモジュールに関する初期設定方法、並びにプログラム Download PDFInfo
- Publication number
- JP3773195B2 JP3773195B2 JP2002311403A JP2002311403A JP3773195B2 JP 3773195 B2 JP3773195 B2 JP 3773195B2 JP 2002311403 A JP2002311403 A JP 2002311403A JP 2002311403 A JP2002311403 A JP 2002311403A JP 3773195 B2 JP3773195 B2 JP 3773195B2
- Authority
- JP
- Japan
- Prior art keywords
- memory module
- information
- initial setting
- memory
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/20—Initialising; Data preset; Chip identification
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
Description
【０００１】
【発明の属する技術分野】
本発明は、メインメモリやＶＲＡＭ等として使用されるメモリモジュール、情報処理装置、メモリモジュールに関する初期設定方法、及びプログラムに関する。
【０００２】
【従来の技術】
一般に、パソコン等で使用されるＤＤＲ−ＳＤＲＡＭ（Double Data Rate SDRAM）等の高速メモリの特性はサプライヤや種類によって微妙な差がある。このため、このような高速メモリを駆動する際には、メモリのサプライヤや種類に適合するように、ドライバによるアクセス信号の出力強度等を調整する必要がある。この調整はたとえば、設定プログラム（ＢＩＯＳ）によりメモリコントローラに対して最適なアクセスパラメータ等を付与することによって行われる。この場合、設定プログラムは、メモリモジュールが如何なるものであるかを前もって知る必要がある。
【０００３】
このため、最近のＤＩＭＭ（Dual Inline Memory Module）型のメモリモジュールには、その仕様を記録したＲＯＭが設けられており、設定プログラムはこのＲＯＭに記録されている情報に基づき、最適なパラメータをメモリコントローラに付与することができるようになっている。ＲＯＭにはサプライヤ、メモリの容量、アクセススピード等の多くの情報が記録されている。このように、ＤＩＭＭ上のＲＯＭによりＤＩＭＭの仕様をＢＩＯＳに通知する機能はＳＰＤ（Serial Presence Detect）機能として知られている。
【０００４】
一方、ＤＩＭＭにはＩＤ番号のみを付与し、ＤＩＭＭの設定に関する情報はテーブルとして、パソコン本体側に設けられたＲＯＭに記録しておくようにした技術も知られている（たとえば特許文献１参照）。この場合、ＤＩＭＭに関する各種パラメータの設定に際しては、ＤＩＭＭから読み出したＩＤ番号に基づき、対応する設定用パラメータをテーブルから取得することができる。
【０００５】
他方、メインボード上に配置されるＶＲＡＭ（Video RAM）等の高速メモリとして、コストや供給上の理由により、数種類の限定されたサプライヤのメモリが実装される場合がある。この場合も、初期設定に際してはＶＲＡＭの種類を識別する必要があるが、ＶＲＡＭの場合はＤＩＭＭのような汎用性はないので、識別用のＲＯＭを設けることはコストの観点からして現実的ではない。そこで、現状では、識別用のビットをメインボード側に設けている。
【０００６】
この場合、ＶＲＡＭに関する初期設定の手順は次のようになる。まず、識別用のビットを読むことによってＶＲＡＭの種類を知る。次に、そのＶＲＡＭの種類に対応するパラメータをテーブルから取得して、メモリコントローラにセットする。そして、所定の番地に適当なデータを書き込み、書き込んだデータが読めるかどうかを調べてＶＲＡＭの容量を決定する。
【０００７】
【特許文献１】
特開平８−３０５６２９号公報（第５−８頁、図１）
【０００８】
【発明が解決しようとする課題】
しかしながら、上述のＳＰＤ機能によれば、メモリモジュール上にＲＯＭを設ける必要があるため、コスト面やスペースの点で不利である。
【０００９】
また、上述のＤＩＭＭ上にＩＤ番号を設ける技術によれば、ＩＤ番号をゲート回路、ＩＳＡバス、及びプロセッサバスを経由して読み取るようにしているため、メインボード上に配線やハードウェアを追加する必要がある。
【００１０】
また、上述のＶＲＡＭに関する技術によれば、ＶＲＡＭの識別用ビットをメインボード上に設けているため、種類の異なるＶＲＡＭが実装されたメインボードはメモリ以外の実装部品も異なるものとなり、管理上別の部品として取り扱う必要がある。このため、管理効率の点で不利である。
【００１１】
本発明の目的は、このような従来技術の問題点に鑑み、コンピュータ本体側すなわちメインボード上に配線や部品を追加したり、メモリモジュール側にＲＯＭを設けたりする必要なく、メモリモジュールを容易に識別できるようにすることにある。
【００１２】
【課題を解決するための手段】
この目的を達成するため、本発明に係るメモリモジュールは、データを格納するメモリアレイと、メモリモジュールを識別するためのＩＤ情報を出力するＩＤ情報出力回路と、前記メモリアレイからの出力と前記ＩＤ情報出力回路からの出力とを選択的に切り替えて出力する出力切替手段とを備え、前記出力切替手段は、メモリモジュールに対して電力供給が開始された後、最初に書込みが行われるまで、前記メモリアレイからの出力に代えて前記ＩＤ情報出力回路からの出力を選択するものであることを特徴とする。
【００１３】
ここで、メモリモジュールとしては、たとえばＶＲＡＭやメインメモリが該当する。増設用のものも該当する。ＩＤ情報としては、たとえばメモリモジュールのサプライヤを特定する４ビットの情報や、メモリモジュールのサプライヤ及び種類を特定する８ビットの情報が該当する。ＩＤ情報出力回路としては、たとえば、各ビットに対応する出力端子と、各出力端子にビットのオン・オフに対応する電圧が印加されるように各端子を接地し又は所定の電圧源に接続する回路とを有するものが該当する。出力切替手段としては、たとえば所定の入力制御信号のオン・オフに応じてＩＤ情報出力回路からの出力とメモリアレイからの出力とを切り替えて出力するセレクタが該当する。
【００１４】
この構成において、メモリモジュールへの電力供給が開始され、メモリモジュール初期設定が開始されたとき、最初の書込みが行われる前は、出力切替手段はＩＤ情報出力回路側の出力を選択している。したがって、最初に書込みが行われる前に、いずれかの番地について読出しが行われると、ＩＤ情報出力回路からメモリモジュールのＩＤ情報が読み出されることになる。読み出されたＩＤ情報は、対応する初期設定用の情報をテーブルから取得するのに使用される。その後、一度書込みが行われると、出力切替手段はメモリアレイからの出力を選択するので、以後の読出しにおいては、メモリアレイからのデータが読み出されることになる。
【００１５】
したがって、メモリモジュールの初期設定に際しては、メモリモジュール対して最初の書込みを行う前に読出しを行うだけで、ＩＤ情報を取得することができる。メモリモジュールが従来のものである場合、最初の書込み前に読出しを行ったとき、メモリアレイ内のデータが読み出される。この場合、メモリアレイは何も書込みが行われていない状態であるため、不定値、たとえば１６進数のＦＦが読み出される。したがって、従来のメモリモジュールと混在して実装されている場合でも、本発明に係るメモリモジュールと、従来のメモリモジュールとを容易に区別し、本発明に係るメモリモジュールについては、取得したＩＤ情報に基づいて初期設定を行い、従来のメモリモジュールついては従来の方法で初期設定を行うことができる。本発明を適用するためには、コンピュータ本体側に部品や回路を追加したり、メモリモジュール側にＲＯＭを設けたりする必要はない。初期設定用のプログラムに小変更を加え、メモリモジュール上に簡単な回路を設けるだけでよい。
【００１６】
メモリモジュールはさらに、前記電力供給開始に応じて発せられるリセット検出信号及びメモリモジュールに対する書込み信号に応じた信号に基づき、前記電力供給開始から最初の書込みまでは前記ＩＤ情報出力回路からの出力を選択し、その後は前記メモリアレイからの出力を選択するように前記出力切替手段を制御する切替制御手段を備えるようにしてもよい。
【００１７】
この場合、さらに、メモリモジュールへの電力供給の開始に基づいて前記リセット検出信号を出力するリセット検出手段を設けるようにしてもよい。
【００１８】
本発明のより具体的な態様においては、メモリモジュールは、メモリアレイと、メモリモジュールを識別するための識別情報を出力するＩＤ情報出力回路と、メモリモジュールへの電力供給開始に応じて発せられるリセット検出信号及びメモリモジュールへの書込み信号に応じた信号によりセット及びリセットされるフリップフロップと、前記フリップフロップの出力に応じて前記メモリアレイからの出力と前記ＩＤ情報出力回路からの出力とを選択的に切り替えて出力するセレクタとを具備する。
【００１９】
本発明のメモリモジュールに関する初期設定方法は、コンピュータにおけるメモリモジュールに関する初期設定方法であって、コンピュータが、電源オンされた後、メモリモジュールについて、最初の書込みを行う前に読出しを行う工程と、コンピュータが、前記読出しにより得られた情報がメモリモジュールを識別するためのＩＤ情報である場合、そのＩＤ情報に基づき、メモリモジュールに関する初期設定を行う工程とを具備することを特徴とする。
【００２０】
従来のメモリモジュールの場合、電源オンされた後の、最初の書込みを行う前の読出しに際してメモリアレイから読み出される値は不定である。しかしながら、メモリモジュールが本発明のものである場合、最初の書込み前の読出しにより、メモリモジュールを識別するためのＩＤ情報が読み出されることになる。この場合、コンピュータは読み出したＩＤ情報に基づいて、メモリモジュールの初期設定を行うことができる。
【００２１】
本発明のメモリモジュールに関する初期設定方法は、さらに、前記読出しにより得られた情報が所定のＩＤ情報であるかどうかを、前記読出しにより得られた情報に一致するＩＤ情報が所定のテーブル中に存在するかどうかによってコンピュータが判定する工程を備え、初期設定はテーブル中の、前記読出しにより得られたＩＤ情報に対応する各種情報に基づいて行われるようにしてもよい。テーブルの項目としては、ＩＤ情報の他、たとえば、メモリサイズ、バンク数、アクセスタイミング等のメモリモジュール自体の仕様や、メモリモジュールとコンピュータとの組合せ如何で変化し得る各信号線の最適な出力電流値が該当する。
【００２２】
本発明のメモリモジュールに関する初期設定方法は、また、前記読出しにより得られた情報が前記ＩＤ情報でない場合又は不定値である場合、コンピュータの本体側に設けられた、メモリモジュールについての識別情報の出力手段からその識別情報をコンピュータが取得する工程と、コンピュータが、前記識別情報に基づいてメモリモジュールに関する初期設定を行う工程とを有してもよい。
【００２３】
また、前記読出しにより得られた情報が前記ＩＤ情報でない場合又は不定値である場合、ＳＰＤ機能を利用して前記メモリモジュールの初期設定を行う工程を有してもよい。
【００２４】
本発明に係る情報処理装置は、本発明のメモリモジュールに関する初期設定方法における各工程を行う手段により構成される。かかる手段は、コンピュータとプログラム（ＢＩＯＳ）を用いて構成される。また、本発明に係るプログラムは、本発明のメモリモジュールに関する初期設定方法における各工程をコンピュータに実行させるものであることを特徴とする。
【００２５】
【発明の実施の形態】
図１は本発明の一実施形態に係るメモリモジュールの構成を示すブロック図である。同図に示すように、このメモリモジュールは、データを格納するメモリアレイ１と、メモリモジュールを識別するためのＩＤデータを出力するＩＤデータ出力回路２と、メモリアレイ１からの出力とＩＤデータ出力回路２からの出力とを選択的に切り替えて出力するセレクタ３と、メモリモジュールが搭載されているコンピュータが電源オンされた後、メモリモジュールに対して最初に書込みが行われるまで、メモリアレイ１からの出力に代えてＩＤデータ出力回路２からの出力が選択されるようにセレクタ３を制御するフリップフロップ４とを具備する。
【００２６】
図中の５はメモリモジュールが搭載されているコンピュータの電源オンに応じてリセット検出信号を出力するリセット検出手段である。リセット検出手段５は、コンピュータの電源オンがなされたことによりメモリモジュールに電力の供給が開始されたことを検出し、リセット検出信号を出力することができる。リセット検出手段５の出力はフリップフロップ４の入力Ｓに接続されている。また、フリップフロップ４の入力Ｒには、メモリモジュールへの書込み許可信号ＷＥ（Write Enable）に基づく信号Ｗが入力されるようになっている。したがってフリップフロップ４は、リセット検出手段５がリセット検出信号を出力した後、メモリモジュールへの最初の書込みが行われるまではＩＤデータ出力回路２からの出力を選択し、その後はメモリアレイ１からの出力を選択するようにセレクタ３を制御する。
【００２７】
メモリアレイ１やセレクタ３との間のデータの授受は、データバッファ６を経て行われる。その際、データバッファ６は信号レベルの調整等を行う。ＩＤデータ出力回路２、セレクタ３、フリップフロップ４及びリセット検出手段５は、メモリモジュール上にＩＣ回路として形成される。ＩＤデータ出力回路２は、ＩＤデータを構成する各ビットの固定値を、対応する各端子から出力するように、各端子をアース又は電圧源に接続しただけの簡単な回路として形成することができる。ＩＤデータとしては、メモリモジュールのサプライヤを特定する４ビットのデータや、サプライヤ及びメモリモジュールの種類を区別するための８ビットのデータ等を採用することができる。
【００２８】
図２は図１のメモリモジュールと、それが実装されたコンピュータのＣＰＵとの関係を示すブロック図である。メモリモジュール７及びＣＰＵ８間には、ＣＰＵ８からメモリモジュール７へのアクセスを可能とするためのメモリコントローラ９が介在する。ＣＰＵ８及びメモリコントローラ９は、アドレスバス１０及びコントロールバス１１で接続されている。メモリコントローラ９及びメモリモジュール７間はメモリアドレスバス１２及びＲＡＳ（行アドレス・ストローブ）信号、ＣＡＳ（列アドレス・ストローブ）信号及びＷＥ（書込み許可）信号の各信号線を含む信号線１３で接続されている。メモリコントローラ９は、ＣＰＵ８からのアクセス要求に応じ、適切な行アドレス、列アドレス、ＲＡＳ信号、ＣＡＳ信号、ＷＥ信号をメモリモジュール７に与え、ＣＰＵ８及びメモリモジュール７間でのデータバス１４を介したデータの授受を可能とする。
【００２９】
この構成において、メモリモジュールが実装されたコンピュータの電源がオンされ、メモリモジュールへの電力供給が開始されると、これに応じてリセット検出手段５はリセット検出信号を出力する。これにより、フリップフロップ４の入力Ｓがオンとなり、出力Ｑがオンとなるので、セレクタ３はＩＤデータ出力回路２の出力を選択した状態となる。一方、コンピュータは電源オンボタンの押下に応じてＢＩＯＳによる一連のブートシーケンスを開始する。
【００３０】
図３はブートシーケンスにおける図１のメモリモジュールについての初期設定処理を例示するフローチャートである。この例では、メモリモジュールがＶＲＡＭである場合について示している。なお、図３中のステップ２３〜２５の処理は従来行われている処理であり、ステップ２１及び２２が、本発明に従って追加された処理である。また、ＢＩＯＳが格納されているＲＯＭには、可能な種々のメモリモジュールについて、それらを識別するためのＩＤデータや初期設定に必要なパラメータ等を有する初期設定用のテーブルも記録されている。
【００３１】
初期設定処理を開始すると、まず、ステップ２１において、メモリモジュールの先頭となるアドレスについて読出しを行い、読み出した内容がメモリモジュールを識別するためのＩＤデータであるか又は不定状態であるかを判定する。読出しに際しては、必要に応じてアクセス速度を遅くする。
【００３２】
この時点ではメモリモジュールには未だ書込みは行われていないので、読出しを行ったメモリモジュールが図１の本発明に従ったタイプのものである場合、フリップフロップ４は、コンピュータの電源オン時にリセット検出信号が印加されてセット状態になったままの状態が継続している。したがってセレクタ３は、フリップフロップ４の出力Ｑのオン状態に基づき、入力先としてＩＤデータ出力回路１を選択している。このため、読出しはＩＤデータ出力回路１側から行われ、ＩＤデータが得られることになる。
【００３３】
一方、メモリモジュールが従来タイプのものである場合は、メモリアレイからその先頭となるアドレスの内容が読み出されるが、この時点ではメモリモジュールには未だ書込みは行われていないので、読み出された値は不定である。つまり読み出した内容がＩＤデータであるということは、メモリモジュールが、図１の本願発明に従ったタイプのものであるということを意味し、読み出した内容が不定であるということは、メモリモジュールが従来タイプのものであるということを意味する。
【００３４】
ステップ２１における判定は、たとえば読み出した内容が、前記初期設定用テーブル中のいずれかのＩＤデータに合致するか否かにより行うことができる。合致するものがあれば、読み出したデータはＩＤデータであり、合致するものがなければ、読み出したデータはＩＤデータではなく、不定状態であると判定することができる。読み出したデータがＩＤデータである場合はステップ２２へ進み、ＩＤデータでない場合はステップ２３へ進む。
【００３５】
ステップ２２では、ステップ２１において読み出したＩＤデータに基づき、初期設定用テーブルから、対応するアクセスタイミング等の設定パラメータを取得し、メモリコントローラに設定することにより、メモリモジュールについての初期設定を行う。
【００３６】
ステップ２３では、メモリモジュールに対応する所定のアドレスについて書込み及び読出しを行い、書き込んだデータと同じデータを読み出すことができるかどうかを調べる。同一データが読めるということは、少なくともそのアドレスにメモリモジュールが存在することを意味する。しかしながら、読み出した値が不定であって、同一データが読めない場合はそのアドレスにはメモリモジュールが存在しないことを意味する。同一データを読み出すことができた場合はステップ２４へ進み、読み出すことができなかった場合はステップ２５へ進む。
【００３７】
ステップ２４では、当該従来タイプのメモリモジュールについてメインボード上に用意されている識別情報を読み取り、読み取った識別情報に対応する各種設定パラメータを、予め用意してあるテーブルから取得して、メモリコントローラに設定することによりメモリモジュールについての初期設定を行う。
【００３８】
ステップ２５では、メモリモジュールが存在しないことが判明したので、エラー処理を行う。
【００３９】
ステップ２２又は２４の初期設定が終了すると、ブートシーケンスにおける次段階の処理が行われることになる。
【００４０】
本発明に従った図１のメモリモジュールによれば、最初の書込みが行われるまでは、読出し操作に対して、メモリアレイ１からのデータではなく、ＩＤデータ出力回路２からのＩＤデータを出力するようにしたため、ＢＩＯＳにたとえば図３のステップ２１の処理を加えるだけで、メモリモジュールを識別するための情報を容易に取得することができる。
【００４１】
また、図３の処理によれば、メモリモジュールとして、図１の本発明に従ったタイプのＶＲＡＭ及び従来のＶＲＡＭのいずれを使用する場合でも、初期設定を支障なく行うことができる。したがって、ＶＲＡＭの識別情報をメインボード側に設け、メインボードとＶＲＡＭを一体の１つの部品として管理していた従来の場合に比べ、図１のタイプのＶＲＡＭを使用することにより、ＶＲＡＭを別の部品として管理することができる。したがって、部品管理の効率を向上させることができる。
【００４２】
なお、図４に示すような４つのＶＲＡＭ３１がビデオチップ３２に接続される場合のように、複数のメモリモジュールが実装される場合を考慮するときは、図３の処理を各メモリモジュールについて繰り返し行うようにすればよい。つまりステップ２２又は２４の処理の後、ステップ２１へ戻る。その場合、ステップ２１における読出し、及びステップ２３における書込み及び読出しのアドレスは、各メモリモジュールに対応させるべく、１つのメモリモジュール分だけ順次増加させる必要がある。
【００４３】
また、ステップ２３において、書き込んだ内容と同一内容を読み出すことができなかった場合は、メモリモジュールが１つも存在しなかったか、又は１つ以上存在したがそれ以上は存在しないことを意味する。したがってステップ２５においては、メモリモジュールが１つ以上あったかどうかを判定し、１つもなかった場合はエラー処理を行うが、１つ以上あった場合はブートシーケンスにおける次の段階の処理へ進むようにする。
【００４４】
この場合、各メモリモジュールとして、図１の本発明に従ったものと、従来のものとを混在させて同時に実装することも可能である。図３の処理の各繰返しにおいて、本発明のメモリモジュールについてはステップ２１及び２２の処理が行われ、従来のメモリモジュールについてはステップ２１、２３及び２４の処理が行われることになる。
【００４５】
なお、本発明は上述実施形態に限定されることなく、適宜変形して実施することができる。たとえば、上述実施形態における図３の処理ではＶＲＡＭを対象としているが、メインメモリを対象とする場合にも適用することができる。その場合、図３の処理におけるステップ２１及び２２の処理はそのままでよく、ステップ２３〜２５の処理を従来の、たとえばＳＰＤ（Serial Presence Detect）機能に対応したメインメモリについての処理とすればよい。
【００４６】
その場合、ステップ２１の処理によって、本発明に従ったメインメモリと、ＳＰＤ機能にのみ対応したメインメモリとを区別し、それぞれに対応した初期設定処理を行うことができる。したがってこの場合も、本発明に従ったメインメモリと、ＳＰＤ機能のみに対応したメインメモリとが複数混在している状況にも対応することができる。また本発明を適用することにより、ＳＰＤ機能を不要とし、メモリモジュールの仕様を記録したＲＯＭをメモリモジュールに搭載する必要をなくすることができる。
【００４７】
【発明の効果】
以上説明したように本発明に係るメモリモジュールによれば、電力供給が開始された後、最初に書込みが行われるまで、メモリアレイからの出力に代えてＩＤ情報出力回路からの出力が選択されるようにしたため、コンピュータ本体側のハード構成を変更したり、メモリモジュールに仕様等を記録したＲＯＭを設けたりする必要なく、メモリモジュール側に簡単な回路を設け、ＢＩＯＳを小変更するだけで、ＢＩＯＳは容易にメモリモジュールを識別するためのＩＤ情報を取得し、メモリモジュールに関する初期設定を行うことができる。
【００４８】
また本発明に係るメモリモジュールの初期設定方法、情報処理装置、及びプログラムによれば、メモリモジュールに電力供給が開始された後、最初の書込みを行う前の読出しにより得られた値が所定のＩＤ情報である場合、そのＩＤ情報に基づき、メモリモジュールに関する初期設定を行うようにしたため、本発明に係るメモリモジュールからＩＤ情報を取得してその初期設定を行うことができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るメモリモジュールの構成を示すブロック図である。
【図２】図１のメモリモジュールと、それが実装されたコンピュータのＣＰＵとの関係を示すブロック図である。
【図３】図１のメモリモジュールに適合したＢＩＯＳの処理の一部を示すフローチャートである。
【図４】ビデオチップに複数のＶＲＡＭが接続されている様子を示す図である。
【符号の説明】
１：メモリアレイ、２：ＩＤデータ出力回路、３：セレクタ、４：フリップフロップ、５：リセット検出手段、６：データバッファ、７：メモリモジュール、８：ＣＰＵ、９：メモリコントローラ、１０：アドレスバス、１１：コントロールバス、１２：メモリアドレスバス、１３：信号線、１４：データバス、３１：ＶＲＡＭ、３２：ビデオチップ。
【発明の属する技術分野】
本発明は、メインメモリやＶＲＡＭ等として使用されるメモリモジュール、情報処理装置、メモリモジュールに関する初期設定方法、及びプログラムに関する。
【０００２】
【従来の技術】
一般に、パソコン等で使用されるＤＤＲ−ＳＤＲＡＭ（Double Data Rate SDRAM）等の高速メモリの特性はサプライヤや種類によって微妙な差がある。このため、このような高速メモリを駆動する際には、メモリのサプライヤや種類に適合するように、ドライバによるアクセス信号の出力強度等を調整する必要がある。この調整はたとえば、設定プログラム（ＢＩＯＳ）によりメモリコントローラに対して最適なアクセスパラメータ等を付与することによって行われる。この場合、設定プログラムは、メモリモジュールが如何なるものであるかを前もって知る必要がある。
【０００３】
このため、最近のＤＩＭＭ（Dual Inline Memory Module）型のメモリモジュールには、その仕様を記録したＲＯＭが設けられており、設定プログラムはこのＲＯＭに記録されている情報に基づき、最適なパラメータをメモリコントローラに付与することができるようになっている。ＲＯＭにはサプライヤ、メモリの容量、アクセススピード等の多くの情報が記録されている。このように、ＤＩＭＭ上のＲＯＭによりＤＩＭＭの仕様をＢＩＯＳに通知する機能はＳＰＤ（Serial Presence Detect）機能として知られている。
【０００４】
一方、ＤＩＭＭにはＩＤ番号のみを付与し、ＤＩＭＭの設定に関する情報はテーブルとして、パソコン本体側に設けられたＲＯＭに記録しておくようにした技術も知られている（たとえば特許文献１参照）。この場合、ＤＩＭＭに関する各種パラメータの設定に際しては、ＤＩＭＭから読み出したＩＤ番号に基づき、対応する設定用パラメータをテーブルから取得することができる。
【０００５】
他方、メインボード上に配置されるＶＲＡＭ（Video RAM）等の高速メモリとして、コストや供給上の理由により、数種類の限定されたサプライヤのメモリが実装される場合がある。この場合も、初期設定に際してはＶＲＡＭの種類を識別する必要があるが、ＶＲＡＭの場合はＤＩＭＭのような汎用性はないので、識別用のＲＯＭを設けることはコストの観点からして現実的ではない。そこで、現状では、識別用のビットをメインボード側に設けている。
【０００６】
この場合、ＶＲＡＭに関する初期設定の手順は次のようになる。まず、識別用のビットを読むことによってＶＲＡＭの種類を知る。次に、そのＶＲＡＭの種類に対応するパラメータをテーブルから取得して、メモリコントローラにセットする。そして、所定の番地に適当なデータを書き込み、書き込んだデータが読めるかどうかを調べてＶＲＡＭの容量を決定する。
【０００７】
【特許文献１】
特開平８−３０５６２９号公報（第５−８頁、図１）
【０００８】
【発明が解決しようとする課題】
しかしながら、上述のＳＰＤ機能によれば、メモリモジュール上にＲＯＭを設ける必要があるため、コスト面やスペースの点で不利である。
【０００９】
また、上述のＤＩＭＭ上にＩＤ番号を設ける技術によれば、ＩＤ番号をゲート回路、ＩＳＡバス、及びプロセッサバスを経由して読み取るようにしているため、メインボード上に配線やハードウェアを追加する必要がある。
【００１０】
また、上述のＶＲＡＭに関する技術によれば、ＶＲＡＭの識別用ビットをメインボード上に設けているため、種類の異なるＶＲＡＭが実装されたメインボードはメモリ以外の実装部品も異なるものとなり、管理上別の部品として取り扱う必要がある。このため、管理効率の点で不利である。
【００１１】
本発明の目的は、このような従来技術の問題点に鑑み、コンピュータ本体側すなわちメインボード上に配線や部品を追加したり、メモリモジュール側にＲＯＭを設けたりする必要なく、メモリモジュールを容易に識別できるようにすることにある。
【００１２】
【課題を解決するための手段】
この目的を達成するため、本発明に係るメモリモジュールは、データを格納するメモリアレイと、メモリモジュールを識別するためのＩＤ情報を出力するＩＤ情報出力回路と、前記メモリアレイからの出力と前記ＩＤ情報出力回路からの出力とを選択的に切り替えて出力する出力切替手段とを備え、前記出力切替手段は、メモリモジュールに対して電力供給が開始された後、最初に書込みが行われるまで、前記メモリアレイからの出力に代えて前記ＩＤ情報出力回路からの出力を選択するものであることを特徴とする。
【００１３】
ここで、メモリモジュールとしては、たとえばＶＲＡＭやメインメモリが該当する。増設用のものも該当する。ＩＤ情報としては、たとえばメモリモジュールのサプライヤを特定する４ビットの情報や、メモリモジュールのサプライヤ及び種類を特定する８ビットの情報が該当する。ＩＤ情報出力回路としては、たとえば、各ビットに対応する出力端子と、各出力端子にビットのオン・オフに対応する電圧が印加されるように各端子を接地し又は所定の電圧源に接続する回路とを有するものが該当する。出力切替手段としては、たとえば所定の入力制御信号のオン・オフに応じてＩＤ情報出力回路からの出力とメモリアレイからの出力とを切り替えて出力するセレクタが該当する。
【００１４】
この構成において、メモリモジュールへの電力供給が開始され、メモリモジュール初期設定が開始されたとき、最初の書込みが行われる前は、出力切替手段はＩＤ情報出力回路側の出力を選択している。したがって、最初に書込みが行われる前に、いずれかの番地について読出しが行われると、ＩＤ情報出力回路からメモリモジュールのＩＤ情報が読み出されることになる。読み出されたＩＤ情報は、対応する初期設定用の情報をテーブルから取得するのに使用される。その後、一度書込みが行われると、出力切替手段はメモリアレイからの出力を選択するので、以後の読出しにおいては、メモリアレイからのデータが読み出されることになる。
【００１５】
したがって、メモリモジュールの初期設定に際しては、メモリモジュール対して最初の書込みを行う前に読出しを行うだけで、ＩＤ情報を取得することができる。メモリモジュールが従来のものである場合、最初の書込み前に読出しを行ったとき、メモリアレイ内のデータが読み出される。この場合、メモリアレイは何も書込みが行われていない状態であるため、不定値、たとえば１６進数のＦＦが読み出される。したがって、従来のメモリモジュールと混在して実装されている場合でも、本発明に係るメモリモジュールと、従来のメモリモジュールとを容易に区別し、本発明に係るメモリモジュールについては、取得したＩＤ情報に基づいて初期設定を行い、従来のメモリモジュールついては従来の方法で初期設定を行うことができる。本発明を適用するためには、コンピュータ本体側に部品や回路を追加したり、メモリモジュール側にＲＯＭを設けたりする必要はない。初期設定用のプログラムに小変更を加え、メモリモジュール上に簡単な回路を設けるだけでよい。
【００１６】
メモリモジュールはさらに、前記電力供給開始に応じて発せられるリセット検出信号及びメモリモジュールに対する書込み信号に応じた信号に基づき、前記電力供給開始から最初の書込みまでは前記ＩＤ情報出力回路からの出力を選択し、その後は前記メモリアレイからの出力を選択するように前記出力切替手段を制御する切替制御手段を備えるようにしてもよい。
【００１７】
この場合、さらに、メモリモジュールへの電力供給の開始に基づいて前記リセット検出信号を出力するリセット検出手段を設けるようにしてもよい。
【００１８】
本発明のより具体的な態様においては、メモリモジュールは、メモリアレイと、メモリモジュールを識別するための識別情報を出力するＩＤ情報出力回路と、メモリモジュールへの電力供給開始に応じて発せられるリセット検出信号及びメモリモジュールへの書込み信号に応じた信号によりセット及びリセットされるフリップフロップと、前記フリップフロップの出力に応じて前記メモリアレイからの出力と前記ＩＤ情報出力回路からの出力とを選択的に切り替えて出力するセレクタとを具備する。
【００１９】
本発明のメモリモジュールに関する初期設定方法は、コンピュータにおけるメモリモジュールに関する初期設定方法であって、コンピュータが、電源オンされた後、メモリモジュールについて、最初の書込みを行う前に読出しを行う工程と、コンピュータが、前記読出しにより得られた情報がメモリモジュールを識別するためのＩＤ情報である場合、そのＩＤ情報に基づき、メモリモジュールに関する初期設定を行う工程とを具備することを特徴とする。
【００２０】
従来のメモリモジュールの場合、電源オンされた後の、最初の書込みを行う前の読出しに際してメモリアレイから読み出される値は不定である。しかしながら、メモリモジュールが本発明のものである場合、最初の書込み前の読出しにより、メモリモジュールを識別するためのＩＤ情報が読み出されることになる。この場合、コンピュータは読み出したＩＤ情報に基づいて、メモリモジュールの初期設定を行うことができる。
【００２１】
本発明のメモリモジュールに関する初期設定方法は、さらに、前記読出しにより得られた情報が所定のＩＤ情報であるかどうかを、前記読出しにより得られた情報に一致するＩＤ情報が所定のテーブル中に存在するかどうかによってコンピュータが判定する工程を備え、初期設定はテーブル中の、前記読出しにより得られたＩＤ情報に対応する各種情報に基づいて行われるようにしてもよい。テーブルの項目としては、ＩＤ情報の他、たとえば、メモリサイズ、バンク数、アクセスタイミング等のメモリモジュール自体の仕様や、メモリモジュールとコンピュータとの組合せ如何で変化し得る各信号線の最適な出力電流値が該当する。
【００２２】
本発明のメモリモジュールに関する初期設定方法は、また、前記読出しにより得られた情報が前記ＩＤ情報でない場合又は不定値である場合、コンピュータの本体側に設けられた、メモリモジュールについての識別情報の出力手段からその識別情報をコンピュータが取得する工程と、コンピュータが、前記識別情報に基づいてメモリモジュールに関する初期設定を行う工程とを有してもよい。
【００２３】
また、前記読出しにより得られた情報が前記ＩＤ情報でない場合又は不定値である場合、ＳＰＤ機能を利用して前記メモリモジュールの初期設定を行う工程を有してもよい。
【００２４】
本発明に係る情報処理装置は、本発明のメモリモジュールに関する初期設定方法における各工程を行う手段により構成される。かかる手段は、コンピュータとプログラム（ＢＩＯＳ）を用いて構成される。また、本発明に係るプログラムは、本発明のメモリモジュールに関する初期設定方法における各工程をコンピュータに実行させるものであることを特徴とする。
【００２５】
【発明の実施の形態】
図１は本発明の一実施形態に係るメモリモジュールの構成を示すブロック図である。同図に示すように、このメモリモジュールは、データを格納するメモリアレイ１と、メモリモジュールを識別するためのＩＤデータを出力するＩＤデータ出力回路２と、メモリアレイ１からの出力とＩＤデータ出力回路２からの出力とを選択的に切り替えて出力するセレクタ３と、メモリモジュールが搭載されているコンピュータが電源オンされた後、メモリモジュールに対して最初に書込みが行われるまで、メモリアレイ１からの出力に代えてＩＤデータ出力回路２からの出力が選択されるようにセレクタ３を制御するフリップフロップ４とを具備する。
【００２６】
図中の５はメモリモジュールが搭載されているコンピュータの電源オンに応じてリセット検出信号を出力するリセット検出手段である。リセット検出手段５は、コンピュータの電源オンがなされたことによりメモリモジュールに電力の供給が開始されたことを検出し、リセット検出信号を出力することができる。リセット検出手段５の出力はフリップフロップ４の入力Ｓに接続されている。また、フリップフロップ４の入力Ｒには、メモリモジュールへの書込み許可信号ＷＥ（Write Enable）に基づく信号Ｗが入力されるようになっている。したがってフリップフロップ４は、リセット検出手段５がリセット検出信号を出力した後、メモリモジュールへの最初の書込みが行われるまではＩＤデータ出力回路２からの出力を選択し、その後はメモリアレイ１からの出力を選択するようにセレクタ３を制御する。
【００２７】
メモリアレイ１やセレクタ３との間のデータの授受は、データバッファ６を経て行われる。その際、データバッファ６は信号レベルの調整等を行う。ＩＤデータ出力回路２、セレクタ３、フリップフロップ４及びリセット検出手段５は、メモリモジュール上にＩＣ回路として形成される。ＩＤデータ出力回路２は、ＩＤデータを構成する各ビットの固定値を、対応する各端子から出力するように、各端子をアース又は電圧源に接続しただけの簡単な回路として形成することができる。ＩＤデータとしては、メモリモジュールのサプライヤを特定する４ビットのデータや、サプライヤ及びメモリモジュールの種類を区別するための８ビットのデータ等を採用することができる。
【００２８】
図２は図１のメモリモジュールと、それが実装されたコンピュータのＣＰＵとの関係を示すブロック図である。メモリモジュール７及びＣＰＵ８間には、ＣＰＵ８からメモリモジュール７へのアクセスを可能とするためのメモリコントローラ９が介在する。ＣＰＵ８及びメモリコントローラ９は、アドレスバス１０及びコントロールバス１１で接続されている。メモリコントローラ９及びメモリモジュール７間はメモリアドレスバス１２及びＲＡＳ（行アドレス・ストローブ）信号、ＣＡＳ（列アドレス・ストローブ）信号及びＷＥ（書込み許可）信号の各信号線を含む信号線１３で接続されている。メモリコントローラ９は、ＣＰＵ８からのアクセス要求に応じ、適切な行アドレス、列アドレス、ＲＡＳ信号、ＣＡＳ信号、ＷＥ信号をメモリモジュール７に与え、ＣＰＵ８及びメモリモジュール７間でのデータバス１４を介したデータの授受を可能とする。
【００２９】
この構成において、メモリモジュールが実装されたコンピュータの電源がオンされ、メモリモジュールへの電力供給が開始されると、これに応じてリセット検出手段５はリセット検出信号を出力する。これにより、フリップフロップ４の入力Ｓがオンとなり、出力Ｑがオンとなるので、セレクタ３はＩＤデータ出力回路２の出力を選択した状態となる。一方、コンピュータは電源オンボタンの押下に応じてＢＩＯＳによる一連のブートシーケンスを開始する。
【００３０】
図３はブートシーケンスにおける図１のメモリモジュールについての初期設定処理を例示するフローチャートである。この例では、メモリモジュールがＶＲＡＭである場合について示している。なお、図３中のステップ２３〜２５の処理は従来行われている処理であり、ステップ２１及び２２が、本発明に従って追加された処理である。また、ＢＩＯＳが格納されているＲＯＭには、可能な種々のメモリモジュールについて、それらを識別するためのＩＤデータや初期設定に必要なパラメータ等を有する初期設定用のテーブルも記録されている。
【００３１】
初期設定処理を開始すると、まず、ステップ２１において、メモリモジュールの先頭となるアドレスについて読出しを行い、読み出した内容がメモリモジュールを識別するためのＩＤデータであるか又は不定状態であるかを判定する。読出しに際しては、必要に応じてアクセス速度を遅くする。
【００３２】
この時点ではメモリモジュールには未だ書込みは行われていないので、読出しを行ったメモリモジュールが図１の本発明に従ったタイプのものである場合、フリップフロップ４は、コンピュータの電源オン時にリセット検出信号が印加されてセット状態になったままの状態が継続している。したがってセレクタ３は、フリップフロップ４の出力Ｑのオン状態に基づき、入力先としてＩＤデータ出力回路１を選択している。このため、読出しはＩＤデータ出力回路１側から行われ、ＩＤデータが得られることになる。
【００３３】
一方、メモリモジュールが従来タイプのものである場合は、メモリアレイからその先頭となるアドレスの内容が読み出されるが、この時点ではメモリモジュールには未だ書込みは行われていないので、読み出された値は不定である。つまり読み出した内容がＩＤデータであるということは、メモリモジュールが、図１の本願発明に従ったタイプのものであるということを意味し、読み出した内容が不定であるということは、メモリモジュールが従来タイプのものであるということを意味する。
【００３４】
ステップ２１における判定は、たとえば読み出した内容が、前記初期設定用テーブル中のいずれかのＩＤデータに合致するか否かにより行うことができる。合致するものがあれば、読み出したデータはＩＤデータであり、合致するものがなければ、読み出したデータはＩＤデータではなく、不定状態であると判定することができる。読み出したデータがＩＤデータである場合はステップ２２へ進み、ＩＤデータでない場合はステップ２３へ進む。
【００３５】
ステップ２２では、ステップ２１において読み出したＩＤデータに基づき、初期設定用テーブルから、対応するアクセスタイミング等の設定パラメータを取得し、メモリコントローラに設定することにより、メモリモジュールについての初期設定を行う。
【００３６】
ステップ２３では、メモリモジュールに対応する所定のアドレスについて書込み及び読出しを行い、書き込んだデータと同じデータを読み出すことができるかどうかを調べる。同一データが読めるということは、少なくともそのアドレスにメモリモジュールが存在することを意味する。しかしながら、読み出した値が不定であって、同一データが読めない場合はそのアドレスにはメモリモジュールが存在しないことを意味する。同一データを読み出すことができた場合はステップ２４へ進み、読み出すことができなかった場合はステップ２５へ進む。
【００３７】
ステップ２４では、当該従来タイプのメモリモジュールについてメインボード上に用意されている識別情報を読み取り、読み取った識別情報に対応する各種設定パラメータを、予め用意してあるテーブルから取得して、メモリコントローラに設定することによりメモリモジュールについての初期設定を行う。
【００３８】
ステップ２５では、メモリモジュールが存在しないことが判明したので、エラー処理を行う。
【００３９】
ステップ２２又は２４の初期設定が終了すると、ブートシーケンスにおける次段階の処理が行われることになる。
【００４０】
本発明に従った図１のメモリモジュールによれば、最初の書込みが行われるまでは、読出し操作に対して、メモリアレイ１からのデータではなく、ＩＤデータ出力回路２からのＩＤデータを出力するようにしたため、ＢＩＯＳにたとえば図３のステップ２１の処理を加えるだけで、メモリモジュールを識別するための情報を容易に取得することができる。
【００４１】
また、図３の処理によれば、メモリモジュールとして、図１の本発明に従ったタイプのＶＲＡＭ及び従来のＶＲＡＭのいずれを使用する場合でも、初期設定を支障なく行うことができる。したがって、ＶＲＡＭの識別情報をメインボード側に設け、メインボードとＶＲＡＭを一体の１つの部品として管理していた従来の場合に比べ、図１のタイプのＶＲＡＭを使用することにより、ＶＲＡＭを別の部品として管理することができる。したがって、部品管理の効率を向上させることができる。
【００４２】
なお、図４に示すような４つのＶＲＡＭ３１がビデオチップ３２に接続される場合のように、複数のメモリモジュールが実装される場合を考慮するときは、図３の処理を各メモリモジュールについて繰り返し行うようにすればよい。つまりステップ２２又は２４の処理の後、ステップ２１へ戻る。その場合、ステップ２１における読出し、及びステップ２３における書込み及び読出しのアドレスは、各メモリモジュールに対応させるべく、１つのメモリモジュール分だけ順次増加させる必要がある。
【００４３】
また、ステップ２３において、書き込んだ内容と同一内容を読み出すことができなかった場合は、メモリモジュールが１つも存在しなかったか、又は１つ以上存在したがそれ以上は存在しないことを意味する。したがってステップ２５においては、メモリモジュールが１つ以上あったかどうかを判定し、１つもなかった場合はエラー処理を行うが、１つ以上あった場合はブートシーケンスにおける次の段階の処理へ進むようにする。
【００４４】
この場合、各メモリモジュールとして、図１の本発明に従ったものと、従来のものとを混在させて同時に実装することも可能である。図３の処理の各繰返しにおいて、本発明のメモリモジュールについてはステップ２１及び２２の処理が行われ、従来のメモリモジュールについてはステップ２１、２３及び２４の処理が行われることになる。
【００４５】
なお、本発明は上述実施形態に限定されることなく、適宜変形して実施することができる。たとえば、上述実施形態における図３の処理ではＶＲＡＭを対象としているが、メインメモリを対象とする場合にも適用することができる。その場合、図３の処理におけるステップ２１及び２２の処理はそのままでよく、ステップ２３〜２５の処理を従来の、たとえばＳＰＤ（Serial Presence Detect）機能に対応したメインメモリについての処理とすればよい。
【００４６】
その場合、ステップ２１の処理によって、本発明に従ったメインメモリと、ＳＰＤ機能にのみ対応したメインメモリとを区別し、それぞれに対応した初期設定処理を行うことができる。したがってこの場合も、本発明に従ったメインメモリと、ＳＰＤ機能のみに対応したメインメモリとが複数混在している状況にも対応することができる。また本発明を適用することにより、ＳＰＤ機能を不要とし、メモリモジュールの仕様を記録したＲＯＭをメモリモジュールに搭載する必要をなくすることができる。
【００４７】
【発明の効果】
以上説明したように本発明に係るメモリモジュールによれば、電力供給が開始された後、最初に書込みが行われるまで、メモリアレイからの出力に代えてＩＤ情報出力回路からの出力が選択されるようにしたため、コンピュータ本体側のハード構成を変更したり、メモリモジュールに仕様等を記録したＲＯＭを設けたりする必要なく、メモリモジュール側に簡単な回路を設け、ＢＩＯＳを小変更するだけで、ＢＩＯＳは容易にメモリモジュールを識別するためのＩＤ情報を取得し、メモリモジュールに関する初期設定を行うことができる。
【００４８】
また本発明に係るメモリモジュールの初期設定方法、情報処理装置、及びプログラムによれば、メモリモジュールに電力供給が開始された後、最初の書込みを行う前の読出しにより得られた値が所定のＩＤ情報である場合、そのＩＤ情報に基づき、メモリモジュールに関する初期設定を行うようにしたため、本発明に係るメモリモジュールからＩＤ情報を取得してその初期設定を行うことができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るメモリモジュールの構成を示すブロック図である。
【図２】図１のメモリモジュールと、それが実装されたコンピュータのＣＰＵとの関係を示すブロック図である。
【図３】図１のメモリモジュールに適合したＢＩＯＳの処理の一部を示すフローチャートである。
【図４】ビデオチップに複数のＶＲＡＭが接続されている様子を示す図である。
【符号の説明】
１：メモリアレイ、２：ＩＤデータ出力回路、３：セレクタ、４：フリップフロップ、５：リセット検出手段、６：データバッファ、７：メモリモジュール、８：ＣＰＵ、９：メモリコントローラ、１０：アドレスバス、１１：コントロールバス、１２：メモリアドレスバス、１３：信号線、１４：データバス、３１：ＶＲＡＭ、３２：ビデオチップ。
Claims (5)
- メモリモジュールと、
電源オンされた後、前記メモリモジュールについて、最初の書込みを行う前に読出しを行う読出し手段と、
前記読出しにより得られた情報が前記ＩＤ情報であるか否かを、前記読出しにより得られた情報に一致するＩＤ情報が所定のテーブル中に存在するか否かによって判定する判定手段と、
前記判定手段における判定が正である場合、前記メモリモジュールは第１のメモリモジュールであるとし、前記読出しにより得られた情報に基づき前記第１のメモリモジュールに関する初期設定を行う第１の初期設定手段と、
前記判定手段の判定が否である場合、前記メモリモジュールの所定のアドレスについて書込み及び読出しを行い、書き込んだデータと同じデータを読出すことができるかどうかを調べる調査手段、
前記調査手段において読出すことができた場合には、第２のメモリモジュールが存在するとし、また、前記調査手段において読出すことができない場合には、メモリモジュールが存在しないとする判断手段、
前記第２のメモリモジュールが存在するとした場合、前記第２のメモリモジュールの識別情報をメインボード上のＲＯＭから取得する取得手段と、
前記識別情報に基づいて前記第２のメモリモジュールに関する初期設定を行う第２の初期設定手段と、
を具備することを特徴とする情報処理装置。 - 前記第１のメモリモジュールは、
メモリアレイと、
メモリモジュールを識別するための識別情報を出力するＩＤ情報出力回路と、
メモリモジュールへの電力供給開始に応じて発せられるリセット検出信号及びメモリモジュールへの書込み信号に応じた信号によりセット及びリセットされるフリップフロップと、
前記フリップフロップの出力に応じて前記メモリアレイからの出力と前記ＩＤ情報出力回路からの出力とを選択的に切り替えて出力するセレクタと、
を具備することを特徴とする請求項１記載の情報処理装置。 - コンピュータにおける前記メモリモジュールに関する初期設定方法であって、
前記コンピュータが電源オンされた後、前記メモリモジュールについて、最初の書込みを行う前に読出しを行う読出し工程と、
前記読出しにより得られた情報が前記ＩＤ情報であるか否かを、前記読出しにより得られた情報に一致するＩＤ情報が所定のテーブル中に存在するか否かにより判定する判定工程と、
前記判定工程における判定が正である場合、前記メモリモジュールは第１のメモリモジュールであるとし、前記読出しにより得られた情報に基づき前記メモリモジュールに関する初期設定を行う第１の初期設定工程と、
前記判定工程における判定が否である場合、前記メモリモジュールの所定のアドレスについて書込み及び読出しを行い、書き込んだデータと同じデータを読出すことができるかどうかを調べる調査工程と、
前記調査工程において読出すことができた場合には、第２のメモリモジュールが存在するとし、また、前記調査工程において読出すことができない場合には、メモリモジュールが存在しないとする判断工程と、
前記第２のメモリモジュールが存在するとした場合、前記第２のメモリモジュールの識別情報をメインボード上のＲＯＭから取得する取得工程と、
前記識別情報に基づいて前記第２のメモリモジュールに関する初期設定を行う工程と、を具備することを特徴とするメモリモジュールに関する初期設定方法。 - 前記第１のメモリモジュールは、
メモリアレイと、
メモリモジュールを識別するための識別情報を出力するＩＤ情報出力回路と、
メモリモジュールへの電力供給開始に応じて発せられるリセット検出信号及びメモリモジュールへの書込み信号に応じた信号によりセット及びリセットされるフリップフロップと、
前記フリップフロップの出力に応じて前記メモリアレイからの出力と前記ＩＤ情報出力回路からの出力とを選択的に切り替えて出力するセレクタと、
を具備することを特徴とする請求項３記載のメモリモジュールに関する初期設定方法。 - 請求項３又は４記載のメモリモジュールに関する初期設定方法の各工程をコンピュータに実行させるためのプログラム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002311403A JP3773195B2 (ja) | 2002-10-25 | 2002-10-25 | メモリモジュール、情報処理装置、メモリモジュールに関する初期設定方法、並びにプログラム |
| US10/605,765 US6819598B2 (en) | 2002-10-25 | 2003-10-24 | Memory module self identification |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002311403A JP3773195B2 (ja) | 2002-10-25 | 2002-10-25 | メモリモジュール、情報処理装置、メモリモジュールに関する初期設定方法、並びにプログラム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004145733A JP2004145733A (ja) | 2004-05-20 |
| JP3773195B2 true JP3773195B2 (ja) | 2006-05-10 |
Family
ID=32456645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002311403A Expired - Fee Related JP3773195B2 (ja) | 2002-10-25 | 2002-10-25 | メモリモジュール、情報処理装置、メモリモジュールに関する初期設定方法、並びにプログラム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6819598B2 (ja) |
| JP (1) | JP3773195B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040064686A1 (en) * | 2002-09-30 | 2004-04-01 | Miller Gregory L. | Method and apparatus for marking current memory configuration |
| US7234099B2 (en) * | 2003-04-14 | 2007-06-19 | International Business Machines Corporation | High reliability memory module with a fault tolerant address and command bus |
| US7339837B2 (en) * | 2004-05-18 | 2008-03-04 | Infineon Technologies Ag | Configurable embedded processor |
| DE102004025556A1 (de) * | 2004-05-25 | 2005-12-22 | Infineon Technologies Ag | Elektronische Speichervorrichtung zur Datenspeicherung |
| US7735031B2 (en) * | 2007-08-20 | 2010-06-08 | International Business Machines Corporation | Method and apparatus for self identification of circuitry |
| JP4234766B1 (ja) * | 2007-10-31 | 2009-03-04 | 株式会社東芝 | 電子機器およびその制御方法 |
| US8307198B2 (en) * | 2009-11-24 | 2012-11-06 | Advanced Micro Devices, Inc. | Distributed multi-core memory initialization |
| CN102789435B (zh) * | 2012-07-02 | 2015-05-06 | 华为技术有限公司 | 串行存储器和一种划分存储区域的方法及系统 |
| JP5994048B2 (ja) * | 2012-10-01 | 2016-09-21 | 兵神装備株式会社 | 吐出システム |
| US9196347B2 (en) * | 2013-03-14 | 2015-11-24 | International Business Machines Corporation | DRAM controller for variable refresh operation timing |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IL96808A (en) * | 1990-04-18 | 1996-03-31 | Rambus Inc | Introductory / Origin Circuit Agreed Using High-Performance Brokerage |
| JPH08305629A (ja) | 1995-04-25 | 1996-11-22 | Internatl Business Mach Corp <Ibm> | メモリ・アクセス制御装置及びメモリ・アクセス制御方法、コンピュータ・システム |
| US5982697A (en) * | 1996-12-02 | 1999-11-09 | Micron Technology, Inc. | Method for initializing and reprogramming a control operation feature of a memory device |
| US6084803A (en) * | 1998-10-23 | 2000-07-04 | Mosel Vitelic, Inc. | Initialization of non-volatile programmable latches in circuits in which an initialization operation is performed |
| US6484255B1 (en) * | 1999-09-20 | 2002-11-19 | Intel Corporation | Selective writing of data elements from packed data based upon a mask using predication |
| US6535450B1 (en) * | 2000-08-18 | 2003-03-18 | Micron Technology, Inc. | Method for selecting one or a bank of memory devices |
-
2002
- 2002-10-25 JP JP2002311403A patent/JP3773195B2/ja not_active Expired - Fee Related
-
2003
- 2003-10-24 US US10/605,765 patent/US6819598B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6819598B2 (en) | 2004-11-16 |
| US20040125658A1 (en) | 2004-07-01 |
| JP2004145733A (ja) | 2004-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7330378B2 (en) | Inputting and outputting operating parameters for an integrated semiconductor memory device | |
| JP3773195B2 (ja) | メモリモジュール、情報処理装置、メモリモジュールに関する初期設定方法、並びにプログラム | |
| JP2008521158A (ja) | 異なるチップにおける異なる処理を制御するコマンド | |
| JPH0845265A (ja) | メモリ装置用インターフェース及び方法 | |
| US7778090B2 (en) | Buffer circuit for a memory module | |
| US5109382A (en) | Method and apparatus for testing a memory | |
| JP5481823B2 (ja) | メモリモジュール、および、メモリ用補助モジュール | |
| JP2003030985A (ja) | 半導体記憶装置の電源制御回路 | |
| US7246278B2 (en) | Apparatus for testing a memory module | |
| JP2007299227A (ja) | 情報処理装置及び情報処理装置のブート方法 | |
| JP2000339229A (ja) | メモリテスト回路 | |
| JP2002366431A (ja) | 特定用途向け集積回路の埋め込まれたメモリにアクセスする装置 | |
| US20050169072A1 (en) | Pattern generator, memory controller, and test device | |
| JPH1173764A (ja) | Ｄ−ｒａｍの種別判定方法 | |
| JP2001117812A (ja) | 記憶制御装置 | |
| JPH11328089A (ja) | Ｐｃｉバスインタフェース用デバイスにおけるｉｄ情報書き込み回路 | |
| US6141727A (en) | Device and method for controlling data storage device | |
| JP2580999B2 (ja) | Ｄｍａコントローラ | |
| KR100810795B1 (ko) | 집적 반도체 메모리 및 그의 작동 방법 | |
| JPH1196069A (ja) | メモリ動作制御方法 | |
| US7231487B2 (en) | Automatic decoding method for mapping and selecting a non-volatile memory device having a LPC serial communication interface in the available addressing area on motherboards | |
| JP4761120B2 (ja) | 電子機器、画像形成装置 | |
| JP3069355B2 (ja) | Ｄｒａｍタイプ設定装置方法及びコンピュータ | |
| JPH07334415A (ja) | メモリモジュール | |
| JPH04119440A (ja) | メモリ制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050309 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050524 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050622 |
|
| RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20050707 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050920 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050926 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051216 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060118 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |