JP3069355B2 - Ｄｒａｍタイプ設定装置方法及びコンピュータ - Google Patents
Ｄｒａｍタイプ設定装置方法及びコンピュータInfo
- Publication number
- JP3069355B2 JP3069355B2 JP1064607A JP6460789A JP3069355B2 JP 3069355 B2 JP3069355 B2 JP 3069355B2 JP 1064607 A JP1064607 A JP 1064607A JP 6460789 A JP6460789 A JP 6460789A JP 3069355 B2 JP3069355 B2 JP 3069355B2
- Authority
- JP
- Japan
- Prior art keywords
- dram
- type
- controller
- setting
- control data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はBANK単位のDRAMを使い、そのタイプをコント
ローラーに設定することによって、始めてDRAMの正しい
読み書きが可能となるようなコンピューターにおいて、
装着されたDRAMタイプを自動識別、さらにそのタイプを
設定する装置に関する。
ローラーに設定することによって、始めてDRAMの正しい
読み書きが可能となるようなコンピューターにおいて、
装着されたDRAMタイプを自動識別、さらにそのタイプを
設定する装置に関する。
本発明は、BANK単位のDRAMを使ったコンピューターに
おいて、電源投入後の初期化処理時に実装DRAMのタイプ
を自動的に識別し、そのタイプに対応する適切な設定値
をコントローラーに設定することで、全てのDRAMの読み
書きを可能にするものである。
おいて、電源投入後の初期化処理時に実装DRAMのタイプ
を自動的に識別し、そのタイプに対応する適切な設定値
をコントローラーに設定することで、全てのDRAMの読み
書きを可能にするものである。
従来のBANK単位のDRAMを使ったコンピューターにおい
て、装着DRAMのタイプを識別する場合、次のような方法
を用いていた。
て、装着DRAMのタイプを識別する場合、次のような方法
を用いていた。
（１）CMOSに保存されたDRAMのタイプを信用し、コント
ローラーに設定する。
ローラーに設定する。
（２）コンピューターのメインボード等のJumperを読む
ことにより、DRAMのタイプを決定して、コントローラー
に設定する。
ことにより、DRAMのタイプを決定して、コントローラー
に設定する。
しかし上記の方法では、使用者がDRAMのタイプが正し
く認識しているという前提で設定された値を使っている
ため、間違ったDRAMのタイプがコントローラーに設定さ
れていることが多かった。
く認識しているという前提で設定された値を使っている
ため、間違ったDRAMのタイプがコントローラーに設定さ
れていることが多かった。
そのため、RAMの読み書き可能なサイズが実際よりも
少なくなったり、正しく読み書きできない場合があっ
た。これはコンピューター資源の無駄につながってい
た。
少なくなったり、正しく読み書きできない場合があっ
た。これはコンピューター資源の無駄につながってい
た。
またJumperの設定が違っている場合は、コンピュータ
ーのカバーを取り外し、正しい設定に修正する等の作業
をしなければならないこともあった。
ーのカバーを取り外し、正しい設定に修正する等の作業
をしなければならないこともあった。
これらの問題は全て、使用者による設定値を信用する
ことに起因する。
ことに起因する。
本発明は上記欠点を解消し、適切なDRAMタイプが自動
的に設定される装置を供給することを目的とする。
的に設定される装置を供給することを目的とする。
バンク単位のDRAMを用い、前記DRAMの実装状態に応じ
た複数組のDRAMタイプのうちDRAM装着部にいずれのDRMA
タイプが実装されているかを識別し、該識別されたDRAM
タイプに対応したDRAM制御データをコントローラに設定
する、コンピュータのDRAMタイプ設定方法であって、 インターリーブ設定となる特定のDRAMタイプに対応し
たDRAM制御データを前記コントローラに設定する工程
と、 第１のアドレスに対して書き込んだテストデータが第
２のアドレスから読み出せるか否か、及び、所定のアド
レスに対してテストデータを書き込み該テストデータが
前記所定のアドレスから正常に読み込めるか否かを判別
し、前記判別した結果が、前記特定のDRAMタイプに対応
したDRAM制御データを前記コントローラに設定した場合
の前記複数組のDRAMタイプの各々が示すメモリの読み書
き可能な既知のパターンのいずれに該当するかを判定す
ることにより、実装されているDRMAタイプを識別する工
程と、 識別されたDRAMタイプに対応したDRAM制御データを前
記コントローラに設定する工程と、を含んでなることを
特徴とする。
た複数組のDRAMタイプのうちDRAM装着部にいずれのDRMA
タイプが実装されているかを識別し、該識別されたDRAM
タイプに対応したDRAM制御データをコントローラに設定
する、コンピュータのDRAMタイプ設定方法であって、 インターリーブ設定となる特定のDRAMタイプに対応し
たDRAM制御データを前記コントローラに設定する工程
と、 第１のアドレスに対して書き込んだテストデータが第
２のアドレスから読み出せるか否か、及び、所定のアド
レスに対してテストデータを書き込み該テストデータが
前記所定のアドレスから正常に読み込めるか否かを判別
し、前記判別した結果が、前記特定のDRAMタイプに対応
したDRAM制御データを前記コントローラに設定した場合
の前記複数組のDRAMタイプの各々が示すメモリの読み書
き可能な既知のパターンのいずれに該当するかを判定す
ることにより、実装されているDRMAタイプを識別する工
程と、 識別されたDRAMタイプに対応したDRAM制御データを前
記コントローラに設定する工程と、を含んでなることを
特徴とする。
また、本発明のコンピュータは、上記のDRAMタイプ設
定方法を用いて、起動時に実装されているDRAMタイプに
対応したDRAM制御データをコントローラに設定してなる
ことを特徴とする。
定方法を用いて、起動時に実装されているDRAMタイプに
対応したDRAM制御データをコントローラに設定してなる
ことを特徴とする。
以下に、本発明の自動DRAMタイプ設定装置の実施例を
示す。
示す。
第１図に、DRAMボード（３）の構成を示す。１はDRAM
が装着されているSIMM（Single Inline Memory Modu
le）である。１個のSIMMには９個のDRAMが装着されてい
る。２はBANKと呼ばれ、このSIMMが複数個集まったもの
からなる。ここで取り上げるDRAMボードは、４個のSIMM
で1BANKを形成し、それが4BANK存在する。つまりDRAMボ
ード上、トータル16個のSIMMで構成されている。
が装着されているSIMM（Single Inline Memory Modu
le）である。１個のSIMMには９個のDRAMが装着されてい
る。２はBANKと呼ばれ、このSIMMが複数個集まったもの
からなる。ここで取り上げるDRAMボードは、４個のSIMM
で1BANKを形成し、それが4BANK存在する。つまりDRAMボ
ード上、トータル16個のSIMMで構成されている。
また１個のBANKには、同じ種類のDRAMが装着され、BA
NKへのDRAMの装着方法は、第２図のように７種類に限定
されている。
NKへのDRAMの装着方法は、第２図のように７種類に限定
されている。
次に、DRAMコントローラーへの設定内容について説明
する。コントローラーにはBANK0/1とBANK2/3のそれぞれ
のDRAMタイプとそのスタート・アドレスを設定するレジ
スター（以後、BANK0/1用をR10,BANK2/3用をR12と呼
ぶ）、INTERLEAVE設定かSINGLE BANK設定かを決めるレ
ジスター（以後、R8と呼ぶ）の３個が存在する。レジス
ターの各ビットは、それぞれ第３図に示すような意味が
ある。
する。コントローラーにはBANK0/1とBANK2/3のそれぞれ
のDRAMタイプとそのスタート・アドレスを設定するレジ
スター（以後、BANK0/1用をR10,BANK2/3用をR12と呼
ぶ）、INTERLEAVE設定かSINGLE BANK設定かを決めるレ
ジスター（以後、R8と呼ぶ）の３個が存在する。レジス
ターの各ビットは、それぞれ第３図に示すような意味が
ある。
DRAMタイプはR10からR12のBit7,6の値によって決ま
り、00でNone,01で256KBitsタイプ、10で1MBitsタイプ
が選択可能である。R10かR12のBit5−０はDRAMのスター
ト・アドレスを示し、絶対アドレスで０から1Mbytes単
位で指定が可能である。
り、00でNone,01で256KBitsタイプ、10で1MBitsタイプ
が選択可能である。R10かR12のBit5−０はDRAMのスター
ト・アドレスを示し、絶対アドレスで０から1Mbytes単
位で指定が可能である。
R12でのSINGLE BANK設定はBANK0にのみDRAMが装着さ
れている場合に選択される。またINTERLEAVE設定は、複
数個のBANKにDRAMが装着されている場合に選択される。
後者の場合、シーケンシャルなアドレスがハード的に
は、最初の2KBytesをBANKOのDRAMを使い、次の2KBytes
をBANK1のDRAMを使うといった方法がとられる。この時B
ANK0/1とBANK2/3は別々に扱われ、BANK0/1のDRAMが全て
使われた後、BANK2/3のDRAMが交互に使われる。このた
め後で述べるように、間違った設定をDRAMコントローラ
ーにした時、2KBytes毎にDRAMが読めたり読めなかった
りする。
れている場合に選択される。またINTERLEAVE設定は、複
数個のBANKにDRAMが装着されている場合に選択される。
後者の場合、シーケンシャルなアドレスがハード的に
は、最初の2KBytesをBANKOのDRAMを使い、次の2KBytes
をBANK1のDRAMを使うといった方法がとられる。この時B
ANK0/1とBANK2/3は別々に扱われ、BANK0/1のDRAMが全て
使われた後、BANK2/3のDRAMが交互に使われる。このた
め後で述べるように、間違った設定をDRAMコントローラ
ーにした時、2KBytes毎にDRAMが読めたり読めなかった
りする。
このようなDRAMボードが取り付けられたコンピュータ
ーにおいて、電源投入後、初期化プログラムが内部ROM
−BIOSのスタート・アドレスから開始される。まず最初
に、ROM−BIOSは無条件にBANK0/1とBANK2/3のどちらも1
MBitsタイプ、Interleave設定にする。この設定がされ
たあと、装着されたDRAMの種類によるその読み書きでき
るパターンを第４図に示す。第４図のTYPE NO.がそれ
ぞれ第２のTYPE NO.の上記の設定時に対応し、読み書
きできるパターンの違いを示している。
ーにおいて、電源投入後、初期化プログラムが内部ROM
−BIOSのスタート・アドレスから開始される。まず最初
に、ROM−BIOSは無条件にBANK0/1とBANK2/3のどちらも1
MBitsタイプ、Interleave設定にする。この設定がされ
たあと、装着されたDRAMの種類によるその読み書きでき
るパターンを第４図に示す。第４図のTYPE NO.がそれ
ぞれ第２のTYPE NO.の上記の設定時に対応し、読み書
きできるパターンの違いを示している。
TYPE NO.1では絶対アドレスで０から2Kbytesは読み
書き可能で、次の2Kbytesは全く使えない。この繰り返
しがトータルで2Mbytes続き、さらに200000Hex.から7FF
FFF Hex.までは絶対アドレス０から1FFFFF Hex.まで
のDRAMのイメージが３回そのままDuplicateされる。
書き可能で、次の2Kbytesは全く使えない。この繰り返
しがトータルで2Mbytes続き、さらに200000Hex.から7FF
FFF Hex.までは絶対アドレス０から1FFFFF Hex.まで
のDRAMのイメージが３回そのままDuplicateされる。
TYPE NO.2では絶対アドレスで０から2MBytesは読み
書き可能で、200000Hex.から7FFFFF Hex.までは絶対ア
ドレス０から1FFFFF Hex.のDRAMのイメージが３回その
ままDuplicateされる。
書き可能で、200000Hex.から7FFFFF Hex.までは絶対ア
ドレス０から1FFFFF Hex.のDRAMのイメージが３回その
ままDuplicateされる。
TYPE NO.3では絶対アドレスで０から8MbytesはTYPE
NO.2と同様であるが、さらに絶対アドレスで800000He
x.から2Mbytesは読み書き可能で、1000000Hex.から15FF
FFF Hex.までは絶対アドレス800000Hex.から9FFFFF H
ex.のDRAMのイメージが３回そのままDuplicateされる。
NO.2と同様であるが、さらに絶対アドレスで800000He
x.から2Mbytesは読み書き可能で、1000000Hex.から15FF
FFF Hex.までは絶対アドレス800000Hex.から9FFFFF H
ex.のDRAMのイメージが３回そのままDuplicateされる。
TYPE NO.4では絶対アドレスで０から2Kbytesは読み
書き可能で、次の2Kbytesは全く使えない。この繰り返
しがトータルで8Mbytes続く。
書き可能で、次の2Kbytesは全く使えない。この繰り返
しがトータルで8Mbytes続く。
TYPE NO.5では絶対アドレスで０から8Mbytesは読み
書き可能である。
書き可能である。
TYPE NO.6では絶対アドレスで０から8Mbytesは読み
書き可能で、絶対アドレスで800000Hex.から2Mbytesは
読み書き可能で、1000000Hex.から15FFFFF Hex.までは
絶対アドレス800000Hex.から9FFFFF Hex.のDRAMのイメ
ージが３回そのままDuplicateされる。
書き可能で、絶対アドレスで800000Hex.から2Mbytesは
読み書き可能で、1000000Hex.から15FFFFF Hex.までは
絶対アドレス800000Hex.から9FFFFF Hex.のDRAMのイメ
ージが３回そのままDuplicateされる。
TYPE NO.7では絶対アドレスで０から16Mbytesは読み
書き可能である。
書き可能である。
以上の許可されたDRAMの装着方法が７種類をすべて自
動識別するために、このDRAMの読み書き可能なパターン
を利用する。
動識別するために、このDRAMの読み書き可能なパターン
を利用する。
実際に、実装DRAMの識別手順を説明する（第５図参
照）。
照）。
まずDRAMの先頭（絶対アドレスで０）にテスト・パタ
ーンとして55AAh,AA55hの２ワードを書き込んだ後
（４）、このテスト・パターンがDRAMの2MbytesめにDup
licateされて表されるかを調べる（５）。つまり上記特
定値の設定により、2Mbytes毎にDuplicateされたパター
ンを識別するために使用される。これによりTYPE NO.
1,2,3とTYPE NO.4,5,6,7のグループに大きく分けるこ
とができる。換言すれば、BANK0/1が256KBitsタイプか1
MBitsタイプかを識別できる。
ーンとして55AAh,AA55hの２ワードを書き込んだ後
（４）、このテスト・パターンがDRAMの2MbytesめにDup
licateされて表されるかを調べる（５）。つまり上記特
定値の設定により、2Mbytes毎にDuplicateされたパター
ンを識別するために使用される。これによりTYPE NO.
1,2,3とTYPE NO.4,5,6,7のグループに大きく分けるこ
とができる。換言すれば、BANK0/1が256KBitsタイプか1
MBitsタイプかを識別できる。
次にDRAMの2Kbytesめ（絶対アドレスで800Hex.）に、
テスト・パターンとして55AAh,AA55hの２ワードを用
い、そこのDRAMが正常に読み書きできるかどうかを調べ
る（6,8）。このテスト・パターンは、SINGLE BANK設
定であるべきところをINTERLEAVE設定にしたため、2Kby
tes毎に読み書きできるエリアとブランクのエリアが交
互に表れるようなパターンの識別に使用される。ここで
読み書きできた場合、上記グループ分けによってTYPE
NO.1とTYPE NO.4が決定され、かつSINGLE BANK設定に
する。それ以外の場合は次の識別に進む。
テスト・パターンとして55AAh,AA55hの２ワードを用
い、そこのDRAMが正常に読み書きできるかどうかを調べ
る（6,8）。このテスト・パターンは、SINGLE BANK設
定であるべきところをINTERLEAVE設定にしたため、2Kby
tes毎に読み書きできるエリアとブランクのエリアが交
互に表れるようなパターンの識別に使用される。ここで
読み書きできた場合、上記グループ分けによってTYPE
NO.1とTYPE NO.4が決定され、かつSINGLE BANK設定に
する。それ以外の場合は次の識別に進む。
さらにDRAMの8Mbytesめ（絶対アドレスで800000He
x.）において、テスト・パターンとして55AAh,AA55hの
２ワードを用い、そこのDRAMが正常に読み書きできるか
どうかを調べる（7,9）。その結果読み書きでできた場
合は、上記グループ分けとともにTYPE NO.2かTYPE N
O.5に決定され、かつSINGLE BANK設定にする。またTYP
E NO.1,2,3のグループにおいてはTYPE NO.1,2がすで
に決定しているため、TYPE NO.3はここで識別され、か
つINTERLEAVE設定にする。一方、読み書きできなかった
場合は、8Mbytes以上のDRAMへのアクセスが可能であ
り、NO.6かNO.7の識別を行う。
x.）において、テスト・パターンとして55AAh,AA55hの
２ワードを用い、そこのDRAMが正常に読み書きできるか
どうかを調べる（7,9）。その結果読み書きでできた場
合は、上記グループ分けとともにTYPE NO.2かTYPE N
O.5に決定され、かつSINGLE BANK設定にする。またTYP
E NO.1,2,3のグループにおいてはTYPE NO.1,2がすで
に決定しているため、TYPE NO.3はここで識別され、か
つINTERLEAVE設定にする。一方、読み書きできなかった
場合は、8Mbytes以上のDRAMへのアクセスが可能であ
り、NO.6かNO.7の識別を行う。
最後に、DRAMの8Mbytesめ（絶対アドレスで800000He
x.）にすでに書かれたテスト・パターンが、DRAMの10Mb
ytesめ（絶対アドレスで1000000Hex.）にDuplicateされ
て表れるかを調べる（10）。表れた場合にはTYPE NO.6
に決定し、かつInterleave設定にし、表れなかった場合
はTYPE TO.7に決定し、かつInterleave設定にする。
x.）にすでに書かれたテスト・パターンが、DRAMの10Mb
ytesめ（絶対アドレスで1000000Hex.）にDuplicateされ
て表れるかを調べる（10）。表れた場合にはTYPE NO.6
に決定し、かつInterleave設定にし、表れなかった場合
はTYPE TO.7に決定し、かつInterleave設定にする。
以上で、全ての装着DRAMの識別が完了する。ROM−BIO
Sは装着DRAMのタイプが決定されると同時に、コントロ
ーラーへの設定値を決定する手順により、設定値が決定
され、CPUの内部レジスターに保存する。例えば、BANK0
/1が256KBitsタイプでBANK2/3が256KBitsタイプの場
合、R10に01000000b,R12に01000010b、（スタート・ア
ドレスは、BANK0/1に256KBitsDRAMが入っているので、
絶対アドレスで200000Hex.）R8のビット０は、DRAMが複
数BANKに存在するので１に決定される。
Sは装着DRAMのタイプが決定されると同時に、コントロ
ーラーへの設定値を決定する手順により、設定値が決定
され、CPUの内部レジスターに保存する。例えば、BANK0
/1が256KBitsタイプでBANK2/3が256KBitsタイプの場
合、R10に01000000b,R12に01000010b、（スタート・ア
ドレスは、BANK0/1に256KBitsDRAMが入っているので、
絶対アドレスで200000Hex.）R8のビット０は、DRAMが複
数BANKに存在するので１に決定される。
最後にこの設定値はコントローラーに設定する手段に
渡されて、順次DRAMコントローラーのレジスターに設定
される。その際レジスターへの設定方法は、コントロー
ラーの仕様に準拠する。
渡されて、順次DRAMコントローラーのレジスターに設定
される。その際レジスターへの設定方法は、コントロー
ラーの仕様に準拠する。
本発明によれば、DRAM装着部へのDRAMの接続状況や装
着されたDRAMの容量の検出を不要とするため、装着され
たDRAMの容量によって、DRAMタイプの識別に要する時間
が大きく変わることはなくまた、判定手段は少ない回数
のテストデータの書き込み読み込みで、複数のDRAMタイ
プを大別できるため、より高速にコントローラへのDRAM
制御データの設定を行えるものである。
着されたDRAMの容量の検出を不要とするため、装着され
たDRAMの容量によって、DRAMタイプの識別に要する時間
が大きく変わることはなくまた、判定手段は少ない回数
のテストデータの書き込み読み込みで、複数のDRAMタイ
プを大別できるため、より高速にコントローラへのDRAM
制御データの設定を行えるものである。
第１図は、本発明で使用されたDRAMボードの構成を示す
図である。 第２図は、256KBitsまたは1MBitsのDRAMからなるSIMMの
ボードへの装着構成のうち、許可された構成７種類を示
す図である。 第３図（ａ）（ｂ）は、DRAMコントローラーの設定内容
を示す図である。 第４図は、DRAMコントローラーに特定値、つまりBANK0/
1とBANK2/3がどちらも1MBitsタイプで、INTERLEAVE設定
をした場合、第２図で示すDRAM構成７種類が、どのよう
に読み書きできるかを示す図である。 第５図は本発明のDRAMの識別手順を示す図である。 １……SIMM ２……BANK ３……DRAMボード
図である。 第２図は、256KBitsまたは1MBitsのDRAMからなるSIMMの
ボードへの装着構成のうち、許可された構成７種類を示
す図である。 第３図（ａ）（ｂ）は、DRAMコントローラーの設定内容
を示す図である。 第４図は、DRAMコントローラーに特定値、つまりBANK0/
1とBANK2/3がどちらも1MBitsタイプで、INTERLEAVE設定
をした場合、第２図で示すDRAM構成７種類が、どのよう
に読み書きできるかを示す図である。 第５図は本発明のDRAMの識別手順を示す図である。 １……SIMM ２……BANK ３……DRAMボード
Claims (2)
- 【請求項１】バンク単位のDRAMを用い、前記DRAMの実装
状態に応じた複数組のDRAMタイプのうちDRAM装着部にい
ずれのDRMAタイプが実装されているかを識別し、該識別
されたDRAMタイプに対応したDRAM制御データをコントロ
ーラに設定する、コンピュータのDRAMタイプ設定方法で
あって、 インターリーブ設定となる特定のDRAMタイプに対応した
DRAM制御データを前記コントローラに設定する工程と、 第１のアドレスに対して書き込んだテストデータが第２
のアドレスから読み出せるか否か、及び、所定のアドレ
スに対してテストデータを書き込み該テストデータが前
記所定のアドレスから正常に読み込めるか否かを判別
し、前記判別した結果が、前記特定のDRAMタイプに対応
したDRAM制御データを前記コントローラに設定した場合
の前記複数組のDRAMタイプの各々が示すメモリの読み書
き可能な既知のパターンのいずれに該当するかを判定す
ることにより、実装されているDRMAタイプを識別する工
程と、 識別されたDRAMタイプに対応したDRAM制御データを前記
コントローラに設定する工程と、 を含んでなることを特徴とするDRAMタイプ設定方法。 - 【請求項２】請求項１記載のDRAMタイプ設定方法を用い
て、起動時に実装されているDRAMタイプに対応したDRAM
制御データをコントローラに設定してなることを特徴と
するコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1064607A JP3069355B2 (ja) | 1989-03-16 | 1989-03-16 | Ｄｒａｍタイプ設定装置方法及びコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1064607A JP3069355B2 (ja) | 1989-03-16 | 1989-03-16 | Ｄｒａｍタイプ設定装置方法及びコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02242448A JPH02242448A (ja) | 1990-09-26 |
| JP3069355B2 true JP3069355B2 (ja) | 2000-07-24 |
Family
ID=13263117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1064607A Expired - Lifetime JP3069355B2 (ja) | 1989-03-16 | 1989-03-16 | Ｄｒａｍタイプ設定装置方法及びコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3069355B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2510604B2 (ja) * | 1987-07-24 | 1996-06-26 | 株式会社日立製作所 | 記憶装置 |
-
1989
- 1989-03-16 JP JP1064607A patent/JP3069355B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02242448A (ja) | 1990-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0818731B1 (en) | Memory board, memory access method and memory access device | |
| FI955307A0 (fi) | Turvallinen muistikortti | |
| KR960701414A (ko) | 복수의 마이크로 프로세서들간에 애플리케이션 데이터 및 절차들을 공유하기 위한 보안성 애플리케이션 카드 | |
| US6601130B1 (en) | Memory interface unit with programmable strobes to select different memory devices | |
| US5179686A (en) | Method for automatically detecting the size of a memory by performing a memory warp operation | |
| US7197675B2 (en) | Method and apparatus for determining the write delay time of a memory utilizing the north bridge chipset as in charge of the works for checking the write delay time of the memory | |
| US6421765B1 (en) | Method and apparatus for selecting functional space in a low pin count memory device | |
| WO1985002040A1 (en) | Microcomputer having an internal address mapper | |
| JP3773195B2 (ja) | メモリモジュール、情報処理装置、メモリモジュールに関する初期設定方法、並びにプログラム | |
| JP3069355B2 (ja) | Ｄｒａｍタイプ設定装置方法及びコンピュータ | |
| JP2954666B2 (ja) | メモリチェック方式 | |
| JP3767921B2 (ja) | メモリ制御装置、その制御方法およびプログラマブルコントローラ | |
| JP2510604B2 (ja) | 記憶装置 | |
| JP2646807B2 (ja) | マルチポートメモリ | |
| JPH0855204A (ja) | Ｃｐｕ付きｉｃカード及びｃｐｕ付きｉｃカードに於けるアクセス可能アドレス制限方法 | |
| JP2711536B2 (ja) | 多重ポートｒａｍの試験方法 | |
| JPH0887446A (ja) | 情報処理装置 | |
| JPH06309236A (ja) | メモリの不正書込み検出回路 | |
| JPS61184693A (ja) | 電子装置のアクセス方式 | |
| JP3616541B2 (ja) | マイクロプロセッサ装置、および、マイクロプロセッサ制御方法 | |
| RU15798U1 (ru) | Вычислительная система | |
| JPH02105241A (ja) | メモリ故障検出回路 | |
| JPS61296455A (ja) | メモリサイズの判別方法 | |
| JPH01310459A (ja) | メモリ制御回路 | |
| JPH02176839A (ja) | 情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080519 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090519 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |