JPH0887446A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH0887446A JPH0887446A JP6224516A JP22451694A JPH0887446A JP H0887446 A JPH0887446 A JP H0887446A JP 6224516 A JP6224516 A JP 6224516A JP 22451694 A JP22451694 A JP 22451694A JP H0887446 A JPH0887446 A JP H0887446A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- memory module
- address
- information processing
- slot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0607—Interleaved addressing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【目的】任意の容量を持つメモリモジュ−ル装着するた
めの複数個のメモリスロットを備えた情報処理装置にお
いて、各メモリモジュールへのアクセスモードをダイナ
ミックに設定する。 【構成】メモリモジュールを装着するための複数のメモ
リスロット6と、該メモリスロットに装着されたメモリ
モジュールへのアクセス指示を出す処理部2と、前記メ
モリモジュールへのアクセスを制御するメモリ制御部4
とからなる情報処理装置1において、メモリスロットに
装着されたメモリモジュールの容量を検出する手段4を
備え、メモリ制御部4が、前記検出手段4により検出さ
れた容量に応じて、前記メモリモジュールへのアクセス
モードを決定するようにした。
めの複数個のメモリスロットを備えた情報処理装置にお
いて、各メモリモジュールへのアクセスモードをダイナ
ミックに設定する。 【構成】メモリモジュールを装着するための複数のメモ
リスロット6と、該メモリスロットに装着されたメモリ
モジュールへのアクセス指示を出す処理部2と、前記メ
モリモジュールへのアクセスを制御するメモリ制御部4
とからなる情報処理装置1において、メモリスロットに
装着されたメモリモジュールの容量を検出する手段4を
備え、メモリ制御部4が、前記検出手段4により検出さ
れた容量に応じて、前記メモリモジュールへのアクセス
モードを決定するようにした。
Description
【0001】
【産業上の利用分野】本発明は、任意の容量のメモリモ
ジュールを装着できる複数個のメモリスロットを有する
情報処理装置に関し、特にメモリスロットに装着される
メモリモジュールに応じて最適なメモリ制御を行なうこ
とができる情報処理装置に関する。
ジュールを装着できる複数個のメモリスロットを有する
情報処理装置に関し、特にメモリスロットに装着される
メモリモジュールに応じて最適なメモリ制御を行なうこ
とができる情報処理装置に関する。
【0002】
【従来の技術】複数個のメモリスロットを備えた情報処
理装置の従来技術としては例えば特開平5−28993
5号公報に示される技術がある。この従来技術では、任
意の容量のメモリモジュ−ルを、任意の複数個のメモリ
スロットに装着することで、個々のメモリモジュ−ルに
対してアドレス割付けを行っている。そして、各メモリ
モジュールにメモリのメモリモジュールの種類等の識別
コードを記憶させておき、電源オン時にメモリモジュー
ルからその識別コードを読み込んでそれにあわせて制御
情報等の初期設定を行なっている。
理装置の従来技術としては例えば特開平5−28993
5号公報に示される技術がある。この従来技術では、任
意の容量のメモリモジュ−ルを、任意の複数個のメモリ
スロットに装着することで、個々のメモリモジュ−ルに
対してアドレス割付けを行っている。そして、各メモリ
モジュールにメモリのメモリモジュールの種類等の識別
コードを記憶させておき、電源オン時にメモリモジュー
ルからその識別コードを読み込んでそれにあわせて制御
情報等の初期設定を行なっている。
【0003】しかし、メモリアクセスモ−ドに関して
は、1wayモ−ド,2wayインタリ−ヴモ−ド等を
常に固定として設定されており、各種メモリアクセスモ
−ドの混在は行われていない。
は、1wayモ−ド,2wayインタリ−ヴモ−ド等を
常に固定として設定されており、各種メモリアクセスモ
−ドの混在は行われていない。
【0004】
【発明が解決しようとする課題】上記従来技術において
は、メモリアクセスモ−ドが1wayモ−ドであるか2
wayまたはnwayインタリ−ヴモ−ドであるかは常
に固定であるため、当初から設定されたメモリアクセス
モ−ドに合わせてメモリモジュ−ルを選定し決められた
単位の枚数でメモリモジュ−ルへ装着しなければならな
かった。
は、メモリアクセスモ−ドが1wayモ−ドであるか2
wayまたはnwayインタリ−ヴモ−ドであるかは常
に固定であるため、当初から設定されたメモリアクセス
モ−ドに合わせてメモリモジュ−ルを選定し決められた
単位の枚数でメモリモジュ−ルへ装着しなければならな
かった。
【0005】本発明の目的は、複数のメモリスロットに
任意のメモリモジュールを装着することにより、メモリ
のアクセスモードを自動的に設定することが可能な情報
処理装置を提供することを目的とする。
任意のメモリモジュールを装着することにより、メモリ
のアクセスモードを自動的に設定することが可能な情報
処理装置を提供することを目的とする。
【0006】本発明の他の目的を以下に示す。
【0007】(1)メモリのアクセスモードの決定をダ
イナミックに行なうに際して、各メモリモジュールのメ
モリの使用効率を高められる情報処理装置を提供するこ
と。
イナミックに行なうに際して、各メモリモジュールのメ
モリの使用効率を高められる情報処理装置を提供するこ
と。
【0008】(2)メモリのアクセスモードをダイナミ
ックに設定可能とする上で、メモリモジュールに特別の
情報を持たせたりすることなしに行なえる情報処理装置
を提供すること。
ックに設定可能とする上で、メモリモジュールに特別の
情報を持たせたりすることなしに行なえる情報処理装置
を提供すること。
【0009】(3)メモリモジュールのアクセスモード
を勝手に変更したくないメモリスロットは除いて、アク
セスモードを自動設定することができる情報処理装置を
提供すること。
を勝手に変更したくないメモリスロットは除いて、アク
セスモードを自動設定することができる情報処理装置を
提供すること。
【0010】
【課題を解決するための手段】上記目的を達成するため
に、メモリモジュールを装着するための複数のメモリス
ロットと、そのメモリスロットに装着されたメモリモジ
ュールへのアクセス指示を出す処理部(基本処理部)
と、前記メモリモジュールへのアクセスを制御するメモ
リ制御部とからなる情報処理装置(処理システム)にお
いて、メモリスロットに装着されたメモリモジュールの
属性を検出する手段を備え、メモリ制御部は、検出手段
により検出された属性に応じて、メモリモジュールへの
アクセスモードを決定するようにした。
に、メモリモジュールを装着するための複数のメモリス
ロットと、そのメモリスロットに装着されたメモリモジ
ュールへのアクセス指示を出す処理部(基本処理部)
と、前記メモリモジュールへのアクセスを制御するメモ
リ制御部とからなる情報処理装置(処理システム)にお
いて、メモリスロットに装着されたメモリモジュールの
属性を検出する手段を備え、メモリ制御部は、検出手段
により検出された属性に応じて、メモリモジュールへの
アクセスモードを決定するようにした。
【0011】(1)また、他の目的を達成するために、
アクセスモードを設定する要素としてメモリモジュール
の容量を検出して、検出された容量によってアクセスモ
ードを決定することとし、同一の容量のメモリモジュー
ルがn個(nは2以上の正の整数)あった場合に、当該
n個のメモリモジュールへのアクセスモードをnway
インターリーブモードとすることとした。
アクセスモードを設定する要素としてメモリモジュール
の容量を検出して、検出された容量によってアクセスモ
ードを決定することとし、同一の容量のメモリモジュー
ルがn個(nは2以上の正の整数)あった場合に、当該
n個のメモリモジュールへのアクセスモードをnway
インターリーブモードとすることとした。
【0012】(2)さらに他の目的を達成するために、
メモリスロットに装着されたメモリモジュール毎に、メ
モリモジュールとして通常用いられることが多いメモリ
容量についての容量の境界のアドレスを設定して、テス
トデ−タを書き込み、当該メモリモジュールの前記書き
込むときに設定したアドレスと同一のアドレスからデ−
タを読み出して、該読みだしたデ−タと前記テストデ−
タとを比較してメモリモジュールの容量を検出すること
とした。
メモリスロットに装着されたメモリモジュール毎に、メ
モリモジュールとして通常用いられることが多いメモリ
容量についての容量の境界のアドレスを設定して、テス
トデ−タを書き込み、当該メモリモジュールの前記書き
込むときに設定したアドレスと同一のアドレスからデ−
タを読み出して、該読みだしたデ−タと前記テストデ−
タとを比較してメモリモジュールの容量を検出すること
とした。
【0013】(3)更に他の目的を達成するために、メ
モリスロットのうちアクセスモードを固定したメモリス
ロットを設定しておき、メモリ制御部は検出手段の検出
内容の如何にかかわらず、固定されたメモリスロットに
装着されたメモリモジュールへのアクセスモードは変更
しないこととした。
モリスロットのうちアクセスモードを固定したメモリス
ロットを設定しておき、メモリ制御部は検出手段の検出
内容の如何にかかわらず、固定されたメモリスロットに
装着されたメモリモジュールへのアクセスモードは変更
しないこととした。
【0014】
【作用】メモリモジュールの属性を検出する手段は、電
源オンによりシステムが立ち上げられたときに、各メモ
リスロットに装着されたメモリスロットの属性を検出
し、メモリ制御部は、前記検出手段が検出した属性に応
じてメモリアクセスモードを設定しておき、処理部から
メモリモジュールへのアクセス依頼を受けた場合、設定
されたモードに従ってアクセスする。
源オンによりシステムが立ち上げられたときに、各メモ
リスロットに装着されたメモリスロットの属性を検出
し、メモリ制御部は、前記検出手段が検出した属性に応
じてメモリアクセスモードを設定しておき、処理部から
メモリモジュールへのアクセス依頼を受けた場合、設定
されたモードに従ってアクセスする。
【0015】メモリモジュールの容量によってメモリの
アクセスモードを設定すること、即ち同一のメモリ容量
のメモリモジュールが実装された場合に同一容量のメモ
リモジュールをインターリーブモードとすることによ
り、通常行なわれる各メモリモジュールに同容量ずつイ
ンターリーブする場合に、メモリモジュールの使い残し
をなくすことができる。
アクセスモードを設定すること、即ち同一のメモリ容量
のメモリモジュールが実装された場合に同一容量のメモ
リモジュールをインターリーブモードとすることによ
り、通常行なわれる各メモリモジュールに同容量ずつイ
ンターリーブする場合に、メモリモジュールの使い残し
をなくすことができる。
【0016】また、検出手段は、予め設定されたアドレ
ス付けをしてテストデ−タをメモリモジュールへ書き込
み、同一アドレスからデ−タを読み出して比較すること
でメモリモジュールの容量を検出するので、メモリモジ
ュールには従来用いられているものに識別デ−タ等の新
たなデ−タを覚えさせておくことなくそのまま用いるこ
とができる。
ス付けをしてテストデ−タをメモリモジュールへ書き込
み、同一アドレスからデ−タを読み出して比較すること
でメモリモジュールの容量を検出するので、メモリモジ
ュールには従来用いられているものに識別デ−タ等の新
たなデ−タを覚えさせておくことなくそのまま用いるこ
とができる。
【0017】予め設定されたアドレスとは、通常メモリ
モジュールに用いられる容量の境界部分のアドレスをい
くつか設定する。書き込んだテストデ−タと、読み出し
たデ−タとを比較するときに、境界容量を越えた分のデ
−タも一致する場合は、その境界よりもメモリモジュー
ルは大きい容量を持つと判定できる。それをいくつか繰
り返すことで各メモリモジュールの容量が検出される。
モジュールに用いられる容量の境界部分のアドレスをい
くつか設定する。書き込んだテストデ−タと、読み出し
たデ−タとを比較するときに、境界容量を越えた分のデ
−タも一致する場合は、その境界よりもメモリモジュー
ルは大きい容量を持つと判定できる。それをいくつか繰
り返すことで各メモリモジュールの容量が検出される。
【0018】メモリのアクセスモードを固定しておけ
ば、アクセスモードを変更したくないスロットについて
は、固定として使用することができる。
ば、アクセスモードを変更したくないスロットについて
は、固定として使用することができる。
【0019】
【実施例】以下、本発明の一実施例を図面を用いて詳細
に説明する。図1は、本発明が適用される、基本処理装
置、メモリ制御装置、メモリモジュ−ル、メモリスロッ
トを含む処理システムのブロック図である。図1におい
て、1は処理システム、2はメモリモジュールへのデ−
タの格納指示や読み出し指示を出したり、読みだされた
デ−タを用いて処理を行なう基本処理装置、3はメモリ
モジュールへのデ−タの格納、読み出しを制御するメモ
リ制御装置、4はメモリ制御装置内におけるメモリ制御
部、5はメモリ制御装置内3にあり、メモリスロットに
装着されたメモリモジュールに関する情報を格納するメ
モリモジュ−ル実装情報レジスタ、6a,6b〜6nは
メモリモジュ−ル実装用のメモリスロット、10はメモ
リアドレス信号群、11a,11b〜11nはメモリ制
御信号(CS信号,RAS信号,CAS信号,WE信
号,OE信号),12はデ−タ信号群、7はメモリ制御
装置3内にあるメモリの容量をチェックするためのテス
トデ−タを保持するテストデ−タ保持部である。
に説明する。図1は、本発明が適用される、基本処理装
置、メモリ制御装置、メモリモジュ−ル、メモリスロッ
トを含む処理システムのブロック図である。図1におい
て、1は処理システム、2はメモリモジュールへのデ−
タの格納指示や読み出し指示を出したり、読みだされた
デ−タを用いて処理を行なう基本処理装置、3はメモリ
モジュールへのデ−タの格納、読み出しを制御するメモ
リ制御装置、4はメモリ制御装置内におけるメモリ制御
部、5はメモリ制御装置内3にあり、メモリスロットに
装着されたメモリモジュールに関する情報を格納するメ
モリモジュ−ル実装情報レジスタ、6a,6b〜6nは
メモリモジュ−ル実装用のメモリスロット、10はメモ
リアドレス信号群、11a,11b〜11nはメモリ制
御信号(CS信号,RAS信号,CAS信号,WE信
号,OE信号),12はデ−タ信号群、7はメモリ制御
装置3内にあるメモリの容量をチェックするためのテス
トデ−タを保持するテストデ−タ保持部である。
【0020】次に図4及び図5を用いて各メモリモジュ
ールへのアクセスモードを設定する場合のメモリ制御部
の処理を説明する。図5はメモリモジュール実装情報レ
ジスタ5のデ−タ構成を示す図である。
ールへのアクセスモードを設定する場合のメモリ制御部
の処理を説明する。図5はメモリモジュール実装情報レ
ジスタ5のデ−タ構成を示す図である。
【0021】電源オンにより処理システム1が起動され
ると、基本処理部2はメモリ制御部4に対してメモリチ
ェック指示を出す。
ると、基本処理部2はメモリ制御部4に対してメモリチ
ェック指示を出す。
【0022】メモリチェック指示を受けるとメモリ制御
部4は、テストデ−タ保持部7に保持してあるテストデ
−タを読み出して、後述する要領でそれぞれのテストデ
−タにメモリアドレスを設定する(401)。
部4は、テストデ−タ保持部7に保持してあるテストデ
−タを読み出して、後述する要領でそれぞれのテストデ
−タにメモリアドレスを設定する(401)。
【0023】まず、各メモリスロット毎にステップ40
1で設定したメモリアドレスにテストデ−タを書き込む
処理を行なう(402)。
1で設定したメモリアドレスにテストデ−タを書き込む
処理を行なう(402)。
【0024】次に、各メモリスロット毎の該メモリアド
レスの内容を読みだす処理を行なう(403)。
レスの内容を読みだす処理を行なう(403)。
【0025】そして、読みだしたデ−タと書込処理を行
なったときのテストデ−タとを比較して各メモリスロッ
ト毎のメモリモジュールの容量を認識する(404)。
なったときのテストデ−タとを比較して各メモリスロッ
ト毎のメモリモジュールの容量を認識する(404)。
【0026】そして、認識したメモリモジュールの容量
を対応するメモリスロットについてのメモリモジュール
実装情報レジスタ5のメモリ容量格納エリア501に書
き込む。
を対応するメモリスロットについてのメモリモジュール
実装情報レジスタ5のメモリ容量格納エリア501に書
き込む。
【0027】全てのメモリスロットについての容量の認
識が終了したら、それぞれの容量を比較して、同一容量
のメモリモジュールがあるか否かを判定する。
識が終了したら、それぞれの容量を比較して、同一容量
のメモリモジュールがあるか否かを判定する。
【0028】判定の結果、同容量のメモリモジュールが
ある場合、その有無及び枚数をメモリモジュール実装情
報レジスタ5の同容量メモリ有無及び枚数格納エリア5
02に書き込む。
ある場合、その有無及び枚数をメモリモジュール実装情
報レジスタ5の同容量メモリ有無及び枚数格納エリア5
02に書き込む。
【0029】メモリ制御部4は、同容量のメモリモジュ
ールがあった場合はその枚数によりインタリーブモード
にする枚数を決め、各メモリスロットがインターリーブ
モードにおいて何枚目にあたるかを決定し、該当するメ
モリスロットのメモリモジュール実装情報レジスタ5の
アクセス順番格納エリア504に順番を書き込む。
ールがあった場合はその枚数によりインタリーブモード
にする枚数を決め、各メモリスロットがインターリーブ
モードにおいて何枚目にあたるかを決定し、該当するメ
モリスロットのメモリモジュール実装情報レジスタ5の
アクセス順番格納エリア504に順番を書き込む。
【0030】次に、装着されている全てのメモリモジュ
ールの容量を加算して、それぞれのメモリモジュールで
扱うメモリアドレスを設定する。即ちそれぞれのメモリ
スロットの実装情報レジスタ5のトップアドレス格納エ
リア505及びボトムアドレス格納エリア506に、各
メモリモジュールのトップアドレスとボトムアドレスを
設定して書き込む。
ールの容量を加算して、それぞれのメモリモジュールで
扱うメモリアドレスを設定する。即ちそれぞれのメモリ
スロットの実装情報レジスタ5のトップアドレス格納エ
リア505及びボトムアドレス格納エリア506に、各
メモリモジュールのトップアドレスとボトムアドレスを
設定して書き込む。
【0031】同容量のメモリモジュールがあった場合は
同容量のメモリモジュールの全ての容量を足してトップ
アドレスとボトムアドレスを計算し、インターリーブモ
ードとしたメモリスロットの実装情報レジスタ5のそれ
ぞれのアドレス格納エリア505,506には全てに同
じ内容(前述の計算して出されたトップアドレスとボト
ムアドレスの上位数ビット)を格納する。
同容量のメモリモジュールの全ての容量を足してトップ
アドレスとボトムアドレスを計算し、インターリーブモ
ードとしたメモリスロットの実装情報レジスタ5のそれ
ぞれのアドレス格納エリア505,506には全てに同
じ内容(前述の計算して出されたトップアドレスとボト
ムアドレスの上位数ビット)を格納する。
【0032】同容量のメモリモジュールが無いメモリモ
ジュールは、当該メモリモジュール単独でトップアドレ
スとボトムアドレスが設定され、該当するメモリスロッ
トの実装情報レジスタに格納される。
ジュールは、当該メモリモジュール単独でトップアドレ
スとボトムアドレスが設定され、該当するメモリスロッ
トの実装情報レジスタに格納される。
【0033】ここで、メモリスロットが4面以上あり、
インターリーブモードのペアが複数できる場合には、そ
のペアを識別させるために、識別用の番号を付け、メモ
リモジュール実装情報レジスタ5の識別番号格納エリア
503に設定する。
インターリーブモードのペアが複数できる場合には、そ
のペアを識別させるために、識別用の番号を付け、メモ
リモジュール実装情報レジスタ5の識別番号格納エリア
503に設定する。
【0034】以上の動作で処理システム立ち上げ時のメ
モリ制御部の動作を終える。
モリ制御部の動作を終える。
【0035】上述したテストデ−タを書き込むメモリア
ドレスは、メモリモジュールとして通常用いられること
が多い容量の境界部分にあたるメモリアドレスを各テス
トデ−タに設定する。
ドレスは、メモリモジュールとして通常用いられること
が多い容量の境界部分にあたるメモリアドレスを各テス
トデ−タに設定する。
【0036】以下に具体的なメモリアドレスの設定例を
示す。
示す。
【0037】例えば、2MB(メガバイト)、4MB、
8MBのメモリモジュールの3種類が通常用いられる可
能性のあるメモリモジュールとした場合、テストデ−タ
は、3種類準備する。例えば(22222222)、
(44444444)及び(88888888)をテス
トデ−タとする。
8MBのメモリモジュールの3種類が通常用いられる可
能性のあるメモリモジュールとした場合、テストデ−タ
は、3種類準備する。例えば(22222222)、
(44444444)及び(88888888)をテス
トデ−タとする。
【0038】そして設定するアドレスとして2MBに相
当する 'A’(0FFFFF)(16進数表示,以下同
じ),4MBに相当する 'B’(1FFFFF),8M
Bに相当する 'C’(3FFFFF)を予め準備してお
く。
当する 'A’(0FFFFF)(16進数表示,以下同
じ),4MBに相当する 'B’(1FFFFF),8M
Bに相当する 'C’(3FFFFF)を予め準備してお
く。
【0039】テストデ−タ(22222222)にはア
ドレスAを、テストデ−タ(44444444)にはア
ドレスBを、テストデ−タ(88888888)にはア
ドレスCをそれぞれ割り付け、各メモリモジュールにラ
イト(書き込み)する。
ドレスAを、テストデ−タ(44444444)にはア
ドレスBを、テストデ−タ(88888888)にはア
ドレスCをそれぞれ割り付け、各メモリモジュールにラ
イト(書き込み)する。
【0040】図8に2MB、4MB、8MBのメモリモ
ジュールに書き込まれた状態を示す。 テストデ−タ書
き込みのとき、8MBのメモリモジュールには、それぞ
れ、アドレスAにテストデ−タ(222…)が、Bに
(444…)が、Cに、(888…)が、書き込まれる
が、4MBのメモリモジュールには、アドレスCへ書込
処理を行なうと、メモリアドレス(200000)以後
は、4MBのアドレス(000000)に戻ってアドレ
スが加算されてゆくので、アドレスBのところにテスト
デ−タ(888…)が書き込まれることになる。同様に
2MBのメモリモジュールのアドレスAの位置には、
(222…)が書き込まれた後、(444…)が書き込
まれ更に、(888…)が上書きされた状態となる。
ジュールに書き込まれた状態を示す。 テストデ−タ書
き込みのとき、8MBのメモリモジュールには、それぞ
れ、アドレスAにテストデ−タ(222…)が、Bに
(444…)が、Cに、(888…)が、書き込まれる
が、4MBのメモリモジュールには、アドレスCへ書込
処理を行なうと、メモリアドレス(200000)以後
は、4MBのアドレス(000000)に戻ってアドレ
スが加算されてゆくので、アドレスBのところにテスト
デ−タ(888…)が書き込まれることになる。同様に
2MBのメモリモジュールのアドレスAの位置には、
(222…)が書き込まれた後、(444…)が書き込
まれ更に、(888…)が上書きされた状態となる。
【0041】それぞれのデ−タのライト終了後、まずア
ドレスAから書き込んだデ−タを読み出す。そして、読
み出したデ−タ(リードデ−タ)の内容をチェックす
る。リードデ−タの内容が(88888888)であっ
た場合はこのメモリモジュールは2MBであると判断で
きる。
ドレスAから書き込んだデ−タを読み出す。そして、読
み出したデ−タ(リードデ−タ)の内容をチェックす
る。リードデ−タの内容が(88888888)であっ
た場合はこのメモリモジュールは2MBであると判断で
きる。
【0042】アドレスAのデ−タが(2222222
2)であったら、アドレスBのデ−タを読みだし、内容
をチェックする。アドレスBのデ−タが(888888
88)であったら、このメモリモジュールは4MBであ
ると認識できる。アドレスBのリードデ−タが(444
44444)であった場合は、このメモリモジュールは
8MBであると判断される。
2)であったら、アドレスBのデ−タを読みだし、内容
をチェックする。アドレスBのデ−タが(888888
88)であったら、このメモリモジュールは4MBであ
ると認識できる。アドレスBのリードデ−タが(444
44444)であった場合は、このメモリモジュールは
8MBであると判断される。
【0043】このようなチェックを各メモリスロット毎
に行なうことにより、全てのメモリスロットのメモリモ
ジュールの容量をチェックすることができる。
に行なうことにより、全てのメモリスロットのメモリモ
ジュールの容量をチェックすることができる。
【0044】以下、図2、図8を用いて、1way,2
wayモードインタリ−ヴモ−ドの混在したメモリアク
セスモ−ドの場合を例にアクセス時の処理の説明を行
う。
wayモードインタリ−ヴモ−ドの混在したメモリアク
セスモ−ドの場合を例にアクセス時の処理の説明を行
う。
【0045】ここでは、説明の都合上処理システム1は
メモリスロット6a,6b,6nの3つのメモリスロッ
トを有するものとする。メモリスロット6a,6bに
は、2MBのメモリモジュールが、メモリスロット6n
には4MBのメモリモジュールが装着されたものとす
る。
メモリスロット6a,6b,6nの3つのメモリスロッ
トを有するものとする。メモリスロット6a,6bに
は、2MBのメモリモジュールが、メモリスロット6n
には4MBのメモリモジュールが装着されたものとす
る。
【0046】前述したように、システムの構成チェック
時に各メモリスロットに装着されているメモリモジュ−
ルの情報はメモリモジュ−ル実装情報レジスタ5に格納
される。
時に各メモリスロットに装着されているメモリモジュ−
ルの情報はメモリモジュ−ル実装情報レジスタ5に格納
される。
【0047】システム全体のメモリの容量の総和は、2
+2+4で8MBとなっている。メモリスロット6aと
6bは同容量でありインタリーブモードと設定されてい
るので、アドレスの割り付けは、2+2で4MB分の容
量でアドレスが割り付けられ、トップアドレスが(00
0000)、ボトムアドレスが(1FFFFF)として
設定され、それぞれのメモリスロットのメモリモジュー
ル実装情報レジスタ5には同じトップアドレスとボトム
アドレスが格納される。
+2+4で8MBとなっている。メモリスロット6aと
6bは同容量でありインタリーブモードと設定されてい
るので、アドレスの割り付けは、2+2で4MB分の容
量でアドレスが割り付けられ、トップアドレスが(00
0000)、ボトムアドレスが(1FFFFF)として
設定され、それぞれのメモリスロットのメモリモジュー
ル実装情報レジスタ5には同じトップアドレスとボトム
アドレスが格納される。
【0048】メモリスロット6nは1wayモードであ
り、メモリアドレスは、メモリスロット6a,6bで使
われた4MBの次のアドレス(4MB+1)からシステ
ム全体の総和である8MBのメモリアドレスが設定さ
れ、メモリモジュール実装情報レジスタ5に格納されて
いる。
り、メモリアドレスは、メモリスロット6a,6bで使
われた4MBの次のアドレス(4MB+1)からシステ
ム全体の総和である8MBのメモリアドレスが設定さ
れ、メモリモジュール実装情報レジスタ5に格納されて
いる。
【0049】メモリスロット6a,6bの他にインター
リーブモードとなっているメモリスロットは無いので、
識別番号はメモリスロット6a,6bのみに付いてい
る。また、メモリスロット6nには、モード固定フラグ
507が設定されており、たとえ、このスロットに2M
Bのメモリモジュールが実装されていたとしても、イン
ターリーブモードとはならない。
リーブモードとなっているメモリスロットは無いので、
識別番号はメモリスロット6a,6bのみに付いてい
る。また、メモリスロット6nには、モード固定フラグ
507が設定されており、たとえ、このスロットに2M
Bのメモリモジュールが実装されていたとしても、イン
ターリーブモードとはならない。
【0050】このような、メモリモジュール実装情報レ
ジスタ5が作成された状態で、メモリモジュールへのア
クセス処理の制御がメモリ制御部4により行なわれる。
ジスタ5が作成された状態で、メモリモジュールへのア
クセス処理の制御がメモリ制御部4により行なわれる。
【0051】メモリアクセス時には、まず基本処理部2
から読み出すデ−タのアドレスがメモリ制御部4に渡さ
れる。メモリ制御部4はメモリモジュ−ル実装情報レジ
スタ5に格納された情報を読み出し(701)、アクセ
スのために受け取ったアドレスがどのメモリスロットに
装着されたメモリモジュールに設定されているものか
を、メモリスロット毎にメモリモジュール実装情報レジ
スタ5のトップアドレス505と、ボトムアドレス50
6とを読みだして比較し、識別する(702)。
から読み出すデ−タのアドレスがメモリ制御部4に渡さ
れる。メモリ制御部4はメモリモジュ−ル実装情報レジ
スタ5に格納された情報を読み出し(701)、アクセ
スのために受け取ったアドレスがどのメモリスロットに
装着されたメモリモジュールに設定されているものか
を、メモリスロット毎にメモリモジュール実装情報レジ
スタ5のトップアドレス505と、ボトムアドレス50
6とを読みだして比較し、識別する(702)。
【0052】そして、そのアドレスのメモリモジュール
が装着されたメモリスロットと同容量のメモリモジュー
ルがあるかを実装情報レジスタ5の同容量メモリ枚数5
02のデ−タから識別する(703。
が装着されたメモリスロットと同容量のメモリモジュー
ルがあるかを実装情報レジスタ5の同容量メモリ枚数5
02のデ−タから識別する(703。
【0053】例えば、アクセスするデ−タのアドレスが
(10F…)である場合、メモリ制御部は、そのアドレ
スが、メモリスロット6aのトップアドレスとボトムア
ドレスの間にあることを把握する。そして、同容量メモ
リ枚数格納エリア502の情報により、メモリスロット
6aには、インターリーブモードとなる他のメモリモジ
ュールがあることを把握する。他のメモリスロットの識
別番号格納エリアを参照し、インターリーブモードとな
っているものを探す。この場合、メモリスロット6bと
の2wayインターリーブモードであることを把握す
る。
(10F…)である場合、メモリ制御部は、そのアドレ
スが、メモリスロット6aのトップアドレスとボトムア
ドレスの間にあることを把握する。そして、同容量メモ
リ枚数格納エリア502の情報により、メモリスロット
6aには、インターリーブモードとなる他のメモリモジ
ュールがあることを把握する。他のメモリスロットの識
別番号格納エリアを参照し、インターリーブモードとな
っているものを探す。この場合、メモリスロット6bと
の2wayインターリーブモードであることを把握す
る。
【0054】すると、メモリ制御部4は、メモリリ−ド
アクセスのとき、ライトイネ−ブル信号(WE信号)
を’H’固定とし、アウトイネ−ブル信号(OE信号)
を有効とすると同時に対象となる6a及び6b以外のメ
モリモジュ−ルがアクセスされないようにチップセレク
ト信号CS(a),CS(b)のみ有効とし、メモリス
ロット6a,6bに対するロウアドレスストロ−ブ信号
[RAS(a),RAS(b)]を設定し、その後メモ
リスロット6aのカラムアドレスストロ−ブ信号[CA
S(a)]を設定し、続けてメモリスロット6bに対す
るカラムアドレスストロ−ブ信号[CAS(b)]を設
定して、2wayインタリ−ヴモ−ドでのメモリリ−ド
アクセスを行う(705)。
アクセスのとき、ライトイネ−ブル信号(WE信号)
を’H’固定とし、アウトイネ−ブル信号(OE信号)
を有効とすると同時に対象となる6a及び6b以外のメ
モリモジュ−ルがアクセスされないようにチップセレク
ト信号CS(a),CS(b)のみ有効とし、メモリス
ロット6a,6bに対するロウアドレスストロ−ブ信号
[RAS(a),RAS(b)]を設定し、その後メモ
リスロット6aのカラムアドレスストロ−ブ信号[CA
S(a)]を設定し、続けてメモリスロット6bに対す
るカラムアドレスストロ−ブ信号[CAS(b)]を設
定して、2wayインタリ−ヴモ−ドでのメモリリ−ド
アクセスを行う(705)。
【0055】また、基本処理部2から送られたアドレス
が、(20F…)等のメモリスロット6nの範囲のもの
である場合、前述と同様の処理により、メモリスロット
6nの1wayモ−ドとして処理を行なう。即ち、CS
(n)を有効とし、メモリスロット6nに装着されたメ
モリモジュ−ルにのみ、ライトもしくはリ−ドのメモリ
アクセスをおこなう(704)。
が、(20F…)等のメモリスロット6nの範囲のもの
である場合、前述と同様の処理により、メモリスロット
6nの1wayモ−ドとして処理を行なう。即ち、CS
(n)を有効とし、メモリスロット6nに装着されたメ
モリモジュ−ルにのみ、ライトもしくはリ−ドのメモリ
アクセスをおこなう(704)。
【0056】図3は、メモリスロット6a,6b,6n
に全て同容量のメモリモジュールが装着されている場合
であって、モード固定フラグが設定されていない場合、
nwayインタリ−ヴモ−ドでのメモリアクセスモ−ド
のタイムチャートを示す。
に全て同容量のメモリモジュールが装着されている場合
であって、モード固定フラグが設定されていない場合、
nwayインタリ−ヴモ−ドでのメモリアクセスモ−ド
のタイムチャートを示す。
【0057】処理システム1のメモリスロット6a,6
b・・・6nの全てのメモリスロットに任意の容量のメ
モリモジュ−ルが装着された場合、メモリモジュール実
装情報レジスタ5には、全てのメモリモジュールが同容
量であることが格納されており、インターリーブの順番
も定められている。メモリ制御部4はメモリアクセスモ
−ドを’n’wayインタリ−ヴモ−ドとしてメモリア
クセスの制御を行なう。’n’wayインタリ−ヴモ−
ドでのメモリリ−ドアクセスのとき、まずライトイネ−
ブル信号(WE信号)を’H’固定とし、アウトイネ−
ブル信号(OE信号)を有効とすると同時に全てのメモ
リスロット6a〜6nに装着したメモリモジュ−ルのロ
ウアドレスストロ−ブ信号[RAS(a)〜RAS
(n)]の設定後、メモリスロット6a〜6nのカラム
アドレス[CAS(a)〜CAS(n)]を次々に設定
することで、’n’wayインタリ−ヴモ−ドでのメモ
リリ−ドアクセスを行う。
b・・・6nの全てのメモリスロットに任意の容量のメ
モリモジュ−ルが装着された場合、メモリモジュール実
装情報レジスタ5には、全てのメモリモジュールが同容
量であることが格納されており、インターリーブの順番
も定められている。メモリ制御部4はメモリアクセスモ
−ドを’n’wayインタリ−ヴモ−ドとしてメモリア
クセスの制御を行なう。’n’wayインタリ−ヴモ−
ドでのメモリリ−ドアクセスのとき、まずライトイネ−
ブル信号(WE信号)を’H’固定とし、アウトイネ−
ブル信号(OE信号)を有効とすると同時に全てのメモ
リスロット6a〜6nに装着したメモリモジュ−ルのロ
ウアドレスストロ−ブ信号[RAS(a)〜RAS
(n)]の設定後、メモリスロット6a〜6nのカラム
アドレス[CAS(a)〜CAS(n)]を次々に設定
することで、’n’wayインタリ−ヴモ−ドでのメモ
リリ−ドアクセスを行う。
【0058】以上の処理を行うことにより、メモリスロ
ットに任意の容量のメモリモジュールを装着しても、メ
モリのアクセスモードを自動的に設定することができ
る。
ットに任意の容量のメモリモジュールを装着しても、メ
モリのアクセスモードを自動的に設定することができ
る。
【0059】従って、操作者は、どこのスロットにどん
な種類のメモリスロットを装着すればよいかを意識して
おく必要は無くなる。
な種類のメモリスロットを装着すればよいかを意識して
おく必要は無くなる。
【0060】また、本実施例のようにメモリモジュール
のアクセスモードを設定する場合に、メモリの容量をチ
ェックして行なうことで、異なる容量のメモリモジュー
ルをインターリーブモードとして扱うということはなく
なり、メモリの利用効率の良いメモリアクセスモードの
自動設定が行なえる。
のアクセスモードを設定する場合に、メモリの容量をチ
ェックして行なうことで、異なる容量のメモリモジュー
ルをインターリーブモードとして扱うということはなく
なり、メモリの利用効率の良いメモリアクセスモードの
自動設定が行なえる。
【0061】さらに、この実施例のように、メモリモジ
ュールの容量をテストデ−タの書き込み及び読み出し処
理で行なうことにより、メモリモジュールは従来から用
いられているものをそのまま用いてもメモリアクセスモ
ードの自動設定が行なえ、新たにメモリモジュールに制
御のための情報を持たせる必要が無くなる。
ュールの容量をテストデ−タの書き込み及び読み出し処
理で行なうことにより、メモリモジュールは従来から用
いられているものをそのまま用いてもメモリアクセスモ
ードの自動設定が行なえ、新たにメモリモジュールに制
御のための情報を持たせる必要が無くなる。
【0062】なお、1つのメモリスロットについては、
メモリのアクセスモードをダイナミックに変更したくな
い場合もある。その場合には、メモリモジュール実装情
報レジスタ5に、フラグを立てるエリアを1つ設ける。
そして、メモリ制御部は、電源がオンされた後のシステ
ム構成チェックのときに、このフラグの有無をチェック
し、このフラグが立っているメモリスロットについて
は、他のメモリスロットに同一容量のメモリモジュール
が装着されていたとしても、メモリモジュール実装情報
レジスタ5の同容量メモリ有無のエリアには、同一容量
なしを示す情報を設定し、また、このスロットのメモリ
モジュールに設定するアドレスは、単独で設定する。こ
のトップアドレスとボトムアドレスを他のメモリスロッ
トのメモリモジュールとは異なる値をメモリモジュール
実装情報レジスタ5に格納する。
メモリのアクセスモードをダイナミックに変更したくな
い場合もある。その場合には、メモリモジュール実装情
報レジスタ5に、フラグを立てるエリアを1つ設ける。
そして、メモリ制御部は、電源がオンされた後のシステ
ム構成チェックのときに、このフラグの有無をチェック
し、このフラグが立っているメモリスロットについて
は、他のメモリスロットに同一容量のメモリモジュール
が装着されていたとしても、メモリモジュール実装情報
レジスタ5の同容量メモリ有無のエリアには、同一容量
なしを示す情報を設定し、また、このスロットのメモリ
モジュールに設定するアドレスは、単独で設定する。こ
のトップアドレスとボトムアドレスを他のメモリスロッ
トのメモリモジュールとは異なる値をメモリモジュール
実装情報レジスタ5に格納する。
【0063】メモリアクセス時に、基本処理部から送ら
れるアドレスがこのメモリスロットに対するものである
場合、前述のように他の同一容量のメモリモジュールが
あっても単独でアドレスが設定されるので、他のメモリ
スロットが選択されることはない。また、同容量メモリ
は無しと設定されているため、常に1wayインターリ
ーブモードでアクセスされる。
れるアドレスがこのメモリスロットに対するものである
場合、前述のように他の同一容量のメモリモジュールが
あっても単独でアドレスが設定されるので、他のメモリ
スロットが選択されることはない。また、同容量メモリ
は無しと設定されているため、常に1wayインターリ
ーブモードでアクセスされる。
【0064】このフラグが2つ設定されている場合に
は、そのメモリスロットは2wayインターリーブモー
ドとなるように実装情報レジスタを設定する。
は、そのメモリスロットは2wayインターリーブモー
ドとなるように実装情報レジスタを設定する。
【0065】このようにすれば、アクセスモードが任意
に設定される場合でも特定のメモリスロットのみは所望
のアクセスモードで動作させることができる。
に設定される場合でも特定のメモリスロットのみは所望
のアクセスモードで動作させることができる。
【0066】
【発明の効果】以上説明したように本発明によれば、複
数のメモリモジュールを装着するために、複数のメモリ
スロットを備えた情報処理装置において、メモリモジュ
ールの属性によって、メモリアクセスモードを自動的に
設定することができるようになり、情報処理装置の操作
者が各メモリスロット毎に実装すべきメモリモジュール
を把握していなくても済むようになる。
数のメモリモジュールを装着するために、複数のメモリ
スロットを備えた情報処理装置において、メモリモジュ
ールの属性によって、メモリアクセスモードを自動的に
設定することができるようになり、情報処理装置の操作
者が各メモリスロット毎に実装すべきメモリモジュール
を把握していなくても済むようになる。
【図1】本発明の一実施例を示したシステム構成図
【図2】メモリモジュールへのアクセス時のタイミング
チャート
チャート
【図3】メモリモジュールへのアクセス時の他の例を示
すタイミングチャート
すタイミングチャート
【図4】メモリ制御部4のシステム立ち上げ時の処理を
示すフローチャート
示すフローチャート
【図5】メモリモジュール実装情報レジスタ5のデ−タ
構成を示す図
構成を示す図
【図6】メモリモジュール実装情報レジスタ5の具体例
を示す図
を示す図
【図7】メモリ制御部4のメモリアクセス時の処理を示
すフローチャート
すフローチャート
【図8】メモリ容量チェック時のテストデ−タを書き込
んだ状態を示す図
んだ状態を示す図
1…処理システム(情報処理装置)、2…基本処理装
置、3…メモリ制御装置、4…メモリ制御部、5…メモ
リモジュ−ル実装情報レジスタ、6a〜6n…メモリモ
ジュ−ル装着用メモリスロット、7…テストデ−タ保持
部、10…メモリアドレス信号群、11a〜11n…メ
モリ制御信号(CS信号,RAS信号,CAS信号,W
E信号,OE信号)、12…デ−タ信号群。
置、3…メモリ制御装置、4…メモリ制御部、5…メモ
リモジュ−ル実装情報レジスタ、6a〜6n…メモリモ
ジュ−ル装着用メモリスロット、7…テストデ−タ保持
部、10…メモリアドレス信号群、11a〜11n…メ
モリ制御信号(CS信号,RAS信号,CAS信号,W
E信号,OE信号)、12…デ−タ信号群。
フロントページの続き (72)発明者 寺尾 益美 愛知県名古屋市中区栄三丁目10番22号 日 立中部ソフトウェア株式会社内
Claims (6)
- 【請求項1】メモリモジュールを装着するための複数の
メモリスロットと、該メモリスロットに装着されたメモ
リモジュールへのアクセス指示を出す処理部と、前記メ
モリモジュールへのアクセスを制御するメモリ制御部と
からなる情報処理装置において、 前記メモリスロットに装着されたメモリモジュールの属
性を検出する手段を備え、 前記メモリ制御部は、前記検出手段により検出された属
性に応じて、前記メモリモジュールへのアクセスモード
を決定することを特徴とする情報処理装置。 - 【請求項2】請求項1記載の情報処理装置において、前
記メモリモジュールの属性はメモリモジュールの容量で
あることを特徴とする情報処理装置。 - 【請求項3】請求項2記載の情報処理装置において、前
記メモリ制御部は同一の容量のメモリモジュールがn個
(nは2以上の正の整数)あった場合に、当該n個のメ
モリモジュールへのアクセスモードをnwayインター
リーブモードとすることを特徴とする情報処理装置。 - 【請求項4】請求項2記載の情報処理装置において、前
記検出手段は情報処理装置の立ち上げ時に各メモリスロ
ットに装着されたメモリモジュール毎にテストデ−タを
一定のアドレスを割り付けて書き込み、当該メモリモジ
ュールの前記書き込むときに設定したアドレスと同一の
アドレスからデ−タを読み出し、該読みだしたデ−タと
前記テストデ−タとを比較してメモリモジュールの容量
を検出することを特徴とする情報処理装置。 - 【請求項5】請求項4記載の情報処理装置において、前
記一定のアドレスとは、メモリモジュールに通常用いら
れるメモリ容量の境界のアドレスであることを特徴とす
る情報処理装置。 - 【請求項6】請求項2記載の情報処理装置において、前
記メモリスロットのうちアクセスモードを固定したメモ
リスロットを設定し、前記メモリ制御部は前記検出手段
の検出内容の如何にかかわらず、該メモリスロットに装
着されたメモリモジュールへのアクセスモードを予め固
定されたアクセスモードとすることを特徴とする情報処
理装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6224516A JPH0887446A (ja) | 1994-09-20 | 1994-09-20 | 情報処理装置 |
KR1019950030630A KR960011730A (ko) | 1994-09-20 | 1995-09-19 | 정보 처리 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6224516A JPH0887446A (ja) | 1994-09-20 | 1994-09-20 | 情報処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0887446A true JPH0887446A (ja) | 1996-04-02 |
Family
ID=16815024
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6224516A Pending JPH0887446A (ja) | 1994-09-20 | 1994-09-20 | 情報処理装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPH0887446A (ja) |
KR (1) | KR960011730A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007172381A (ja) * | 2005-12-22 | 2007-07-05 | Nec Computertechno Ltd | 情報処理装置、情報処理方法、および、プログラム |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990080822A (ko) * | 1998-04-22 | 1999-11-15 | 윤종용 | 메모리 모듈 감지 방법 |
US5953243A (en) * | 1998-09-30 | 1999-09-14 | International Business Machines Corporation | Memory module identification |
-
1994
- 1994-09-20 JP JP6224516A patent/JPH0887446A/ja active Pending
-
1995
- 1995-09-19 KR KR1019950030630A patent/KR960011730A/ko not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007172381A (ja) * | 2005-12-22 | 2007-07-05 | Nec Computertechno Ltd | 情報処理装置、情報処理方法、および、プログラム |
Also Published As
Publication number | Publication date |
---|---|
KR960011730A (ko) | 1996-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0818731B1 (en) | Memory board, memory access method and memory access device | |
US5701438A (en) | Logical relocation of memory based on memory device type | |
US7779215B2 (en) | Method and related apparatus for accessing memory | |
US6523100B2 (en) | Multiple mode memory module | |
RU97117589A (ru) | Контроллер памяти, который выполняет команды считывания и записи не в порядке простой очереди | |
GB2190771A (en) | Memory device | |
JPH06195257A (ja) | メモリコントローラ | |
US5280599A (en) | Computer system with memory expansion function and expansion memory setting method | |
US6421765B1 (en) | Method and apparatus for selecting functional space in a low pin count memory device | |
US5621678A (en) | Programmable memory controller for power and noise reduction | |
JPH0887446A (ja) | 情報処理装置 | |
KR910006847A (ko) | 기억용량이 다른 2종류의 확장메모리를 액세스하는 퍼스널컴퓨터 | |
EP0440445B1 (en) | System memory initialization with presence detect encoding | |
US5630098A (en) | System and method for interleaving memory addresses between memory banks based on the capacity of the memory banks | |
US6564308B2 (en) | Multiple mode memory module | |
US6141727A (en) | Device and method for controlling data storage device | |
JP2932392B2 (ja) | メモリカード | |
JPH09223065A (ja) | メモリ容量テスト方法およびコンピュータ・システム | |
JPH04372027A (ja) | メモリ容量の自動識別方法 | |
JPH08249289A (ja) | メモリ制御装置およびその制御方法 | |
JP2000322894A (ja) | 半導体記憶装置 | |
JPH01171043A (ja) | メモリバンク制御方式 | |
JPH03204049A (ja) | メモリ制御装置 | |
JPH0564377B2 (ja) | ||
JPH05334506A (ja) | Icメモリカード |