JP3742299B2 - 少なくとも２つの半導体デバイスを有する電子的スイッチング装置 - Google Patents
少なくとも２つの半導体デバイスを有する電子的スイッチング装置 Download PDFInfo
- Publication number
- JP3742299B2 JP3742299B2 JP2000572944A JP2000572944A JP3742299B2 JP 3742299 B2 JP3742299 B2 JP 3742299B2 JP 2000572944 A JP2000572944 A JP 2000572944A JP 2000572944 A JP2000572944 A JP 2000572944A JP 3742299 B2 JP3742299 B2 JP 3742299B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- terminal
- region
- voltage
- gate terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 189
- 230000000903 blocking effect Effects 0.000 claims description 45
- 230000008878 coupling Effects 0.000 claims description 33
- 238000010168 coupling process Methods 0.000 claims description 33
- 238000005859 coupling reaction Methods 0.000 claims description 33
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 25
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 23
- 238000009792 diffusion process Methods 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 17
- 239000010703 silicon Substances 0.000 claims description 17
- 230000005669 field effect Effects 0.000 claims description 10
- 102000004129 N-Type Calcium Channels Human genes 0.000 claims description 3
- 108090000699 N-Type Calcium Channels Proteins 0.000 claims description 3
- 230000005685 electric field effect Effects 0.000 claims 1
- 108091006146 Channels Proteins 0.000 description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- 239000000463 material Substances 0.000 description 9
- 238000000034 method Methods 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000013641 positive control Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005219 brazing Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical class [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 208000031481 Pathologic Constriction Diseases 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NWAIGJYBQQYSPW-UHFFFAOYSA-N azanylidyneindigane Chemical compound [In]#N NWAIGJYBQQYSPW-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000013642 negative control Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 208000037804 stenosis Diseases 0.000 description 1
- 230000036262 stenosis Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
- H01L29/8083—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
本発明は、少なくとも第１の陰極端子、第１の陽極端子および第１のゲート端子を有する第１の半導体デバイスと、第２の陰極端子、第２の陽極端子および第２のゲート端子を有する第２の半導体デバイスとを含み、第１の陽極端子および第２の陰極端子が電気的に短絡された電子的スイッチング装置に関する。
【０００２】
このような電子的スイッチング装置は、国際特許出願公開 97/34322号明細書および米国特許第 5,396,085号明細書から公知である。それぞれ公知の電子的スイッチング装置は、さらに第１の陰極端子と第２のゲート端子との間に導電的な接続を含んでいる。２つの半導体デバイスの一括回路は直列回路とも呼ばれる。電子的スイッチング装置は高い電流をスイッチングする役割をし、また阻止電圧の高いものとして設計されている。第１の半導体デバイスはシリコン（Si）から成り、かつシリコン内の高いキャリア移動度に基づいてスイッチング速度を高くする役割をする。第２の半導体デバイスは１０6Ｖ／ｃｍよりも大きい破壊電界強度を有する、特にシリコンカーバイド（SiC）から成る半導体材料から成り、また阻止電圧を高くする役割をする。
【０００３】
それに比べて、シリコンだけで実現される電子的スイッチング装置、例えば電圧制御されるSi MOSFET（Metal Oxide Semiconductor Field Effect Transistor）は、導通状態で、Si MOSFETにより克服すべき阻止電圧と共に阻止状態で増大する静的な損失を有する。シリコンの場合、６００Ｖを越える阻止電圧に対して設計された電力用MOSFETの静的な損失電力は、５Ａ以上の導通電流の際に過大になる。従って、上記のオーダーの阻止電圧と通過電流を伴う応用の場合、高いスイッチング速度にもかかわらず、Si MOSFETはもはや使用できない。
【０００４】
国際特許出願公開 97/34322号明細書から、Siから成る第１の半導体デバイスおよび電子的スイッチング装置を、全体として作動電圧の予め定められた極性において第１のゲート端子に生じている制御電圧により導通状態と阻止状態との間で切換えることは知られている。電子的スイッチング装置が阻止状態にあるならば、少なくとも１つのｐｎ接合の空乏層（キャリアの空乏、従ってまた高い電気抵抗を有する領域・空間電荷領域）はSiCから成る第２の半導体デバイスのチャネル領域を狭窄する。第１の陰極端子と第２の陽極端子との間に加わる阻止すべき作動電圧の最大の部分は、この空乏層における電圧降下である。使用したシリコンカーバイドの高い破壊電界強度に基づき、ｐｎ接合、特にその空乏層は、シリコン内に形成される等しいキャリア濃度および寸法を持つｐｎ接合よりも明らかに高い阻止電圧を示す。阻止電圧の最大の部分は、第２の半導体デバイス内の電圧降下であるから、第１の半導体デバイスは阻止電圧の残りの部分に対してのみ設計すればよい。このことは、導通作動中にシリコンから成る第１の半導体デバイスの損失電力がはるかに減ずるという結果を伴う。
【０００５】
導通状態では、第２の半導体デバイス内のｐｎ接合の空乏層はキャリアで溢れており、かつチャネル領域は開いている。この結果、チャネル領域を通って電流が流れる。電子的スイッチング装置の全損失電力は、第１および第２の半導体デバイスの損失を含む。これらの全損失は、等しい阻止電圧に対して設計された純粋なシリコン半導体デバイスの際よりも明らかに小さい。
【０００６】
国際特許出願公開 97/34322 号明細書からさらに、ハイブリッド構造への両方の半導体デバイスの集積が公知である。全面がSiCから成る第２の半導体デバイスの表面上に被着された第２の陰極端子に対するメタライズ層は、その際同時にSiから成る第１の半導体デバイスの第１の陽極端子に対するメタライズ層としての役割を果たす。
【０００７】
米国特許第 5,396,085号明細書から、Siから成る第１の半導体デバイスおよびSiCから成る第２の半導体デバイスの直列回路を有する類似の電子的スイッチング装置は知られている。しかし相違点は、Siから成る範囲もSiCから成る範囲も含んでいる複合基板の使用にある。両方の半導体デバイスは複合基板のこれらの範囲内に実現されている。
【０００８】
さらに特開昭61-161015号公報から、Siから成る自己阻止形、即ちノーマリオフ形のMOSFETおよび化合物半導体、例えばヒ化ガリウム（GaAs）およびリン化インジウム（InP）から成るSIT（Stated Induction Transistor）の直列回路が公知である。この電子的装置は、先ず高周波応用において非常に高速のスイッチング装置としての役割をする。
【０００９】
一般に前記の直列回路では、第１の半導体デバイスの導通抵抗が第２の半導体デバイスの第２のゲート端子に負帰還作用をする。電子的スイッチング装置を通る電流の上昇と共に、第２の陰極端子に対する第２のゲート端子の負バイアス電圧も増大する。両端子間に位置するｐｎ接合の空乏層は、それに伴いさらに電流の流れに対して予定されているチャネル領域内に広がる。それによって、電子的スイッチング装置を通る電流の増大と共に、第２の半導体デバイスの導通抵抗も高くなる。
【００１０】
この効果を少なくとも部分的に除くため、ドイツ特許第34 07 975号明細書に開示されている電子的スイッチング装置では、第２の半導体デバイスのｐｎ接合に相応のバイアス電圧を与える。このｐｎ接合は、阻止層電界効果トランジスタ、即ち接合形電界効果トランジスタ（ JFET ）として構成されている第２の半導体デバイス内で、第２のゲート端子と第２の陰極端子との間に位置する。その際バイアス電圧は、ｐｎ接合が、従ってまたJFET全体も、双極性の伝導状態にあるよう選ばれる。即ちバイアス電圧はこのｐｎ接合の拡散電圧よりも大きい。シリコンの拡散電圧は０．６〜０．７Ｖのオーダーである。ｐｎ接合の双極性の作動により、第２の半導体デバイスの駆動は無電力では行えない。ｐｎ接合を経て流れるこの電流に基づいて、第２のゲート端子はより安定に、かつ特により大きく設計せねばならず、それに伴い第２の半導体デバイスの本来の能動的な範囲に対する領域が失われる。その結果、電子的スイッチング装置の電流スイッチング能力が低下する。第２のゲート端子における電流は、さらにスイッチング過程の開始時に、ｐｎ接合のキャパシタンスが充電又は再充電されなければならないことに通ずる。それによって達成可能なスイッチング速度も低下する。
【００１１】
本発明の課題は、冒頭にあげた種類の電子的スイッチング装置であって、低い導通抵抗および同時に良好な電流スイッチング能力ならびに高いスイッチング速度を有する電子的スイッチング装置を提供することである。
【００１２】
この課題は、本発明によれば、請求項１の特徴事項により解決される。この電子的スイッチング装置では、第１のゲート端子に与えられる制御電圧が部分的に第２のゲート端子にも与えられ、第２のゲート端子に与えられる制御電圧の部分の大きさが、第２の半導体デバイスのゲート陰極間電圧が、第２の半導体デバイス内で第２のゲート端子と第２の陰極端子との間に位置しているｐｎ接合の拡散電圧よりも常に小さくなるように選ばれている。
【００１３】
本発明はその際、各特有の利点を有する第１および第２の半導体デバイスの有利な作用が、第２のゲート端子が第１の陰極端子と短絡されていなくとも達成されるという認識に基づく。従来技術で設けられていたこの電気的接続の切り離しは、さらに第２の半導体デバイスの導通抵抗の上昇という結果を伴う、第２の半導体デバイスへの第１の半導体デバイスの導通抵抗の負帰還作用を避けられるという利点をもたらす。この脱結合により、第２の半導体デバイスの導通抵抗が、定格電流範囲内で本質的に電子的スイッチング装置を通って流れる電流に無関係となる。即ち、第１のゲート端子に加わる制御電圧の第２のゲート端子への部分結合は、拡散電圧により生ずる第２の半導体デバイスのチャネル領域内の空乏層を明らかに減少させ、それに伴い導通抵抗を減少させる。第２の半導体デバイスの導通抵抗の減少と共に、電子的スイッチング装置の全導通抵抗も減少する。
【００１４】
ゲート端子に与えられる制御電圧の部分が、第２の半導体デバイス内に常に拡散電圧よりも小さいゲート陰極間電圧を生じさせるので、ｐｎ接合も双極性にスイッチングされない、即ち伝導状態にスイッチングされない。取るに足るほどの電流の流れが第２のゲート端子に生じない。それによって、良好な電流スイッチング能力を等しく保って、また同じく高いスイッチング速度を等しく保って、非常に低い導通抵抗が生ずる。駆動が、有利な方法で依然として無電力で行われるので、第２のゲート端子のディメンジョニングを不変に小さくとどめることができる。さらにｐｎ接合内に取るに足るほどの双極性の注入も行われない。
【００１５】
第１のゲート端子に与えられる制御電圧の一部分を第２のゲート端子に与えるという措置により、電子的スイッチング装置の阻止能力は阻害されない。阻止状態への切換のために第１のゲート端子に特に０Ｖの制御電圧が必要なので、第２のゲート端子も実際上第１のゲート端子と等しい電位にある。しかしそれによって阻止状態で、従来の技術における状況と比較可能な状況が存在する。しかし導通状態への切換のために必要な正の制御電圧は、同時に第２のゲート端子への部分結合に基づいて、第２の半導体デバイス内の電流に対するチャネル領域の改善された通電能力をも生じさせる。阻止状態では、このチャネル領域は従来の技術の際のように空乏層により狭窄され、その際に全空乏層が電子的スイッチング装置に与えられた阻止電圧の大きな部分を担う。
【００１６】
本発明による電子的スイッチング装置の特別な実施例は、関係する従属請求項に示されている。
【００１７】
第２のゲート端子に与えられる制御電圧の部分が、第２の半導体デバイス内で第２のゲート端子と第２の陰極端子との間に位置するｐｎ接合の拡散電圧の、高々３分の２の値を有するゲート陰極間電圧に通ずる実施例は特に望ましい。拡散電圧に対するこの追加的な安全裕度は、ｐｎ接合を経ての、いずれにせよ低い電流の流れを一層減ずる。
【００１８】
両方のゲート端子における電位の電気的な部分結合は、両方のゲート端子間に接続した第１の電気的な結合抵抗により実現するとよい。第１の結合抵抗の抵抗値の設定により、第１のゲート端子に与えられている制御電圧の、第２のゲート端子において降下する割合が設定できる。この設定は、別の有利な実施例のように、制御電圧の第２のゲート端子で降下した成分を第１のゲート端子と第１の陰極端子との間に接続した分圧器を介して取り出すならば、一層正確に行える。この分圧器は、第１および第２の結合抵抗を含む。
【００１９】
ダイナミックな特性を改善するため、有利な実施例では、第１のダイオードを第１の結合抵抗に対して並列に、また第２のダイオードを第２の結合抵抗に対して並列に接続する。それにより阻止状態と導通状態との切換時、第２のゲート端子と第２の陰極端子との間のキャパシタンスの充電又は放電過程が加速される。
【００２０】
好ましい実施例では、第１の結合抵抗又は分圧器を構成する抵抗がオーミックに、即ち直線的な電圧‐電流特性を有するように形成される。しかし他の抵抗形式、例えば静電容量性又は任意の複合性の抵抗を使用することも可能である。
【００２１】
好ましい実施例では、第１の半導体デバイスが半導体材料のシリコンにより実現される。シリコンは、高いキャリア移動度に基づき非常に高いスイッチング速度を可能にする。
【００２２】
別の有利な実施例では、第１の半導体デバイスがノーマリオフ形のMOSFETとして構成されている。この場合、第１の半導体デバイスは第１のゲート端子に与えられる電圧を介して、導通状態にスイッチングする。第１のゲート端子は、この実施例ではMOSFETのゲート電極に相応する。MOSFETがｎ形のチャネルを有するノーマリオフ形のMOSFETであると望ましい。それによってMOSFETが正の制御電圧を介して阻止状態から導通状態へスイッチングする。
【００２３】
他の実施例では、好ましくは第２の半導体デバイスが少なくとも１０6Ｖ／ｃｍの破壊電界強度を有する半導体材料により実現されている。それにより第２の半導体デバイスに要求される、阻止状態での高い阻止能力が得られる。適当な半導体材料はダイアモンド、窒化アルミニウム（AlN）、窒化ガリウム（GaN）、窒化インジウム（InN）および特にシリコンカーバイド（SiC）である。後者では特にポリ形式３Ｃ、４Ｈ、６Ｈおよび１５ＲSiCが適している。
【００２４】
第２の有利な実施例は、自己導通形（selbstleitende）、即ちノーマリオン形の電界効果トランジスタとして構成された第２の半導体デバイスを含む。それにより、電子的スイッチング装置を経て流れる電流が非常に簡単かつ迅速に、第１の半導体デバイスにおけるスイッチング走査のみで制御される。
【００２５】
ノーマリオン形の電界効果トランジスタを、接合型電界効果トランジスタ（JFET）として構成するのが好ましい。このトランジスタ形式では、電流が外部から制御可能な阻止層（Sperrschict）、特に例えばｐｎ接合の空乏層により制御される。空乏層の空間的な広がりは、流れる電流の大きさに対し支配的である。第２のゲート端子に加わる電圧値に関連し、空乏層は電流の流れに対し多かれ少なかれ広いチャネル領域を開放し、又はこれを狭窄する。
【００２６】
以下の実施例は、接合形電界効果トランジスタ（JFET）の好ましい実施例である。
【００２７】
第１の実施例では、JFETはｎ形の第１の半導体領域から成っている。この第１の半導体領域の表面において、第１の半導体領域の内側に、同じくｎ形の接触領域が位置する。この接触領域は、その他の第１の半導体領域と等しい、又はそれよりも高い濃度にドープされている。それは第２の陰極端子を介して電気的に、特にオーミックに接触している。第１の半導体領域の接触領域の外側に位置している範囲は、第２のゲート端子を介して電気的に接触している。この接触はオーミック、ショットキのいずれの接触であってもよい。より多くの接触領域およびこれらの接触領域の外側に位置するより多くの範囲が設けられており、それらがそれぞれ第２の陰極端子又は第２のゲート端子に接触していてもよい。上記の表面と反対向きの側で、第１の半導体領域は第２の陽極端子を介して電気的に、特にオーミックに接触している。第２の陰極端子と第２の陽極端子との間の電流は垂直に、即ち表面に対して垂直に、第２の半導体デバイスを通って流れるので、それは垂直形JFETとも呼ばれる。
【００２８】
第２の実施例では、第１半導体領域の内側表面にｐ形の第２半導体領域が存在する。該領域は、第２のゲート端子がオーミック接触を形成する程に高濃度にドープされている。より多くの第２半導体領域がJFET内に存在してもよい。一方でｎ形の第１の半導体領域および場合によっては同じくｎ形の接触領域と、他方でｐ形の第２の半導体領域との間に、空乏層を持つｐｎ接合が形成される。この空乏層は、第２のゲート端子を経て制御可能なJFETの阻止層を形成する。第２のゲート端子に相応の電圧を与えることにより、第１のチャネル領域の内側を延びるチャネルが、この空乏層により狭窄され又は完全に覆われる。
【００２９】
特に第１の半導体領域内に埋め込まれたｐ形の島状領域を含む第３の実施例も好ましい。選択的により多くの埋め込まれた島状領域を設けてもよい。埋め込まれたｐ形の島状領域は、特に表面に対し垂直な投影内において、接触領域の投影が完全に、埋め込まれた島状領域の投影の内側に位置するよう配置される。それにより第１の半導体領域の内側に横方向の、即ち表面に対して平行に延びたｎ形のチャネル領域が生ずる。それは一方では第１の半導体領域と第２の半導体領域との間のｐｎ接合の空乏層および他方では第１の半導体領域と埋め込まれた島状領域との間の別のｐｎ接合により境界付けられる。特に阻止状態で、埋め込まれた島状領域による利点が生ずる。何故なら、埋め込まれた島状領域の下側に置かれた第１の半導体領域のｐｎ接合の部分が、大部分の阻止電圧の分担するからである。
【００３０】
別の実施例では、埋め込まれた島状領域も第２のゲート端子と電気的に接続される。両方の上記のｐ形の帯域とｎ形の第１の半導体領域との間のｐｎ接合の空乏層は、第２のゲート端子を介して共通に制御される。
【００３１】
電子的スイッチング装置の他の有利な実施例では、第１の半導体デバイスおよび第２の半導体デバイスがハイブリッド半導体構造に集積される。その際、特に第１の陽極端子および第２の陰極端子の電極層が、両方の半導体デバイス間の接続要素としての役割をする。両方の端子が短絡されているので、それらは、ハイブリッド半導体構造内を第１の半導体デバイスと第２の半導体デバイスとの間をハイブリッド半導体構造の全基本面にわたって延びている単一の電極層により実現される。それにより簡単な方法で、両半導体デバイスが相異なる半導体材料から成り、またこれらの相異なる半導体材料がインタフェースにおいて互いに接触するときに生ずる、両方の半導体デバイス間のインタフェースにおける機械的な応力が避けられる。
【００３２】
以下、好ましい実施例を図面により一層詳細に説明する。解り易くするため、図面は正しい尺度では描かれておらず、いくつかの特徴を概要図で示す。
【００３３】
図１ないし７内で互いに相応する部分には同一の参照符号が付されている。
【００３４】
図１は電子的スイッチング装置３００の第１の実施例を示す。それは第１の半導体デバイス１００および第２の半導体デバイス２００から成る。第１の半導体デバイス１００はノーマリオフ形のSi MOSFETとして、また第２の半導体デバイス２００はSiC JFETとして構成されている。第１の半導体デバイス１００は第１の陽極端子Ａ１、第１の陰極端子Ｋ１および第１のゲート端子Ｇ１を有し、また第２の半導体デバイス２００は第２の陽極端子Ａ２、第２の陰極端子Ｋ２および第２のゲート端子Ｇ２を有する。第１の陽極端子Ａ１および第２の陰極端子Ｋ２は電気的に短絡されている。
【００３５】
電子的スイッチング装置３００は、第２の陽極端子Ａ２と第１の陰極端子Ｋ１との間にかかっている電圧ＵA2K1又は電子的スイッチング装置３００を通って流れる電流Ｉを低損失かつ高速で電子的にスイッチングする役割をする。図１中に示すように、正の作動電圧ＵA2K1を与えるならば、即ち第２の陽極端子Ａ２が第１の陰極端子にくらべて正の電位を有するならば、電子的スイッチング装置３００は阻止状態と導通状態との間で切換わる。
【００３６】
この切換えは、第１のゲート端子Ｇ１と第１の陰極端子との間に加わる制御電圧ＵGK1により行われる。第１の半導体デバイス１００はｎ形のチャネルを有するノーマリオフ形のSi MOSFETであるから、正の制御電圧ＵGK1は第１の半導体デバイス１００を開く作用をし、また０Ｖの制御電圧ＵGK1は第１の半導体デバイス１００を閉じる作用をする
【００３７】
制御電圧ＵGK1の一部分は、第１の結合抵抗５１を介して第２のゲート端子Ｇ２に導かれる。それにより導通状態で第２の半導体デバイス２００の導通抵抗が減少し、従ってまた電子的スイッチング装置３００全体の導通抵抗も減少する。第１の結合抵抗５１は、その際第２のゲート端子Ｇ２を経て流れる静電容量性の充電電流と第１の結合抵抗５１との積が常に、SiC JFETの内部に第２のゲート端子Ｇ２と第２の陰極端子Ｋ２との間に生ずる拡散電圧以下であるように設定しなければならない。SiCに典型的な拡散電圧に対する値は３Ｖである。
【００３８】
阻止状態では第１のゲート端子Ｇ１は、従ってまた第２のゲート端子Ｇ２も、第１の陰極端子Ｋ１と等しい電位にある。完全な作動電圧ＵA2K1は、その際特に第２の陽極端子Ａ２と第２のゲート端子Ｇ２との間に加わっており、それによってSiC JFETとして構成された第２の半導体デバイス２００は阻止され、また作動電圧ＵA2K1の最大の部分を分担する。
【００３９】
第１の半導体デバイス１００は、その場合作動電圧ＵA2K1の残りの部分に対してのみ設計される。一般的にその際、第１の陽極端子Ａ１と第１の陰極端子Ｋ１との間に与えられる最大の電圧（破壊電圧、阻止電圧）は３５０Ｖ以下、特に１００Ｖ以下、好ましくは５０Ｖ以下で十分である。５０Ｖの最大の（阻止）電圧、６０ｍΩの導通抵抗および導通作動中に必要とされる電流に相応する定格通電能力を有するSiemens社のBUZ１０１形のSi MOSFETは、その場合に例として適当な選定である。他の適当なSi MOSFETは、例えば過温度又は過電圧に対する追加的に集積された保護機能を有するいわゆるHITFETである。この点に関して適当なHITFETは６０Ｖの最大の（阻止）電圧、１８ｍΩの導通抵抗および１９Ａの定格電流を有する同じくSiemens社から市販されているＢＴＳ１４９である。一般に３５０Ｖ以下の破壊電圧の際にはSi MOSFETのチャネル抵抗はドリフト抵抗よりも大きい。それにより、生ずる導通抵抗も全体として低い。
【００４０】
第１の結合抵抗５１を介して部分的に第２のゲート端子Ｇ２に導かれる制御電圧ＵGK1は、導通状態において、電流Ｉの増大と共に第１の半導体デバイス１００の導通抵抗の負帰還作用に基づき第２のゲート端子Ｇ２と第２の陰極端子Ｋ２との間に負のゲート陰極間電圧ＵGK2が生ずることを少なくとも十分に防止する。即ち負のゲート陰極間電圧ＵGK2は電流の流通のために設けたチャネル領域の狭窄、従ってまた第２の半導体デバイス２００の導通抵抗の上昇を生じさせる。第１の結合抵抗５１を介して第２のゲート端子Ｇ２に部分結合される制御電圧ＵGK1により、先ず正のゲート陰極間電圧ＵGK2が第２の半導体デバイス２００に生じ、それによってチャネル領域が広がり、かくして導通抵抗が減ぜられる。
【００４１】
第２の陽極端子Ａ２と第２の陰極端子Ｋ２との間の降下電圧は、第２の半導体デバイス２００の陽極陰極間電圧ＵAK2と呼ばれる。
【００４２】
図２は、電子的スイッチング装置３００に対する他の実施例を示す。図１の電子的スイッチング装置３００との相違点は、第２のゲート端子Ｇ２への制御電圧ＵGK1の結合にある。これは図２の実施例では、第１のゲート端子Ｇ１と第１の陰極端子Ｋ１との間の分圧器５０を介して行われる。分圧器５０は第１の結合抵抗５１とならんで第２の結合抵抗５２をも含んでいる。分圧器５０に対する適当な分割比の選定により、第２のゲート端子Ｇ２に結合される制御電圧ＵGK1の割合が非常に正確に設定される。
【００４３】
駆動電力を可能な限り僅かに保つため、分圧器は高抵抗、即ちｋΩの範囲内に設定されている。第１の結合抵抗５１に対する典型的な値は１０ｋΩ、また第２の結合抵抗５２に対しては１ｋΩである。それによって１５Ｖの典型的な制御電圧ＵGK1の際に、典型的に２Ｖの成分が第２のゲート端子Ｇ２に結合される。一般に制御電圧ＵGK1は５Ｖと３０Ｖとの間の値を、また第２のゲート端子Ｇ２に結合される割合は３Ｖ以下の値をとる。
【００４４】
阻止状態と導通状態との間の切換わりの際に、第２のゲート端子Ｇ２と第２の陰極端子Ｋ２との間に位置するキャパシタンスが、分圧器５０の両方の結合抵抗５１又は５２の１つを経て放電又は充電される。しかし分圧器５０の結合抵抗５１および５２は、所望の低い駆動電力に基づき高抵抗に設定されるので、比較的大きいＲＣ定数、従ってまた比較的ゆっくりした切換過程が生ずる。
【００４５】
従って、ダイナミックなスイッチング特性を改善するため、図３に示す電子的スイッチング装置３００は、追加的に第１又は第２の結合抵抗５１又は５２に並列に接続された第１および第２のダイオードＤ１およびＤ２を含む。導通状態から阻止状態への切換時の充電過程は、第１の結合抵抗５１を経る代わりに第１のダイオードＤ１を経て、また阻止状態から導通状態への切換時の充電過程は、第１の結合抵抗５２を経る代わりに第２のダイオードＤ２を経て行われる。それによって両方の場合により一層速いスイッチング速度が達成される。導通又は阻止状態自体では先に図１および２に関連して説明した電子的スイッチング装置３００の特性が両方のダイオードＤ１およびＤ２の挿入により変化しない。
【００４６】
第２のダイオードＤ２は、３Ｖ以下のツェナー電圧を持つツェナーダイオードとして構成されている。それによってこのダイオードは追加的に、制御電圧ＵGK1の過度に高い割合が第２のゲート端子Ｇ２に結合されないように保護する。
【００４７】
図示しない実施例では、追加的に、別の抵抗がスイッチング速度の微設定のために第２のゲート端子Ｇ２の前に接続され、又は負の制御電圧ＵGK1の場合、第１のゲート端子Ｇ１に電流制限のための抵抗が設けられる。両方の抵抗が同時に存在していてもよい。
【００４８】
図１ないし３の電子的スイッチング装置３００は、それぞれ阻止状態で生ずる最大５０００Ｖ迄の作動電圧ＵA2K1に対して、また導通状態で流れる最大で１０００Ａ、特に最大で５００Ａの電流に対して設計されている。主応用分野は、阻止状態で生ずる最大で１２００〜１７００Ｖの範囲内の作動電圧ＵA2K1の際および導通状態で定格電流として流れる１０〜５０Ａの電流Ｉの際である。
【００４９】
図４の実施例では、第１の半導体デバイス１００および第２の半導体デバイス２００はハイブリッドな半導体構造に集積されている。
【００５０】
第１の半導体デバイス１００それ自体は公知であり、従って概要のみを図示する、所謂DDMOS技術（"DD"はDouble Diffusion）を用いた垂直Si MOSFETである。ｎ形のシリコンウェーハ４０内にｐ形のベース領域４１が、またこのベース領域４１内に再びｎ形の領域４２が拡散により形成されている。ゲート電極４４は、絶縁領域４３により電気的にベース領域４１から絶縁される。ゲート電極４４を介して、ベース領域４１内にソース領域４２とシリコンウェーハ４０との間のｎ形の接続帯域を形成するｎチャネル４６が制御される。ゲート電極４４における相応の制御電位なしではｎチャネル４６は存在していない。Si MOSFETはノーマリオフ形である。さらにソース電極４５がソース領域４２およびベース領域４１を電気的に短絡する。以上の図面の呼び方ではゲート電極４４は第１のゲート端子Ｇ１を、またソース電極４５は第１の陰極端子Ｋ１を表す。
【００５１】
第２の半導体デバイス２００はSiC JFETとして形成されている。それは表面２０を持ち、シリコンカーバイドから成るｎ形の第１の半導体領域２から成っている。表面２０に第１の半導体領域２の内側に多くの同じくｎ形の接触領域５および多くのｐ形の第２半導体領域４が位置している。第２の半導体領域４は、それぞれ第１半導体領域２の接触領域５の外側に位置する範囲内に、接触領域５および第２の半導体領域４が重ならないように配置されている。
【００５２】
接触領域５は、第２の陰極端子Ｋ２を形成する電極層とオーム接触している。第２の半導体領域４は互いに接続され、かつ共通の第２のゲート端子Ｇ２を成す電極とオーム接触している。第２の陰極端子Ｋ２の電極層と、第２のゲート端子Ｇ２の電極とは、絶縁層１１により電気的に絶縁されている。
【００５３】
接触領域５はその際に第１の半導体領域２と等しい濃度もしくはそれよりも高い濃度にドープされていてよい。より高い濃度のドーピングの際には第２の陰極端子Ｋ２のより良いオーム接触が生ずる。
【００５４】
絶縁層１１は酸化物、好ましくは特に熱的に成長する誘電体、二酸化シリコン（SiＯ2）から成っている。熱的酸化物は優れた絶縁特性を有し、１０００℃を越える温度において乾式又は湿式酸化によりSiC上に形成される。
【００５５】
ｐ形の第２の半導体領域４と、ｎ形の第１の半導体領域２との間に空乏層２４を有するｐｎ接合がそれぞれ位置している。第２の半導体領域４は第１の半導体領域２よりも高い濃度にドープされているので、空乏層２４は第２の半導体領域４内よりも第１の半導体領域２内で先迄延びている。第２の半導体領域４の間に垂直なチャネル領域２１が位置しており、その中を電流Ｉが導通状態で流れる。垂直なチャネル領域２１は第１の接触領域５内もそれに隣接している第１の半導体領域２の範囲内も延びている。接触領域５を介して垂直なチャネル領域２１は第２の陰極端子Ｋ２と電気的に接続されている。導通状態で電流Ｉは垂直なチャネル領域２１を通って、またそれに続いて第１の半導体領域２を通って、第１の半導体領域２の表面２０と反対の側に配置されている第２の陽極端子Ａ２へ流れる。これは同じく電極層として形成されている。
【００５６】
図４中に示されている阻止状態ではｐｎ接合の空乏層２４は第１の半導体領域２と第２の半導体領域４との間に、それらが垂直なチャネル領域２１を狭窄し、また、図４中に破線により示すように、完全に覆う迄広がっている。従って電流の流れは阻止状態では実際上もはや行われない。個々の空乏層２４は単一の大きい空乏層２４に結び付いており、その内側では可動のキャリアが実際上完全に空にされている。この大きい空乏層は次いで阻止電圧の大部分を担う。阻止電圧の残りの部分は本質的に第１の半導体領域２のドリフト領域内で受け入れられる。一方の大きい空乏層２４の阻止能力は、その際に幾何学的な寸法によっても第１の半導体領域２、第２の半導体領域４および接触領域５のドーピングによっても決定される。予め定められた寸法の際に第１の半導体領域２のドーピングは少なくとも垂直なチャネル領域２１の内側で、所望の阻止電圧が高い程低く選ばれる。４Ｈポリ形式のシリコンカーバイドを使用した際に示されている第１の半導体領域２のｎドーピングに対する典型的な値はｐｎ接合の空乏層２４に生ずる最大の阻止電圧Ｕmax＝６００Ｖに対してｎ＝１・１０15ｃｍ-3、Ｕmax＝１２００Ｖに対してｎ＝８・１０15ｃｍ-3、またＵmax＝１８００Ｖに対してｎ＝５・１０15ｃｍ-3である。
【００５７】
図４のハイブリッド半導体構造では、第２の陰極端子Ｋ２の電極層は、同時に第１の半導体デバイス１００の第１の陽極端子Ａ１をも形成する。この電極層の上に結合層１３が、またその上にSi MOSFETの本来の構造を有するシリコンウェーハ４０が配置されている。結合層１３は必ずしも不可欠ではなく、必要に応じて設けられる。それは、場合により生じる機械的な応力を減ずる役割をし、従ってまた好ましくは、例えば金（Au）、銀（Ag）、銅（Cu）又はアルミニウム（Al）のような可延性の金属から成る。ボンディングのためには、特にろう付け技術（チップオンチップろう付け）、ボンディングワイア結合技術又は直接的なウェーハボンディングが使用される。このデバイスにおいて、シリコンおよびシリコンカーバイド半導体材料から成る帯域がどの個所でも直接的に互いに接触しないのが有利である。このことは、他の場合にはハイブリッドな半導体構造の内側の望ましくない応力に通ずるであろう。
【００５８】
各陽極、陰極およびゲート端子Ａ１、Ａ２、Ｋ１、Ｋ２、Ｇ１又はＧ２に対応付する電極層および個別電極はポリシリコン又は金属、好ましくはニッケル（Ni）、タンタル（Ta）、チタン（Ti）、タングステン（Ｗ）又はアルミニウム（Al）、又は成分として上記の金属を有する金属化合物から成る。
【００５９】
図４中に示す第２の半導体デバイス２００としてのSiC MOSFETは、並び合って配置された多くの同一の半導体セルを有する。しかし、説明した原理は、単一の説明した半導体セルを有する構成に対しても同様に応用可能である。
【００６０】
図５は、図４のSiC JFETの半導体セルの変形例を示す。主な相違点として、図５中に示すSiC JFETとして構成された第２の半導体デバイス２００は、第１の半導体領域２内に埋め込まれたｐ形の島状領域３を含む。
【００６１】
第１の半導体領域２はSiCから成るｎ形の基板２７と、その上に配置されているエピタキシャル成長した同じくｎ形のSiCから成る半導体層２６とから成っている。一般にそれは基板２７よりも低いキャリア濃度を有する。
【００６２】
埋め込まれた島状領域３は、表面２０に対して垂直な投影内で接触領域５の投影が完全に埋め込まれた島状領域３の投影内に位置するように配置される。さらに埋め込まれた島状領域３および第２の半導体領域４の投影は、それらの縁において重なる。この重なり範囲内の第１の半導体領域２内に、表面２０に対して平行に延びる横方向のチャネル領域２２が位置している。この横方向のチャネル領域２２はその側縁において第１の半導体領域２と第２の半導体領域４との間のｐｎ接合の空乏層２４により、また第１の半導体領域２と埋め込まれた島状領域３との間の別のｐｎ接合の空乏層２３により境界付けられている。
【００６３】
埋め込まれた島状領域３および第２の半導体領域４は、電気的に互いに接続され、かつ第２のゲート端子Ｇ２を介して電気的に接触されている。電子的スイッチング装置２００の導通時、電流Ｉは横方向チャネル領域２２を通って流れる。横方向のチャネル領域２２の幾何学的寸法が大きいほど、第２の半導体デバイス２００の導通抵抗も低い。従って空乏層２３および２４の空間的な広がりを介して横方向のチャネル領域２２の内側の抵抗が設定される。
【００６４】
従来技術におけるように、第１の陰極端子Ｋ１と第２のゲート端子Ｇ２との電気的接続が行われている場合、電流Ｉの増大時負のゲート陰極間電圧ＵGK2が増大し、それによって空乏層２３および２４がさらに広がり、またこうして横方向のチャネル領域２２内の抵抗が高くなる。それに対して本発明により正のゲート陰極間電圧ＵGK2を第２の半導体デバイス２００に与えると、その結果として、図６に示すように、空乏層２３および２４の後退が生ずる。それによって横方向のチャネル領域２２内の抵抗が減少する。この事実を明らかにするため、図６中にはこれに関して重要な図５の図面部分のみを再度示している。第２のゲート端子Ｇ２への制御電圧ＵGK1の一部分の結合により、まさに前記の有利な作用を有する正のゲート陰極間電圧ＵGK2が得られる。
【００６５】
その際、第１の結合抵抗５１又は分圧器５０は、ゲート陰極間電圧ＵGK2が、一方では第２の半導体領域４および埋め込まれた島状領域３と、他方では第１の半導体領域２との間のｐｎ接合における拡散電圧を超過しないよう設定される。特にゲート陰極間電圧ＵGK2は拡散電圧の高々３分の２の値をとる。拡散電圧は各半導体領域のドーピングに、また使用される半導体材料に関係する。シリコンカーバイドでは、拡散電圧は３Ｖのオーダーにある。“汎用半導体”であるシリコンでは拡散電圧は０．７Ｖのオーダーにある。拡散電圧に対するこれらの値により直接的に、空乏層２３および２４の相応の減少が特にシリコンカーバイドの際に生ずる。それに対しシリコンへの相応の措置は、材料に起因する低い拡散電圧のために全く応用できず、又は少なくとも非常に低い効果しか生じない。
【００６６】
図７は、図５および６に示すSiC JFETの出力特性曲線である。ダイアグラムには電流Ｉが第２の半導体デバイス２００の陽極陰極間電圧ＵAK2を横軸にとって直線範囲内で記入されている。ゲート陰極間電圧ＵGK2はその際に出力特性曲線のパラメータ値である。図７のダイアグラムからわかるように、２Ｖの正のゲート陰極間電圧ＵGK2の際に、従来技術の実施例の際に生ずるゲート陰極間電圧ＵGK2が負の値の際よりも顕著に急峻な特性曲線が生じている。特性曲線の急峻度はまさに第２の半導体デバイス２００の導通抵抗に相当するので、達成可能な改善が図７の測定された特性曲線を手がかりにして直接的に読取られる。
【００６７】
全ての前記半導体の導電形は、それぞれ逆の導電形に交換可能である。
【図面の簡単な説明】
【図１】 第１および第２の半導体デバイスを有する第１の電子的スイッチング装置。
【図２】 第１および第２の半導体デバイスを有する第２の電子的スイッチング装置。
【図３】 第１および第２の半導体デバイスを有する第３の電子的スイッチング装置。
【図４】 第１および第２の半導体デバイスから成るハイブリッドな半導体構造。
【図５】 第２の半導体デバイスに対する実施例。
【図６】 正のゲート陰極間電圧を印加した、図５の第２の半導体デバイスの実施例。
【図７】 図５による第２の半導体デバイスの出力特性曲線。
【符号の説明】
２ 第１の半導体領域
３ 島状領域
４ 第２の半導体領域
５ 接触領域
２０ 表面
５０ 分圧器
５１、５２ 結合抵抗
１００ 第１の半導体デバイス
２００ 第２の半導体デバイス
３００ 電子的スイッチング装置
本発明は、少なくとも第１の陰極端子、第１の陽極端子および第１のゲート端子を有する第１の半導体デバイスと、第２の陰極端子、第２の陽極端子および第２のゲート端子を有する第２の半導体デバイスとを含み、第１の陽極端子および第２の陰極端子が電気的に短絡された電子的スイッチング装置に関する。
【０００２】
このような電子的スイッチング装置は、国際特許出願公開 97/34322号明細書および米国特許第 5,396,085号明細書から公知である。それぞれ公知の電子的スイッチング装置は、さらに第１の陰極端子と第２のゲート端子との間に導電的な接続を含んでいる。２つの半導体デバイスの一括回路は直列回路とも呼ばれる。電子的スイッチング装置は高い電流をスイッチングする役割をし、また阻止電圧の高いものとして設計されている。第１の半導体デバイスはシリコン（Si）から成り、かつシリコン内の高いキャリア移動度に基づいてスイッチング速度を高くする役割をする。第２の半導体デバイスは１０6Ｖ／ｃｍよりも大きい破壊電界強度を有する、特にシリコンカーバイド（SiC）から成る半導体材料から成り、また阻止電圧を高くする役割をする。
【０００３】
それに比べて、シリコンだけで実現される電子的スイッチング装置、例えば電圧制御されるSi MOSFET（Metal Oxide Semiconductor Field Effect Transistor）は、導通状態で、Si MOSFETにより克服すべき阻止電圧と共に阻止状態で増大する静的な損失を有する。シリコンの場合、６００Ｖを越える阻止電圧に対して設計された電力用MOSFETの静的な損失電力は、５Ａ以上の導通電流の際に過大になる。従って、上記のオーダーの阻止電圧と通過電流を伴う応用の場合、高いスイッチング速度にもかかわらず、Si MOSFETはもはや使用できない。
【０００４】
国際特許出願公開 97/34322号明細書から、Siから成る第１の半導体デバイスおよび電子的スイッチング装置を、全体として作動電圧の予め定められた極性において第１のゲート端子に生じている制御電圧により導通状態と阻止状態との間で切換えることは知られている。電子的スイッチング装置が阻止状態にあるならば、少なくとも１つのｐｎ接合の空乏層（キャリアの空乏、従ってまた高い電気抵抗を有する領域・空間電荷領域）はSiCから成る第２の半導体デバイスのチャネル領域を狭窄する。第１の陰極端子と第２の陽極端子との間に加わる阻止すべき作動電圧の最大の部分は、この空乏層における電圧降下である。使用したシリコンカーバイドの高い破壊電界強度に基づき、ｐｎ接合、特にその空乏層は、シリコン内に形成される等しいキャリア濃度および寸法を持つｐｎ接合よりも明らかに高い阻止電圧を示す。阻止電圧の最大の部分は、第２の半導体デバイス内の電圧降下であるから、第１の半導体デバイスは阻止電圧の残りの部分に対してのみ設計すればよい。このことは、導通作動中にシリコンから成る第１の半導体デバイスの損失電力がはるかに減ずるという結果を伴う。
【０００５】
導通状態では、第２の半導体デバイス内のｐｎ接合の空乏層はキャリアで溢れており、かつチャネル領域は開いている。この結果、チャネル領域を通って電流が流れる。電子的スイッチング装置の全損失電力は、第１および第２の半導体デバイスの損失を含む。これらの全損失は、等しい阻止電圧に対して設計された純粋なシリコン半導体デバイスの際よりも明らかに小さい。
【０００６】
国際特許出願公開 97/34322 号明細書からさらに、ハイブリッド構造への両方の半導体デバイスの集積が公知である。全面がSiCから成る第２の半導体デバイスの表面上に被着された第２の陰極端子に対するメタライズ層は、その際同時にSiから成る第１の半導体デバイスの第１の陽極端子に対するメタライズ層としての役割を果たす。
【０００７】
米国特許第 5,396,085号明細書から、Siから成る第１の半導体デバイスおよびSiCから成る第２の半導体デバイスの直列回路を有する類似の電子的スイッチング装置は知られている。しかし相違点は、Siから成る範囲もSiCから成る範囲も含んでいる複合基板の使用にある。両方の半導体デバイスは複合基板のこれらの範囲内に実現されている。
【０００８】
さらに特開昭61-161015号公報から、Siから成る自己阻止形、即ちノーマリオフ形のMOSFETおよび化合物半導体、例えばヒ化ガリウム（GaAs）およびリン化インジウム（InP）から成るSIT（Stated Induction Transistor）の直列回路が公知である。この電子的装置は、先ず高周波応用において非常に高速のスイッチング装置としての役割をする。
【０００９】
一般に前記の直列回路では、第１の半導体デバイスの導通抵抗が第２の半導体デバイスの第２のゲート端子に負帰還作用をする。電子的スイッチング装置を通る電流の上昇と共に、第２の陰極端子に対する第２のゲート端子の負バイアス電圧も増大する。両端子間に位置するｐｎ接合の空乏層は、それに伴いさらに電流の流れに対して予定されているチャネル領域内に広がる。それによって、電子的スイッチング装置を通る電流の増大と共に、第２の半導体デバイスの導通抵抗も高くなる。
【００１０】
この効果を少なくとも部分的に除くため、ドイツ特許第34 07 975号明細書に開示されている電子的スイッチング装置では、第２の半導体デバイスのｐｎ接合に相応のバイアス電圧を与える。このｐｎ接合は、阻止層電界効果トランジスタ、即ち接合形電界効果トランジスタ（ JFET ）として構成されている第２の半導体デバイス内で、第２のゲート端子と第２の陰極端子との間に位置する。その際バイアス電圧は、ｐｎ接合が、従ってまたJFET全体も、双極性の伝導状態にあるよう選ばれる。即ちバイアス電圧はこのｐｎ接合の拡散電圧よりも大きい。シリコンの拡散電圧は０．６〜０．７Ｖのオーダーである。ｐｎ接合の双極性の作動により、第２の半導体デバイスの駆動は無電力では行えない。ｐｎ接合を経て流れるこの電流に基づいて、第２のゲート端子はより安定に、かつ特により大きく設計せねばならず、それに伴い第２の半導体デバイスの本来の能動的な範囲に対する領域が失われる。その結果、電子的スイッチング装置の電流スイッチング能力が低下する。第２のゲート端子における電流は、さらにスイッチング過程の開始時に、ｐｎ接合のキャパシタンスが充電又は再充電されなければならないことに通ずる。それによって達成可能なスイッチング速度も低下する。
【００１１】
本発明の課題は、冒頭にあげた種類の電子的スイッチング装置であって、低い導通抵抗および同時に良好な電流スイッチング能力ならびに高いスイッチング速度を有する電子的スイッチング装置を提供することである。
【００１２】
この課題は、本発明によれば、請求項１の特徴事項により解決される。この電子的スイッチング装置では、第１のゲート端子に与えられる制御電圧が部分的に第２のゲート端子にも与えられ、第２のゲート端子に与えられる制御電圧の部分の大きさが、第２の半導体デバイスのゲート陰極間電圧が、第２の半導体デバイス内で第２のゲート端子と第２の陰極端子との間に位置しているｐｎ接合の拡散電圧よりも常に小さくなるように選ばれている。
【００１３】
本発明はその際、各特有の利点を有する第１および第２の半導体デバイスの有利な作用が、第２のゲート端子が第１の陰極端子と短絡されていなくとも達成されるという認識に基づく。従来技術で設けられていたこの電気的接続の切り離しは、さらに第２の半導体デバイスの導通抵抗の上昇という結果を伴う、第２の半導体デバイスへの第１の半導体デバイスの導通抵抗の負帰還作用を避けられるという利点をもたらす。この脱結合により、第２の半導体デバイスの導通抵抗が、定格電流範囲内で本質的に電子的スイッチング装置を通って流れる電流に無関係となる。即ち、第１のゲート端子に加わる制御電圧の第２のゲート端子への部分結合は、拡散電圧により生ずる第２の半導体デバイスのチャネル領域内の空乏層を明らかに減少させ、それに伴い導通抵抗を減少させる。第２の半導体デバイスの導通抵抗の減少と共に、電子的スイッチング装置の全導通抵抗も減少する。
【００１４】
ゲート端子に与えられる制御電圧の部分が、第２の半導体デバイス内に常に拡散電圧よりも小さいゲート陰極間電圧を生じさせるので、ｐｎ接合も双極性にスイッチングされない、即ち伝導状態にスイッチングされない。取るに足るほどの電流の流れが第２のゲート端子に生じない。それによって、良好な電流スイッチング能力を等しく保って、また同じく高いスイッチング速度を等しく保って、非常に低い導通抵抗が生ずる。駆動が、有利な方法で依然として無電力で行われるので、第２のゲート端子のディメンジョニングを不変に小さくとどめることができる。さらにｐｎ接合内に取るに足るほどの双極性の注入も行われない。
【００１５】
第１のゲート端子に与えられる制御電圧の一部分を第２のゲート端子に与えるという措置により、電子的スイッチング装置の阻止能力は阻害されない。阻止状態への切換のために第１のゲート端子に特に０Ｖの制御電圧が必要なので、第２のゲート端子も実際上第１のゲート端子と等しい電位にある。しかしそれによって阻止状態で、従来の技術における状況と比較可能な状況が存在する。しかし導通状態への切換のために必要な正の制御電圧は、同時に第２のゲート端子への部分結合に基づいて、第２の半導体デバイス内の電流に対するチャネル領域の改善された通電能力をも生じさせる。阻止状態では、このチャネル領域は従来の技術の際のように空乏層により狭窄され、その際に全空乏層が電子的スイッチング装置に与えられた阻止電圧の大きな部分を担う。
【００１６】
本発明による電子的スイッチング装置の特別な実施例は、関係する従属請求項に示されている。
【００１７】
第２のゲート端子に与えられる制御電圧の部分が、第２の半導体デバイス内で第２のゲート端子と第２の陰極端子との間に位置するｐｎ接合の拡散電圧の、高々３分の２の値を有するゲート陰極間電圧に通ずる実施例は特に望ましい。拡散電圧に対するこの追加的な安全裕度は、ｐｎ接合を経ての、いずれにせよ低い電流の流れを一層減ずる。
【００１８】
両方のゲート端子における電位の電気的な部分結合は、両方のゲート端子間に接続した第１の電気的な結合抵抗により実現するとよい。第１の結合抵抗の抵抗値の設定により、第１のゲート端子に与えられている制御電圧の、第２のゲート端子において降下する割合が設定できる。この設定は、別の有利な実施例のように、制御電圧の第２のゲート端子で降下した成分を第１のゲート端子と第１の陰極端子との間に接続した分圧器を介して取り出すならば、一層正確に行える。この分圧器は、第１および第２の結合抵抗を含む。
【００１９】
ダイナミックな特性を改善するため、有利な実施例では、第１のダイオードを第１の結合抵抗に対して並列に、また第２のダイオードを第２の結合抵抗に対して並列に接続する。それにより阻止状態と導通状態との切換時、第２のゲート端子と第２の陰極端子との間のキャパシタンスの充電又は放電過程が加速される。
【００２０】
好ましい実施例では、第１の結合抵抗又は分圧器を構成する抵抗がオーミックに、即ち直線的な電圧‐電流特性を有するように形成される。しかし他の抵抗形式、例えば静電容量性又は任意の複合性の抵抗を使用することも可能である。
【００２１】
好ましい実施例では、第１の半導体デバイスが半導体材料のシリコンにより実現される。シリコンは、高いキャリア移動度に基づき非常に高いスイッチング速度を可能にする。
【００２２】
別の有利な実施例では、第１の半導体デバイスがノーマリオフ形のMOSFETとして構成されている。この場合、第１の半導体デバイスは第１のゲート端子に与えられる電圧を介して、導通状態にスイッチングする。第１のゲート端子は、この実施例ではMOSFETのゲート電極に相応する。MOSFETがｎ形のチャネルを有するノーマリオフ形のMOSFETであると望ましい。それによってMOSFETが正の制御電圧を介して阻止状態から導通状態へスイッチングする。
【００２３】
他の実施例では、好ましくは第２の半導体デバイスが少なくとも１０6Ｖ／ｃｍの破壊電界強度を有する半導体材料により実現されている。それにより第２の半導体デバイスに要求される、阻止状態での高い阻止能力が得られる。適当な半導体材料はダイアモンド、窒化アルミニウム（AlN）、窒化ガリウム（GaN）、窒化インジウム（InN）および特にシリコンカーバイド（SiC）である。後者では特にポリ形式３Ｃ、４Ｈ、６Ｈおよび１５ＲSiCが適している。
【００２４】
第２の有利な実施例は、自己導通形（selbstleitende）、即ちノーマリオン形の電界効果トランジスタとして構成された第２の半導体デバイスを含む。それにより、電子的スイッチング装置を経て流れる電流が非常に簡単かつ迅速に、第１の半導体デバイスにおけるスイッチング走査のみで制御される。
【００２５】
ノーマリオン形の電界効果トランジスタを、接合型電界効果トランジスタ（JFET）として構成するのが好ましい。このトランジスタ形式では、電流が外部から制御可能な阻止層（Sperrschict）、特に例えばｐｎ接合の空乏層により制御される。空乏層の空間的な広がりは、流れる電流の大きさに対し支配的である。第２のゲート端子に加わる電圧値に関連し、空乏層は電流の流れに対し多かれ少なかれ広いチャネル領域を開放し、又はこれを狭窄する。
【００２６】
以下の実施例は、接合形電界効果トランジスタ（JFET）の好ましい実施例である。
【００２７】
第１の実施例では、JFETはｎ形の第１の半導体領域から成っている。この第１の半導体領域の表面において、第１の半導体領域の内側に、同じくｎ形の接触領域が位置する。この接触領域は、その他の第１の半導体領域と等しい、又はそれよりも高い濃度にドープされている。それは第２の陰極端子を介して電気的に、特にオーミックに接触している。第１の半導体領域の接触領域の外側に位置している範囲は、第２のゲート端子を介して電気的に接触している。この接触はオーミック、ショットキのいずれの接触であってもよい。より多くの接触領域およびこれらの接触領域の外側に位置するより多くの範囲が設けられており、それらがそれぞれ第２の陰極端子又は第２のゲート端子に接触していてもよい。上記の表面と反対向きの側で、第１の半導体領域は第２の陽極端子を介して電気的に、特にオーミックに接触している。第２の陰極端子と第２の陽極端子との間の電流は垂直に、即ち表面に対して垂直に、第２の半導体デバイスを通って流れるので、それは垂直形JFETとも呼ばれる。
【００２８】
第２の実施例では、第１半導体領域の内側表面にｐ形の第２半導体領域が存在する。該領域は、第２のゲート端子がオーミック接触を形成する程に高濃度にドープされている。より多くの第２半導体領域がJFET内に存在してもよい。一方でｎ形の第１の半導体領域および場合によっては同じくｎ形の接触領域と、他方でｐ形の第２の半導体領域との間に、空乏層を持つｐｎ接合が形成される。この空乏層は、第２のゲート端子を経て制御可能なJFETの阻止層を形成する。第２のゲート端子に相応の電圧を与えることにより、第１のチャネル領域の内側を延びるチャネルが、この空乏層により狭窄され又は完全に覆われる。
【００２９】
特に第１の半導体領域内に埋め込まれたｐ形の島状領域を含む第３の実施例も好ましい。選択的により多くの埋め込まれた島状領域を設けてもよい。埋め込まれたｐ形の島状領域は、特に表面に対し垂直な投影内において、接触領域の投影が完全に、埋め込まれた島状領域の投影の内側に位置するよう配置される。それにより第１の半導体領域の内側に横方向の、即ち表面に対して平行に延びたｎ形のチャネル領域が生ずる。それは一方では第１の半導体領域と第２の半導体領域との間のｐｎ接合の空乏層および他方では第１の半導体領域と埋め込まれた島状領域との間の別のｐｎ接合により境界付けられる。特に阻止状態で、埋め込まれた島状領域による利点が生ずる。何故なら、埋め込まれた島状領域の下側に置かれた第１の半導体領域のｐｎ接合の部分が、大部分の阻止電圧の分担するからである。
【００３０】
別の実施例では、埋め込まれた島状領域も第２のゲート端子と電気的に接続される。両方の上記のｐ形の帯域とｎ形の第１の半導体領域との間のｐｎ接合の空乏層は、第２のゲート端子を介して共通に制御される。
【００３１】
電子的スイッチング装置の他の有利な実施例では、第１の半導体デバイスおよび第２の半導体デバイスがハイブリッド半導体構造に集積される。その際、特に第１の陽極端子および第２の陰極端子の電極層が、両方の半導体デバイス間の接続要素としての役割をする。両方の端子が短絡されているので、それらは、ハイブリッド半導体構造内を第１の半導体デバイスと第２の半導体デバイスとの間をハイブリッド半導体構造の全基本面にわたって延びている単一の電極層により実現される。それにより簡単な方法で、両半導体デバイスが相異なる半導体材料から成り、またこれらの相異なる半導体材料がインタフェースにおいて互いに接触するときに生ずる、両方の半導体デバイス間のインタフェースにおける機械的な応力が避けられる。
【００３２】
以下、好ましい実施例を図面により一層詳細に説明する。解り易くするため、図面は正しい尺度では描かれておらず、いくつかの特徴を概要図で示す。
【００３３】
図１ないし７内で互いに相応する部分には同一の参照符号が付されている。
【００３４】
図１は電子的スイッチング装置３００の第１の実施例を示す。それは第１の半導体デバイス１００および第２の半導体デバイス２００から成る。第１の半導体デバイス１００はノーマリオフ形のSi MOSFETとして、また第２の半導体デバイス２００はSiC JFETとして構成されている。第１の半導体デバイス１００は第１の陽極端子Ａ１、第１の陰極端子Ｋ１および第１のゲート端子Ｇ１を有し、また第２の半導体デバイス２００は第２の陽極端子Ａ２、第２の陰極端子Ｋ２および第２のゲート端子Ｇ２を有する。第１の陽極端子Ａ１および第２の陰極端子Ｋ２は電気的に短絡されている。
【００３５】
電子的スイッチング装置３００は、第２の陽極端子Ａ２と第１の陰極端子Ｋ１との間にかかっている電圧ＵA2K1又は電子的スイッチング装置３００を通って流れる電流Ｉを低損失かつ高速で電子的にスイッチングする役割をする。図１中に示すように、正の作動電圧ＵA2K1を与えるならば、即ち第２の陽極端子Ａ２が第１の陰極端子にくらべて正の電位を有するならば、電子的スイッチング装置３００は阻止状態と導通状態との間で切換わる。
【００３６】
この切換えは、第１のゲート端子Ｇ１と第１の陰極端子との間に加わる制御電圧ＵGK1により行われる。第１の半導体デバイス１００はｎ形のチャネルを有するノーマリオフ形のSi MOSFETであるから、正の制御電圧ＵGK1は第１の半導体デバイス１００を開く作用をし、また０Ｖの制御電圧ＵGK1は第１の半導体デバイス１００を閉じる作用をする
【００３７】
制御電圧ＵGK1の一部分は、第１の結合抵抗５１を介して第２のゲート端子Ｇ２に導かれる。それにより導通状態で第２の半導体デバイス２００の導通抵抗が減少し、従ってまた電子的スイッチング装置３００全体の導通抵抗も減少する。第１の結合抵抗５１は、その際第２のゲート端子Ｇ２を経て流れる静電容量性の充電電流と第１の結合抵抗５１との積が常に、SiC JFETの内部に第２のゲート端子Ｇ２と第２の陰極端子Ｋ２との間に生ずる拡散電圧以下であるように設定しなければならない。SiCに典型的な拡散電圧に対する値は３Ｖである。
【００３８】
阻止状態では第１のゲート端子Ｇ１は、従ってまた第２のゲート端子Ｇ２も、第１の陰極端子Ｋ１と等しい電位にある。完全な作動電圧ＵA2K1は、その際特に第２の陽極端子Ａ２と第２のゲート端子Ｇ２との間に加わっており、それによってSiC JFETとして構成された第２の半導体デバイス２００は阻止され、また作動電圧ＵA2K1の最大の部分を分担する。
【００３９】
第１の半導体デバイス１００は、その場合作動電圧ＵA2K1の残りの部分に対してのみ設計される。一般的にその際、第１の陽極端子Ａ１と第１の陰極端子Ｋ１との間に与えられる最大の電圧（破壊電圧、阻止電圧）は３５０Ｖ以下、特に１００Ｖ以下、好ましくは５０Ｖ以下で十分である。５０Ｖの最大の（阻止）電圧、６０ｍΩの導通抵抗および導通作動中に必要とされる電流に相応する定格通電能力を有するSiemens社のBUZ１０１形のSi MOSFETは、その場合に例として適当な選定である。他の適当なSi MOSFETは、例えば過温度又は過電圧に対する追加的に集積された保護機能を有するいわゆるHITFETである。この点に関して適当なHITFETは６０Ｖの最大の（阻止）電圧、１８ｍΩの導通抵抗および１９Ａの定格電流を有する同じくSiemens社から市販されているＢＴＳ１４９である。一般に３５０Ｖ以下の破壊電圧の際にはSi MOSFETのチャネル抵抗はドリフト抵抗よりも大きい。それにより、生ずる導通抵抗も全体として低い。
【００４０】
第１の結合抵抗５１を介して部分的に第２のゲート端子Ｇ２に導かれる制御電圧ＵGK1は、導通状態において、電流Ｉの増大と共に第１の半導体デバイス１００の導通抵抗の負帰還作用に基づき第２のゲート端子Ｇ２と第２の陰極端子Ｋ２との間に負のゲート陰極間電圧ＵGK2が生ずることを少なくとも十分に防止する。即ち負のゲート陰極間電圧ＵGK2は電流の流通のために設けたチャネル領域の狭窄、従ってまた第２の半導体デバイス２００の導通抵抗の上昇を生じさせる。第１の結合抵抗５１を介して第２のゲート端子Ｇ２に部分結合される制御電圧ＵGK1により、先ず正のゲート陰極間電圧ＵGK2が第２の半導体デバイス２００に生じ、それによってチャネル領域が広がり、かくして導通抵抗が減ぜられる。
【００４１】
第２の陽極端子Ａ２と第２の陰極端子Ｋ２との間の降下電圧は、第２の半導体デバイス２００の陽極陰極間電圧ＵAK2と呼ばれる。
【００４２】
図２は、電子的スイッチング装置３００に対する他の実施例を示す。図１の電子的スイッチング装置３００との相違点は、第２のゲート端子Ｇ２への制御電圧ＵGK1の結合にある。これは図２の実施例では、第１のゲート端子Ｇ１と第１の陰極端子Ｋ１との間の分圧器５０を介して行われる。分圧器５０は第１の結合抵抗５１とならんで第２の結合抵抗５２をも含んでいる。分圧器５０に対する適当な分割比の選定により、第２のゲート端子Ｇ２に結合される制御電圧ＵGK1の割合が非常に正確に設定される。
【００４３】
駆動電力を可能な限り僅かに保つため、分圧器は高抵抗、即ちｋΩの範囲内に設定されている。第１の結合抵抗５１に対する典型的な値は１０ｋΩ、また第２の結合抵抗５２に対しては１ｋΩである。それによって１５Ｖの典型的な制御電圧ＵGK1の際に、典型的に２Ｖの成分が第２のゲート端子Ｇ２に結合される。一般に制御電圧ＵGK1は５Ｖと３０Ｖとの間の値を、また第２のゲート端子Ｇ２に結合される割合は３Ｖ以下の値をとる。
【００４４】
阻止状態と導通状態との間の切換わりの際に、第２のゲート端子Ｇ２と第２の陰極端子Ｋ２との間に位置するキャパシタンスが、分圧器５０の両方の結合抵抗５１又は５２の１つを経て放電又は充電される。しかし分圧器５０の結合抵抗５１および５２は、所望の低い駆動電力に基づき高抵抗に設定されるので、比較的大きいＲＣ定数、従ってまた比較的ゆっくりした切換過程が生ずる。
【００４５】
従って、ダイナミックなスイッチング特性を改善するため、図３に示す電子的スイッチング装置３００は、追加的に第１又は第２の結合抵抗５１又は５２に並列に接続された第１および第２のダイオードＤ１およびＤ２を含む。導通状態から阻止状態への切換時の充電過程は、第１の結合抵抗５１を経る代わりに第１のダイオードＤ１を経て、また阻止状態から導通状態への切換時の充電過程は、第１の結合抵抗５２を経る代わりに第２のダイオードＤ２を経て行われる。それによって両方の場合により一層速いスイッチング速度が達成される。導通又は阻止状態自体では先に図１および２に関連して説明した電子的スイッチング装置３００の特性が両方のダイオードＤ１およびＤ２の挿入により変化しない。
【００４６】
第２のダイオードＤ２は、３Ｖ以下のツェナー電圧を持つツェナーダイオードとして構成されている。それによってこのダイオードは追加的に、制御電圧ＵGK1の過度に高い割合が第２のゲート端子Ｇ２に結合されないように保護する。
【００４７】
図示しない実施例では、追加的に、別の抵抗がスイッチング速度の微設定のために第２のゲート端子Ｇ２の前に接続され、又は負の制御電圧ＵGK1の場合、第１のゲート端子Ｇ１に電流制限のための抵抗が設けられる。両方の抵抗が同時に存在していてもよい。
【００４８】
図１ないし３の電子的スイッチング装置３００は、それぞれ阻止状態で生ずる最大５０００Ｖ迄の作動電圧ＵA2K1に対して、また導通状態で流れる最大で１０００Ａ、特に最大で５００Ａの電流に対して設計されている。主応用分野は、阻止状態で生ずる最大で１２００〜１７００Ｖの範囲内の作動電圧ＵA2K1の際および導通状態で定格電流として流れる１０〜５０Ａの電流Ｉの際である。
【００４９】
図４の実施例では、第１の半導体デバイス１００および第２の半導体デバイス２００はハイブリッドな半導体構造に集積されている。
【００５０】
第１の半導体デバイス１００それ自体は公知であり、従って概要のみを図示する、所謂DDMOS技術（"DD"はDouble Diffusion）を用いた垂直Si MOSFETである。ｎ形のシリコンウェーハ４０内にｐ形のベース領域４１が、またこのベース領域４１内に再びｎ形の領域４２が拡散により形成されている。ゲート電極４４は、絶縁領域４３により電気的にベース領域４１から絶縁される。ゲート電極４４を介して、ベース領域４１内にソース領域４２とシリコンウェーハ４０との間のｎ形の接続帯域を形成するｎチャネル４６が制御される。ゲート電極４４における相応の制御電位なしではｎチャネル４６は存在していない。Si MOSFETはノーマリオフ形である。さらにソース電極４５がソース領域４２およびベース領域４１を電気的に短絡する。以上の図面の呼び方ではゲート電極４４は第１のゲート端子Ｇ１を、またソース電極４５は第１の陰極端子Ｋ１を表す。
【００５１】
第２の半導体デバイス２００はSiC JFETとして形成されている。それは表面２０を持ち、シリコンカーバイドから成るｎ形の第１の半導体領域２から成っている。表面２０に第１の半導体領域２の内側に多くの同じくｎ形の接触領域５および多くのｐ形の第２半導体領域４が位置している。第２の半導体領域４は、それぞれ第１半導体領域２の接触領域５の外側に位置する範囲内に、接触領域５および第２の半導体領域４が重ならないように配置されている。
【００５２】
接触領域５は、第２の陰極端子Ｋ２を形成する電極層とオーム接触している。第２の半導体領域４は互いに接続され、かつ共通の第２のゲート端子Ｇ２を成す電極とオーム接触している。第２の陰極端子Ｋ２の電極層と、第２のゲート端子Ｇ２の電極とは、絶縁層１１により電気的に絶縁されている。
【００５３】
接触領域５はその際に第１の半導体領域２と等しい濃度もしくはそれよりも高い濃度にドープされていてよい。より高い濃度のドーピングの際には第２の陰極端子Ｋ２のより良いオーム接触が生ずる。
【００５４】
絶縁層１１は酸化物、好ましくは特に熱的に成長する誘電体、二酸化シリコン（SiＯ2）から成っている。熱的酸化物は優れた絶縁特性を有し、１０００℃を越える温度において乾式又は湿式酸化によりSiC上に形成される。
【００５５】
ｐ形の第２の半導体領域４と、ｎ形の第１の半導体領域２との間に空乏層２４を有するｐｎ接合がそれぞれ位置している。第２の半導体領域４は第１の半導体領域２よりも高い濃度にドープされているので、空乏層２４は第２の半導体領域４内よりも第１の半導体領域２内で先迄延びている。第２の半導体領域４の間に垂直なチャネル領域２１が位置しており、その中を電流Ｉが導通状態で流れる。垂直なチャネル領域２１は第１の接触領域５内もそれに隣接している第１の半導体領域２の範囲内も延びている。接触領域５を介して垂直なチャネル領域２１は第２の陰極端子Ｋ２と電気的に接続されている。導通状態で電流Ｉは垂直なチャネル領域２１を通って、またそれに続いて第１の半導体領域２を通って、第１の半導体領域２の表面２０と反対の側に配置されている第２の陽極端子Ａ２へ流れる。これは同じく電極層として形成されている。
【００５６】
図４中に示されている阻止状態ではｐｎ接合の空乏層２４は第１の半導体領域２と第２の半導体領域４との間に、それらが垂直なチャネル領域２１を狭窄し、また、図４中に破線により示すように、完全に覆う迄広がっている。従って電流の流れは阻止状態では実際上もはや行われない。個々の空乏層２４は単一の大きい空乏層２４に結び付いており、その内側では可動のキャリアが実際上完全に空にされている。この大きい空乏層は次いで阻止電圧の大部分を担う。阻止電圧の残りの部分は本質的に第１の半導体領域２のドリフト領域内で受け入れられる。一方の大きい空乏層２４の阻止能力は、その際に幾何学的な寸法によっても第１の半導体領域２、第２の半導体領域４および接触領域５のドーピングによっても決定される。予め定められた寸法の際に第１の半導体領域２のドーピングは少なくとも垂直なチャネル領域２１の内側で、所望の阻止電圧が高い程低く選ばれる。４Ｈポリ形式のシリコンカーバイドを使用した際に示されている第１の半導体領域２のｎドーピングに対する典型的な値はｐｎ接合の空乏層２４に生ずる最大の阻止電圧Ｕmax＝６００Ｖに対してｎ＝１・１０15ｃｍ-3、Ｕmax＝１２００Ｖに対してｎ＝８・１０15ｃｍ-3、またＵmax＝１８００Ｖに対してｎ＝５・１０15ｃｍ-3である。
【００５７】
図４のハイブリッド半導体構造では、第２の陰極端子Ｋ２の電極層は、同時に第１の半導体デバイス１００の第１の陽極端子Ａ１をも形成する。この電極層の上に結合層１３が、またその上にSi MOSFETの本来の構造を有するシリコンウェーハ４０が配置されている。結合層１３は必ずしも不可欠ではなく、必要に応じて設けられる。それは、場合により生じる機械的な応力を減ずる役割をし、従ってまた好ましくは、例えば金（Au）、銀（Ag）、銅（Cu）又はアルミニウム（Al）のような可延性の金属から成る。ボンディングのためには、特にろう付け技術（チップオンチップろう付け）、ボンディングワイア結合技術又は直接的なウェーハボンディングが使用される。このデバイスにおいて、シリコンおよびシリコンカーバイド半導体材料から成る帯域がどの個所でも直接的に互いに接触しないのが有利である。このことは、他の場合にはハイブリッドな半導体構造の内側の望ましくない応力に通ずるであろう。
【００５８】
各陽極、陰極およびゲート端子Ａ１、Ａ２、Ｋ１、Ｋ２、Ｇ１又はＧ２に対応付する電極層および個別電極はポリシリコン又は金属、好ましくはニッケル（Ni）、タンタル（Ta）、チタン（Ti）、タングステン（Ｗ）又はアルミニウム（Al）、又は成分として上記の金属を有する金属化合物から成る。
【００５９】
図４中に示す第２の半導体デバイス２００としてのSiC MOSFETは、並び合って配置された多くの同一の半導体セルを有する。しかし、説明した原理は、単一の説明した半導体セルを有する構成に対しても同様に応用可能である。
【００６０】
図５は、図４のSiC JFETの半導体セルの変形例を示す。主な相違点として、図５中に示すSiC JFETとして構成された第２の半導体デバイス２００は、第１の半導体領域２内に埋め込まれたｐ形の島状領域３を含む。
【００６１】
第１の半導体領域２はSiCから成るｎ形の基板２７と、その上に配置されているエピタキシャル成長した同じくｎ形のSiCから成る半導体層２６とから成っている。一般にそれは基板２７よりも低いキャリア濃度を有する。
【００６２】
埋め込まれた島状領域３は、表面２０に対して垂直な投影内で接触領域５の投影が完全に埋め込まれた島状領域３の投影内に位置するように配置される。さらに埋め込まれた島状領域３および第２の半導体領域４の投影は、それらの縁において重なる。この重なり範囲内の第１の半導体領域２内に、表面２０に対して平行に延びる横方向のチャネル領域２２が位置している。この横方向のチャネル領域２２はその側縁において第１の半導体領域２と第２の半導体領域４との間のｐｎ接合の空乏層２４により、また第１の半導体領域２と埋め込まれた島状領域３との間の別のｐｎ接合の空乏層２３により境界付けられている。
【００６３】
埋め込まれた島状領域３および第２の半導体領域４は、電気的に互いに接続され、かつ第２のゲート端子Ｇ２を介して電気的に接触されている。電子的スイッチング装置２００の導通時、電流Ｉは横方向チャネル領域２２を通って流れる。横方向のチャネル領域２２の幾何学的寸法が大きいほど、第２の半導体デバイス２００の導通抵抗も低い。従って空乏層２３および２４の空間的な広がりを介して横方向のチャネル領域２２の内側の抵抗が設定される。
【００６４】
従来技術におけるように、第１の陰極端子Ｋ１と第２のゲート端子Ｇ２との電気的接続が行われている場合、電流Ｉの増大時負のゲート陰極間電圧ＵGK2が増大し、それによって空乏層２３および２４がさらに広がり、またこうして横方向のチャネル領域２２内の抵抗が高くなる。それに対して本発明により正のゲート陰極間電圧ＵGK2を第２の半導体デバイス２００に与えると、その結果として、図６に示すように、空乏層２３および２４の後退が生ずる。それによって横方向のチャネル領域２２内の抵抗が減少する。この事実を明らかにするため、図６中にはこれに関して重要な図５の図面部分のみを再度示している。第２のゲート端子Ｇ２への制御電圧ＵGK1の一部分の結合により、まさに前記の有利な作用を有する正のゲート陰極間電圧ＵGK2が得られる。
【００６５】
その際、第１の結合抵抗５１又は分圧器５０は、ゲート陰極間電圧ＵGK2が、一方では第２の半導体領域４および埋め込まれた島状領域３と、他方では第１の半導体領域２との間のｐｎ接合における拡散電圧を超過しないよう設定される。特にゲート陰極間電圧ＵGK2は拡散電圧の高々３分の２の値をとる。拡散電圧は各半導体領域のドーピングに、また使用される半導体材料に関係する。シリコンカーバイドでは、拡散電圧は３Ｖのオーダーにある。“汎用半導体”であるシリコンでは拡散電圧は０．７Ｖのオーダーにある。拡散電圧に対するこれらの値により直接的に、空乏層２３および２４の相応の減少が特にシリコンカーバイドの際に生ずる。それに対しシリコンへの相応の措置は、材料に起因する低い拡散電圧のために全く応用できず、又は少なくとも非常に低い効果しか生じない。
【００６６】
図７は、図５および６に示すSiC JFETの出力特性曲線である。ダイアグラムには電流Ｉが第２の半導体デバイス２００の陽極陰極間電圧ＵAK2を横軸にとって直線範囲内で記入されている。ゲート陰極間電圧ＵGK2はその際に出力特性曲線のパラメータ値である。図７のダイアグラムからわかるように、２Ｖの正のゲート陰極間電圧ＵGK2の際に、従来技術の実施例の際に生ずるゲート陰極間電圧ＵGK2が負の値の際よりも顕著に急峻な特性曲線が生じている。特性曲線の急峻度はまさに第２の半導体デバイス２００の導通抵抗に相当するので、達成可能な改善が図７の測定された特性曲線を手がかりにして直接的に読取られる。
【００６７】
全ての前記半導体の導電形は、それぞれ逆の導電形に交換可能である。
【図面の簡単な説明】
【図１】 第１および第２の半導体デバイスを有する第１の電子的スイッチング装置。
【図２】 第１および第２の半導体デバイスを有する第２の電子的スイッチング装置。
【図３】 第１および第２の半導体デバイスを有する第３の電子的スイッチング装置。
【図４】 第１および第２の半導体デバイスから成るハイブリッドな半導体構造。
【図５】 第２の半導体デバイスに対する実施例。
【図６】 正のゲート陰極間電圧を印加した、図５の第２の半導体デバイスの実施例。
【図７】 図５による第２の半導体デバイスの出力特性曲線。
【符号の説明】
２ 第１の半導体領域
３ 島状領域
４ 第２の半導体領域
５ 接触領域
２０ 表面
５０ 分圧器
５１、５２ 結合抵抗
１００ 第１の半導体デバイス
２００ 第２の半導体デバイス
３００ 電子的スイッチング装置
Claims (19)
- ａ）第１の陰極端子（Ｋ１）、第１の陽極端子（Ａ１）および第１のゲート端子（Ｇ１）を有し、スイッチング機能を持つ第１の半導体デバイス（１００）と、
ｂ）第２の陰極端子（Ｋ２）、第２の陽極端子（Ａ２）および第２のゲート端子（Ｇ２）を有し、スイッチング機能を持つ第２の半導体デバイス（２００）とを少なくとも含み、
ｃ）第１の陽極端子（Ａ１）と第２の陰極端子（Ｋ２）が電気的に短絡され、かつ
ｄ）第１のゲート端子（Ｇ１）に与えられる制御電圧（ＵGK1）を分圧した電圧が第２のゲート端子（Ｇ２）に与えられている
電子的スイッチング装置において、
ｅ）第２の半導体デバイス（２００）のゲート陰極間電圧（ＵGK2）を調整する手段（５０、５１）が存在し、第２の半導体デバイス（２００）内で第２のゲート端子（Ｇ２）と第２の陰極端子（Ｋ２）との間に位置しているｐｎ接合の拡散電圧よりも常に小さくなるように、第２のゲート端子（Ｇ２）に与えられる、制御電圧（ＵGK1）を分圧した電圧の大きさが選ばれる
ことを特徴とする電子的スイッチング装置。 - 第２の半導体デバイス（２００）のゲート陰極間電圧（ＵGK2）が、第２のゲート端子（Ｇ２）と第２の陰極端子（Ｋ２）との間に位置しているｐｎ接合の拡散電圧の高々３分の２の値をとるようにする手段を備えることを特徴とする請求項１記載の装置。
- 第１のゲート端子（Ｇ１）が、第２のゲート端子（Ｇ２）と結合抵抗（５１）を介して電気的に接続されていることを特徴とする請求項１又は２記載の装置。
- 第１のゲート端子（Ｇ１）と第１の陰極端子（Ｋ１）との間に第１の結合抵抗（５１）および第２の結合抵抗（５２）を有する分圧器（５０）が設けられており、その際に両方の結合抵抗（５１、５２）の接続点と第２のゲート端子（Ｇ２）が電気的に互いに接続されていることを特徴とする請求項１ないし３の１つに記載の装置。
- 第１のダイオード（Ｄ１）が第１の結合抵抗（５１）に対して並列に、また第２のダイオード（Ｄ２）が第２の結合抵抗（５２）に対して並列に接続されていることを特徴とする請求項４記載の装置。
- 第１の結合抵抗（５１）又は分圧器（５０）を構成する抵抗が直線的な電圧‐電流特性を有することを特徴とする請求項３ないし５の１つに記載の装置。
- 第１の半導体デバイス（１００）が半導体のシリコンから成ることを特徴とする請求項１ないし６の１つに記載の装置。
- 第１の半導体デバイス（１００）が、特にｎ形のチャネルを有するノーマリオフ形のＭＯＳ電界効果トランジスタとして構成されたことを特徴とする請求項１ないし７の１つに記載の装置。
- 第２の半導体デバイス（２００）が半導体のシリコンカーバイドから成ることを特徴とする請求項１ないし８の１つに記載の装置。
- 第２の半導体デバイス（２００）がノーマリオン形の接合形電界効果トランジスタとして構成されていることを特徴とする請求項１ないし９の１つに記載の装置。
- ノーマリオン形の接合形電界効果トランジスタ（２００）が表面（２０）を持つｎ形の第１の半導体領域（２）を含み、該第１の半導体領域（２）の前記表面（２０）に位置する少なくとも１つのｎ形の接触領域（５）が第２の陰極端子（Ｋ２）と、前記第１の半導体領域（２）の前記表面の、接触領域（５）の外側に位置する少なくとも１つの範囲が第２のゲート端子（Ｇ２）と、そして前記表面（２０）と反対側の面において第１の半導体領域（２）が第２の陽極端子（Ａ２）とそれぞれ電気的に接触していることを特徴とする請求項１０記載の装置。
- ノーマリオン形の接合形電界効果トランジスタ（２００）が少なくとも１つのｐ形の第２の半導体領域（４）を含み、該半導体領域が前記第１の半導体領域（２）の前記表面（２０）に配置され、かつ前記第２のゲート端子（Ｇ２）とオーミックに接触していることを特徴とする請求項１１記載の装置。
- ノーマリオン形の接合形電界効果トランジスタ（２００）が第１の半導体領域（２）内に埋め込まれた少なくとも１つのｐ形の島状領域（３）を含み、この島状領域が少なくとも１つの接触領域（５）の下側に、前記表面（２０）に対し垂直な投影内において、接触領域（５）の投影が完全に、埋め込まれた島状領域（３）の内側に位置するように配置されていることを特徴とする請求項１１又は１２記載の装置。
- 少なくとも１つの埋め込まれた島状領域（３）が、第２のゲート端子（Ｇ２）と電気的に接続されていることを特徴とする請求項１３記載の装置。
- 第１の陰極端子（Ｋ１）と第１のゲート端子（Ｇ１）との間に与えられる制御電圧（ＵGK1）が、５〜３０Ｖに設計されていることを特徴とする請求項１ないし１４の１つに記載の装置。
- 阻止状態で第１および第２のゲート端子（Ｇ１、Ｇ２）が実際上第１の陰極端子（Ｋ１）と等しい電位にあることを特徴とする請求項１ないし１５の１つに記載の装置。
- 第１の陰極端子（Ｋ１）と第２の陰極端子（Ｋ２）との間に５０００Ｖ迄の阻止電圧が与えられることを特徴とする請求項１ないし１６の１つに記載の装置。
- 第１の陰極端子（Ｋ１）と第２の陽極端子（Ａ２）との間を流れる定格電流が１０００Ａ迄に設計されていることを特徴とする請求項１ないし１７の１つに記載の装置。
- 第１の半導体デバイス（１００）および第２の半導体デバイス（２００）が、ハイブリッド半導体構造に集積されていることを特徴とする請求項１ないし１８の１つに記載の装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19844130 | 1998-09-25 | ||
| DE19844130.4 | 1998-09-25 | ||
| PCT/DE1999/002924 WO2000019536A1 (de) | 1998-09-25 | 1999-09-14 | Elektronische schalteinrichtung mit mindestens zwei halbleiterbauelementen |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002526929A JP2002526929A (ja) | 2002-08-20 |
| JP3742299B2 true JP3742299B2 (ja) | 2006-02-01 |
Family
ID=7882299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000572944A Expired - Fee Related JP3742299B2 (ja) | 1998-09-25 | 1999-09-14 | 少なくとも２つの半導体デバイスを有する電子的スイッチング装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6373318B1 (ja) |
| EP (1) | EP1116274B1 (ja) |
| JP (1) | JP3742299B2 (ja) |
| CN (1) | CN1155090C (ja) |
| DE (2) | DE19943785A1 (ja) |
| WO (1) | WO2000019536A1 (ja) |
Families Citing this family (73)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10101744C1 (de) | 2001-01-16 | 2002-08-08 | Siemens Ag | Elektronische Schalteinrichtung und Betriebsverfahren |
| US6503782B2 (en) * | 2001-03-02 | 2003-01-07 | Mississippi State University Research And Technology Corporation (Rtc) | Complementary accumulation-mode JFET integrated circuit topology using wide (>2eV) bandgap semiconductors |
| US6855981B2 (en) * | 2001-08-29 | 2005-02-15 | Denso Corporation | Silicon carbide power device having protective diode |
| US20030222272A1 (en) * | 2002-05-30 | 2003-12-04 | Hamerski Roman J. | Semiconductor devices using minority carrier controlling substances |
| JP4122880B2 (ja) | 2002-07-24 | 2008-07-23 | 住友電気工業株式会社 | 縦型接合型電界効果トランジスタ |
| JP4045893B2 (ja) * | 2002-08-12 | 2008-02-13 | 住友電気工業株式会社 | 縦型接合型電界効果トランジスタ |
| US6605978B1 (en) * | 2002-09-25 | 2003-08-12 | Semiconductor Components Industries Llc | Method of forming a voltage detection device and structure therefor |
| US6900537B2 (en) * | 2002-10-31 | 2005-05-31 | International Rectifier Corporation | High power silicon carbide and silicon semiconductor device package |
| JP4770115B2 (ja) * | 2003-12-24 | 2011-09-14 | 住友電気工業株式会社 | 半導体装置および半導体装置の製造方法 |
| JP4020871B2 (ja) * | 2004-02-19 | 2007-12-12 | 株式会社東芝 | 半導体装置 |
| US7239020B2 (en) * | 2004-05-06 | 2007-07-03 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Multi-mode integrated circuit structure |
| US7105875B2 (en) * | 2004-06-03 | 2006-09-12 | Wide Bandgap, Llc | Lateral power diodes |
| US7026669B2 (en) * | 2004-06-03 | 2006-04-11 | Ranbir Singh | Lateral channel transistor |
| US7205629B2 (en) | 2004-06-03 | 2007-04-17 | Widebandgap Llc | Lateral super junction field effect transistor |
| US7019344B2 (en) * | 2004-06-03 | 2006-03-28 | Ranbir Singh | Lateral drift vertical metal-insulator semiconductor field effect transistor |
| DE102004046823B3 (de) * | 2004-09-27 | 2005-12-08 | Siemens Ag | Elektronisches Schaltgerät, insbesondere Leistungsschalter, und zugehörige Betriebsweise |
| EP1935026A1 (en) | 2005-10-12 | 2008-06-25 | Acco | Insulated gate field-effet transistor having a dummy gate |
| EP1847018B1 (en) * | 2005-12-13 | 2009-01-14 | STMicroelectronics S.r.l. | Driving circuit for an emitter-switching configuration |
| US8017978B2 (en) * | 2006-03-10 | 2011-09-13 | International Rectifier Corporation | Hybrid semiconductor device |
| US7449762B1 (en) | 2006-04-07 | 2008-11-11 | Wide Bandgap Llc | Lateral epitaxial GaN metal insulator semiconductor field effect transistor |
| KR101154894B1 (ko) * | 2007-08-21 | 2012-06-18 | 삼성전자주식회사 | 스위칭 전원장치 및 그 제어방법 |
| KR20120132643A (ko) * | 2008-02-13 | 2012-12-06 | 아코 세미컨덕터, 인크 | 높은 항복 전압 이중 게이트 반도체 디바이스 |
| SE533026C2 (sv) * | 2008-04-04 | 2010-06-08 | Klas-Haakan Eklund | Fälteffekttransistor med isolerad gate seriekopplad med en JFET |
| US7688117B1 (en) | 2008-04-21 | 2010-03-30 | The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration | N channel JFET based digital logic gate structure |
| FR2949630B1 (fr) * | 2009-08-31 | 2019-04-05 | Safran Electrical & Power | Module electronique de commande pour transistor jfet |
| DE102009046258B3 (de) * | 2009-10-30 | 2011-07-07 | Infineon Technologies AG, 85579 | Leistungshalbleitermodul und Verfahren zum Betrieb eines Leistungshalbleitermoduls |
| US8339181B2 (en) * | 2009-11-05 | 2012-12-25 | Honeywell International Inc. | Low-side driver high-voltage transient protection circuit |
| WO2011089837A1 (ja) * | 2010-01-25 | 2011-07-28 | シャープ株式会社 | 複合型半導体装置 |
| JP5331087B2 (ja) * | 2010-11-10 | 2013-10-30 | シャープ株式会社 | ドライバ回路、及び、インバータ回路 |
| US8766375B2 (en) | 2011-03-21 | 2014-07-01 | International Rectifier Corporation | Composite semiconductor device with active oscillation prevention |
| US9859882B2 (en) | 2011-03-21 | 2018-01-02 | Infineon Technologies Americas Corp. | High voltage composite semiconductor device with protection for a low voltage device |
| US20120241820A1 (en) * | 2011-03-21 | 2012-09-27 | International Rectifier Corporation | III-Nitride Transistor with Passive Oscillation Prevention |
| US9362905B2 (en) | 2011-03-21 | 2016-06-07 | Infineon Technologies Americas Corp. | Composite semiconductor device with turn-on prevention control |
| US8987833B2 (en) * | 2011-04-11 | 2015-03-24 | International Rectifier Corporation | Stacked composite device including a group III-V transistor and a group IV lateral transistor |
| US20120262220A1 (en) * | 2011-04-13 | 2012-10-18 | Semisouth Laboratories, Inc. | Cascode switches including normally-off and normally-on devices and circuits comprising the switches |
| JP5290354B2 (ja) * | 2011-05-06 | 2013-09-18 | シャープ株式会社 | 半導体装置および電子機器 |
| US8907340B2 (en) * | 2011-09-23 | 2014-12-09 | Infineon Technologies Austria Ag | Semiconductor arrangement with an integrated hall sensor |
| US9093420B2 (en) | 2012-04-18 | 2015-07-28 | Rf Micro Devices, Inc. | Methods for fabricating high voltage field effect transistor finger terminations |
| JP5979998B2 (ja) * | 2012-06-18 | 2016-08-31 | ルネサスエレクトロニクス株式会社 | 半導体装置及びそれを用いたシステム |
| US9124221B2 (en) | 2012-07-16 | 2015-09-01 | Rf Micro Devices, Inc. | Wide bandwidth radio frequency amplier having dual gate transistors |
| EP2693639B1 (en) | 2012-07-30 | 2015-09-09 | Nxp B.V. | Cascoded semiconductor devices |
| US9917080B2 (en) | 2012-08-24 | 2018-03-13 | Qorvo US. Inc. | Semiconductor device with electrical overstress (EOS) protection |
| US9202874B2 (en) | 2012-08-24 | 2015-12-01 | Rf Micro Devices, Inc. | Gallium nitride (GaN) device with leakage current-based over-voltage protection |
| US20140055192A1 (en) * | 2012-08-24 | 2014-02-27 | Rf Micro Devices, Inc. | Saturation current limiting circuit topology for power transistors |
| US9142620B2 (en) | 2012-08-24 | 2015-09-22 | Rf Micro Devices, Inc. | Power device packaging having backmetals couple the plurality of bond pads to the die backside |
| US8988097B2 (en) | 2012-08-24 | 2015-03-24 | Rf Micro Devices, Inc. | Method for on-wafer high voltage testing of semiconductor devices |
| US9147632B2 (en) | 2012-08-24 | 2015-09-29 | Rf Micro Devices, Inc. | Semiconductor device having improved heat dissipation |
| WO2014035794A1 (en) | 2012-08-27 | 2014-03-06 | Rf Micro Devices, Inc | Lateral semiconductor device with vertical breakdown region |
| US9070761B2 (en) | 2012-08-27 | 2015-06-30 | Rf Micro Devices, Inc. | Field effect transistor (FET) having fingers with rippled edges |
| US9325281B2 (en) | 2012-10-30 | 2016-04-26 | Rf Micro Devices, Inc. | Power amplifier controller |
| JP6223729B2 (ja) * | 2013-06-25 | 2017-11-01 | 株式会社東芝 | 半導体装置 |
| US9257424B2 (en) | 2013-11-08 | 2016-02-09 | Infineon Technologies Austria Ag | Semiconductor device |
| US20150162321A1 (en) * | 2013-12-09 | 2015-06-11 | International Rectifier Corporation | Composite Power Device with ESD Protection Clamp |
| US20150162832A1 (en) * | 2013-12-09 | 2015-06-11 | International Rectifier Corporation | Group III-V Voltage Converter with Monolithically Integrated Level Shifter, High Side Driver, and High Side Power Switch |
| US9406673B2 (en) * | 2013-12-23 | 2016-08-02 | Infineon Technologies Austria Ag | Semiconductor component with transistor |
| US9148139B2 (en) * | 2014-01-13 | 2015-09-29 | United Silicon Carbide, Inc. | Monolithically integrated cascode switches |
| US9455327B2 (en) | 2014-06-06 | 2016-09-27 | Qorvo Us, Inc. | Schottky gated transistor with interfacial layer |
| US9400513B2 (en) * | 2014-06-30 | 2016-07-26 | Infineon Technologies Austria Ag | Cascode circuit |
| US9536803B2 (en) | 2014-09-05 | 2017-01-03 | Qorvo Us, Inc. | Integrated power module with improved isolation and thermal conductivity |
| US10615158B2 (en) | 2015-02-04 | 2020-04-07 | Qorvo Us, Inc. | Transition frequency multiplier semiconductor device |
| US10062684B2 (en) | 2015-02-04 | 2018-08-28 | Qorvo Us, Inc. | Transition frequency multiplier semiconductor device |
| JP6509621B2 (ja) | 2015-04-22 | 2019-05-08 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US9793260B2 (en) * | 2015-08-10 | 2017-10-17 | Infineon Technologies Austria Ag | System and method for a switch having a normally-on transistor and a normally-off transistor |
| JP6185032B2 (ja) * | 2015-09-30 | 2017-08-23 | シャープ株式会社 | 半導体装置と、それを用いたインバータ、コンバータおよび電力変換装置 |
| JP6572123B2 (ja) * | 2015-12-22 | 2019-09-04 | ニチコン株式会社 | ゲート駆動回路 |
| US9871510B1 (en) | 2016-08-24 | 2018-01-16 | Power Integrations, Inc. | Clamp for a hybrid switch |
| CN106712749B (zh) * | 2016-11-14 | 2021-09-21 | 南京工程学院 | 基于碳化硅mosfet和jfet的混合高压器件 |
| FR3059490B1 (fr) * | 2016-11-25 | 2018-11-16 | Exagan | Dispositif de commutation d'un circuit de puissance presentant un circuit passif de protection |
| US10332876B2 (en) * | 2017-09-14 | 2019-06-25 | Infineon Technologies Austria Ag | Method of forming compound semiconductor body |
| JP7024688B2 (ja) * | 2018-11-07 | 2022-02-24 | 株式会社デンソー | 半導体装置 |
| US11482949B2 (en) * | 2018-12-03 | 2022-10-25 | Honeywell Federal Manufacturings Technologies, Llc | Electrostatic harvester device |
| US10826485B2 (en) * | 2018-12-17 | 2020-11-03 | Analog Devices International Unlimited Company | Cascode compound switch slew rate control |
| EP3696978A1 (de) * | 2019-02-14 | 2020-08-19 | Siemens Aktiengesellschaft | Schaltmodul für einen elektronischen schalter |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54152845A (en) | 1978-05-24 | 1979-12-01 | Hitachi Ltd | High dielectric strength mosfet circuit |
| WO1981001924A1 (en) * | 1979-12-28 | 1981-07-09 | Int Rectifier Corp Jp Ltd | Field effect transistor circuit configuration |
| US4645957A (en) * | 1983-01-03 | 1987-02-24 | General Electric Company | Normally-off semiconductor device with low on resistance and circuit analogue |
| US4523111A (en) | 1983-03-07 | 1985-06-11 | General Electric Company | Normally-off, gate-controlled electrical circuit with low on-resistance |
| JPS61161015A (ja) | 1985-01-09 | 1986-07-21 | Hitachi Ltd | 複合半導体スイツチング装置 |
| JPS62239719A (ja) * | 1986-04-11 | 1987-10-20 | Anritsu Corp | ガリウムひ素ｆｅｔを用いたスイツチング回路 |
| US4945266A (en) * | 1987-11-18 | 1990-07-31 | Mitsubishi Denki Kabushiki Kaisha | Composite semiconductor device |
| US4929855A (en) * | 1988-12-09 | 1990-05-29 | Grumman Corporation | High frequency switching device |
| US5012123A (en) * | 1989-03-29 | 1991-04-30 | Hittite Microwave, Inc. | High-power rf switching system |
| US5406096A (en) * | 1993-02-22 | 1995-04-11 | Texas Instruments Incorporated | Device and method for high performance high voltage operation |
| US5396085A (en) | 1993-12-28 | 1995-03-07 | North Carolina State University | Silicon carbide switching device with rectifying-gate |
| DE19610135C1 (de) * | 1996-03-14 | 1997-06-19 | Siemens Ag | Elektronische Einrichtung, insbesondere zum Schalten elektrischer Ströme, für hohe Sperrspannungen und mit geringen Durchlaßverlusten |
| US5917203A (en) * | 1996-07-29 | 1999-06-29 | Motorola, Inc. | Lateral gate vertical drift region transistor |
| IT1291363B1 (it) * | 1997-05-13 | 1999-01-07 | Sgs Thomson Microelectronics | Dispositivo in configurazione emitter-switching con mezzi per recuperare la carica elettrica durante la fase di spegnimento |
| EP0959562A1 (en) * | 1998-05-21 | 1999-11-24 | STMicroelectronics S.r.l. | A circuit for controlling the switching of a load by means of an emitter-switching device |
-
1999
- 1999-09-13 DE DE19943785A patent/DE19943785A1/de not_active Withdrawn
- 1999-09-14 EP EP99955704A patent/EP1116274B1/de not_active Expired - Lifetime
- 1999-09-14 DE DE59911107T patent/DE59911107D1/de not_active Expired - Lifetime
- 1999-09-14 JP JP2000572944A patent/JP3742299B2/ja not_active Expired - Fee Related
- 1999-09-14 CN CNB998113859A patent/CN1155090C/zh not_active Expired - Fee Related
- 1999-09-14 WO PCT/DE1999/002924 patent/WO2000019536A1/de active IP Right Grant
-
2001
- 2001-03-26 US US09/817,574 patent/US6373318B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE59911107D1 (de) | 2004-12-23 |
| JP2002526929A (ja) | 2002-08-20 |
| US20010024138A1 (en) | 2001-09-27 |
| CN1320277A (zh) | 2001-10-31 |
| WO2000019536A1 (de) | 2000-04-06 |
| EP1116274A1 (de) | 2001-07-18 |
| US6373318B1 (en) | 2002-04-16 |
| CN1155090C (zh) | 2004-06-23 |
| DE19943785A1 (de) | 2000-03-30 |
| EP1116274B1 (de) | 2004-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3742299B2 (ja) | 少なくとも２つの半導体デバイスを有する電子的スイッチング装置 | |
| JP5671014B2 (ja) | 少数キャリアダイバータを含む高電圧絶縁ゲートバイポーラトランジスタ | |
| US6157049A (en) | Electronic device, in particular for switching electric currents, for high reverse voltages and with low on-state losses | |
| US9721944B2 (en) | Hybrid wide-bandgap semiconductor bipolar switches | |
| US9136371B2 (en) | Monolithic bidirectional silicon carbide switching devices | |
| US20180277437A1 (en) | Semiconductor device | |
| US11056484B2 (en) | Semiconductor device with multiple trench structures | |
| US9843181B2 (en) | Semiconductor device including a control circuit | |
| US8415712B2 (en) | Lateral insulated gate bipolar transistor (LIGBT) | |
| US20200212908A1 (en) | Power switching devices with high dv/dt capability and methods of making such devices | |
| CN114171594A (zh) | 半导体装置 | |
| CN105826388B (zh) | 可用高栅极电压操作的高电压晶体管 | |
| US10930775B2 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device | |
| JP3655049B2 (ja) | 静電誘導トランジスタの駆動方法 | |
| JPH023980A (ja) | 縦型電界効果トランジスタ | |
| US11810912B2 (en) | Semiconductor devices having asymmetric integrated gate resistors for balanced turn-on/turn-off behavior | |
| JP7486571B2 (ja) | 炭化珪素トランジスタデバイス | |
| JP4783551B2 (ja) | スイッチング素子と縁部素子とを備えた半導体装置 | |
| JP2024508422A (ja) | 抵抗値のばらつきの少ないゲート抵抗器を有する半導体デバイス | |
| US20230299691A1 (en) | Semiconductor device | |
| TWI845278B (zh) | 半導體結構及半導體裝置 | |
| US20220262898A1 (en) | Igbt light load efficiency | |
| US20230178535A1 (en) | Semiconductor device | |
| US20230023195A1 (en) | Semiconductor devices having asymmetric integrated lumped gate resistors for balanced turn-on/turn-off behavior and/or multiple spaced-apart lumped gate resistors for improved power handling | |
| US20230420451A1 (en) | Semiconductor devices having on-chip gate resistors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041202 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050302 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050317 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050531 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050825 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050830 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051013 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051110 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081118 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091118 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |