JPS62239719A - ガリウムひ素ｆｅｔを用いたスイツチング回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えばパルスパターン発生器の論理回路等に
使用して好適なガリウムひ素電界効果トランジスタ（以
下、ＧａＡｓ　　ＦＥＴと呼ぶ）を用いたスイッチング
回路に係わり、特にＦＥＴの電源電圧と飽和レベルとの
間で大振幅によるスイッチング動作を行わせた時にＧａ
Ａｓ　　ＦＥＴの特性上から生じる振幅およびスイッチ
ング幅の変動を防止するＧａＡｓ　　ＦＥＴを用いたス
イッチング回路に関する。

〔従来の技術〕

この種のスイッチング素子としては、通常、バイポーラ
トランジスタやＦＥＴ等が使用されている。そこで、こ
れらのバイポーラトランジスタやＦＥＴ等を用いて第６
図（ａ）、（ｂ）に示すような基本回路を構成し、入力
Ｖｉｎと出力ｖ　ｏｕｔの関係を調べると、第７図（ａ
）、（ｂ）に示すような入出力特性が得られ、また、所
定の測定形式つまり入出力側にそれぞれ５０Ωの抵抗を
接続し非飽和領域で測定する測定形式に基づいて第８図
（ａ）、（ｂ）に示すような周波数特性つまり周波数対
順方向伝達利得が得られる。これらの図中において、１
はバイポーラトランジスタ、２はＦＥＴ、、Ｒ１，Ｒ２
，Ｒ３は抵抗、Ｓ２１は前記測定形式における順方向伝
達利得を表わしそのうちＳはマイクロ波用４端子パラメ
ータで、入出力側に５０Ωの抵抗を接続したａｌｌｌ定
形式を表わし、２１は順方向伝達利得を意味する。なお
、第７図（ａ）及び第８図（ａ）はバイポーラトランジ
スタに属する特性であり、第７図（ｂ）、第８図（ｂ）
はＦＥＴに属する特性である。ところで、第７図に示す
入出力特性から明らかなように、バイポーラトランジス
タ１は入力電圧０．７ｖ付近で電源電圧ＶＣＣからサチ
レーション電圧ｖ　ｓａｔへ急峻に変化し、スイッチン
グ素子として非常に有効な特性を呈する。一方、ＦＥＴ
２はピンチオフ電圧で電源電圧Ｖｄｄに相応する出力電
圧Ｖ　ｏｕｔが得られ、その値から入力電圧Ｖｌｎを正
電圧側に変化させていくと徐々に低下しオン電圧Ｖｏｎ
（約０．３Ｖ）に達したところでほぼ一定となる。そし
て、前記バイポーラトランジスタ１は、相互コンダクタ
ンスｇｍが大きく、オン抵抗が小さく、スイッチングス
ピードが遅く、多数キャリア蓄積効果が大きい。これに
比し、ＦＥＴ２は、バイポーラトランジスタ１のそれと
逆の関係にある。また、周波数特性からは、バイポーラ
トランジスタはゲイン１となるしゃ断層波数ＦＴがＧ　
ａ　−Ａ　５ＦＥＴよりも小さく、また低周波数域での
周波数特性変化かバイポーラトランジスタにはないが、
ＧａＡｓ　　ＦＥＴには存在する。

そこで、従来　シリコン・バイポーラトランジスタ１が
急峻な入出力特性の変化を呈することに着口しスイッチ
ング素子として多用されているが、飽和時に多数キャリ
アの蓄積効果が大きいために非常に応答性が悪い。そこ
で、かかる不具合を回避する手段として、従来、２個の
トランジスタのエミッタを結合したＥＣＬ非飽和型電流
スイッチの回路形式を採用し、小振幅で高速スイッチン
グ動作を可能としている。この場合でもスイッチング速
度の上限は１００ｐｓ程度である。

この点、ＧａＡｓ　　ＦＥＴは、多数キャリア蓄積効果
がほぼ零であり、電子の移動速度がシリコンに比べて５
〜６倍速＜、５０ｐｓ以上のスイッチング速度を容易に
得ることができる。しかし、ＧａＡｓ　　ＦＥＴ自体に
も欠点がないわけではない。即ち、ＧａＡｓ　　ＦＥＴ
は、■相互コンダクタンスｇｍが小さいために大振幅の
入力電圧Ｖｌｎが必要であること、■スイッチング特性
が急峻でないこと、■前述した周波数特性から明確なよ
うに低ＶＤＳ時に低周波数域でゲイン増加を有すること
等の問題がある。従って、ここで問題となるのは■の周
波数特性である。因みに、第８図（ｂ）は、一般市販用
のＦ　Ｅ　Ｔ　　２　Ｓ　Ｋ　４０　Ｂによる周波数対
ゲイン特性についてソース・ドレイン間電圧ＶＤＳをパ
ラメータとして測定した実測値の図である。この図から
明らかなように、ＶＤＳが小さい時、数１００ＫＨｚ以
下でゲイン増加が顕著に現われる。この現象は、本発明
者によって明らかにされたものであるが、ＦＥＴ　　２
ＳＫ４０６に限らず他のＧａＡｓ　　ＦＥＴについても
同様であると言える。

ところで、以上の現象は、便宜上周波数軸からとらえた
ものであるが、時間軸上で観察した場合にはＦＥＴ２の
オン時間が非常に長い時定数となって現われ、これがス
イッチング回路に適用した時に大きな問題となってくる
。

通常、アナログ・リニア増幅器は、小振幅動作時にはＦ
ＥＴ自体を広い周波数で使用することか少なく、せいぜ
い２オクターブから４オクターブの周波数範囲である。

仮に、非常に低い周波数成分の信号を増幅する必要が生
じた場合でもＦＥＴのソース・ドレイン間電圧ＶＤＳを
大きくすれば以上のような特性上の現象が問題となるこ
とはない。更に、アナログ増幅器は線形動作であるため
に負帰還をかければ問題は簡単に解決できる。

しかし、スイッチング回路は、アナログ増幅器と異なっ
てそれほど簡単ではない。その理由は、２値レベルを使
用するので周波数的には直流クロック周波数から直流領
域まで取り扱う必要があり、また例えばオンレベルを飽
和レベルとして用い、かつ、例えばオフレベルを電源電
圧として用いて大振幅でスイッチング動作を行わせる必
要があること、また動作が非線形であり負帰還などの手
法を採用できないためである。

〔発明が解決しようとする問題点〕

そこで、スイッチング回路にＧａＡｓ　　ＦＥＴを用い
た場合に何が問題となってくるのか、ひいてはそれへの
問題をどのように解決するかが非常に重要になってくる
。今、ＧａＡｓ　　ＦＥＴは、外部から負方向にレベル
変化する信号が入力された時、第９図に示す実線のよう
な時間軸対ドレイン出力電圧特性を何し、同図から明ら
かなように電源電圧Ｖｄｄから飽和レベルＶｒに近ずく
に従って徐々にレベル変化して飽和レベルＶｒに落着く
。

この飽和レベルの変化時定数を仮にレベル変化時定数と
呼ぶことにする。また、その変化幅はドレイン・ソース
間の平均的な電圧に依存し、ＶＤＳが小さいほど、その
変化幅は大きくなる。それは第８図（ｂ）の特性を見て
も明らかである。従って、このようなＦＥＴを用いたス
イッチング回路を例えば数１００ＭＨｚから数ＧＨｚ帯
でのパルスパターン発生器に適用した場合、以上述べた
ＦＥＴのレベル変化時定数よりもはるかに短い幅のスイ
ッチング動作を行わせる必要がある。この場合例えば負
パルス信号が連続して入力されると、オフ時のレベルは
電源電圧Ｖｄｄによってリミットされるが、オン時のレ
ベルは時間とＦＥＴのドレイン・ソース間電圧の影響を
受けることになる。

通常、パルスパターン発生器は、“０”レベルと″１″
レベルの発生確率つまりマーク率が１／８゜１／４．１
／２．・・・等、様々な状態のパターンが発生できる様
になっている。更に負パルスではなく正方向パルスの場
合もあり、様々な形態で使用される。このとき、第９図
に示すように予め最適中心レベルＳＬを後段処理回路の
スレッショルドレベルとして定め、それを中心にしてパ
ルス幅等を決定すると、ＦＥＴのオン電圧となる飽和電
圧■「が変化しているために連続パルスに対して振幅が
徐々に大きくなり、それに伴ってスイッチングの最適中
心レベルＳＬが徐々にずれてＳＬ’　となる。このこと
は時間の経過とともに振幅が変化し、スイッチングの最
適中心レベルの変動を招くので、入力信号に対して正確
なスイッチング動作を行わせることが困難となる。仮に
、ＦＥＴ自体が前述したバイポーラトランジスタの如き
特性であれば、スイッチング時間の変動が少ないが、Ｆ
ＥＴの場合はその変動が避は難く、高速スイッチング特
性を有するにも拘らず充分にその特性を生かせない問題
がある。

また、従来、レベルシフト用ダイオードを用いた第１０
図に示すようなスイッチング回路が使用されている。即
ち、このスイッチング回路は、例えば第１１図に示すド
レイン電流ラインＩＤを中心にして左側に示すＧａＡｓ
　　ＦＥＴ単体の直流特性を用いて得られるスイッチン
グ出力Ｓ１を、所定レベルＳＦだけシフトさせてｖＤｓ
２ｖでスイッチング出力ｏｕｔを得ようとする場合にそ
の分だけシフトレベル用ダイオード１１を用いてシフト
させる構成である。図中、１２は定電流用素子である。

このようなスイッチング回路においても、ＧａＡｓ　　
ＦＥＴ自体が低周波数域でゲイン増加の傾向にあるため
に飽和レベル移行時にレベル変化が生じ、前述と同様な
聞届が生じる。

本発明は上記実情に鑑みてなされたもので、ＧａＡｓ　
　ＦＥＴの飽和レベル移行時に生じるレベル変動を回避
し、ＧａＡｓ　　ＦＥＴの高速スイッチング特性を充分
生かしつつスイッチング動作を確実行い得るようにする
ＧａＡｓ　　ＦＥＴスイッチング回路を提供することを
目的とする。

〔問題点を解決するための手段〕

本発明によるＧａＡｓ　　ＦＥＴを用いたスイッチング
回路によれば、任意のマーク率を持った人力信号を受け
てほぼ電源電圧から飽和レベルまで変化させながらスイ
ッチング動作を行わせるＧａＡｓ　　ＦＥＴを用いたス
イッチング回路において、前記ＧａＡｓ　　ＦＥＴの入
力側に、電源電圧から飽和レベルに近づく過程で生じる
レベル変動と逆特性を持ったレベル補償手段を設けたも
のである。

〔作用〕

従って、以上のように手段とすることにより、レベル補
償手段として構成するバイアスシフト素子でほぼＦＥＴ
の飽和レベルまでシフトし、かつ、同様にレベル補償手
段を構成するローレベル補償素子により高域をバイパス
することにより、全体として飽和レベルを持ち上げてフ
ラットにするものである。

〔実施例〕

次に、本発明の一実施例について第１図を参照して説明
する。即ち、このスイッチング回路は、入力端子２１に
前記レベルシフト用ダイオード１１と同等な機能を有し
、かつ、時定数および直流減衰のための機能を持った抵
抗等のバイアスシフト素子２２の一端側が接続され、こ
の素子２２の他端側と電源−ｖｂｂとの間に所定の直流
バイアスを得る抵抗等の直流減衰素子２３が挿入されて
いる。つまり、これらのバイアスシフト素子２２および
直流減衰素子２３はシリアルに接続することにより、例
えばＦＥＴソース・ドレイン間口−レベル時に生じる第
２図に示す周波数ｆ対順方向伝達利得Ｓ２１特性から、
前記直流電流とバイアスシフト素子２２の抵抗との積で
定まるシフト電圧ΔＧだけ入力信号〜′ｌｎを減衰せし
めた信号Ｓ２を得、これを後段接続のＧａＡｓ　　ＦＥ
Ｔ２４のゲートに供給するものである。２５は交流成分
を１００％通して前記バイアスシフト素子２２との時定
数によってほぼ利得変化の落管く周波数ｆａ以上の周波
数域信号をバイパスし　（図示点線Ｓ３）、ソース・ド
レイン間口−レベルを補償するローレベル補償素子であ
る。これによりＧａＡｓＦＥＴ２４からフラットな特性
の出力信号Ｓ４を得るものである。ところで、従来、バ
イポーラトランジスタを用いたスイッチング回路にコン
デンサを挿入したものもあるが、これはスピードアップ
コンデンサとしてスイッチングスピードを改善するため
使用したものであり、本発明とその機能を本質的に異に
する。

次に、以上の点に関し、時間軸との関係で示すと、第３
図および第４図をもって表わすことができる。即ち、第
３図に示すＨは画素子２２．２３の抵抗値に比例する関
係にあり、またＴ１は、各素子２２．２３の抵抗値をＲ
１，Ｒ２とし、かつ、ローレベル補償素子２５の容量を
Ｃとすると、Ｃ・　（（Ｒ１・Ｒ２）／　（Ｒ１＋Ｒ２
）ｌの補償特性Ｓ５を得、第４図に示す如く例えば負パ
ルスの連続信号の入力に対し、最適中心レベルＳＬを中
心として等振幅で、かつ、時間軸に対して所定のスイッ
チング動作時間幅をもって動作するスイッチング信号を
得ることができる。

また、本発明装置は次のような利点を有する。

すなわち、第１２図（ａ）、（ｂ）は従来回路である第
６図（ｂ）あるいは第１０図に異なるマーク率の入力信
号を加えた時の出力信号を示したものであり、かつ、オ
ンレベルの変化する時定数よりも充分長い時間が経過し
た後の定常的な出力波形を示している。また、第１２図
（ａ）は正論理でマーク率の低い場合を示しており、こ
の場合の出力信号の直流平均値つまり平均的なドレイン
・ソース間電圧ＶＤＳは大きい。第１２図（ｂ）は正論
理でマーク率の高い場合を示しており、この場合の出力
信号の直流平均値つまり平均的なドレイン・ソース間電
圧ＶＤＳは小さい。この時の飽和電圧Ｖｒ１とＶ　ｒ　
２を比較すると、Ｖｒｌ＜Ｖｒ２となる。これは第８図
（ｂ）の特性を見ても予見できるものである。これらの
出力信号は振幅が異なっているので最適スイッチングス
レッショルドレベル（これはＶｄｄとＶｒｌの中間点）
も異なってくる。例えば従来例の第１１図の様な回路を
多段接続すると、マーク率が変化した時にパルス幅の変
化を招き結果的にはパルスのデユーティファクタが変動
する。本発明回路によれば、マーク率の変化によるデユ
ーティファクタの変動を防止できる。

第１３図はマーク率の変化に対する出力信号の直流平均
電圧値ｖ　ｏｕｔとの関係を示す。マーク率の変化に対
して飽和電圧Ｖｒが一定であれば、マーク率Ｏ％の時の
飽和電圧Ｖｒとなり、マーク率が増加すると実線上を移
動し、１００％時にはＶｄｄと等しくなる。しかし、実
際にはマーク率の変化により飽和電圧が変化するので、
ｖ　ｏｕｔは点線に示す様に変化する。この現象は従来
のＦＥＴスイッチング回路が直流に対する利得が高周波
の利得よりも大きくなっている事を意味する。

本発明によれば、例えば第１図の場合、直流成分に関し
てはＲ１，Ｒ２で分割され、高周波はコンデンサＣでバ
イパスされるために直流分のみ減衰し、ＦＥＴ２４のゲ
ートには常に最適な波形が印加されるので、マーク率の
変化に対するデユーティファクタの変動を防止する効果
も有する。これを波形的に説明したものが第１４図（ａ
）。

（ｂ）である。直流平均レベルＶｏｕｔｌを冑する第１
２図（ａ）の波形を第１図の入力端２１の入力信号Ｖｌ
ｎに加える。この時のＲ１によるシフト電圧Ｖ　ｓ（’
ｔｌは、 Ｖｓｌ’ｔｌ−ＩＲｌ（Ｖｏｕｔｌ−Ｖｂｂ）　ｌ　／
（Ｒ１＋Ｒ２） となる。これをスレッショルドレベルＳＬ０を有するＦ
ＥＴ２４でスイッチングする。直流平均レベルＶ　ｏｕ
ｔ２を有する第１２図（ｂ）の波形を第１図に示す入力
信号Ｖｉｎに加える。この時の抵抗Ｒ１によるシフト電
圧Ｖ　５ｆｔ２は、Ｖｓ［’ｔ２−　ｆＲｌ（Ｖｏｕｔ
２−Ｖｂｂ）　）　／（Ｒ１＋Ｒ２） となる。この２つの波形の何れの場合も波高値の中心が
ＦＥＴ２４のスレッショルドヘレルｓＬ。

になる様にＲ，、Ｒ２、Ｖｂｂを設定すれば、常に最良
なスイッチングを行ってマーク率の変化によるデユーテ
ィファクタの変動を防止できる。更に、マーク率の変化
によるレベル変動を圧縮できる利点を有する。

第１５図はＦＥＴ２４の入出力特性である。実線は出力
のマーク率が低い場合、破線は出力マーク率が高い場合
の入出力関係を示している。今、ＦＥＴ２４に第１４図
（ａ）、（ｂ）に相当する人力があったとする。入力信
号のマーク率が高い場合も低い場合も出力ハイレベルは
Ｖｄｄでリミットされる。しかおし、ローレベルは入力
ハイレベルが同一であれば、出力レベルがＶｒ２−Ｖｒ
ｌの差を生ずる。しかし、入力レベルが第１４図（ａ）
の場合と第１４図（ｂ）の場合とでは異なるので、出力
レベル差は圧縮される。これに対し、従来回路である第
１０図ではレベルシフトが一定であり、ＦＥＴ２４の入
力ハイレベルがマーク率に拘らず一定であるのでマーク
率により出力レベル差が生ずる。

次に、第５図は本発明回路の他の実施例を示す図である
。これは抵抗成分のバイアスシフト素子２２、直流減衰
素子２３およびコンデンサとしてのローレベル補償索子
２５を用いた場合、周波数的には高域例えばＧＨｚ以上
の周波数帯域にて順方向伝達利得が急に低下するが、こ
れは素子２２゜２３．２５による浮遊容量が原因と考え
られている。そこで、画素子２２．２３の間に高周波阻
止用素子２６を挿入し、高域利得を阻止するようにした
ものである。

従って、以上のような実施例の構成によれば、入力信号
に対し電源電圧から飽和電圧への移行時に時間の経過に
従って徐々にレベル変化の伴った飽和電圧に近づくこと
による不具合、つまり最適中心レベルＳＬからのずれに
よって振幅およびスイッチング幅が変動するが、バイア
スシフト素子２２を用いてほぼ飽和電圧までシフトし、
かつ、ローレベル補償索子２５により高域をバイパスす
ることにより、全体として飽和レベルを持上げてフラッ
トにし、一定または異なるマーク率の人力信号に対し、
大振幅で、かつ、所望のスイッチング幅でスイッチング
信号を取り出すことができる。

なお、本発明はその要旨を変更しない範囲で種々変形し
て実施できる。

〔発明の効果〕

以上詳記したように本発明によれば、ＧａＡｓＦＥＴの
飽和レベル移行時へのレベル変動を回避し、またマーク
率の変化によるデユーティファクタの変動、出力ローレ
ベルの変動を防止でき、ＧａＡｓ　　ＦＥＴの高速スイ
ッチング特性を充分生かして大振幅でスイッチング動作
を確実に行い得るＧａＡｓ　　ＦＥＴスイッチング回路
を提供できる。

【図面の簡単な説明】

第１図ないし第４図は本発明に係わるＧａＡｓＦＥＴを
用いたスイッチング回路の一実施例を説明するために示
したもので、第１図は回路構成図、第２図は周波数特性
から見た低域での利得変化を示す図、第３図および第４
図は時間軸から見た飽和レベルの変動を補償する動作説
明図、第５図は本発明の他の実施例を示す回路構成図、
第６図ないし第８図はバイポーラトランジスタとＧａＡ
ｓ　　ＦＥＴとの比較図であって、第６図は基本回路図
、第７図は入出力特性図、第８図は周波数特性図、第９
図は時間軸から見たスイッチ動作の説明図、第１０図は
従来のレベルシフトダイオードを用いたスイッチング回
路の構成図、第１１図は第１０図の動作を説明する図、
第１２図はマーク率の異なる入力信号を加えた時の出力
波形を示す図、第１３図はマーク率の変化に対する出力
信号の直流平均電圧の関係図、第１４図は７２２・・・
バイアスシフト素子、２３・・・直流減衰素子、２４−
ＧａＡｓ　　ＦＥＴ、２５・−・ローレベル補償素子、
２６・・・高周波阻止用素子。 出願人代理人　弁理士　鈴江武彦 第１図 第２図　　　　　第３図 第４図 第５図 第６　図（ａ）　　　　　　　第　６　図（ｂ）第　７
図（ａ）　　　　　　　　　　第　７図（ｂ）−周２！
数ｆＤｃ１にＨ２散百Ｋ）−１ｚ　　　　　２ＧＨ２−
周及数ｆ第　８図（ａ）　　　　　　　　　　ｊｉ　ａ
　　図＜ｂ＞時間 第１２図（ａ） 第１４図（ａ） ｏｕｔ ↑ 時間 第　１２図（ｂ） 時間 第１４図（ｂ）

Claims (1)

【特許請求の範囲】
1. 任意のマーク率を持った入力信号を受けてその出力電圧
   をほぼ電源電圧から飽和レベルまで変化させながらスイ
   ッチング動作を行わせるガリウムひ素ＦＥＴを用いたス
   イッチング回路において、前記ガリウムひ素ＦＥＴの入
   力側に、電源電圧から飽和レベルに近づく過程で生じる
   レベル変動と逆特性を持ったレベル補償手段を設けたこ
   とを特徴とするガリウムひ素ＦＥＴを用いたスイッチン
   グ回路。