JP3738937B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3738937B2 JP3738937B2 JP35936997A JP35936997A JP3738937B2 JP 3738937 B2 JP3738937 B2 JP 3738937B2 JP 35936997 A JP35936997 A JP 35936997A JP 35936997 A JP35936997 A JP 35936997A JP 3738937 B2 JP3738937 B2 JP 3738937B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- layer
- semiconductor device
- input
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関するものであり、特に高周波で動作する半導体素子を搭載するパッケージに用いられるものである。
【０００２】
【従来の技術】
近年、半導体装置のパッケージの小型化と接続端子数の増加とにより、接続端子の間隔が狭くなり、集積回路チップなどの半導体装置を配線基板の入出力端子電極上に直接実装することにより、実装面積を小さくして効率化を図ろうとする方法が実施されている。特に半導体チップを配線基板にフェイスダウン状態でフリップチップ実装する方法は、半導体チップと配線基板との電気的接続が一括して行えること及び接続後の機械的強度が強いことから有効な方法であるとされている。本方法は、フェイスダウン状態で半導体チップをフリップチップ実装する配線基板は半導体チップのパッドピッチと同じピッチの微細パターンを形成しなければならない。以下、この実装法について説明する。
【０００３】
図８は従来の半導体装置の断面図である。図８を参照しながら、本半導体装置の実装法について説明する。半導体チップ１０３の電極パッド１０８の上にワイヤボンディング法又はめっき法によってバンプ電極１０５が形成する。次に、このバンプ電極１０５を、導電性接着剤１０９を介して配線基板１０４の入出力端子電極１１０に接続する。バンプ電極１０５に導電性接着剤１０９を転写した後、配線基板１０４の入出力端子電極１１０に導電性接着剤１０９が当接するように位置あわせを行い、導電性接着剤１０９を硬化させることにより、半導体チップ１０３と配線基板１０４との電気的接続が実現されている。さらに、接続を補強するために、半導体チップ１０３と配線基板１０４で形成される空間を封止樹脂１０７で封止し、封止樹脂１０７を硬化させる。以上により、図８に示す半導体装置が得られる。
【０００４】
【発明が解決しようとする課題】
現在のコンピュータの高速化により、半導体チップが高周波数で動作すると半導体チップのパッケージ内を高速で信号を伝送させる必要がある。このため、信号配線を伝送線路として捉えて設計しなければならない。セラミックや樹脂のような誘電体を材料とした配線基板の配線は伝送線路として扱い、等価的に特性インピーダンスを持つ伝送線路で表すことができる。伝送線路ではインピーダンスのミスマッチが存在する地点で信号の反射が生じ、インピーダンスのミスマッチによる信号の反射ノイズが発生する。そのため信号線の特性インピーダンスを制御する必要がある。配線基板の特性インピーダンスは構造寸法により決定し、単純には配線基板の配線幅、配線厚み、層間絶縁厚み、絶縁層の誘電率などに依存する。
【０００５】
図９は導体線路幅ｗ、層間絶縁厚さｈ、層間絶縁層の比誘電率εｒを持つマイクロストリップ線路構造の特性インピーダンスを表す。従来のフリップチップ実装用配線基板において、半導体チップ実装面における配線の特性インピーダンスを一般的な特性インピーダンス５０Ωに整合させるためには、比誘電率が４．４絶縁厚みが１００μｍの樹脂基板を用いた場合配線幅を約１９０μｍにしなければならない。即ち系の特性インピーダンスが５０Ωの場合、入出力パッドピッチが１９０μｍの半導体チップを比誘電率が４．４、絶縁厚みが１００μｍの樹脂基板にインピーダンスを整合させて実装することは不可能である。
【０００６】
一方、近年のコンピュータの高速化に加えて、入出力端子数の増加の一途をたどっている。端子数の増大はチップサイズの増大を招く。このような問題を回避するため半導体チップの入出力パッドのピッチが減少し、それに対応した配線基板が求められている。
【０００７】
本発明は、従来の半導体装置においてインピーダンスを整合させて実装することが不可能であるという課題を考慮し、半導体装置内に設置される配線基板の最表層に形成される配線の特性インピーダンスを制御することができる半導体装置を提供することを目的とするものである。さらに、インダクタンス成分のないデカップリングコンデンサを装置内に形成でき、高周波領域における装置の電気特性を向上することができる半導体装置を提供することを目的とするものである。
【０００８】
【課題を解決するための手段】
本発明の半導体装置は、フリップチップ実装する半導体チップと配線基板との間に形成される空間に配線基板と対向して導体層を形成し、さらに導体層は半導体装置の電源又はグランドに電気的に接続することを特徴とする。前記導体層の形成により配線基板に形成される最表層のパターンとの容量が増加するため、配線基板の最表層に形成される配線の特性インピーダンスを下げることができる。つまり前記導体層と前記配線基板との距離を制御することにより配線基板の最表層に形成される配線の特性インピーダンスを制御することができ、ファインピッチに対応した配線基板を実現できる。さらに、それぞれが接地用及び電源用端子に接続された２つの導体層を絶縁層を介して対向して設置することにより電源端子や接地端子に発生するノイズを低減し電気特性を向上することができる。
【０００９】
すなわち、請求項１の本発明は、少なくとも片面に配線層と複数の入出力パッドを有する配線基板と、前記各入出力パッド毎に対向して配置された複数の電極パッドを有する半導体素子と、前記入出力パッドとそれに対向する前記電極パッドとをそれぞれ電気的に接続する複数の突起状電極と、前記半導体素子と前記配線基板との互いに対向する面間に、少なくとも前記半導体素子の前記対向する面と片面が実質的に対向するように配置された導体層と、前記互いに対向する面によって形成される空間に充填された絶縁体とを備え、前記導体層および前記絶縁体は、前記突起状電極付近を除き、前記配線基板の少なくとも前記片面の配線層全てを覆うように配置されていることを特徴とする半導体装置である。
【００１０】
請求項２の本発明は、前記絶縁体は、一体形成された絶縁性樹脂であることを特徴とする請求項１に記載の半導体装置である。
【００１１】
請求項３の本発明は、前記絶縁体は、前記電極パッドを除いた前記半導体素子の前記電極パッドが形成されている面に接して形成された誘電体層と、前記空間の他の部分に実質的に充填された絶縁性樹脂とを有することを特徴とする請求項１に記載の半導体装置である。
【００１２】
請求項４の本発明は、前記導体層は、一層であり、接地用または電源用いずれか一方の前記入出力パッドおよび前記電極パッドに電気的に接続されていることを特徴とする請求項１〜３のいずれかに記載の半導体装置である。
【００１３】
請求項５の本発明は、前記導体層は、二層であり、第一の導体層は、接地用または電源用いずれか一方の前記入出力パッドおよび前記電極パッドと電気的に接続され、前記第二の導体層は、他方の前記入出力パッドおよび前記電極パッドと電気的に接続されており、前記第一の導体層と前記第二の導体層とは、電気的に絶縁されていることを特徴とする請求項１〜３のいずれかに記載の半導体装置である。
【００１４】
請求項６の本発明は、前記第一の導体層と前記第二の導体層との間に形成された絶縁層の比誘電率は、前記配線基板の比誘電率よりも大きいことを特徴とする請求項５に記載の半導体装置である。
【００１５】
請求項７の本発明は、前記絶縁層は、強誘電体から成ることを特徴とする請求項６に記載の半導体装置である。
【００１６】
請求項８の本発明は、前記絶縁層は、前記絶縁性樹脂または前記誘電体層と一体形成されていることを特徴とする請求項６または７に記載の半導体装置である。
【００１７】
請求項９の本発明は、前記一層の導体層、もしくは、前記第一の導体層および前記第二の導体層は、前記絶縁性樹脂内、前記誘電体層内、または、前記絶縁性樹脂と前記誘電体層との境界のいずれかに形成されており、前記絶縁性樹脂および／または前記誘電体層によって、前記半導体素子の表面および前記配線基板の表面と電気的に絶縁されていることを特徴とする請求項４〜８のいずれかに記載の半導体装置である。
【００１８】
請求項１０の本発明は、前記一層の導体層、もしくは、前記第一の導体層および前記第二の導体層と、前記入出力パッドおよび前記電極パッドとの前記電気的接続は、前記突起状電極を介して行われていることを特徴とする請求項４〜９のいずれかに記載の半導体装置である。
【００１９】
請求項１１の本発明は、前記導体層は、前記突起状電極付近を除き、前記半導体素子の前記電極パッドが形成されている面を覆うように形成されていることを特徴とする請求項１〜１０のいずれかに記載の半導体装置である。
【００２１】
請求項１２の本発明は、少なくとも片面に配線層と複数の入出力パッドを有する配線基板と、前記各入出力パッド毎に対向して配置された複数の電極パッドを有する半導体素子と、前記入出力パッドとそれに対向する前記電極パッドとをそれぞれ電気的に接続する複数の突起状電極と、前記半導体素子と前記配線基板との互いに対向する面間に、少なくとも前記半導体素子の前記対向する面と片面が実質的に対向するように配置された導体層と、前記互いに対向する面によって形成される空間に充填された絶縁体とを備え、前記配線基板１つに対し、前記半導体素子、前記導体層および前記絶縁体を複数組備えることを特徴とする半導体装置である。
【００２２】
請求項１３の本発明は、前記複数組のうちの少なくとも一つの、前記導体層と前記配線基板の前記片面との間の距離が、他の少なくとも一つの前記距離と異なることを特徴とする請求項１２に記載の半導体装置である。
請求項１４の本発明は、少なくとも片面に配線層と複数の入出力パッドを有する配線基板と、前記各入出力パッド毎に対向して配置された複数の電極パッドを有する半導体素子と、前記入出力パッドとそれに対向する前記電極パッドとをそれぞれ電気的に接続する複数の突起状電極と、前記半導体素子と前記配線基板との互いに対向する面間に、少なくとも前記半導体素子の前記対向する面と片面が実質的に対向するように配置された導体層と、前記互いに対向する面によって形成される空間に充填された絶縁体とを備え、前記導体層は、二層であり、第一の導体層は、接地用または電源用いずれか一方の前記入出力パッドおよび前記電極パッドと電気的に接続され、前記第二の導体層は、他方の前記入出力パッドおよび前記電極パッドと電気的に接続されており、前記第一の導体層と前記第二の導体層とは、電気的に絶縁されていることを特徴とする半導体装置である。
請求項１５の本発明は、前記第一の導体層と前記第二の導体層との間に形成された絶縁層の比誘電率は、前記配線基板の比誘電率よりも大きいことを特徴とする請求項１４に記載の半導体装置である。
請求項１６の本発明は、前記絶縁層は、強誘電体から成ることを特徴とする請求項１５に記載の半導体装置である。
請求項１７の本発明は、前記絶縁層は、前記絶縁性樹脂または前記誘電体層と一体形成されていることを特徴とする請求項１４または１５に記載の半導体装置である。
請求項１８の本発明は、前記第一の導体層および前記第二の導体層は、前記絶縁性樹脂内、前記誘電体層内、または、前記絶縁性樹脂と前記誘電体層との境界のいずれかに形成されており、前記絶縁性樹脂および／または前記誘電体層によって、前記半導体素子の表面および前記配線基板の表面と電気的に絶縁されていることを特徴とする請求項１４〜１７のいずれかに記載の半導体装置である。
【００２３】
【発明の実施の形態】
以下に、本発明の実施の形態を図面を参照して説明する。
【００２４】
（第１の実施の形態）
まず、本発明の第１の実施の形態を図面を参照して説明する。
【００２５】
図１は、本発明の第１の実施の形態における半導体装置の構成を示す概略断面図である。図１において、電極パッド１０８が形成されている半導体チップ１０３が、フェイスダウン状態で、入出力パッド１１０を有する配線基板１０４と対向して配置され、電極パッド１０８は、バンプ電極１０５およびバンプ電極１０５と入出力パッド１１０との間の異方性導電材１０２を介して、入出力パッド１１０と電気的に接続されている。半導体チップ１０３および配線基板１０４の互いに対向する面間に、導体層１０１が配置されており、異方性導電材１０２は、導体層１０１を被い、前記互いに対向する面によって形成される空間に充填されている。また、導体層１０１は、電極パッド１０８および入出力パッド１１０の、接地用もしくは電源用の入出力端子と電気的に接続されている。
【００２６】
次に、本実施の形態における半導体装置の製造方法を説明する。
【００２７】
まず、電極パッド１０８が形成されている半導体チップ１０３を用意し、電極パッド１０８上にバンプ電極１０５を形成する。この半導体チップ１０３を、フェイスダウン状態で、バンプ電極１０５が配線基板１０４の入出力パッド１１０に対向するように位置あわせを行う。次に、半導体チップ１０３上の電極パッド１０８、および、配線基板１０４の入出力パッド１１０に対応した位置を除いて、導体層１０１が内層に形成された異方性導電材１０２を介して、半導体チップ１０３を配線基板１０４の上に積載する。ただし、このとき、導体層１０１を接地用もしくは電源用の入出力端子と電気的に接続する必要があるので、導体層１０１は、接続される入出力端子に対応する電極パッド１０８および入出力パッド１１０付近には形成されていてもよい。この状態で異方性導電材１０２を硬化させれば、半導体チップ１０３と配線基板１０４との電気的接続が実現される。
【００２８】
ここで、半導体チップ１０３を配線基板１０４に積載する前においては、異方性導電材１０２は、実装された状態での半導体チップ１０３と配線基板１０４との間隔以上の厚みを有している。このため、上記製造方法の結果、異方性導電材１０２は、半導体チップ１０３と配線基板１０４との間に充填された状態となる。
【００２９】
本実施の形態においては、導体層１０１の形成と接地用あるいは電源用入出力端子への接続により、導体層１０１は電源用あるいは接地用のベタパターンとして形成することができ、配線基板１０４に形成される最表層のパターンとの容量が増加するため、配線基板１０４の最表層に形成される配線の、特にファインピッチが要求されるところの、半導体チップ１０３と対向する領域において、特性インピーダンスを下げることができる。つまり、導体層１０１と配線基板１０４との距離を制御することにより、配線基板１０４の最表層に形成される配線の特性インピーダンスを制御することができるものである。
【００３０】
（第２の実施の形態）
次に、本発明の第２の実施の形態を図面を参照して説明する。本実施の形態が上述した第１の実施の形態と異なる点は、本発明の導電層および絶縁体に関する点である。したがって、本実施の形態において、第１の実施の形態と同様の物については、同一符号を付与し、説明を省略する。また、特に説明のないものについては、第１の実施の形態と同じとする。
【００３１】
図２は、本発明の第２の実施の形態における半導体装置の構成を示す概略部分断面図である。図２は半導体装置の一部分における複数の電気的接続点のうちの一つを示している。図２において、電極パッド１０８が形成されている半導体チップ１０３が、フェイスダウン状態で、入出力パッド１１０を有する配線基板１０４と対向して配置され、電極パッド１０８は、バンプ電極１０５およびバンプ電極１０５と入出力パッド１１０との間の導電性接着剤１０９を介して、入出力パッド１１０と電気的に接続されている。また、半導体チップ１０３上には、誘電体層１０６によって電極パッド１０８と電気的に絶縁され、かつ電極パッド１０８を除く半導体チップ１０３表面を覆うように導体層１０１が形成されている。ただし、導体層１０１は、電極パッド１０８および入出力パッド１１０のうちの、接地用もしくは電源用の入出力端子と電気的に接続されているので、接続される入出力端子に対応する電極パッド１０８のみには、電気的に絶縁されていない。半導体チップ１０３および配線基板１０４の互いに対向する面によって形成される空間には、封止樹脂１０７が充填されている。
【００３２】
次に、本実施の形態における半導体装置の製造方法を説明する。
【００３３】
まず、電極パッド１０８が形成されている半導体チップ１０３を用意し、二酸化珪素などの絶縁膜から成る誘電体層１０６を、スパッタリング法やＣＶＤ法等により、電極パッド１０８のバンプ電極１０５が接着される部分およびその周囲を除いて、半導体チップ１０３の片面全面に形成する。つぎに、誘電体層１０６上に電極パッド１０８を覆うようにレジストパターンを形成し、金属膜をスパッタ法などにより成膜後、リフトオフ法により、導体層１０１を電極パッド１０８を除いた領域に形成する。この導体層１０１の上面を覆うように、再び、スパッタリング法やＣＶＤ法等により、誘電体層１０６を形成する。つぎに、バンプ電極１０５をボールボンドなどやめっきなどにより形成し、半導体チップ上に形成されたバンプ電極１０５の先端部に接合層としての導電性接着剤１０９を転写法や印刷法によって塗布する。ついで、上記のようにして製造された半導体チップ１０３を、フェイスダウン状態で、バンプ電極１０５が配線基板１０４の入出力パッド１１０に対向するように、位置あわせを行い、半導体チップ１０３を配線基板１０４の上に載置する。この状態で、導電性接着剤１０９を硬化させれば、半導体チップ１０３と配線基板１０４との電気的接続が実現される。次に、接合層を囲むようにして封止樹脂１０７を封入し、封止樹脂１０７を硬化させる。これにより半導体チップ１０３と配線基板１０４との間隙とが封止樹脂１０７によって充填され、機械的に補強された半導体装置が得られる。
【００３４】
この場合、導体層１０１は、半導体チップの電極パッド１０８のうち接地用または電源用電極パッドと電気的に接続され、電源用あるいは接地用のベタパターンを形成している。
【００３５】
本実施の形態においては、導体層１０１を半導体チップ１０３の最表層に設けることにより、半導体装置の製造プロセスを簡略化し配線基板１０４の最表層に形成される配線の特性インピーダンスを下げることができる。なお、半導体チップ１０３と配線基板１０４の間隙を制御することで配線基板１０４の最表層の配線の特性インピーダンスを制御することができるものである。
【００３６】
なお、本実施の形態においては、導体層の劣化を防ぐ目的で、導体層１０１は、半導体チップ１０３の表面と反対側の面も、誘電体層１０６で覆われているとして説明したが、導体層の劣化を防ぐ必要性が低い場合は、前記反対側の面に形成された誘電体層１０６を省略して、導体層１０１が直接封止樹脂１０７と接する様な構成としてもよい。
【００３７】
また、本実施の形態においては、半導体チップ１０３と配線基板１０４との接続に導電性接着剤１０９を用いた方法を示したが、バンプ電極１０５として半田を用いた接続法や異方性導電材を用いた接続法を用いた場合においても、同様の効果が得られる。
【００３８】
（第３の実施の形態）
次に、本発明の第３の実施の形態を図面を参照して説明する。本実施の形態が上述した第１の実施の形態と異なる点は、本発明の導電層および絶縁体が形成されている範囲に関する点である。したがって、本実施の形態において、第１の実施の形態と同様の物については、同一符号を付与し、説明を省略する。また、特に説明のないものについては、第１の実施の形態と同じとする。
【００３９】
図３は、本発明の第３の実施の形態における半導体装置の構成を示す概略断面図である。図３に示すように、本実施の形態における半導体装置が、第１の実施の形態における半導体装置と異なるのは、半導体チップ１０３より配線基板１０４のほうが広く、配線基板１０４上に形成されている配線１１３全てを覆うように、導体層１０１および異方性導電材１０２が形成されていることである。
【００４０】
本実施の形態における半導体装置の製造方法は、上記に関する点以外は、第１の実施の形態における半導体装置の製造方法と同様である。
【００４１】
本実施の形態においても、第１の実施の形態と同様に、導体層１０１の形成と接地用あるいは電源用入出力端子への接続により、導体層１０１は接地用あるいは電源用のベタパターンとして形成することができ、配線基板１０４に形成される最表層のパターンとの容量が増加するため、配線基板１０４の最表層に形成される全ての配線１１３の特性インピーダンスを下げることができる。つまり、導体層１０１と配線基板１０４との距離を制御することにより配線基板１０４の最表層に形成される配線１１３の特性インピーダンスを制御することができるものである。
【００４２】
（第４の実施の形態）
次に、本発明の第４の実施の形態を図面を参照して説明する。本実施の形態が上述した第１の実施の形態と異なる点は、本発明の半導体素子の数に関する点である。したがって、本実施の形態において、第１の実施の形態と同様の物については、同一符号を付与し、説明を省略する。また、特に説明のないものについては、第１の実施の形態と同じとする。
【００４３】
図４は、本発明の第４の実施の形態における半導体装置の構成を示す概略断面図である。図４に示すように、本実施の形態における半導体装置が、第１の実施の形態における半導体装置と異なるのは、一つの配線基板１０４に対し、半導体チップ１０３、導体層１０１および異方性導電材１０２が、それぞれ２組備えられていることである。ただし、導体層１０１の上下方向の形成位置は、各組で異なっている。
【００４４】
本実施の形態における半導体装置の製造方法は、上記に関する点以外は、第１の実施の形態における半導体装置の製造方法と同様である。
【００４５】
以上のように、本実施の形態においても、第１の実施の形態と同様に、導体層１０１の形成と接地用あるいは電源用入出力端子への接続により、導体層１０１は接地用あるいは電源用のベタパターンとして形成することができ、配線基板１０４に形成される最表層のパターンとの容量が増加するため、配線基板１０４の最表層に形成される配線の、特にファインピッチが要求されるところの、半導体チップ１０３と対向する領域において、特性インピーダンスを下げることができる。つまり、導体層１０１と配線基板１０４との距離を制御することにより配線基板１０４の最表層に形成される配線の特性インピーダンスを制御することができるものである。
【００４６】
さらに、各半導体チップ１０３と配線基板１０４との間隙に形成された導体層１０１と配線基板１０４との距離を制御することにより各半導体チップ１０３の入出力インピーダンスに整合した特性インピーダンスを持つ配線基板１０４の最表層の配線を形成することが可能となる。
【００４７】
なお、本実施の形態においては、導体層１０１の上下方向の形成位置は、各組で異なっているとして説明したが、同じであるとしてもよい。
【００４８】
また、本実施の形態においては、一つの配線基板１０４に対し、半導体チップ１０３、導体層１０１および異方性導電材１０２が、それぞれ２組備えられているとして説明したが、３組以上であってもよい。
【００４９】
（第５の実施の形態）
次に、本発明の第５の実施の形態を図面を参照して説明する。本実施の形態が上述した第１の実施の形態と異なる点は、本発明の導電層および絶縁体に関する点である。したがって、本実施の形態において、第１の実施の形態と同様の物については、同一符号を付与し、説明を省略する。また、特に説明のないものについては、第１の実施の形態と同じとする。
【００５０】
図５は、本発明の第５の実施の形態における半導体装置の構成を示す概略部分断面図である。図５は半導体装置の一部分における複数の電気的接続点のうちの一つを示している。図５に示すように、本実施の形態における半導体装置が、第１の実施の形態における半導体装置と異なるのは、第１の実施の形態における半導体装置が備えている導体層と同じ導体層であるところの第２の導体層１１２に加えて、別の導体層であって、第２の実施の形態における半導体装置が備えている導体層と同じ導体層であるところの第１の導体層１１１と、同じく第２の実施の形態における半導体装置が備えている誘電体層と同じ誘電体層であるところの誘電体層１０６とが備えられていることである。ここで、第１の導体層１１１は接地用または電源用端子の一方に接続されており、第２の導体層１１２は他方にに接続されている。
【００５１】
本実施の形態における半導体装置の製造方法は、電極パッド１０８上にバンプ電極１０５を形成する前に、第２の実施の形態における半導体装置の製造方法において説明したのと同じ方法で、第１の導体層１１１および誘電体層１０６を形成する点以外は、第１の実施の形態における半導体装置の製造方法と同様である。ただし、第１の実施の形態における半導体装置の製造方法において、導体層１０１は、第２の導体層１１２に読み替える必要がある。
【００５２】
本実施の形態においては、第１の導体層１１１および第２の導体層１１２が、それぞれ電源用あるいは接地用端子のうちどちらか一方に接続されていることにより、それぞれ接地用あるいは電源用のベタパターンを形成することができる。これによって、配線基板１０４に形成される最表層のパターンとの容量が増加するため、配線基板１０４の最表層に形成される配線の、特にファインピッチが要求されるところの、半導体チップ１０３と対向する領域において特性インピーダンスを下げることができる。つまり、第２の導体層１１２と配線基板１０４との距離、もしくは、半導体チップ１０３と配線基板１０４との距離を制御することにより、配線基板１０４の最表層に形成される配線の特性インピーダンスを制御することができるものである。
【００５３】
さらに、接地用あるいは電源用端子に接続された第１の導体層１１１と、電源用あるいは接地用端子のうち第１の導体層が接続されていない接地用あるいは電源用端子に接続された第２の導体層１１２とが、絶縁用異方導電材を介し対向して設置されていることにより、第１の導体層１１１と第２の導体層１１２との間に電気的容量が発生するため、デカップリングコンデンサを形成することができる。これにより、装置全体の電気特性を向上できるとともに、前記デカップリングコンデンサが、半導体チップ１０３の直下に設置できるので、前記デカップリングコンデンサを、半導体チップ１０３と配線基板１０４を電気的に接続するバンプ電極１０５のインダクタンス成分のみが含まれたデカップリングコンデンサとして形成することができる。
【００５４】
なお、本実施の形態においても、第２の実施の形態と同様に、導体層の劣化を防ぐ目的で、第１の導体層１１１は、半導体チップ１０３の表面と反対側の面も、誘電体層１０６で覆われているとして説明したが、導体層の劣化を防ぐ必要性が低い場合は、前記反対側の面に形成された誘電体層１０６を省略して、導体層１０１が直接異方性導電材１０２と接する様な構成としてもよい。
【００５５】
（第６の実施の形態）
次に、本発明の第６の実施の形態を図面を参照して説明する。本実施の形態が上述した第１の実施の形態と異なる点は、本発明の導電層に関する点である。したがって、本実施の形態において、第１の実施の形態と同様の物については、同一符号を付与し、説明を省略する。また、特に説明のないものについては、第１の実施の形態と同じとする。
【００５６】
図６は、本発明の第６の実施の形態における半導体装置の構成を示す概略断面図である。図６に示すように、本実施の形態における半導体装置が、第１の実施の形態における半導体装置と異なるのは、異方性導電材１０２中に形成されている導体層が、一層ではなく、第１の導体層１１１および第２の導体層１１２の二層であることである。また、第１の導体層１１１および第２の導体層１１２は、異方性導電材１０２を介して配置されることによって、互いに電気的に絶縁されている。ここで、第１の導体層１１１は接地用または電源用端子の一方に接続されており、第２の導体層１１２は他方にに接続されている。
【００５７】
本実施の形態における半導体装置の製造方法は、上記に関する点以外は、第１の実施の形態における半導体装置の製造方法と同様である。ただし、第１の実施の形態における半導体装置の製造方法において、導体層１０１は、第１の導体層１１１および第２の導体層１１２に読み替える必要がある。
【００５８】
本実施の形態においては、第１の導体層１１１および第２の導体層１１２が、それぞれ電源用あるいは接地用端子のうちどちらか一方に接続されていることにより、それぞれ接地用あるいは電源用のベタパターンを形成することができる。これによって、配線基板１０４に形成される最表層のパターンとの容量が増加するため、配線基板１０４の最表層に形成される配線の、特にファインピッチが要求されるところの、半導体チップ１０３と対向する領域において特性インピーダンスを下げることができる。つまり、第１の導体層１１１および／または第２の導体層１１２と配線基板１０４との距離を制御することにより、配線基板１０４の最表層に形成される配線の特性インピーダンスを制御することができるものである。
【００５９】
さらに、接地用あるいは電源用端子に接続された第１の導体層１１１と、電源用あるいは接地用端子のうち第１の導体層が接続されていない接地用あるいは電源用端子に接続された第２の導体層１１２とが、絶縁用異方導電材を介し対向して設置されていることにより、第１の導体層１１１と第２の導体層１１２との間に電気的容量が発生するため、デカップリングコンデンサを形成することができる。これにより、装置全体の電気特性を向上できるとともに、前記デカップリングコンデンサが、半導体チップ１０３の直下に設置できるので、前記デカップリングコンデンサを、半導体チップ１０３と配線基板１０４を電気的に接続するバンプ電極１０５のインダクタンス成分のみが含まれたデカップリングコンデンサとして形成することができる。
【００６０】
また、本実施の形態においては、半導体チップ１０３と配線基板１０４との接続に、異なる端子に接続する第１の導体層１１１と第２の導体層１１２とが形成された異方性導電材１０２を用いるため、半導体チップ１０３と配線基板１０４との電気的接続と、デカップリングコンデンサの形成とを、一括して行うことができる。
【００６１】
（第７の実施の形態）
最後に、本発明の第７の実施の形態を図面を参照して説明する。本実施の形態が上述した第２の実施の形態と異なる点は、本発明の導電層に関する点である。したがって、本実施の形態において、第２の実施の形態と同様の物については、同一符号を付与し、説明を省略する。また、特に説明のないものについては、第２の実施の形態と同じとする。
【００６２】
図７は、本発明の第７の実施の形態における半導体装置の構成を示す概略部分断面図である。図７は半導体装置の一部分における複数の電気的接続点のうちの一つを示している。図７に示すように、本実施の形態における半導体装置が、第２の実施の形態における半導体装置と異なるのは、誘電体層１０６中に形成されている導体層が、一層ではなく、第１の導体層１１１および第２の導体層１１２の二層であることである。また、第１の導体層１１１および第２の導体層１１２は、誘電体層１０６を介して配置されることによって、互いに電気的に絶縁されている。ここで、第１の導体層１１１は接地用または電源用端子の一方に接続されており、第２の導体層１１２は他方にに接続されている。
【００６３】
本実施の形態における半導体装置の製造方法は、誘電体層１０６上に導体層１０１を形成し、その上に再び誘電体層１０６を形成する替わりに、誘電体層１０６上に、金属膜をスパッタ法などにより成膜後、リフトオフ法により、第１の導体層１１１を形成した後に、この第１の導体層１１１の上面を覆うように、スパッタリング法やＣＶＤ法等により、誘電体層１０６を形成し、その上に、金属膜をスパッタ法などにより成膜後、リフトオフ法により、第２の導体層１１２を形成し、その上に再び、スパッタリング法やＣＶＤ法等により、誘電体層１０６を形成する点以外は、第２の実施の形態における半導体装置の製造方法と同様である。
【００６４】
本実施の形態においては、第１の導体層１１１および第２の導体層１１２を半導体チップ１０３の最表層に設けることにより、半導体装置の製造プロセスを簡略化し配線基板１０４の最表層に形成される配線の特性インピーダンスを下げることができる。なお、半導体チップ１０３と配線基板１０４の間隙を制御することで配線基板１０４の最表層の配線の特性インピーダンスを制御することができるものである。
【００６５】
なお、本実施の形態においては、導体層の劣化を防ぐ目的で、第２の導体層１１２は、半導体チップ１０３の表面と反対側の面も、誘電体層１０６で覆われているとして説明したが、導体層の劣化を防ぐ必要性が低い場合は、前記反対側の面に形成された誘電体層１０６を省略して、第２の導体層１１２が直接封止樹脂１０７と接する様な構成としてもよい。
【００６６】
また、本実施の形態においては、半導体チップ１０３と配線基板１０４との接続に導電性接着剤１０９を用いた方法を示したが、バンプ電極１０５として半田を用いた接続法や異方性導電材を用いた接続法を用いた場合においても、同様の効果が得られる。
【００６７】
さらに、接地用あるいは電源用端子に接続された第１の導体層１１１と、電源用あるいは接地用端子のうち第１の導体層が接続されていない接地用あるいは電源用端子に接続された第２の導体層１１２とが、絶縁用異方導電材を介し対向して設置されていることにより、第１の導体層１１１と第２の導体層１１２との間に電気的容量が発生するため、デカップリングコンデンサを形成することができる。これにより、装置全体の電気特性を向上できるとともに、前記デカップリングコンデンサが、半導体チップ１０３の直下に設置できるので、前記デカップリングコンデンサを、実質的にインダクタンス成分のないデカップリングコンデンサとして形成することができる。
【００６８】
また、第１の導体層１１１と第２の導体層１１２の間に形成される絶縁層はスパッタリング法やＣＶＤ法などで形成することができ、とくに配線基板１０４の比誘電率よりも大きな誘電率を持つ酸化珪素もしくは窒化珪素などを用いることにより容量の大きなデカップリングコンデンサが形成できる。さらに、第１の導体層１１１と第２の導体層１１２の間にチタン酸バリウム、ジルコン酸チタン酸鉛、チタン酸ストロンチウム、チタン酸鉛等の強誘電体を形成するとさらに大容量のデカップリングコンデンサが形成でき、電気特性を向上することができる。
【００６９】
上述のように本実施の形態では、半導体チップ１０３上に第１の導体層１１１と第２の導体層１１２が形成されているため、半導体チップ１０３と配線基板１０４の間隙に封止材を注入する全ての実装方法において実現できる。
【００７０】
【発明の効果】
以上説明したところから明らかなように、請求項１の本発明は、半導体装置内に設置される配線基板の最表層に形成される配線の特性インピーダンスを制御することができる半導体装置を提供することことができる。さらに、請求項５の本発明は、請求項１の本発明の効果に加えて、インダクタンス成分のないデカップリングコンデンサを装置内に形成でき、高周波領域における装置の電気特性を向上することができる半導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における半導体装置の構成を示す概略断面図。
【図２】本発明の第２の実施の形態における半導体装置の構成を示す概略部分断面図。
【図３】本発明の第３の実施の形態における半導体装置の構成を示す概略断面図。
【図４】本発明の第４の実施の形態における半導体装置の構成を示す概略断面図。
【図５】本発明の第５の実施の形態における半導体装置の構成を示す概略部分断面図。
【図６】本発明の第６の実施の形態における半導体装置の構成を示す概略断面図。
【図７】本発明の第７の実施の形態における半導体装置の構成を示す概略断面図。
【図８】従来の半導体装置の断面図。
【図９】マイクロストリップ線路構成における誘電体層の厚さに対する線路幅の比と特性インピーダンスの関係をを示す特性図。
【符号の説明】
１０１ 導体層
１０２ 異方性導電材
１０３ 半導体チップ
１０４ 配線基板
１０５ バンプ電極
１０６ 誘電体層
１０７ 封止樹脂
１０８ 電極パッド
１０９ 導電性接着剤
１１０ 入出力パッド
１１１ 第一の導体層
１１２ 第二の導体層
１１３ 配線
【発明の属する技術分野】
本発明は、半導体装置に関するものであり、特に高周波で動作する半導体素子を搭載するパッケージに用いられるものである。
【０００２】
【従来の技術】
近年、半導体装置のパッケージの小型化と接続端子数の増加とにより、接続端子の間隔が狭くなり、集積回路チップなどの半導体装置を配線基板の入出力端子電極上に直接実装することにより、実装面積を小さくして効率化を図ろうとする方法が実施されている。特に半導体チップを配線基板にフェイスダウン状態でフリップチップ実装する方法は、半導体チップと配線基板との電気的接続が一括して行えること及び接続後の機械的強度が強いことから有効な方法であるとされている。本方法は、フェイスダウン状態で半導体チップをフリップチップ実装する配線基板は半導体チップのパッドピッチと同じピッチの微細パターンを形成しなければならない。以下、この実装法について説明する。
【０００３】
図８は従来の半導体装置の断面図である。図８を参照しながら、本半導体装置の実装法について説明する。半導体チップ１０３の電極パッド１０８の上にワイヤボンディング法又はめっき法によってバンプ電極１０５が形成する。次に、このバンプ電極１０５を、導電性接着剤１０９を介して配線基板１０４の入出力端子電極１１０に接続する。バンプ電極１０５に導電性接着剤１０９を転写した後、配線基板１０４の入出力端子電極１１０に導電性接着剤１０９が当接するように位置あわせを行い、導電性接着剤１０９を硬化させることにより、半導体チップ１０３と配線基板１０４との電気的接続が実現されている。さらに、接続を補強するために、半導体チップ１０３と配線基板１０４で形成される空間を封止樹脂１０７で封止し、封止樹脂１０７を硬化させる。以上により、図８に示す半導体装置が得られる。
【０００４】
【発明が解決しようとする課題】
現在のコンピュータの高速化により、半導体チップが高周波数で動作すると半導体チップのパッケージ内を高速で信号を伝送させる必要がある。このため、信号配線を伝送線路として捉えて設計しなければならない。セラミックや樹脂のような誘電体を材料とした配線基板の配線は伝送線路として扱い、等価的に特性インピーダンスを持つ伝送線路で表すことができる。伝送線路ではインピーダンスのミスマッチが存在する地点で信号の反射が生じ、インピーダンスのミスマッチによる信号の反射ノイズが発生する。そのため信号線の特性インピーダンスを制御する必要がある。配線基板の特性インピーダンスは構造寸法により決定し、単純には配線基板の配線幅、配線厚み、層間絶縁厚み、絶縁層の誘電率などに依存する。
【０００５】
図９は導体線路幅ｗ、層間絶縁厚さｈ、層間絶縁層の比誘電率εｒを持つマイクロストリップ線路構造の特性インピーダンスを表す。従来のフリップチップ実装用配線基板において、半導体チップ実装面における配線の特性インピーダンスを一般的な特性インピーダンス５０Ωに整合させるためには、比誘電率が４．４絶縁厚みが１００μｍの樹脂基板を用いた場合配線幅を約１９０μｍにしなければならない。即ち系の特性インピーダンスが５０Ωの場合、入出力パッドピッチが１９０μｍの半導体チップを比誘電率が４．４、絶縁厚みが１００μｍの樹脂基板にインピーダンスを整合させて実装することは不可能である。
【０００６】
一方、近年のコンピュータの高速化に加えて、入出力端子数の増加の一途をたどっている。端子数の増大はチップサイズの増大を招く。このような問題を回避するため半導体チップの入出力パッドのピッチが減少し、それに対応した配線基板が求められている。
【０００７】
本発明は、従来の半導体装置においてインピーダンスを整合させて実装することが不可能であるという課題を考慮し、半導体装置内に設置される配線基板の最表層に形成される配線の特性インピーダンスを制御することができる半導体装置を提供することを目的とするものである。さらに、インダクタンス成分のないデカップリングコンデンサを装置内に形成でき、高周波領域における装置の電気特性を向上することができる半導体装置を提供することを目的とするものである。
【０００８】
【課題を解決するための手段】
本発明の半導体装置は、フリップチップ実装する半導体チップと配線基板との間に形成される空間に配線基板と対向して導体層を形成し、さらに導体層は半導体装置の電源又はグランドに電気的に接続することを特徴とする。前記導体層の形成により配線基板に形成される最表層のパターンとの容量が増加するため、配線基板の最表層に形成される配線の特性インピーダンスを下げることができる。つまり前記導体層と前記配線基板との距離を制御することにより配線基板の最表層に形成される配線の特性インピーダンスを制御することができ、ファインピッチに対応した配線基板を実現できる。さらに、それぞれが接地用及び電源用端子に接続された２つの導体層を絶縁層を介して対向して設置することにより電源端子や接地端子に発生するノイズを低減し電気特性を向上することができる。
【０００９】
すなわち、請求項１の本発明は、少なくとも片面に配線層と複数の入出力パッドを有する配線基板と、前記各入出力パッド毎に対向して配置された複数の電極パッドを有する半導体素子と、前記入出力パッドとそれに対向する前記電極パッドとをそれぞれ電気的に接続する複数の突起状電極と、前記半導体素子と前記配線基板との互いに対向する面間に、少なくとも前記半導体素子の前記対向する面と片面が実質的に対向するように配置された導体層と、前記互いに対向する面によって形成される空間に充填された絶縁体とを備え、前記導体層および前記絶縁体は、前記突起状電極付近を除き、前記配線基板の少なくとも前記片面の配線層全てを覆うように配置されていることを特徴とする半導体装置である。
【００１０】
請求項２の本発明は、前記絶縁体は、一体形成された絶縁性樹脂であることを特徴とする請求項１に記載の半導体装置である。
【００１１】
請求項３の本発明は、前記絶縁体は、前記電極パッドを除いた前記半導体素子の前記電極パッドが形成されている面に接して形成された誘電体層と、前記空間の他の部分に実質的に充填された絶縁性樹脂とを有することを特徴とする請求項１に記載の半導体装置である。
【００１２】
請求項４の本発明は、前記導体層は、一層であり、接地用または電源用いずれか一方の前記入出力パッドおよび前記電極パッドに電気的に接続されていることを特徴とする請求項１〜３のいずれかに記載の半導体装置である。
【００１３】
請求項５の本発明は、前記導体層は、二層であり、第一の導体層は、接地用または電源用いずれか一方の前記入出力パッドおよび前記電極パッドと電気的に接続され、前記第二の導体層は、他方の前記入出力パッドおよび前記電極パッドと電気的に接続されており、前記第一の導体層と前記第二の導体層とは、電気的に絶縁されていることを特徴とする請求項１〜３のいずれかに記載の半導体装置である。
【００１４】
請求項６の本発明は、前記第一の導体層と前記第二の導体層との間に形成された絶縁層の比誘電率は、前記配線基板の比誘電率よりも大きいことを特徴とする請求項５に記載の半導体装置である。
【００１５】
請求項７の本発明は、前記絶縁層は、強誘電体から成ることを特徴とする請求項６に記載の半導体装置である。
【００１６】
請求項８の本発明は、前記絶縁層は、前記絶縁性樹脂または前記誘電体層と一体形成されていることを特徴とする請求項６または７に記載の半導体装置である。
【００１７】
請求項９の本発明は、前記一層の導体層、もしくは、前記第一の導体層および前記第二の導体層は、前記絶縁性樹脂内、前記誘電体層内、または、前記絶縁性樹脂と前記誘電体層との境界のいずれかに形成されており、前記絶縁性樹脂および／または前記誘電体層によって、前記半導体素子の表面および前記配線基板の表面と電気的に絶縁されていることを特徴とする請求項４〜８のいずれかに記載の半導体装置である。
【００１８】
請求項１０の本発明は、前記一層の導体層、もしくは、前記第一の導体層および前記第二の導体層と、前記入出力パッドおよび前記電極パッドとの前記電気的接続は、前記突起状電極を介して行われていることを特徴とする請求項４〜９のいずれかに記載の半導体装置である。
【００１９】
請求項１１の本発明は、前記導体層は、前記突起状電極付近を除き、前記半導体素子の前記電極パッドが形成されている面を覆うように形成されていることを特徴とする請求項１〜１０のいずれかに記載の半導体装置である。
【００２１】
請求項１２の本発明は、少なくとも片面に配線層と複数の入出力パッドを有する配線基板と、前記各入出力パッド毎に対向して配置された複数の電極パッドを有する半導体素子と、前記入出力パッドとそれに対向する前記電極パッドとをそれぞれ電気的に接続する複数の突起状電極と、前記半導体素子と前記配線基板との互いに対向する面間に、少なくとも前記半導体素子の前記対向する面と片面が実質的に対向するように配置された導体層と、前記互いに対向する面によって形成される空間に充填された絶縁体とを備え、前記配線基板１つに対し、前記半導体素子、前記導体層および前記絶縁体を複数組備えることを特徴とする半導体装置である。
【００２２】
請求項１３の本発明は、前記複数組のうちの少なくとも一つの、前記導体層と前記配線基板の前記片面との間の距離が、他の少なくとも一つの前記距離と異なることを特徴とする請求項１２に記載の半導体装置である。
請求項１４の本発明は、少なくとも片面に配線層と複数の入出力パッドを有する配線基板と、前記各入出力パッド毎に対向して配置された複数の電極パッドを有する半導体素子と、前記入出力パッドとそれに対向する前記電極パッドとをそれぞれ電気的に接続する複数の突起状電極と、前記半導体素子と前記配線基板との互いに対向する面間に、少なくとも前記半導体素子の前記対向する面と片面が実質的に対向するように配置された導体層と、前記互いに対向する面によって形成される空間に充填された絶縁体とを備え、前記導体層は、二層であり、第一の導体層は、接地用または電源用いずれか一方の前記入出力パッドおよび前記電極パッドと電気的に接続され、前記第二の導体層は、他方の前記入出力パッドおよび前記電極パッドと電気的に接続されており、前記第一の導体層と前記第二の導体層とは、電気的に絶縁されていることを特徴とする半導体装置である。
請求項１５の本発明は、前記第一の導体層と前記第二の導体層との間に形成された絶縁層の比誘電率は、前記配線基板の比誘電率よりも大きいことを特徴とする請求項１４に記載の半導体装置である。
請求項１６の本発明は、前記絶縁層は、強誘電体から成ることを特徴とする請求項１５に記載の半導体装置である。
請求項１７の本発明は、前記絶縁層は、前記絶縁性樹脂または前記誘電体層と一体形成されていることを特徴とする請求項１４または１５に記載の半導体装置である。
請求項１８の本発明は、前記第一の導体層および前記第二の導体層は、前記絶縁性樹脂内、前記誘電体層内、または、前記絶縁性樹脂と前記誘電体層との境界のいずれかに形成されており、前記絶縁性樹脂および／または前記誘電体層によって、前記半導体素子の表面および前記配線基板の表面と電気的に絶縁されていることを特徴とする請求項１４〜１７のいずれかに記載の半導体装置である。
【００２３】
【発明の実施の形態】
以下に、本発明の実施の形態を図面を参照して説明する。
【００２４】
（第１の実施の形態）
まず、本発明の第１の実施の形態を図面を参照して説明する。
【００２５】
図１は、本発明の第１の実施の形態における半導体装置の構成を示す概略断面図である。図１において、電極パッド１０８が形成されている半導体チップ１０３が、フェイスダウン状態で、入出力パッド１１０を有する配線基板１０４と対向して配置され、電極パッド１０８は、バンプ電極１０５およびバンプ電極１０５と入出力パッド１１０との間の異方性導電材１０２を介して、入出力パッド１１０と電気的に接続されている。半導体チップ１０３および配線基板１０４の互いに対向する面間に、導体層１０１が配置されており、異方性導電材１０２は、導体層１０１を被い、前記互いに対向する面によって形成される空間に充填されている。また、導体層１０１は、電極パッド１０８および入出力パッド１１０の、接地用もしくは電源用の入出力端子と電気的に接続されている。
【００２６】
次に、本実施の形態における半導体装置の製造方法を説明する。
【００２７】
まず、電極パッド１０８が形成されている半導体チップ１０３を用意し、電極パッド１０８上にバンプ電極１０５を形成する。この半導体チップ１０３を、フェイスダウン状態で、バンプ電極１０５が配線基板１０４の入出力パッド１１０に対向するように位置あわせを行う。次に、半導体チップ１０３上の電極パッド１０８、および、配線基板１０４の入出力パッド１１０に対応した位置を除いて、導体層１０１が内層に形成された異方性導電材１０２を介して、半導体チップ１０３を配線基板１０４の上に積載する。ただし、このとき、導体層１０１を接地用もしくは電源用の入出力端子と電気的に接続する必要があるので、導体層１０１は、接続される入出力端子に対応する電極パッド１０８および入出力パッド１１０付近には形成されていてもよい。この状態で異方性導電材１０２を硬化させれば、半導体チップ１０３と配線基板１０４との電気的接続が実現される。
【００２８】
ここで、半導体チップ１０３を配線基板１０４に積載する前においては、異方性導電材１０２は、実装された状態での半導体チップ１０３と配線基板１０４との間隔以上の厚みを有している。このため、上記製造方法の結果、異方性導電材１０２は、半導体チップ１０３と配線基板１０４との間に充填された状態となる。
【００２９】
本実施の形態においては、導体層１０１の形成と接地用あるいは電源用入出力端子への接続により、導体層１０１は電源用あるいは接地用のベタパターンとして形成することができ、配線基板１０４に形成される最表層のパターンとの容量が増加するため、配線基板１０４の最表層に形成される配線の、特にファインピッチが要求されるところの、半導体チップ１０３と対向する領域において、特性インピーダンスを下げることができる。つまり、導体層１０１と配線基板１０４との距離を制御することにより、配線基板１０４の最表層に形成される配線の特性インピーダンスを制御することができるものである。
【００３０】
（第２の実施の形態）
次に、本発明の第２の実施の形態を図面を参照して説明する。本実施の形態が上述した第１の実施の形態と異なる点は、本発明の導電層および絶縁体に関する点である。したがって、本実施の形態において、第１の実施の形態と同様の物については、同一符号を付与し、説明を省略する。また、特に説明のないものについては、第１の実施の形態と同じとする。
【００３１】
図２は、本発明の第２の実施の形態における半導体装置の構成を示す概略部分断面図である。図２は半導体装置の一部分における複数の電気的接続点のうちの一つを示している。図２において、電極パッド１０８が形成されている半導体チップ１０３が、フェイスダウン状態で、入出力パッド１１０を有する配線基板１０４と対向して配置され、電極パッド１０８は、バンプ電極１０５およびバンプ電極１０５と入出力パッド１１０との間の導電性接着剤１０９を介して、入出力パッド１１０と電気的に接続されている。また、半導体チップ１０３上には、誘電体層１０６によって電極パッド１０８と電気的に絶縁され、かつ電極パッド１０８を除く半導体チップ１０３表面を覆うように導体層１０１が形成されている。ただし、導体層１０１は、電極パッド１０８および入出力パッド１１０のうちの、接地用もしくは電源用の入出力端子と電気的に接続されているので、接続される入出力端子に対応する電極パッド１０８のみには、電気的に絶縁されていない。半導体チップ１０３および配線基板１０４の互いに対向する面によって形成される空間には、封止樹脂１０７が充填されている。
【００３２】
次に、本実施の形態における半導体装置の製造方法を説明する。
【００３３】
まず、電極パッド１０８が形成されている半導体チップ１０３を用意し、二酸化珪素などの絶縁膜から成る誘電体層１０６を、スパッタリング法やＣＶＤ法等により、電極パッド１０８のバンプ電極１０５が接着される部分およびその周囲を除いて、半導体チップ１０３の片面全面に形成する。つぎに、誘電体層１０６上に電極パッド１０８を覆うようにレジストパターンを形成し、金属膜をスパッタ法などにより成膜後、リフトオフ法により、導体層１０１を電極パッド１０８を除いた領域に形成する。この導体層１０１の上面を覆うように、再び、スパッタリング法やＣＶＤ法等により、誘電体層１０６を形成する。つぎに、バンプ電極１０５をボールボンドなどやめっきなどにより形成し、半導体チップ上に形成されたバンプ電極１０５の先端部に接合層としての導電性接着剤１０９を転写法や印刷法によって塗布する。ついで、上記のようにして製造された半導体チップ１０３を、フェイスダウン状態で、バンプ電極１０５が配線基板１０４の入出力パッド１１０に対向するように、位置あわせを行い、半導体チップ１０３を配線基板１０４の上に載置する。この状態で、導電性接着剤１０９を硬化させれば、半導体チップ１０３と配線基板１０４との電気的接続が実現される。次に、接合層を囲むようにして封止樹脂１０７を封入し、封止樹脂１０７を硬化させる。これにより半導体チップ１０３と配線基板１０４との間隙とが封止樹脂１０７によって充填され、機械的に補強された半導体装置が得られる。
【００３４】
この場合、導体層１０１は、半導体チップの電極パッド１０８のうち接地用または電源用電極パッドと電気的に接続され、電源用あるいは接地用のベタパターンを形成している。
【００３５】
本実施の形態においては、導体層１０１を半導体チップ１０３の最表層に設けることにより、半導体装置の製造プロセスを簡略化し配線基板１０４の最表層に形成される配線の特性インピーダンスを下げることができる。なお、半導体チップ１０３と配線基板１０４の間隙を制御することで配線基板１０４の最表層の配線の特性インピーダンスを制御することができるものである。
【００３６】
なお、本実施の形態においては、導体層の劣化を防ぐ目的で、導体層１０１は、半導体チップ１０３の表面と反対側の面も、誘電体層１０６で覆われているとして説明したが、導体層の劣化を防ぐ必要性が低い場合は、前記反対側の面に形成された誘電体層１０６を省略して、導体層１０１が直接封止樹脂１０７と接する様な構成としてもよい。
【００３７】
また、本実施の形態においては、半導体チップ１０３と配線基板１０４との接続に導電性接着剤１０９を用いた方法を示したが、バンプ電極１０５として半田を用いた接続法や異方性導電材を用いた接続法を用いた場合においても、同様の効果が得られる。
【００３８】
（第３の実施の形態）
次に、本発明の第３の実施の形態を図面を参照して説明する。本実施の形態が上述した第１の実施の形態と異なる点は、本発明の導電層および絶縁体が形成されている範囲に関する点である。したがって、本実施の形態において、第１の実施の形態と同様の物については、同一符号を付与し、説明を省略する。また、特に説明のないものについては、第１の実施の形態と同じとする。
【００３９】
図３は、本発明の第３の実施の形態における半導体装置の構成を示す概略断面図である。図３に示すように、本実施の形態における半導体装置が、第１の実施の形態における半導体装置と異なるのは、半導体チップ１０３より配線基板１０４のほうが広く、配線基板１０４上に形成されている配線１１３全てを覆うように、導体層１０１および異方性導電材１０２が形成されていることである。
【００４０】
本実施の形態における半導体装置の製造方法は、上記に関する点以外は、第１の実施の形態における半導体装置の製造方法と同様である。
【００４１】
本実施の形態においても、第１の実施の形態と同様に、導体層１０１の形成と接地用あるいは電源用入出力端子への接続により、導体層１０１は接地用あるいは電源用のベタパターンとして形成することができ、配線基板１０４に形成される最表層のパターンとの容量が増加するため、配線基板１０４の最表層に形成される全ての配線１１３の特性インピーダンスを下げることができる。つまり、導体層１０１と配線基板１０４との距離を制御することにより配線基板１０４の最表層に形成される配線１１３の特性インピーダンスを制御することができるものである。
【００４２】
（第４の実施の形態）
次に、本発明の第４の実施の形態を図面を参照して説明する。本実施の形態が上述した第１の実施の形態と異なる点は、本発明の半導体素子の数に関する点である。したがって、本実施の形態において、第１の実施の形態と同様の物については、同一符号を付与し、説明を省略する。また、特に説明のないものについては、第１の実施の形態と同じとする。
【００４３】
図４は、本発明の第４の実施の形態における半導体装置の構成を示す概略断面図である。図４に示すように、本実施の形態における半導体装置が、第１の実施の形態における半導体装置と異なるのは、一つの配線基板１０４に対し、半導体チップ１０３、導体層１０１および異方性導電材１０２が、それぞれ２組備えられていることである。ただし、導体層１０１の上下方向の形成位置は、各組で異なっている。
【００４４】
本実施の形態における半導体装置の製造方法は、上記に関する点以外は、第１の実施の形態における半導体装置の製造方法と同様である。
【００４５】
以上のように、本実施の形態においても、第１の実施の形態と同様に、導体層１０１の形成と接地用あるいは電源用入出力端子への接続により、導体層１０１は接地用あるいは電源用のベタパターンとして形成することができ、配線基板１０４に形成される最表層のパターンとの容量が増加するため、配線基板１０４の最表層に形成される配線の、特にファインピッチが要求されるところの、半導体チップ１０３と対向する領域において、特性インピーダンスを下げることができる。つまり、導体層１０１と配線基板１０４との距離を制御することにより配線基板１０４の最表層に形成される配線の特性インピーダンスを制御することができるものである。
【００４６】
さらに、各半導体チップ１０３と配線基板１０４との間隙に形成された導体層１０１と配線基板１０４との距離を制御することにより各半導体チップ１０３の入出力インピーダンスに整合した特性インピーダンスを持つ配線基板１０４の最表層の配線を形成することが可能となる。
【００４７】
なお、本実施の形態においては、導体層１０１の上下方向の形成位置は、各組で異なっているとして説明したが、同じであるとしてもよい。
【００４８】
また、本実施の形態においては、一つの配線基板１０４に対し、半導体チップ１０３、導体層１０１および異方性導電材１０２が、それぞれ２組備えられているとして説明したが、３組以上であってもよい。
【００４９】
（第５の実施の形態）
次に、本発明の第５の実施の形態を図面を参照して説明する。本実施の形態が上述した第１の実施の形態と異なる点は、本発明の導電層および絶縁体に関する点である。したがって、本実施の形態において、第１の実施の形態と同様の物については、同一符号を付与し、説明を省略する。また、特に説明のないものについては、第１の実施の形態と同じとする。
【００５０】
図５は、本発明の第５の実施の形態における半導体装置の構成を示す概略部分断面図である。図５は半導体装置の一部分における複数の電気的接続点のうちの一つを示している。図５に示すように、本実施の形態における半導体装置が、第１の実施の形態における半導体装置と異なるのは、第１の実施の形態における半導体装置が備えている導体層と同じ導体層であるところの第２の導体層１１２に加えて、別の導体層であって、第２の実施の形態における半導体装置が備えている導体層と同じ導体層であるところの第１の導体層１１１と、同じく第２の実施の形態における半導体装置が備えている誘電体層と同じ誘電体層であるところの誘電体層１０６とが備えられていることである。ここで、第１の導体層１１１は接地用または電源用端子の一方に接続されており、第２の導体層１１２は他方にに接続されている。
【００５１】
本実施の形態における半導体装置の製造方法は、電極パッド１０８上にバンプ電極１０５を形成する前に、第２の実施の形態における半導体装置の製造方法において説明したのと同じ方法で、第１の導体層１１１および誘電体層１０６を形成する点以外は、第１の実施の形態における半導体装置の製造方法と同様である。ただし、第１の実施の形態における半導体装置の製造方法において、導体層１０１は、第２の導体層１１２に読み替える必要がある。
【００５２】
本実施の形態においては、第１の導体層１１１および第２の導体層１１２が、それぞれ電源用あるいは接地用端子のうちどちらか一方に接続されていることにより、それぞれ接地用あるいは電源用のベタパターンを形成することができる。これによって、配線基板１０４に形成される最表層のパターンとの容量が増加するため、配線基板１０４の最表層に形成される配線の、特にファインピッチが要求されるところの、半導体チップ１０３と対向する領域において特性インピーダンスを下げることができる。つまり、第２の導体層１１２と配線基板１０４との距離、もしくは、半導体チップ１０３と配線基板１０４との距離を制御することにより、配線基板１０４の最表層に形成される配線の特性インピーダンスを制御することができるものである。
【００５３】
さらに、接地用あるいは電源用端子に接続された第１の導体層１１１と、電源用あるいは接地用端子のうち第１の導体層が接続されていない接地用あるいは電源用端子に接続された第２の導体層１１２とが、絶縁用異方導電材を介し対向して設置されていることにより、第１の導体層１１１と第２の導体層１１２との間に電気的容量が発生するため、デカップリングコンデンサを形成することができる。これにより、装置全体の電気特性を向上できるとともに、前記デカップリングコンデンサが、半導体チップ１０３の直下に設置できるので、前記デカップリングコンデンサを、半導体チップ１０３と配線基板１０４を電気的に接続するバンプ電極１０５のインダクタンス成分のみが含まれたデカップリングコンデンサとして形成することができる。
【００５４】
なお、本実施の形態においても、第２の実施の形態と同様に、導体層の劣化を防ぐ目的で、第１の導体層１１１は、半導体チップ１０３の表面と反対側の面も、誘電体層１０６で覆われているとして説明したが、導体層の劣化を防ぐ必要性が低い場合は、前記反対側の面に形成された誘電体層１０６を省略して、導体層１０１が直接異方性導電材１０２と接する様な構成としてもよい。
【００５５】
（第６の実施の形態）
次に、本発明の第６の実施の形態を図面を参照して説明する。本実施の形態が上述した第１の実施の形態と異なる点は、本発明の導電層に関する点である。したがって、本実施の形態において、第１の実施の形態と同様の物については、同一符号を付与し、説明を省略する。また、特に説明のないものについては、第１の実施の形態と同じとする。
【００５６】
図６は、本発明の第６の実施の形態における半導体装置の構成を示す概略断面図である。図６に示すように、本実施の形態における半導体装置が、第１の実施の形態における半導体装置と異なるのは、異方性導電材１０２中に形成されている導体層が、一層ではなく、第１の導体層１１１および第２の導体層１１２の二層であることである。また、第１の導体層１１１および第２の導体層１１２は、異方性導電材１０２を介して配置されることによって、互いに電気的に絶縁されている。ここで、第１の導体層１１１は接地用または電源用端子の一方に接続されており、第２の導体層１１２は他方にに接続されている。
【００５７】
本実施の形態における半導体装置の製造方法は、上記に関する点以外は、第１の実施の形態における半導体装置の製造方法と同様である。ただし、第１の実施の形態における半導体装置の製造方法において、導体層１０１は、第１の導体層１１１および第２の導体層１１２に読み替える必要がある。
【００５８】
本実施の形態においては、第１の導体層１１１および第２の導体層１１２が、それぞれ電源用あるいは接地用端子のうちどちらか一方に接続されていることにより、それぞれ接地用あるいは電源用のベタパターンを形成することができる。これによって、配線基板１０４に形成される最表層のパターンとの容量が増加するため、配線基板１０４の最表層に形成される配線の、特にファインピッチが要求されるところの、半導体チップ１０３と対向する領域において特性インピーダンスを下げることができる。つまり、第１の導体層１１１および／または第２の導体層１１２と配線基板１０４との距離を制御することにより、配線基板１０４の最表層に形成される配線の特性インピーダンスを制御することができるものである。
【００５９】
さらに、接地用あるいは電源用端子に接続された第１の導体層１１１と、電源用あるいは接地用端子のうち第１の導体層が接続されていない接地用あるいは電源用端子に接続された第２の導体層１１２とが、絶縁用異方導電材を介し対向して設置されていることにより、第１の導体層１１１と第２の導体層１１２との間に電気的容量が発生するため、デカップリングコンデンサを形成することができる。これにより、装置全体の電気特性を向上できるとともに、前記デカップリングコンデンサが、半導体チップ１０３の直下に設置できるので、前記デカップリングコンデンサを、半導体チップ１０３と配線基板１０４を電気的に接続するバンプ電極１０５のインダクタンス成分のみが含まれたデカップリングコンデンサとして形成することができる。
【００６０】
また、本実施の形態においては、半導体チップ１０３と配線基板１０４との接続に、異なる端子に接続する第１の導体層１１１と第２の導体層１１２とが形成された異方性導電材１０２を用いるため、半導体チップ１０３と配線基板１０４との電気的接続と、デカップリングコンデンサの形成とを、一括して行うことができる。
【００６１】
（第７の実施の形態）
最後に、本発明の第７の実施の形態を図面を参照して説明する。本実施の形態が上述した第２の実施の形態と異なる点は、本発明の導電層に関する点である。したがって、本実施の形態において、第２の実施の形態と同様の物については、同一符号を付与し、説明を省略する。また、特に説明のないものについては、第２の実施の形態と同じとする。
【００６２】
図７は、本発明の第７の実施の形態における半導体装置の構成を示す概略部分断面図である。図７は半導体装置の一部分における複数の電気的接続点のうちの一つを示している。図７に示すように、本実施の形態における半導体装置が、第２の実施の形態における半導体装置と異なるのは、誘電体層１０６中に形成されている導体層が、一層ではなく、第１の導体層１１１および第２の導体層１１２の二層であることである。また、第１の導体層１１１および第２の導体層１１２は、誘電体層１０６を介して配置されることによって、互いに電気的に絶縁されている。ここで、第１の導体層１１１は接地用または電源用端子の一方に接続されており、第２の導体層１１２は他方にに接続されている。
【００６３】
本実施の形態における半導体装置の製造方法は、誘電体層１０６上に導体層１０１を形成し、その上に再び誘電体層１０６を形成する替わりに、誘電体層１０６上に、金属膜をスパッタ法などにより成膜後、リフトオフ法により、第１の導体層１１１を形成した後に、この第１の導体層１１１の上面を覆うように、スパッタリング法やＣＶＤ法等により、誘電体層１０６を形成し、その上に、金属膜をスパッタ法などにより成膜後、リフトオフ法により、第２の導体層１１２を形成し、その上に再び、スパッタリング法やＣＶＤ法等により、誘電体層１０６を形成する点以外は、第２の実施の形態における半導体装置の製造方法と同様である。
【００６４】
本実施の形態においては、第１の導体層１１１および第２の導体層１１２を半導体チップ１０３の最表層に設けることにより、半導体装置の製造プロセスを簡略化し配線基板１０４の最表層に形成される配線の特性インピーダンスを下げることができる。なお、半導体チップ１０３と配線基板１０４の間隙を制御することで配線基板１０４の最表層の配線の特性インピーダンスを制御することができるものである。
【００６５】
なお、本実施の形態においては、導体層の劣化を防ぐ目的で、第２の導体層１１２は、半導体チップ１０３の表面と反対側の面も、誘電体層１０６で覆われているとして説明したが、導体層の劣化を防ぐ必要性が低い場合は、前記反対側の面に形成された誘電体層１０６を省略して、第２の導体層１１２が直接封止樹脂１０７と接する様な構成としてもよい。
【００６６】
また、本実施の形態においては、半導体チップ１０３と配線基板１０４との接続に導電性接着剤１０９を用いた方法を示したが、バンプ電極１０５として半田を用いた接続法や異方性導電材を用いた接続法を用いた場合においても、同様の効果が得られる。
【００６７】
さらに、接地用あるいは電源用端子に接続された第１の導体層１１１と、電源用あるいは接地用端子のうち第１の導体層が接続されていない接地用あるいは電源用端子に接続された第２の導体層１１２とが、絶縁用異方導電材を介し対向して設置されていることにより、第１の導体層１１１と第２の導体層１１２との間に電気的容量が発生するため、デカップリングコンデンサを形成することができる。これにより、装置全体の電気特性を向上できるとともに、前記デカップリングコンデンサが、半導体チップ１０３の直下に設置できるので、前記デカップリングコンデンサを、実質的にインダクタンス成分のないデカップリングコンデンサとして形成することができる。
【００６８】
また、第１の導体層１１１と第２の導体層１１２の間に形成される絶縁層はスパッタリング法やＣＶＤ法などで形成することができ、とくに配線基板１０４の比誘電率よりも大きな誘電率を持つ酸化珪素もしくは窒化珪素などを用いることにより容量の大きなデカップリングコンデンサが形成できる。さらに、第１の導体層１１１と第２の導体層１１２の間にチタン酸バリウム、ジルコン酸チタン酸鉛、チタン酸ストロンチウム、チタン酸鉛等の強誘電体を形成するとさらに大容量のデカップリングコンデンサが形成でき、電気特性を向上することができる。
【００６９】
上述のように本実施の形態では、半導体チップ１０３上に第１の導体層１１１と第２の導体層１１２が形成されているため、半導体チップ１０３と配線基板１０４の間隙に封止材を注入する全ての実装方法において実現できる。
【００７０】
【発明の効果】
以上説明したところから明らかなように、請求項１の本発明は、半導体装置内に設置される配線基板の最表層に形成される配線の特性インピーダンスを制御することができる半導体装置を提供することことができる。さらに、請求項５の本発明は、請求項１の本発明の効果に加えて、インダクタンス成分のないデカップリングコンデンサを装置内に形成でき、高周波領域における装置の電気特性を向上することができる半導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における半導体装置の構成を示す概略断面図。
【図２】本発明の第２の実施の形態における半導体装置の構成を示す概略部分断面図。
【図３】本発明の第３の実施の形態における半導体装置の構成を示す概略断面図。
【図４】本発明の第４の実施の形態における半導体装置の構成を示す概略断面図。
【図５】本発明の第５の実施の形態における半導体装置の構成を示す概略部分断面図。
【図６】本発明の第６の実施の形態における半導体装置の構成を示す概略断面図。
【図７】本発明の第７の実施の形態における半導体装置の構成を示す概略断面図。
【図８】従来の半導体装置の断面図。
【図９】マイクロストリップ線路構成における誘電体層の厚さに対する線路幅の比と特性インピーダンスの関係をを示す特性図。
【符号の説明】
１０１ 導体層
１０２ 異方性導電材
１０３ 半導体チップ
１０４ 配線基板
１０５ バンプ電極
１０６ 誘電体層
１０７ 封止樹脂
１０８ 電極パッド
１０９ 導電性接着剤
１１０ 入出力パッド
１１１ 第一の導体層
１１２ 第二の導体層
１１３ 配線
Claims (18)
- 少なくとも片面に配線層と複数の入出力パッドを有する配線基板と、前記各入出力パッド毎に対向して配置された複数の電極パッドを有する半導体素子と、前記入出力パッドとそれに対向する前記電極パッドとをそれぞれ電気的に接続する複数の突起状電極と、前記半導体素子と前記配線基板との互いに対向する面間に、少なくとも前記半導体素子の前記対向する面と片面が実質的に対向するように配置された導体層と、前記互いに対向する面によって形成される空間に充填された絶縁体とを備え、前記導体層および前記絶縁体は、前記突起状電極付近を除き、前記配線基板の少なくとも前記片面の配線層全てを覆うように配置されていることを特徴とする半導体装置。
- 前記絶縁体は、一体形成された絶縁性樹脂であることを特徴とする請求項１に記載の半導体装置。
- 前記絶縁体は、前記電極パッドを除いた前記半導体素子の前記電極パッドが形成されている面に接して形成された誘電体層と、前記空間の他の部分に実質的に充填された絶縁性樹脂とを有することを特徴とする請求項１に記載の半導体装置。
- 前記導体層は、一層であり、接地用または電源用いずれか一方の前記入出力パッドおよび前記電極パッドに電気的に接続されていることを特徴とする請求項１〜３のいずれかに記載の半導体装置。
- 前記導体層は、二層であり、第一の導体層は、接地用または電源用いずれか一方の前記入出力パッドおよび前記電極パッドと電気的に接続され、前記第二の導体層は、他方の前記入出力パッドおよび前記電極パッドと電気的に接続されており、前記第一の導体層と前記第二の導体層とは、電気的に絶縁されていることを特徴とする請求項１〜３のいずれかに記載の半導体装置。
- 前記第一の導体層と前記第二の導体層との間に形成された絶縁層の比誘電率は、前記配線基板の比誘電率よりも大きいことを特徴とする請求項５に記載の半導体装置。
- 前記絶縁層は、強誘電体から成ることを特徴とする請求項６に記載の半導体装置。
- 前記絶縁層は、前記絶縁性樹脂または前記誘電体層と一体形成されていることを特徴とする請求項６または７に記載の半導体装置。
- 前記一層の導体層、もしくは、前記第一の導体層および前記第二の導体層は、前記絶縁性樹脂内、前記誘電体層内、または、前記絶縁性樹脂と前記誘電体層との境界のいずれかに形成されており、前記絶縁性樹脂および／または前記誘電体層によって、前記半導体素子の表面および前記配線基板の表面と電気的に絶縁されていることを特徴とする請求項４〜８のいずれかに記載の半導体装置。
- 前記一層の導体層、もしくは、前記第一の導体層および前記第二の導体層と、前記入出力パッドおよび前記電極パッドとの前記電気的接続は、前記突起状電極を介して行われていることを特徴とする請求項４〜９のいずれかに記載の半導体装置。
- 前記導体層は、前記突起状電極付近を除き、前記半導体素子の前記電極パッドが形成されている面を覆うように形成されていることを特徴とする請求項１〜１０のいずれかに記載の半導体装置。
- 少なくとも片面に配線層と複数の入出力パッドを有する配線基板と、前記各入出力パッド毎に対向して配置された複数の電極パッドを有する半導体素子と、前記入出力パッドとそれに対向する前記電極パッドとをそれぞれ電気的に接続する複数の突起状電極と、前記半導体素子と前記配線基板との互いに対向する面間に、少なくとも前記半導体素子の前記対向する面と片面が実質的に対向するように配置された導体層と、前記互いに対向する面によって形成される空間に充填された絶縁体とを備え、前記配線基板１つに対し、前記半導体素子、前記導体層および前記絶縁体を複数組備えることを特徴とする半導体装置。
- 前記複数組のうちの少なくとも一つの、前記導体層と前記配線基板の前記片面との間の距離が、他の少なくとも一つの前記距離と異なることを特徴とする請求 項１２に記載の半導体装置。
- 少なくとも片面に配線層と複数の入出力パッドを有する配線基板と、前記各入出力パッド毎に対向して配置された複数の電極パッドを有する半導体素子と、前記入出力パッドとそれに対向する前記電極パッドとをそれぞれ電気的に接続する複数の突起状電極と、前記半導体素子と前記配線基板との互いに対向する面間に、少なくとも前記半導体素子の前記対向する面と片面が実質的に対向するように配置された導体層と、前記互いに対向する面によって形成される空間に充填された絶縁体とを備え、前記導体層は、二層であり、第一の導体層は、接地用または電源用いずれか一方の前記入出力パッドおよび前記電極パッドと電気的に接続され、前記第二の導体層は、他方の前記入出力パッドおよび前記電極パッドと電気的に接続されており、前記第一の導体層と前記第二の導体層とは、電気的に絶縁されていることを特徴とする半導体装置。
- 前記第一の導体層と前記第二の導体層との間に形成された絶縁層の比誘電率は、前記配線基板の比誘電率よりも大きいことを特徴とする請求項１４に記載の半導体装置。
- 前記絶縁層は、強誘電体から成ることを特徴とする請求項１５に記載の半導体装置。
- 前記絶縁層は、前記絶縁性樹脂または前記誘電体層と一体形成されていることを特徴とする請求項１４または１５に記載の半導体装置。
- 前記第一の導体層および前記第二の導体層は、前記絶縁性樹脂内、前記誘電体層内、または、前記絶縁性樹脂と前記誘電体層との境界のいずれかに形成されており、前記絶縁性樹脂および／または前記誘電体層によって、前記半導体素子の表面および前記配線基板の表面と電気的に絶縁されていることを特徴とする請求項１４〜１７のいずれかに記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35936997A JP3738937B2 (ja) | 1997-12-26 | 1997-12-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35936997A JP3738937B2 (ja) | 1997-12-26 | 1997-12-26 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11191573A JPH11191573A (ja) | 1999-07-13 |
| JP3738937B2 true JP3738937B2 (ja) | 2006-01-25 |
Family
ID=18464157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35936997A Expired - Lifetime JP3738937B2 (ja) | 1997-12-26 | 1997-12-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3738937B2 (ja) |
-
1997
- 1997-12-26 JP JP35936997A patent/JP3738937B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11191573A (ja) | 1999-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7538417B2 (en) | Semiconductor device with signal line having decreased characteristic impedance | |
| US6624501B2 (en) | Capacitor and semiconductor device | |
| US8269342B2 (en) | Semiconductor packages including heat slugs | |
| TW464996B (en) | Semiconductor device and its manufacturing process | |
| US7884458B2 (en) | Decoupling capacitor, wafer stack package including the decoupling capacitor, and method of fabricating the wafer stack package | |
| JP4606849B2 (ja) | デカップリングコンデンサを有する半導体チップパッケージ及びその製造方法 | |
| US7986532B2 (en) | Split thin film capacitor for multiple voltages | |
| WO2022257678A1 (zh) | 一种芯片封装结构及其封装方法 | |
| JP3728847B2 (ja) | マルチチップモジュールおよびその製造方法 | |
| JPH11163539A (ja) | 多層配線基板 | |
| JP4012652B2 (ja) | 半導体装置 | |
| JP4012655B2 (ja) | 半導体装置 | |
| JP3738937B2 (ja) | 半導体装置 | |
| JP3081786B2 (ja) | 高周波半導体装置 | |
| JP2004134450A (ja) | 半導体集積回路 | |
| JPH05335475A (ja) | 回路チップ実装装置 | |
| US6509633B1 (en) | IC package capable of accommodating discrete devices | |
| US3908186A (en) | Packaged semiconductor device for microwave use | |
| JP4557768B2 (ja) | 半導体装置 | |
| JP2003163304A (ja) | 高周波パッケージ | |
| JP2003101382A (ja) | 弾性表面波装置 | |
| JP2000294733A (ja) | 高周波フリップチップ実装基板のパターンレイアウト | |
| JP2730408B2 (ja) | 半導体装置 | |
| JP3804244B2 (ja) | 高周波回路装置 | |
| JP3272831B2 (ja) | 多層配線基板、及びこれを用いた半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040830 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050420 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050426 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050624 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051011 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051027 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091111 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091111 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101111 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111111 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121111 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121111 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131111 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |