JP3804244B2 - 高周波回路装置 - Google Patents
高周波回路装置 Download PDFInfo
- Publication number
- JP3804244B2 JP3804244B2 JP00869498A JP869498A JP3804244B2 JP 3804244 B2 JP3804244 B2 JP 3804244B2 JP 00869498 A JP00869498 A JP 00869498A JP 869498 A JP869498 A JP 869498A JP 3804244 B2 JP3804244 B2 JP 3804244B2
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- package
- ground electrode
- frequency circuit
- connection means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/141—Analog devices
- H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Waveguide Connection Structure (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、例えばＭＭＩＣ等として構成される高周波回路素子を複数備えてなる高周波回路装置に関する。
【０００２】
【発明が解決しようとする課題】
このような高周波回路装置では、扱う信号の周波数が高くなる程、装置全体を樹脂などで封止すると特性インピーダンスの値が当初の設計値からずれを生じて、正常な動作をしなくなるおそれがある。このため、特にミリ波などの高周波領域の信号を扱う高周波回路装置では、樹脂封止を行わない場合も多い。
【０００３】
斯様な高周波回路装置の構成の一例を、図１９に示す。高周波回路装置１のパッケージ基板２上には、２つの回路素子３及び４が接着などで固定された状態で搭載されている。ＭＭＩＣ(Monolithic Microwave/Milli wave Integrated Circuit)等として集積回路部３ａ及び４ａが形成される回路素子３及び４は、高周波用途として適した例えばガリウムヒ素などの半導体基板を用いて構成されており、与えられた高周波信号について夫々所定の処理を行うものである。
【０００４】
そして、回路素子３及び４は、集積回路部３ａ及び４ａに接続されている信号線路５と、その信号線路５の両側に配置されるグランド電極６，６とを備えている。即ち、信号線路５とグランド電極６，６とは、信号伝送線路としてコプレーナ線路を構成している。
【０００５】
また、スルー線路７は、信号線路５とグランド電極６，６とからなるコプレーナ線路のみで構成されるものであり、パッケージ基板２の内部寸法に対して２つの回路素子３及び４を配置した時の長さの差を補うように配置されているものである。
【０００６】
一方、パッケージ基板２側にも、外部との間で高周波信号の伝送を行うため、信号線路８及びその信号線路８の両側に配置されるグランド電極９，９が配置されており、これらは、回路素子４及びスルー線路７の信号線路５並びにグランド電極６，６に、接続用のワイヤ１０並びに１１，１１によって夫々電気的に接続されている。
【０００７】
また、パッケージ基板２には、回路素子３及び４の集積回路部３ａ及び４ａに対して外部から直流電力を供給したり、或いは外部との間で低周波信号を伝送するための低周波用電極１２が設けられており、その低周波用電極１２と集積回路部３ａ及び４ａとの間は、ワイヤ１３によって接続されている。そして、スルー線路７と回路素子３との信号線路５及びグランド電極６，６の間、また、回路素子３と４との信号線路５及びグランド電極６，６の間は、ワイヤ１０ａ及び１１ａ，１１ａによって夫々電気的に接続されている。
【０００８】
このように、スルー線路７とパッケージ基板２との間をワイヤ１０及び１１などにより接続したり、回路素子３及び４の間をワイヤ１０ａ及び１１ａなどによって接続する場合には、以下の問題点がある。先ず、第１に、高周波信号を扱う回路素子３及び４の信号伝送線路の特性インピーダンスは、例えば５０Ωなどの一定値となるように設計するが、ワイヤ１０ａ及び１１ａによる接続部分においては、特性インピーダンスが局所的に異なった値になってしまうため反射損失を増大させる。
【０００９】
また、第２に、ワイヤ１０及び１１，１１をパッケージ基板２上の信号線路８及びグランド電極９，９に接続したり、ワイヤ１０ａ及び１１ａ，１１ａを回路素子３及び４上の信号線路５及びグランド電極６，６に接続する場合に、位置決め精度の良くない手動式ボンディング装置などを用いると、以下のような不具合が発生する。
【００１０】
例えば、図２０に断面図として示すように、回路素子３及び４の信号線路５に対するワイヤ１０ａの各接続点Ｐａ及びＰｂから信号線路５の一端Ｔａ及びＴｂまでの部分５′，５′の距離Ｌａ及びＬｂが、扱う信号の波長λに比して無視できない長さとなる場合がある。すると、この接続部分に寄生回路成分が生じてやはり反射損失を増大させる。尚、図２１は、図２０の平面図である。
【００１１】
上記第１の問題点を解決する従来技術としては、例えば特開平９−１４８５２４号に開示されているものがある。これは、信号伝送線路をマイクロストリップ線路で構成するものにおいて、回路素子間の接続部分における高周波伝送線路のボンディングパッドの両脇に接地電位ボンディングパッドを設け、これらのボンディングパッド間をワイヤで接続することにより疑似コプレーナ線路を形成し、更に、ワイヤとベース基板（接地電位基板）との間に誘電体材料を充填することによって当該接続部分における特性インピーダンスを調整するものである。
【００１２】
しかしながら、この従来技術においては、上記第２の問題点については全く考慮されておらず、接続部分に生じる寄生回路による反射損失については対処することができない。
【００１３】
本発明は上記事情に鑑みてなされたものであり、その目的は、高周波回路素子間、または高周波回路素子とパッケージとの間における接続部分の特性インピーダンスを調整すると共に、当該接続部分に生じる寄生回路による反射損失をも低減することができる高周波回路装置を提供することにある。
【００１４】
【課題を解決するための手段】
請求項１記載の高周波回路装置によれば、隣接する高周波回路素子の夫々の信号線路の間を接続する信号線路接続手段と前記信号線路とが対向する部分には、当該対向部分の長さに応じて寄生回路成分が生じるが、信号線路接続手段及び当該信号線路接続手段の接続点から信号線路の端部に至るまでの信号線路接続手段と信号線路とが対向する部分の空隙に誘電体材料を充填することにより、高周波回路素子で扱う高周波信号の波長の実効長を誘電体材料の比誘電率に応じて調整することができる。すると、高周波信号の波長の実効長が変化することによって、信号線路接続手段の長さで決定される信号線路接続手段の特性インピーダンス及び前記対向部分の長さで決定される寄生回路成分の伝送特性が等価的に変化する。
【００１５】
従って、適当な比誘電率を有する誘電体材料を適宜選択することにより、信号線路接続手段部分の特性インピーダンスを高周波回路素子の特性インピーダンスに整合させるように調整することができる。また、例えばボンディング精度の限界などによって、信号線路接続手段と前記信号線路とが対向する部分に寄生回路成分を生じることが避けられない場合であっても、その寄生回路成分による反射損失を低減するように調整することができるので、高周波信号の伝送効率をより向上させることができる。
そして、誘電体材料は、グランド電極接続手段を覆うと共に、信号線路接続手段と隣接する高周波回路素子上のグランド電極を接続するグランド電極接続手段との間の空隙及びグランド電極接続手段の接続点からグランド電極の端部に至るまでのグランド電極接続手段とグランド電極とが対向する部分の空隙をも充填するので、例えば、伝送線路がコプレーナ線路などで構成される場合にも上記と同様の効果が得られる。
【００１７】
請求項２記載の高周波回路装置によれば、パッケージ用誘電体材料は、パッケージ用信号線路接続手段及びパッケージ用グランド電極接続手段を覆うと共に、パッケージ用信号線路接続手段とパッケージ用グランド電極接続手段との間の空隙を充填し、且つ、パッケージ用信号線路接続手段の接続点から信号線路の端部に至るまでの前記パッケージ用信号線路接続手段と前記信号線路とが対向する部分の空隙及びパッケージ用信号線路接続手段の接続点からグランド電極の端部に至るまでのパッケージ用グランド電極接続手段とグランド電極とが対向する部分の空隙を充填するので、高周波回路素子とパッケージとの間を接続する部分についても、特性インピーダンスの整合をとると共に寄生回路成分による反射損失を低減することにより、高周波信号の伝送効率を向上させることができる。
【００１８】
請求項３記載の高周波回路装置によれば、誘電体材料は、信号線路接続手段と複数の高周波回路素子間で共通化されているグランド電極とが対向する部分を、前記信号線路接続手段の接続点から前記グランド電極の端部に至るまでの空隙を充填するので、例えば、伝送線路がマイクロストリップ線路などで構成される場合でも請求項１と同様の効果が得られる。
【００１９】
請求項４記載の高周波回路装置によれば、誘電体材料は、グランド電極接続手段を覆うと共に、信号線路接続手段とその両側に配置されるグランド電極接続手段との間の空隙及び当該グランド電極接続手段の接続点からグランド電極の端部に至るまでのグランド電極接続手段とグランド電極とが対向する部分の空隙をも充填するので、例えば、高周波回路素子の伝送線路がマイクロストリップ線路などで構成される場合に、信号線路接続手段とグランド電極接続手段との間隔を変化させることにより、高周波回路素子間の接続部分における特性インピーダンスが高周波回路素子の特性インピーダンスに整合するように調整することができる。
更に、適当な比誘電率を有する誘電体材料を適宜選択することによっても、上記特性インピーダンスの整合を図ることができると共に、寄生回路成分による反射損失を極力抑制することができ、請求項１と同様の効果が得られる。
【００２０】
請求項５記載の高周波回路装置によれば、パッケージ用誘電体材料は、パッケージ用信号線路接続手段を覆うと共に、当該パッケージ用信号線路接続手段の接続点から信号線路の端部に至るまでのパッケージ用信号線路接続手段と信号線路とが対向する部分の空隙を充填するので、高周波回路素子の伝送線路がマイクロストリップ線路などで構成される場合でも、高周波回路素子とパッケージとの間における接続部分について請求項２と同様の効果が得られる。
【００２１】
請求項６または７記載の高周波回路装置によれば、信号線路接続手段及びグランド電極接続手段の複数組の内、少なくとも一組をワイヤまたはリボンで構成し（請求項６）、または、複数組の内少なくとも一組をバンプで構成する（請求項７）ので、各接続手段が具体的に様々な要素で構成される場合でも、上記と同様の効果が得られる。
【００２２】
請求項８記載の高周波回路装置によれば、パッケージ用誘電体材料は、パッケージ用信号線路接続手段を覆うと共に、当該パッケージ用信号線路接続手段と高周波回路素子上の信号線路とが対向する部分を、前記パッケージ用信号線路接続手段の接続点から前記信号線路の端部に至るまでの空隙を充填するので、例えば、伝送線路がコプレーナ線路などで構成され、高周波回路素子が１つのみ存在する場合で、高周波回路素子とパッケージとの間を接続する部分についても、特性インピーダンスの整合及び寄生回路成分による反射損失を低減することによって、高周波信号の伝送効率を向上させることができる。
【００２４】
請求項９または１０記載の高周波回路装置によれば、信号線路接続手段及びグランド電極接続手段の複数組の内、少なくとも一組をワイヤまたはリボンで構成し（請求項９）、または、複数組の内少なくとも一組をバンプで構成する（請求項１０）ので、各接続手段が具体的に様々な要素で構成される場合でも、請求項８と同様の効果が得られる。
【００２５】
【発明の実施の形態】
（第１実施例）
以下、本発明の第１実施例について図１乃至図３を参照して説明する。尚、図１９乃至図２１と同一部分には同一符号を付して説明を省略し、以下異なる部分についてのみ説明する。図１乃至図３に示すように、本実施例における高周波回路装置２１は、図１９に示す高周波回路装置１において、回路素子（高周波回路素子）３，４間並びに回路素子３とスルー線路７との間を接続するワイヤ１０ａ（信号線路接続手段）及び１１ａ，１１ａ（グランド電極接続手段）部分を、例えばポリイミドなどの誘電体材料２２によって覆うようにした構成である。
【００２６】
図２及び図３では、回路素子３，４間の接続状態を示す断面図及び平面図であるが、誘電体材料２２は、ワイヤ１０ａ及び１１ａ，１１ａを覆い、且つ、ワイヤ１０ａとワイヤ１１ａ，１１ａとの間に存在する空隙を充填すると共に、回路素子３及び４の信号線路５に対するワイヤ１０ａの各接続点Ｐａ及びＰｂと、信号線路５の一端Ｔａ及びＴｂまでの部分５′，５′（即ち、ワイヤ１０ａが信号線路５に対向する部分）をも充填するように配置されている。
【００２７】
尚、グランド電極６，６と９，９とを接続するワイヤ１１ａ，１１ａに関しても同様に構成されており、更に、スルー線路７と回路素子３との間を接続するワイヤ１０ａ及び１１ａ，１１ａについても同様に構成されている。
【００２８】
このように誘電体材料２２を配置することの作用効果は以下の通りである。即ち、ワイヤ１０ａとワイヤ１１ａ，１１ａとの間に存在する空隙に誘電体材料２２（比誘電率をεs ）を充填することにより、ワイヤ１０ａ及び１１ａ，１１ａ部分を伝搬する高周波信号の波長λを１／（εs ０．５）倍にすることができ、ワイヤ１０ａ及び１１ａ，１１ａ部分の特性インピーダンスＺc を、回路素子３及び４の伝送線路の特性インピーダンスＺ0 に等価的に近付けるように整合することができる。
【００２９】
そして、特性インピーダンスＺc を、特性インピーダンスＺ0 に近付けることによって、特性インピーダンスの不整合によりワイヤ１０ａ及び１１ａ，１１ａ部分で生じる反射損失及び透過損失は低減されるようになる。
【００３０】
また、例えば信号線路５の端部５′に生じる寄生回路成分は、端部５′の長さＬａによって周波数特性が決定されるオープンスタブとみなすことができる。そこで、誘電体材料２２でワイヤ１０ａと信号線路５とが対向する部分を充填することにより、端部５′部分を伝搬する高周波信号の実効波長λ′e が、端部５′の長さＬａに対してオープンスタブのインピーダンスが無限大となり帯域通過特性を示す関係となるように調整する。
【００３１】
即ち、オープンスタブとして作用する寄生回路成分が帯域通過特性を示すことように調整することによって、当該寄生回路成分において生じる反射損失の影響を低減することができる。
【００３２】
また、この場合、ワイヤ１０ａとワイヤ１１ａ，１１ａとの間隔を適宜調整することによって、コプレーナ線路としてのインピーダンスを変化させることもできるので、併せて、ワイヤ１０ａ及び１１ａ，１１ａ部分の特性インピーダンスを調整することができる。
【００３３】
以上のように本実施例によれば、誘電体材料２２によって、隣接する回路素子３，４上の各信号線路５を接続するワイヤ１０ａ及び各グランド電極６，６を接続するワイヤ１１ａ，１１ａを覆うと共に、誘電体材料２２をワイヤ１０ａと信号線路５とが対向する部分に充填し、また、ワイヤ１１ａ，１１ａとグランド電極６，６とが対向する部分にも充填するように配置した。
【００３４】
従って、回路素子３及び４で扱う高周波信号の波長λの実効長λe を誘電体材料２２の比誘電率εs によって調整することができ、ワイヤ１０ａ及び１１ａ，１１ａの長さ及び両者間の間隔で決定される特性インピーダンスを、回路素子３及び４の特性インピーダンスに整合させるように調整することができる。
【００３５】
そして、信号線路５の端部５′，５′の長さＬａ，Ｌｂで決定される寄生回路成分の伝送特性をも等価的に変化させることもできるので、ボンディング精度の限界などによって、端部５′，５′に寄生回路成分を生じることが避けられない場合であっても、その寄生回路成分による反射損失を低減するように調整することができ、高周波信号の伝送効率を従来よりも向上させることができる。
【００３６】
（第２実施例）
図４乃至図６は本発明の第２実施例を示すものである。第２実施例における高周波回路装置２３は、図１９に示す高周波回路装置１において、パッケージ基板（パッケージ）２に設けられている信号線路８及びグランド電極９，９と、スルー線路７並びに回路素子４の信号線路５及びグランド電極６，６とを接続するワイヤ１０（パッケージ用信号線路接続手段）及び１１，１１（パッケージ用グランド電極接続手段）部分とを、誘電体材料（パッケージ用誘電体材料）２４によって覆うようにした構成である。
【００３７】
誘電体材料２４の具体的な配置は、第１実施例の誘電体材料２２と同様である。例えば、図５及び図６では、回路素子４とパッケージ基板２との間の断面図及び平面図を示すが、誘電体材料２４は、ワイヤ１０及び１１，１１を覆うと共に、ワイヤ１０とワイヤ１１，１１との間に存在する空隙を充填し、且つ、回路素子４の信号線路５及びパッケージ基板２の信号線路８に対するワイヤ１０の各接続点Ｐｃ及びＰｄと、信号線路５及び８の一端Ｔｃ及びＴｄまでの部分５′及び８′（即ち、ワイヤ１０が信号線路５及び８に対向する部分）をも充填するように配置されている。
【００３８】
尚、グランド電極６，６と９，９とを接続するワイヤ１１，１１に関しても同様に構成されており、更に、パッケージ基板２及びスルー線路７間を接続するワイヤ１０及び１１，１１についても同様に構成されている。
【００３９】
以上のように構成された第２実施例によれば、第１実施例で述べたものと同様の作用に基づいて、誘電体材料２４によって、パッケージ基板２と回路素子４及びスルー線路７間を接続するワイヤ１０及び１１，１１についても特性インピーダンスの整合を図ることができると共に、端部５′及び８′に生じる寄生回路成分による反射損失をも低減することができる。
【００４０】
（第３実施例）
図７乃至図９は本発明の第３実施例を示すものである。第３実施例における高周波回路装置２５は、図１９に示す高周波回路装置１において、回路素子３に代えて、スルー線路７及び回路素子４に対してフリップチップ接続される回路素子（高周波回路素子）２６が配置されている。そして、回路素子２６と回路素子４との間は、ハンダからなるバンプ２７（信号線路接続手段），２８，２８（グランド電極接続手段）によって接続されている（図９参照）。
【００４１】
例えば、図８及び図９は、回路素子２６と４との間の接続状態を示す断面図及び平面図であるが、回路素子２６及び４上における各信号線路５の間はバンプ２７によって接続されており、回路素子２６及び４上における各グランド電極６，６との間はバンプ２８，２８によって接続されている。
【００４２】
そして、例えばポリイミドなどの誘電体材料２９は、バンプ２７及び２８，２８を覆うと共に、バンプ２７とバンプ２８，２８との間に存在する空隙を充填し、且つ、図８に示すように、回路素子２６及び４の信号線路５に対するバンプ２７の各接続点Ｐｅ及びＰｆと、信号線路５の一端Ｔｅ及びＴｆまでの部分５′及び５′をも覆うように配置されている。
【００４３】
尚、各グランド電極６，６間を接続するバンプ２８，２８関しても同様に構成されており、更に、回路素子２６及びスルー線路７を接続するバンプ２７及び２８、２８についても同様に構成されている。
【００４４】
以上のように構成された第３実施例によれば、回路素子４及びスルー線路７に対してフリップチップ接続される回路素子２６についても、バンプ２７及び２８，２８を誘電体材料２９で覆うことにより第１実施例と同様の効果が得られる。
【００４５】
（第４実施例）
図１０乃至図１２は本発明の第４実施例を示すものである。第４実施例における高周波回路装置３０は、パッケージ基板（パッケージ）３１に対してフリップチップ接続される回路素子（高周波回路素子）３２が配置されている。そして、回路素子３２とパッケージ基板３１との間は、ハンダからなるバンプ３３（パッケージ用信号線路接続手段），３４，３４（パッケージ用グランド電極接続手段）によって接続されている（図１２参照）。
【００４６】
例えば、図１１及び図１２は、回路素子３２とパッケージ基板３１との間において、図１０中右方の接続状態を示す断面図及び平面図であるが、回路素子３２上の信号線路５とパッケージ基板３１の信号線路８との間は、バンプ３３によって接続されており、回路素子３２上のグランド電極６，６とパッケージ基板３１のグランド電極９，９との間は、バンプ３４，３４によって接続されている（図１２参照）。
【００４７】
そして、例えばポリイミドなどの誘電体材料（パッケージ用誘電体材料）３５は、バンプ３３及び３４，３４を覆うと共に、バンプ３３とバンプ３４，３４との間に存在する空隙を充填し、且つ、図１１に示すように、回路素子３２の信号線路５及びパッケージ基板３１の信号線路８に対するバンプ３３の各接続点Ｐｇ及びＰｈと、信号線路５及び８の一端Ｔｇ及びＴｈまでの部分５′及び８′をも充填するように配置されている。
【００４８】
尚、グランド電極６，６と９，９とを接続するバンプ３４，３４に関しても同様に構成されており、更に、回路素子３２とパッケージ基板３１との間における図１０中左方を接続するバンプ３３及び３４，３４についても同様に構成されている。
【００４９】
以上のように構成された第４実施例によれば、パッケージ基板３１に対してフリップチップ接続される回路素子３２についても、バンプ３３及び３４，３４を誘電体材料３５で覆うことによって、第３実施例と同様の効果が得られる。
【００５０】
（第５実施例）
図１３は本発明の第５実施例を示すものである。第５実施例における高周波回路装置３６は、第１実施例における高周波回路装置２１の構成に、第２実施例における高周波回路装置２３の構成を加えたものであり、パッケージ基板２に設けられている信号線路８及びグランド電極９，９と、回路素子４並びにスルー線路７の信号線路５及びグランド電極６，６とを接続するワイヤ１０及び１１，１１部分とを、誘電体材料２４によって覆うようにした構成である。以上のように構成された第５実施例によれば、第１及び第２実施例と同様の効果が得られる。
【００５１】
（第６実施例）
図１４は本発明の第６実施例を示すものである。第６実施例における高周波回路装置３７は、パッケージ基板（パッケージ）３８に回路素子（高周波回路素子）３９及び４０を搭載すると共に、回路素子４０及び回路素子３９にスルー線路４１を介してフリップチップ接続される回路素子（高周波回路素子）４２をも搭載した構成である。
【００５２】
そして、パッケージ基板３８と回路素子３９及び４０との間を接続するワイヤ１０及び１１，１１部分と、回路素子３９及びスルー線路４１間を接続するワイヤ１０ａ及び１１ａ，１１ａ部分と、回路素子４０及びスルー線路４１と回路素子４２とを接続するバンプ２７及び２８，２８（図示せず）部分とを、第１乃至第３実施例と同様に、夫々誘電体材料２４，２２及び２９によって覆うようにした構成である。以上のように構成された第６実施例によれば、第１乃至第３実施例と同様の効果が得られる。
【００５３】
（第７実施例）
図１５は本発明の第７実施例を示すもので、高周波回路装置４３は、パッケージ基板（パッケージ）４４に回路素子４０，スルー線路４１及び回路素子４２を搭載した構成であり、第６実施例の構成から回路素子３９を削除して、スルー線路４１の一端側をパッケージ基板４４にワイヤ１０及び１１，１１により直接接続し、当該接続部分を誘電体材料２４により覆うようにしたものである。以上のように構成された第７実施例によれば、第２及び第３実施例と同様の効果が得られる。
【００５４】
（第８実施例）
図１６は本発明の第８実施例を示すものである。第８実施例の高周波回路装置４５は、パッケージ基板４６の中間部分に回路素子（高周波回路素子）４７を搭載すると共に、パッケージ基板（パッケージ）４６及び回路素子４７に対してフリップチップ接続される２つの回路素子（高周波回路素子）４８及び４９をも搭載した構成である。そして、回路素子４７と４８及び４９との間は、第３実施例と同様にバンプ２７及び２８，２８（図示せず）によって接続されており、誘電体材料２９で覆われている。
【００５５】
また、パッケージ基板４６と回路素子４８及び４９との間は、第４実施例と同様にバンプ３３及び３４，３４（図示せず）により接続されており、誘電体材料３５で覆われている。以上のように構成された第８実施例によれば、第３及び第４実施例と同様の効果が得られる。
【００５６】
（第９実施例）
図１７は本発明の第９実施例を示すものである。第９実施例の高周波回路装置５０は、パッケージ基板（パッケージ）５１に回路素子４７，４８及び４９を搭載すると共に、回路素子４７と４８との間をスルー線路５２を介してフリップチップ接続したものであり、第８実施例の構成にスルー線路５２を加えた構成である。
【００５７】
そして、回路素子４８とスルー線路５２との間は、第３実施例と同様にバンプ２７及び２８，２８（図示せず）によって接続されており、誘電体材料２９で覆われている。また、回路素子４７とスルー線路５２との間は、第１実施例と同様にワイヤ１０ａ及び１１ａ，１１ａによって接続されており、誘電体材料２２で覆われている。以上のように構成された第９実施例によれば、第１，第３及び第４実施例と同様の効果が得られる。
【００５８】
（第１０実施例）
図１８は本発明の第１０実施例を示すものである。第１０実施例の高周波回路装置５３は、第６実施例における高周波回路装置３７の構成における回路素子３９を、パッケージ基板３８及びスルー線路４１に対してフリップチップ接続される回路素子（高周波回路素子）５４に置き換えたものである。
【００５９】
そして、回路素子５４とスルー線路４１との間は、第３実施例と同様にバンプ２７及び２８，２８によって接続されており、誘電体材料２９で覆われている。また、パッケージ基板３８と回路素子５４との間は第４実施例と同様にバンプ３３及び３４，３４により接続されており、誘電体材料３５（図示せず）で覆われている。以上のように構成された第１０実施例によれば、第１乃至第４実施例と同様の効果が得られる。
【００６０】
本発明は上記し且つ図面に記載した実施例にのみ限定されるものではなく、次のような変形または拡張が可能である。
信号線路接続手段及びグランド電極接続手段はワイヤに限ることなく、リボンであっても良い。
誘電体材料はポリイミドに限ることなく、例えばエポキシやシリコンなどでも良く、必要な比誘電率を有するものを適宜選択すれば良い。
コプレーナ線路形式の伝送線路を有する高周波回路装置に限ることなく、マイクロストリップ線路形式等の伝送線路を有するプレーナ型高周波回路装置に適用しても良い。例えば、マイクロストリップ線路の場合は、信号線路接続手段と信号線路とが対向する部分及び信号線路接続手段とグランド電極（パッケージ基板と兼用されている）とが対向する部分とを誘電体材料で充填するようにすれば良い。また、この場合、信号線路接続手段の両側にグランド電極接続手段をも配置して、両者間の空隙をも誘電体材料で充填するようにしても良い。
【図面の簡単な説明】
【図１】本発明の第１実施例を示す高周波回路装置の斜視図
【図２】回路素子間の接続状態を示す一部の断面図
【図３】回路素子間の接続状態を一部を透視して示す平面図
【図４】本発明の第２実施例を示す図１相当図
【図５】回路素子とパッケージ基板との間の接続状態を示す一部の断面図
【図６】回路素子とパッケージ基板との間の接続状態を一部を透視して示す平面図
【図７】本発明の第３実施例を示す図１相当図
【図８】図２相当図
【図９】図３相当図
【図１０】本発明の第４実施例を示す図１相当図
【図１１】図５相当図
【図１２】図６相当図
【図１３】本発明の第５実施例を示す図１相当図
【図１４】本発明の第６実施例を示す図１相当図
【図１５】本発明の第７実施例を示す図１相当図
【図１６】本発明の第８実施例を示す図１相当図
【図１７】本発明の第９実施例を示す図１相当図
【図１８】本発明の第１０実施例を示す図１相当図
【図１９】従来技術を示す図１相当図
【図２０】図２相当図
【図２１】図３相当図
【符号の説明】
２はパッケージ基板（パッケージ）、３及び４は回路素子（高周波回路素子）、５は信号線路、６，６はグランド電極、８は信号線路、９，９はグランド電極、１０はワイヤ（パッケージ用信号線路接続手段）、１１，１１はワイヤ（パッケージ用グランド電極接続手段）、１０ａはワイヤ（信号線路接続手段）、１１ａ，１１ａはワイヤ（グランド電極接続手段）、２１は高周波回路装置、２２は誘電体材料、２３は高周波回路装置、２４は誘電体材料（パッケージ用誘電体材料）、２５は高周波回路装置、２６は回路素子（高周波回路素子）、２７はバンプ（信号線路接続手段）、２８，２８はバンプ（グランド電極接続手段）、２９は誘電体材料、３０は高周波回路装置、３１はパッケージ基板（パッケージ）、３２は回路素子（高周波回路素子）、３３はバンプ（パッケージ用信号線路接続手段）、３４，３４はバンプ（パッケージ用グランド電極接続手段）、３５は誘電体材料（パッケージ用誘電体材料）、３６及び３７は高周波回路装置、３８はパッケージ基板（パッケージ）、３９，４０及び４２は回路素子（高周波回路素子）、４３は高周波回路装置、４４はパッケージ基板（パッケージ）、４５は高周波回路装置、４６はパッケージ基板（パッケージ）、４７乃至４９は回路素子（高周波回路素子）、５０は高周波回路装置、５１はパッケージ基板（パッケージ）、５３は高周波回路装置、５４は回路素子（高周波回路素子）を示す。
【発明の属する技術分野】
本発明は、例えばＭＭＩＣ等として構成される高周波回路素子を複数備えてなる高周波回路装置に関する。
【０００２】
【発明が解決しようとする課題】
このような高周波回路装置では、扱う信号の周波数が高くなる程、装置全体を樹脂などで封止すると特性インピーダンスの値が当初の設計値からずれを生じて、正常な動作をしなくなるおそれがある。このため、特にミリ波などの高周波領域の信号を扱う高周波回路装置では、樹脂封止を行わない場合も多い。
【０００３】
斯様な高周波回路装置の構成の一例を、図１９に示す。高周波回路装置１のパッケージ基板２上には、２つの回路素子３及び４が接着などで固定された状態で搭載されている。ＭＭＩＣ(Monolithic Microwave/Milli wave Integrated Circuit)等として集積回路部３ａ及び４ａが形成される回路素子３及び４は、高周波用途として適した例えばガリウムヒ素などの半導体基板を用いて構成されており、与えられた高周波信号について夫々所定の処理を行うものである。
【０００４】
そして、回路素子３及び４は、集積回路部３ａ及び４ａに接続されている信号線路５と、その信号線路５の両側に配置されるグランド電極６，６とを備えている。即ち、信号線路５とグランド電極６，６とは、信号伝送線路としてコプレーナ線路を構成している。
【０００５】
また、スルー線路７は、信号線路５とグランド電極６，６とからなるコプレーナ線路のみで構成されるものであり、パッケージ基板２の内部寸法に対して２つの回路素子３及び４を配置した時の長さの差を補うように配置されているものである。
【０００６】
一方、パッケージ基板２側にも、外部との間で高周波信号の伝送を行うため、信号線路８及びその信号線路８の両側に配置されるグランド電極９，９が配置されており、これらは、回路素子４及びスルー線路７の信号線路５並びにグランド電極６，６に、接続用のワイヤ１０並びに１１，１１によって夫々電気的に接続されている。
【０００７】
また、パッケージ基板２には、回路素子３及び４の集積回路部３ａ及び４ａに対して外部から直流電力を供給したり、或いは外部との間で低周波信号を伝送するための低周波用電極１２が設けられており、その低周波用電極１２と集積回路部３ａ及び４ａとの間は、ワイヤ１３によって接続されている。そして、スルー線路７と回路素子３との信号線路５及びグランド電極６，６の間、また、回路素子３と４との信号線路５及びグランド電極６，６の間は、ワイヤ１０ａ及び１１ａ，１１ａによって夫々電気的に接続されている。
【０００８】
このように、スルー線路７とパッケージ基板２との間をワイヤ１０及び１１などにより接続したり、回路素子３及び４の間をワイヤ１０ａ及び１１ａなどによって接続する場合には、以下の問題点がある。先ず、第１に、高周波信号を扱う回路素子３及び４の信号伝送線路の特性インピーダンスは、例えば５０Ωなどの一定値となるように設計するが、ワイヤ１０ａ及び１１ａによる接続部分においては、特性インピーダンスが局所的に異なった値になってしまうため反射損失を増大させる。
【０００９】
また、第２に、ワイヤ１０及び１１，１１をパッケージ基板２上の信号線路８及びグランド電極９，９に接続したり、ワイヤ１０ａ及び１１ａ，１１ａを回路素子３及び４上の信号線路５及びグランド電極６，６に接続する場合に、位置決め精度の良くない手動式ボンディング装置などを用いると、以下のような不具合が発生する。
【００１０】
例えば、図２０に断面図として示すように、回路素子３及び４の信号線路５に対するワイヤ１０ａの各接続点Ｐａ及びＰｂから信号線路５の一端Ｔａ及びＴｂまでの部分５′，５′の距離Ｌａ及びＬｂが、扱う信号の波長λに比して無視できない長さとなる場合がある。すると、この接続部分に寄生回路成分が生じてやはり反射損失を増大させる。尚、図２１は、図２０の平面図である。
【００１１】
上記第１の問題点を解決する従来技術としては、例えば特開平９−１４８５２４号に開示されているものがある。これは、信号伝送線路をマイクロストリップ線路で構成するものにおいて、回路素子間の接続部分における高周波伝送線路のボンディングパッドの両脇に接地電位ボンディングパッドを設け、これらのボンディングパッド間をワイヤで接続することにより疑似コプレーナ線路を形成し、更に、ワイヤとベース基板（接地電位基板）との間に誘電体材料を充填することによって当該接続部分における特性インピーダンスを調整するものである。
【００１２】
しかしながら、この従来技術においては、上記第２の問題点については全く考慮されておらず、接続部分に生じる寄生回路による反射損失については対処することができない。
【００１３】
本発明は上記事情に鑑みてなされたものであり、その目的は、高周波回路素子間、または高周波回路素子とパッケージとの間における接続部分の特性インピーダンスを調整すると共に、当該接続部分に生じる寄生回路による反射損失をも低減することができる高周波回路装置を提供することにある。
【００１４】
【課題を解決するための手段】
請求項１記載の高周波回路装置によれば、隣接する高周波回路素子の夫々の信号線路の間を接続する信号線路接続手段と前記信号線路とが対向する部分には、当該対向部分の長さに応じて寄生回路成分が生じるが、信号線路接続手段及び当該信号線路接続手段の接続点から信号線路の端部に至るまでの信号線路接続手段と信号線路とが対向する部分の空隙に誘電体材料を充填することにより、高周波回路素子で扱う高周波信号の波長の実効長を誘電体材料の比誘電率に応じて調整することができる。すると、高周波信号の波長の実効長が変化することによって、信号線路接続手段の長さで決定される信号線路接続手段の特性インピーダンス及び前記対向部分の長さで決定される寄生回路成分の伝送特性が等価的に変化する。
【００１５】
従って、適当な比誘電率を有する誘電体材料を適宜選択することにより、信号線路接続手段部分の特性インピーダンスを高周波回路素子の特性インピーダンスに整合させるように調整することができる。また、例えばボンディング精度の限界などによって、信号線路接続手段と前記信号線路とが対向する部分に寄生回路成分を生じることが避けられない場合であっても、その寄生回路成分による反射損失を低減するように調整することができるので、高周波信号の伝送効率をより向上させることができる。
そして、誘電体材料は、グランド電極接続手段を覆うと共に、信号線路接続手段と隣接する高周波回路素子上のグランド電極を接続するグランド電極接続手段との間の空隙及びグランド電極接続手段の接続点からグランド電極の端部に至るまでのグランド電極接続手段とグランド電極とが対向する部分の空隙をも充填するので、例えば、伝送線路がコプレーナ線路などで構成される場合にも上記と同様の効果が得られる。
【００１７】
請求項２記載の高周波回路装置によれば、パッケージ用誘電体材料は、パッケージ用信号線路接続手段及びパッケージ用グランド電極接続手段を覆うと共に、パッケージ用信号線路接続手段とパッケージ用グランド電極接続手段との間の空隙を充填し、且つ、パッケージ用信号線路接続手段の接続点から信号線路の端部に至るまでの前記パッケージ用信号線路接続手段と前記信号線路とが対向する部分の空隙及びパッケージ用信号線路接続手段の接続点からグランド電極の端部に至るまでのパッケージ用グランド電極接続手段とグランド電極とが対向する部分の空隙を充填するので、高周波回路素子とパッケージとの間を接続する部分についても、特性インピーダンスの整合をとると共に寄生回路成分による反射損失を低減することにより、高周波信号の伝送効率を向上させることができる。
【００１８】
請求項３記載の高周波回路装置によれば、誘電体材料は、信号線路接続手段と複数の高周波回路素子間で共通化されているグランド電極とが対向する部分を、前記信号線路接続手段の接続点から前記グランド電極の端部に至るまでの空隙を充填するので、例えば、伝送線路がマイクロストリップ線路などで構成される場合でも請求項１と同様の効果が得られる。
【００１９】
請求項４記載の高周波回路装置によれば、誘電体材料は、グランド電極接続手段を覆うと共に、信号線路接続手段とその両側に配置されるグランド電極接続手段との間の空隙及び当該グランド電極接続手段の接続点からグランド電極の端部に至るまでのグランド電極接続手段とグランド電極とが対向する部分の空隙をも充填するので、例えば、高周波回路素子の伝送線路がマイクロストリップ線路などで構成される場合に、信号線路接続手段とグランド電極接続手段との間隔を変化させることにより、高周波回路素子間の接続部分における特性インピーダンスが高周波回路素子の特性インピーダンスに整合するように調整することができる。
更に、適当な比誘電率を有する誘電体材料を適宜選択することによっても、上記特性インピーダンスの整合を図ることができると共に、寄生回路成分による反射損失を極力抑制することができ、請求項１と同様の効果が得られる。
【００２０】
請求項５記載の高周波回路装置によれば、パッケージ用誘電体材料は、パッケージ用信号線路接続手段を覆うと共に、当該パッケージ用信号線路接続手段の接続点から信号線路の端部に至るまでのパッケージ用信号線路接続手段と信号線路とが対向する部分の空隙を充填するので、高周波回路素子の伝送線路がマイクロストリップ線路などで構成される場合でも、高周波回路素子とパッケージとの間における接続部分について請求項２と同様の効果が得られる。
【００２１】
請求項６または７記載の高周波回路装置によれば、信号線路接続手段及びグランド電極接続手段の複数組の内、少なくとも一組をワイヤまたはリボンで構成し（請求項６）、または、複数組の内少なくとも一組をバンプで構成する（請求項７）ので、各接続手段が具体的に様々な要素で構成される場合でも、上記と同様の効果が得られる。
【００２２】
請求項８記載の高周波回路装置によれば、パッケージ用誘電体材料は、パッケージ用信号線路接続手段を覆うと共に、当該パッケージ用信号線路接続手段と高周波回路素子上の信号線路とが対向する部分を、前記パッケージ用信号線路接続手段の接続点から前記信号線路の端部に至るまでの空隙を充填するので、例えば、伝送線路がコプレーナ線路などで構成され、高周波回路素子が１つのみ存在する場合で、高周波回路素子とパッケージとの間を接続する部分についても、特性インピーダンスの整合及び寄生回路成分による反射損失を低減することによって、高周波信号の伝送効率を向上させることができる。
【００２４】
請求項９または１０記載の高周波回路装置によれば、信号線路接続手段及びグランド電極接続手段の複数組の内、少なくとも一組をワイヤまたはリボンで構成し（請求項９）、または、複数組の内少なくとも一組をバンプで構成する（請求項１０）ので、各接続手段が具体的に様々な要素で構成される場合でも、請求項８と同様の効果が得られる。
【００２５】
【発明の実施の形態】
（第１実施例）
以下、本発明の第１実施例について図１乃至図３を参照して説明する。尚、図１９乃至図２１と同一部分には同一符号を付して説明を省略し、以下異なる部分についてのみ説明する。図１乃至図３に示すように、本実施例における高周波回路装置２１は、図１９に示す高周波回路装置１において、回路素子（高周波回路素子）３，４間並びに回路素子３とスルー線路７との間を接続するワイヤ１０ａ（信号線路接続手段）及び１１ａ，１１ａ（グランド電極接続手段）部分を、例えばポリイミドなどの誘電体材料２２によって覆うようにした構成である。
【００２６】
図２及び図３では、回路素子３，４間の接続状態を示す断面図及び平面図であるが、誘電体材料２２は、ワイヤ１０ａ及び１１ａ，１１ａを覆い、且つ、ワイヤ１０ａとワイヤ１１ａ，１１ａとの間に存在する空隙を充填すると共に、回路素子３及び４の信号線路５に対するワイヤ１０ａの各接続点Ｐａ及びＰｂと、信号線路５の一端Ｔａ及びＴｂまでの部分５′，５′（即ち、ワイヤ１０ａが信号線路５に対向する部分）をも充填するように配置されている。
【００２７】
尚、グランド電極６，６と９，９とを接続するワイヤ１１ａ，１１ａに関しても同様に構成されており、更に、スルー線路７と回路素子３との間を接続するワイヤ１０ａ及び１１ａ，１１ａについても同様に構成されている。
【００２８】
このように誘電体材料２２を配置することの作用効果は以下の通りである。即ち、ワイヤ１０ａとワイヤ１１ａ，１１ａとの間に存在する空隙に誘電体材料２２（比誘電率をεs ）を充填することにより、ワイヤ１０ａ及び１１ａ，１１ａ部分を伝搬する高周波信号の波長λを１／（εs ０．５）倍にすることができ、ワイヤ１０ａ及び１１ａ，１１ａ部分の特性インピーダンスＺc を、回路素子３及び４の伝送線路の特性インピーダンスＺ0 に等価的に近付けるように整合することができる。
【００２９】
そして、特性インピーダンスＺc を、特性インピーダンスＺ0 に近付けることによって、特性インピーダンスの不整合によりワイヤ１０ａ及び１１ａ，１１ａ部分で生じる反射損失及び透過損失は低減されるようになる。
【００３０】
また、例えば信号線路５の端部５′に生じる寄生回路成分は、端部５′の長さＬａによって周波数特性が決定されるオープンスタブとみなすことができる。そこで、誘電体材料２２でワイヤ１０ａと信号線路５とが対向する部分を充填することにより、端部５′部分を伝搬する高周波信号の実効波長λ′e が、端部５′の長さＬａに対してオープンスタブのインピーダンスが無限大となり帯域通過特性を示す関係となるように調整する。
【００３１】
即ち、オープンスタブとして作用する寄生回路成分が帯域通過特性を示すことように調整することによって、当該寄生回路成分において生じる反射損失の影響を低減することができる。
【００３２】
また、この場合、ワイヤ１０ａとワイヤ１１ａ，１１ａとの間隔を適宜調整することによって、コプレーナ線路としてのインピーダンスを変化させることもできるので、併せて、ワイヤ１０ａ及び１１ａ，１１ａ部分の特性インピーダンスを調整することができる。
【００３３】
以上のように本実施例によれば、誘電体材料２２によって、隣接する回路素子３，４上の各信号線路５を接続するワイヤ１０ａ及び各グランド電極６，６を接続するワイヤ１１ａ，１１ａを覆うと共に、誘電体材料２２をワイヤ１０ａと信号線路５とが対向する部分に充填し、また、ワイヤ１１ａ，１１ａとグランド電極６，６とが対向する部分にも充填するように配置した。
【００３４】
従って、回路素子３及び４で扱う高周波信号の波長λの実効長λe を誘電体材料２２の比誘電率εs によって調整することができ、ワイヤ１０ａ及び１１ａ，１１ａの長さ及び両者間の間隔で決定される特性インピーダンスを、回路素子３及び４の特性インピーダンスに整合させるように調整することができる。
【００３５】
そして、信号線路５の端部５′，５′の長さＬａ，Ｌｂで決定される寄生回路成分の伝送特性をも等価的に変化させることもできるので、ボンディング精度の限界などによって、端部５′，５′に寄生回路成分を生じることが避けられない場合であっても、その寄生回路成分による反射損失を低減するように調整することができ、高周波信号の伝送効率を従来よりも向上させることができる。
【００３６】
（第２実施例）
図４乃至図６は本発明の第２実施例を示すものである。第２実施例における高周波回路装置２３は、図１９に示す高周波回路装置１において、パッケージ基板（パッケージ）２に設けられている信号線路８及びグランド電極９，９と、スルー線路７並びに回路素子４の信号線路５及びグランド電極６，６とを接続するワイヤ１０（パッケージ用信号線路接続手段）及び１１，１１（パッケージ用グランド電極接続手段）部分とを、誘電体材料（パッケージ用誘電体材料）２４によって覆うようにした構成である。
【００３７】
誘電体材料２４の具体的な配置は、第１実施例の誘電体材料２２と同様である。例えば、図５及び図６では、回路素子４とパッケージ基板２との間の断面図及び平面図を示すが、誘電体材料２４は、ワイヤ１０及び１１，１１を覆うと共に、ワイヤ１０とワイヤ１１，１１との間に存在する空隙を充填し、且つ、回路素子４の信号線路５及びパッケージ基板２の信号線路８に対するワイヤ１０の各接続点Ｐｃ及びＰｄと、信号線路５及び８の一端Ｔｃ及びＴｄまでの部分５′及び８′（即ち、ワイヤ１０が信号線路５及び８に対向する部分）をも充填するように配置されている。
【００３８】
尚、グランド電極６，６と９，９とを接続するワイヤ１１，１１に関しても同様に構成されており、更に、パッケージ基板２及びスルー線路７間を接続するワイヤ１０及び１１，１１についても同様に構成されている。
【００３９】
以上のように構成された第２実施例によれば、第１実施例で述べたものと同様の作用に基づいて、誘電体材料２４によって、パッケージ基板２と回路素子４及びスルー線路７間を接続するワイヤ１０及び１１，１１についても特性インピーダンスの整合を図ることができると共に、端部５′及び８′に生じる寄生回路成分による反射損失をも低減することができる。
【００４０】
（第３実施例）
図７乃至図９は本発明の第３実施例を示すものである。第３実施例における高周波回路装置２５は、図１９に示す高周波回路装置１において、回路素子３に代えて、スルー線路７及び回路素子４に対してフリップチップ接続される回路素子（高周波回路素子）２６が配置されている。そして、回路素子２６と回路素子４との間は、ハンダからなるバンプ２７（信号線路接続手段），２８，２８（グランド電極接続手段）によって接続されている（図９参照）。
【００４１】
例えば、図８及び図９は、回路素子２６と４との間の接続状態を示す断面図及び平面図であるが、回路素子２６及び４上における各信号線路５の間はバンプ２７によって接続されており、回路素子２６及び４上における各グランド電極６，６との間はバンプ２８，２８によって接続されている。
【００４２】
そして、例えばポリイミドなどの誘電体材料２９は、バンプ２７及び２８，２８を覆うと共に、バンプ２７とバンプ２８，２８との間に存在する空隙を充填し、且つ、図８に示すように、回路素子２６及び４の信号線路５に対するバンプ２７の各接続点Ｐｅ及びＰｆと、信号線路５の一端Ｔｅ及びＴｆまでの部分５′及び５′をも覆うように配置されている。
【００４３】
尚、各グランド電極６，６間を接続するバンプ２８，２８関しても同様に構成されており、更に、回路素子２６及びスルー線路７を接続するバンプ２７及び２８、２８についても同様に構成されている。
【００４４】
以上のように構成された第３実施例によれば、回路素子４及びスルー線路７に対してフリップチップ接続される回路素子２６についても、バンプ２７及び２８，２８を誘電体材料２９で覆うことにより第１実施例と同様の効果が得られる。
【００４５】
（第４実施例）
図１０乃至図１２は本発明の第４実施例を示すものである。第４実施例における高周波回路装置３０は、パッケージ基板（パッケージ）３１に対してフリップチップ接続される回路素子（高周波回路素子）３２が配置されている。そして、回路素子３２とパッケージ基板３１との間は、ハンダからなるバンプ３３（パッケージ用信号線路接続手段），３４，３４（パッケージ用グランド電極接続手段）によって接続されている（図１２参照）。
【００４６】
例えば、図１１及び図１２は、回路素子３２とパッケージ基板３１との間において、図１０中右方の接続状態を示す断面図及び平面図であるが、回路素子３２上の信号線路５とパッケージ基板３１の信号線路８との間は、バンプ３３によって接続されており、回路素子３２上のグランド電極６，６とパッケージ基板３１のグランド電極９，９との間は、バンプ３４，３４によって接続されている（図１２参照）。
【００４７】
そして、例えばポリイミドなどの誘電体材料（パッケージ用誘電体材料）３５は、バンプ３３及び３４，３４を覆うと共に、バンプ３３とバンプ３４，３４との間に存在する空隙を充填し、且つ、図１１に示すように、回路素子３２の信号線路５及びパッケージ基板３１の信号線路８に対するバンプ３３の各接続点Ｐｇ及びＰｈと、信号線路５及び８の一端Ｔｇ及びＴｈまでの部分５′及び８′をも充填するように配置されている。
【００４８】
尚、グランド電極６，６と９，９とを接続するバンプ３４，３４に関しても同様に構成されており、更に、回路素子３２とパッケージ基板３１との間における図１０中左方を接続するバンプ３３及び３４，３４についても同様に構成されている。
【００４９】
以上のように構成された第４実施例によれば、パッケージ基板３１に対してフリップチップ接続される回路素子３２についても、バンプ３３及び３４，３４を誘電体材料３５で覆うことによって、第３実施例と同様の効果が得られる。
【００５０】
（第５実施例）
図１３は本発明の第５実施例を示すものである。第５実施例における高周波回路装置３６は、第１実施例における高周波回路装置２１の構成に、第２実施例における高周波回路装置２３の構成を加えたものであり、パッケージ基板２に設けられている信号線路８及びグランド電極９，９と、回路素子４並びにスルー線路７の信号線路５及びグランド電極６，６とを接続するワイヤ１０及び１１，１１部分とを、誘電体材料２４によって覆うようにした構成である。以上のように構成された第５実施例によれば、第１及び第２実施例と同様の効果が得られる。
【００５１】
（第６実施例）
図１４は本発明の第６実施例を示すものである。第６実施例における高周波回路装置３７は、パッケージ基板（パッケージ）３８に回路素子（高周波回路素子）３９及び４０を搭載すると共に、回路素子４０及び回路素子３９にスルー線路４１を介してフリップチップ接続される回路素子（高周波回路素子）４２をも搭載した構成である。
【００５２】
そして、パッケージ基板３８と回路素子３９及び４０との間を接続するワイヤ１０及び１１，１１部分と、回路素子３９及びスルー線路４１間を接続するワイヤ１０ａ及び１１ａ，１１ａ部分と、回路素子４０及びスルー線路４１と回路素子４２とを接続するバンプ２７及び２８，２８（図示せず）部分とを、第１乃至第３実施例と同様に、夫々誘電体材料２４，２２及び２９によって覆うようにした構成である。以上のように構成された第６実施例によれば、第１乃至第３実施例と同様の効果が得られる。
【００５３】
（第７実施例）
図１５は本発明の第７実施例を示すもので、高周波回路装置４３は、パッケージ基板（パッケージ）４４に回路素子４０，スルー線路４１及び回路素子４２を搭載した構成であり、第６実施例の構成から回路素子３９を削除して、スルー線路４１の一端側をパッケージ基板４４にワイヤ１０及び１１，１１により直接接続し、当該接続部分を誘電体材料２４により覆うようにしたものである。以上のように構成された第７実施例によれば、第２及び第３実施例と同様の効果が得られる。
【００５４】
（第８実施例）
図１６は本発明の第８実施例を示すものである。第８実施例の高周波回路装置４５は、パッケージ基板４６の中間部分に回路素子（高周波回路素子）４７を搭載すると共に、パッケージ基板（パッケージ）４６及び回路素子４７に対してフリップチップ接続される２つの回路素子（高周波回路素子）４８及び４９をも搭載した構成である。そして、回路素子４７と４８及び４９との間は、第３実施例と同様にバンプ２７及び２８，２８（図示せず）によって接続されており、誘電体材料２９で覆われている。
【００５５】
また、パッケージ基板４６と回路素子４８及び４９との間は、第４実施例と同様にバンプ３３及び３４，３４（図示せず）により接続されており、誘電体材料３５で覆われている。以上のように構成された第８実施例によれば、第３及び第４実施例と同様の効果が得られる。
【００５６】
（第９実施例）
図１７は本発明の第９実施例を示すものである。第９実施例の高周波回路装置５０は、パッケージ基板（パッケージ）５１に回路素子４７，４８及び４９を搭載すると共に、回路素子４７と４８との間をスルー線路５２を介してフリップチップ接続したものであり、第８実施例の構成にスルー線路５２を加えた構成である。
【００５７】
そして、回路素子４８とスルー線路５２との間は、第３実施例と同様にバンプ２７及び２８，２８（図示せず）によって接続されており、誘電体材料２９で覆われている。また、回路素子４７とスルー線路５２との間は、第１実施例と同様にワイヤ１０ａ及び１１ａ，１１ａによって接続されており、誘電体材料２２で覆われている。以上のように構成された第９実施例によれば、第１，第３及び第４実施例と同様の効果が得られる。
【００５８】
（第１０実施例）
図１８は本発明の第１０実施例を示すものである。第１０実施例の高周波回路装置５３は、第６実施例における高周波回路装置３７の構成における回路素子３９を、パッケージ基板３８及びスルー線路４１に対してフリップチップ接続される回路素子（高周波回路素子）５４に置き換えたものである。
【００５９】
そして、回路素子５４とスルー線路４１との間は、第３実施例と同様にバンプ２７及び２８，２８によって接続されており、誘電体材料２９で覆われている。また、パッケージ基板３８と回路素子５４との間は第４実施例と同様にバンプ３３及び３４，３４により接続されており、誘電体材料３５（図示せず）で覆われている。以上のように構成された第１０実施例によれば、第１乃至第４実施例と同様の効果が得られる。
【００６０】
本発明は上記し且つ図面に記載した実施例にのみ限定されるものではなく、次のような変形または拡張が可能である。
信号線路接続手段及びグランド電極接続手段はワイヤに限ることなく、リボンであっても良い。
誘電体材料はポリイミドに限ることなく、例えばエポキシやシリコンなどでも良く、必要な比誘電率を有するものを適宜選択すれば良い。
コプレーナ線路形式の伝送線路を有する高周波回路装置に限ることなく、マイクロストリップ線路形式等の伝送線路を有するプレーナ型高周波回路装置に適用しても良い。例えば、マイクロストリップ線路の場合は、信号線路接続手段と信号線路とが対向する部分及び信号線路接続手段とグランド電極（パッケージ基板と兼用されている）とが対向する部分とを誘電体材料で充填するようにすれば良い。また、この場合、信号線路接続手段の両側にグランド電極接続手段をも配置して、両者間の空隙をも誘電体材料で充填するようにしても良い。
【図面の簡単な説明】
【図１】本発明の第１実施例を示す高周波回路装置の斜視図
【図２】回路素子間の接続状態を示す一部の断面図
【図３】回路素子間の接続状態を一部を透視して示す平面図
【図４】本発明の第２実施例を示す図１相当図
【図５】回路素子とパッケージ基板との間の接続状態を示す一部の断面図
【図６】回路素子とパッケージ基板との間の接続状態を一部を透視して示す平面図
【図７】本発明の第３実施例を示す図１相当図
【図８】図２相当図
【図９】図３相当図
【図１０】本発明の第４実施例を示す図１相当図
【図１１】図５相当図
【図１２】図６相当図
【図１３】本発明の第５実施例を示す図１相当図
【図１４】本発明の第６実施例を示す図１相当図
【図１５】本発明の第７実施例を示す図１相当図
【図１６】本発明の第８実施例を示す図１相当図
【図１７】本発明の第９実施例を示す図１相当図
【図１８】本発明の第１０実施例を示す図１相当図
【図１９】従来技術を示す図１相当図
【図２０】図２相当図
【図２１】図３相当図
【符号の説明】
２はパッケージ基板（パッケージ）、３及び４は回路素子（高周波回路素子）、５は信号線路、６，６はグランド電極、８は信号線路、９，９はグランド電極、１０はワイヤ（パッケージ用信号線路接続手段）、１１，１１はワイヤ（パッケージ用グランド電極接続手段）、１０ａはワイヤ（信号線路接続手段）、１１ａ，１１ａはワイヤ（グランド電極接続手段）、２１は高周波回路装置、２２は誘電体材料、２３は高周波回路装置、２４は誘電体材料（パッケージ用誘電体材料）、２５は高周波回路装置、２６は回路素子（高周波回路素子）、２７はバンプ（信号線路接続手段）、２８，２８はバンプ（グランド電極接続手段）、２９は誘電体材料、３０は高周波回路装置、３１はパッケージ基板（パッケージ）、３２は回路素子（高周波回路素子）、３３はバンプ（パッケージ用信号線路接続手段）、３４，３４はバンプ（パッケージ用グランド電極接続手段）、３５は誘電体材料（パッケージ用誘電体材料）、３６及び３７は高周波回路装置、３８はパッケージ基板（パッケージ）、３９，４０及び４２は回路素子（高周波回路素子）、４３は高周波回路装置、４４はパッケージ基板（パッケージ）、４５は高周波回路装置、４６はパッケージ基板（パッケージ）、４７乃至４９は回路素子（高周波回路素子）、５０は高周波回路装置、５１はパッケージ基板（パッケージ）、５３は高周波回路装置、５４は回路素子（高周波回路素子）を示す。
Claims (10)
- 高周波信号を処理する複数の高周波回路素子と、
これら複数の高周波回路素子の内隣接する高周波回路素子夫々の信号線路の間を接続するように設けられた信号線路接続手段と、
隣接する高周波回路素子夫々のグランド電極を接続するグランド電極接続手段とを備え、
前記信号線路接続手段及び前記グランド電極接続手段を覆うと共に、当該信号線路接続手段の接続点から前記信号線路の端部に至るまでの当該信号線路接続手段と前記信号線路とが対向する部分の空隙を充填し、前記信号線路接続手段と前記グランド電極接続手段との間の空隙及び当該グランド電極接続手段の接続点から前記グランド電極の端部に至るまでの前記グランド電極接続手段と前記グランド電極とが対向する部分の空隙を充填するように誘電体材料を配置したことを特徴とする高周波回路装置。 - 前記複数の高周波回路素子を搭載するためのパッケージと、
前記高周波回路素子上の信号線路と前記パッケージ上の信号線路との間を接続するパッケージ用信号線路接続手段とを備え、
前記高周波回路素子上のグランド電極と前記パッケージ上のグランド電極との間を接続するパッケージ用グランド電極接続手段と、
前記パッケージ用信号線路接続手段及び前記パッケージ用グランド電極接続手段を覆うと共に、前記パッケージ用信号線路接続手段と前記パッケージ用グランド電極接続手段との間の空隙を充填し、且つ、当該パッケージ用信号線路接続手段の接続点から前記信号線路の端部に至るまでの前記パッケージ用信号線路接続手段と前記信号線路とが対向する部分及び前記パッケージ用信号線路接続手段の接続点から前記グランド電極の端部に至るまでの前記パッケージ用グランド電極接続手段と前記グランド電極とが対向する部分の空隙を充填するようにパッケージ用誘電体材料を配置したことを特徴とする請求項１記載の高周波回路装置。 - 前記信号線路接続手段は、前記複数の高周波回路素子間で共通化されているグランド電極と対向するように配置されており、
前記誘電体材料は、前記信号線路接続手段の接続点から前記グランド電極の端部に至るまでの前記信号線路接続手段とグランド電極とが対向する部分の空隙にも充填されていることを特徴とする請求項１記載の高周波回路装置。 - 前記信号線路接続手段の両側に配置され、隣接する高周波回路素子上において前記グランド電極に夫々接続されるグランド電極接続手段を備え、
前記誘電体材料は、前記グランド電極接続手段を覆うと共に、前記信号線路接続手段とグランド電極接続手段との間の空隙及び当該グランド電極接続手段の接続点から前記グランド電極の端部に至るまでの前記グランド電極接続手段と前記グランド電極とが対向する部分の空隙にも充填されることを特徴とする請求項３記載の高周波回路装置。 - 前記複数の高周波回路素子を搭載するパッケージと、
前記高周波回路素子上の信号線路と前記パッケージ上の信号線路との間を接続するパッケージ用信号線路接続手段とを備え、
前記パッケージ用信号線路接続手段を覆うと共に、当該パッケージ用信号線路接続手段の接続点から前記信号線路の端部に至るまでの前記パッケージ用信号線路接続手段と前記信号線路とが対向する部分の空隙を充填するようにパッケージ用誘電体材料を配置したことを特徴とする請求項３または４記載の高周波回路装置。 - 前記信号線路接続手段及びグランド電極接続手段は、複数組の内少なくとも一組がワイヤまたはリボンで構成されることを特徴とする請求項１乃至５の何れかに記載の高周波回路装置。
- 前記信号線路接続手段及びグランド電極接続手段は、複数組の内少なくとも一組がバンプで構成されることを特徴とする請求項１乃至５の何れかに記載の高周波回路装置。
- 高周波信号を処理する高周波回路素子と、
この高周波回路素子を搭載するためのパッケージと、
前記高周波回路素子上の信号線路と前記パッケージ上の信号線路との間を接続するパッケージ用信号線路接続手段と、
前記高周波回路素子上のグランド電極と前記パッケージ上のグランド電極との間を接続するパッケージ用グランド電極接続手段とを備え、
前記パッケージ用信号線路接続手段及び前記パッケージ用グランド電極接続手段を覆うと共に、当該パッケージ用信号線路接続手段の接続点から前記信号線路の端部に至るまでの前記パッケージ用信号線路接続手段と前記信号線路とが対向する部分の空隙を充填し、
前記パッケージ用信号線路接続手段とパッケージ用グランド電極接続手段との間の空隙及び当該パッケージ用グランド電極接続手段の接続点から前記グランド電極の端部に至るまでの前記パッケージ用グランド電極接続手段と前記グランド電極とが対向する部分を充填するようにパッケージ用誘電体材料を配置したことを特徴とする高周波回路装置。 - 前記パッケージ用信号線路接続手段及びパッケージ用グランド電極接続手段は、複数組の内少なくとも一組がワイヤまたはリボンで構成されることを特徴とする請求項８記載の高周波回路装置。
- 前記パッケージ用信号線路接続手段及びパッケージ用グランド電極接続手段は、複数組の内少なくとも１組がバンプで構成されることを特徴とする請求項２，５または８記載の高周波回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00869498A JP3804244B2 (ja) | 1998-01-20 | 1998-01-20 | 高周波回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00869498A JP3804244B2 (ja) | 1998-01-20 | 1998-01-20 | 高周波回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11214609A JPH11214609A (ja) | 1999-08-06 |
| JP3804244B2 true JP3804244B2 (ja) | 2006-08-02 |
Family
ID=11700038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00869498A Expired - Fee Related JP3804244B2 (ja) | 1998-01-20 | 1998-01-20 | 高周波回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3804244B2 (ja) |
-
1998
- 1998-01-20 JP JP00869498A patent/JP3804244B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11214609A (ja) | 1999-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2605502B2 (ja) | パッケージ | |
| US6483406B1 (en) | High-frequency module using slot coupling | |
| JP6643714B2 (ja) | 電子装置及び電子機器 | |
| JPH0766949B2 (ja) | Ｉｃパッケージ | |
| US5852391A (en) | Microwave/millimeter-wave functional module package | |
| JP3457802B2 (ja) | 高周波用半導体装置 | |
| US6930334B2 (en) | High frequency semiconductor device | |
| JP3818864B2 (ja) | 高周波半導体装置 | |
| US6998292B2 (en) | Apparatus and method for inter-chip or chip-to-substrate connection with a sub-carrier | |
| JP3570887B2 (ja) | 高周波用配線基板 | |
| JPH09172221A (ja) | 光半導体素子の実装構造 | |
| JP3804244B2 (ja) | 高周波回路装置 | |
| JP3800786B2 (ja) | 高周波回路装置 | |
| US6094114A (en) | Slotline-to-slotline mounted flip chip | |
| JP3489926B2 (ja) | 高周波回路装置 | |
| JP2538072B2 (ja) | 半導体装置 | |
| JP2650871B2 (ja) | ハイブリッドｉｃ | |
| JP3556470B2 (ja) | 高周波用モジュール | |
| JP3704440B2 (ja) | 高周波用配線基板の接続構造 | |
| JP3181036B2 (ja) | 高周波用パッケージの実装構造 | |
| JP3933601B2 (ja) | 高周波集積回路パッケージ及び電子装置 | |
| JPH0936617A (ja) | 高周波モジュール | |
| US20060146135A1 (en) | Semiconductor device having signal line and reference potential plane | |
| JP3913937B2 (ja) | 半導体装置 | |
| JP3610238B2 (ja) | 高周波用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040427 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060110 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060224 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060418 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060501 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090519 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100519 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110519 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120519 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120519 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130519 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140519 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |