JP3738935B2 - ハイブリット集積回路の製造方法 - Google Patents
ハイブリット集積回路の製造方法 Download PDFInfo
- Publication number
- JP3738935B2 JP3738935B2 JP30694497A JP30694497A JP3738935B2 JP 3738935 B2 JP3738935 B2 JP 3738935B2 JP 30694497 A JP30694497 A JP 30694497A JP 30694497 A JP30694497 A JP 30694497A JP 3738935 B2 JP3738935 B2 JP 3738935B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- insulating
- material substrate
- insulating substrate
- lead plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Combinations Of Printed Boards (AREA)
Description
【発明の属する技術分野】
本発明は、絶縁基板に、各種電子部品の一つ又は複数個を搭載すると共に、この各種電子部品に対する外部接続用のリード板を固着して成るハイブリット集積回路において、その製造方法に関するものである。
【0002】
【従来の技術】
一般に、前記したハイブリット集積回路は、更に詳しくは、図1及び図2に示すように、ガラスエポキシ樹脂等の絶縁基板1の表面に、電子部品2を搭載するための電極パッド4、ニッケル等の金属板製のリード板3を半田付けするための電極パッド5、及び、前記電子部品用電極パッド4の相互及びこれらの電子部品用電極パッド4と前記リード板用電極パッド5とを電気的に接続する配線パターン(図示せず)を形成し、次いで、前記電子部品用電極パッド5に電子部品2を載せて半田付け等に固着する一方、前記リード板用電極パッド5に、リード板3の基端部を、当該リード板3の先端部が絶縁基板1の側面かち突出するように載せて半田付け等にて固着すると言う構造にしたものである。
【0003】
つまり、前記したハイブリット集積回路は、そのリード板3が、絶縁基板1の側面から突出している構成であるから、従来は、その製造に際しては、以下に述べるような方法を採用している。
すなわち、図5に示すように、一枚の素材基板A′に、前記絶縁基板1の複数枚を、当該各絶縁基板1の相互間に適宜寸法Sの空白部A3′をあけて並べて一体的に設ける。この場合において、前記各絶縁基板1の全周囲は、素材基板A′に穿設したスリット溝A1′にて囲われており、各絶縁基板1は、このスリット溝A1′の途中に設けた複数個の細幅片A2′にて素材基板A′に一体的に連接している。
【0004】
そして、前記素材基板A′における各絶縁基板1の上面に、電子部品用電極パッド4、リード板用電極パッド5、及び、配線パターンを形成し、次いで、電子部品用電極パッド4に電子部品2を載せたのち半田付け等にて固着する一方、リード板用電極パッド5に、リード板3を、当該リード板3が前記空白部A3にはみ出すようにして半田付け等にて固着したのち、前記各絶縁基板1を、その周囲における各細幅片A2′を切断することにより、素材基板A′から切り離すようにしている。
【0005】
【発明が解決しようとする課題】
つまり、従来の製造方法は、素材基板A′における各絶縁基板1の相互間の部分に、適宜寸法Sの空白部A3′を設けて、各絶縁基板1に、リード板3を、当該リード板3の先端部が前記空白部A3′にはみ出すようにして固着していることにより、一枚の素材基板A′にて製造することができる絶縁基板1の枚数、つまり、ハイブリット集積回路の個数は、この各絶縁基板1の相互間に、適宜寸法Sの空白部A3′を設ける分だけ少なくなり、ハイブリット集積回路の生産性が低いばかりか、空白部A3′を廃棄処分にしなければならず、材料のロスが多いから、ハイブリット集積回路の製造に要するコストが大幅にアップするのであった。
【0006】
本発明は、この問題を解消することを技術的課題とするものである。
【0007】
【課題を解決するための手段】
この技術的課題を達成するため本発明の製造方法は,
「絶縁基板の複数枚を,交互に裏返にして列状に並べて一体的に設けて成る一枚の素材基板を用意する工程と,
前記素材基板の表面に,その各絶縁基板のうち表面が素材基板の表面と同じ方向を向いている各絶縁基板における表面及び表面が素材基板の表面と裏返しになっている各絶縁基板における表面との各々に電子部品用電極パッド及びリード板用電極パッド並びに配線パターンを形成するにおいて,前記各絶縁基板のうち表面が素材基板の表面と同じ方向を向いている各絶縁基板における表面に形成する電子部品用電極パッド及びリード板用電極パッド並びに配線パターンと,前記各絶縁基板のうち表面が素材基板の表面と裏返しになっている各絶縁基板における表面に形成する電子部品用電極パッド及びリード板用電極パッド並びに配線パターンとを,同じ形状で,且つ,同じ配列にして形成する工程と,
前記素材基板における各絶縁基板の電子部品用電極パッドに電子部品を固着する工程と,
前記素材基板における各絶縁基板のリード板用電極パッドにリード板をその先端部が隣接の絶縁基板にはみ出すように固着する工程と,
更に,前記各絶縁基板を,前記素材基板から切り離す工程とを,
備えていることを特徴とする。」
ものである。
【0008】
【発明の作用・効果】
このようにすることにより、互いに隣接する各絶縁基板の裏面における一部を、リード板を絶縁基板に、当該絶縁基板の側面からはみ出すようにして固着することに利用できるから、前記従来のように、各絶縁基板の相互間に、リード端子の先端部を絶縁基板の側面からはみ出せるための空白部を設けることを省略できるのである。
【0009】
従って,本発明によると,一枚の素材基板によって製造できる絶縁基板の枚数,つまり,リード体をはみ出すように備えて成るハイブリット集積回路の個数を,従来の空白部を廃止できる分だけ多くすることができると共に,材料のロスを少なくできるから,ハイブリット集積回路の製造に要するコストを大幅に低減できる効果を有する。
この場合において,前記したように,各絶縁基板のうち表面が素材基板の表面と同じ方向を向いている各絶縁基板における表面に形成する電子部品用電極パッド及びリード板用電極パッド並びに配線パターンと,各絶縁基板のうち表面が素材基板の表面と裏返しになっている各絶縁基板における表面に形成する電子部品用電極パッド及びリード板用電極パッド並びに配線パターンとを,同じ形状で,且つ,同じ配列にすることにより,各絶縁基板に対する電子部品用電極パッド及びリード板用電極パッド並びに配線パターンを,素材基板の表裏両面について,同じホォトマスク及び/又はスクリーンを使用して,同じようにして形成することができると共に,電子部品用電極パッド及びリード板用電極パッドに対する電子部品及びリード板の供給も,素材基板の表裏両面について,同じ装置を使用して行うことができるから,リード板をはみ出すように備えて成るハイブリット集積回路の製造コストを更に低減でき,しかも,前記各ハイブリット集積回路に対する検査も,素材基板の表裏両面について,同じ検査装置にて行うことができる利点がある。
【0010】
【発明の実施の形態】
以下、本発明の実施の形態を、図3及び図4の図面について説明する。
この図において、符号Aは、素材基板を示し、この素材基板Aに、ハイブリット集積回路を構成する絶縁基板1の複数枚を、複数列(本実施の形態の場合は二列)に並べて一体的に設けるにおいて、一つの列状に並ぶ各絶縁基板1のうち奇数番目の絶縁基板1を、その表面を前記素材基板Aにおける表面と同じ向きにする一方、一つの列状に並ぶ各絶縁基板1のうち偶数番目の絶縁基板1を、その表面を前記素材基板Aの裏面側に向けると言うように、素材基板Aに絶縁基板1の複数枚を、交互に裏返にして列状に並べて一体的に設ける。
【0011】
この場合において、前記のように列状に並ぶ各絶縁基板1の相互間、その周囲に設けた余白部A3との間には、スリット溝A1が、各絶縁基板1の外周を囲うするように穿設され、且つ、前記各絶縁基板1の相互間、及び、各絶縁基板1と余白部A3との間は、前記スリット溝A1の途中に設けた細幅片A2を介して一体的に連結されている。
【0012】
そして、前記素材基板Aの表面を上向きにした状態で、当該素材基板Aにおける各絶縁基板1のうち表面が素材基板の表面と同じ方向を向いている各絶縁基板1の表面に、図3に示すように、電子部品用電極パッド4及びリード板用電極パッド5並びに配線パターン(図示せず)を形成する。
次いで、前記素材基板Aの裏面を上向きにした状態(つまり、素材基板を裏返しにした状態)で、当該素材基板Aにおける各絶縁基板1のうち表面が素材基板Aの表面と裏返しになっている各絶縁基板の表面に、図4に示すように、電子部品用電極パッド4及びリード板用電極パッド5並びに配線パターン(図示せず)を形成する。
【0013】
そして、前記素材基板Aの表面を上向きにした状態で、図3に二点鎖線で示すように、その各絶縁基板1のうち表面が素材基板の表面と同じ方向を向いている各絶縁基板1における電子部品用電極パッド4に電子部品2を供給する一方、リード板用電極パッド5に、リード板3を、その先端部が隣接する絶縁基板1側にはみ出すように供給して、これら電子部品2及びリード板3を半田付けにて固着する。
【0014】
次いで、前記素材基板Aの裏面を上向きにした状態(つまり、素材基板を裏返しにした状態)で、図4に二点鎖線で示すように、その各絶縁基板1のうち表面が素材基板Aの表面と裏返しになっている各絶縁基板1における電子部品用電極パッド4に電子部品2を供給する一方、リード板用電極パッド5に、リード板3を、その先端部が隣接する絶縁基板1側にはみ出すように供給して、これら電子部品2及びリード板3を半田付けにて固着する。
【0015】
そして、前記各絶縁基板1を、その周囲における各細幅片A2を切断することにより、素材基板Aから切り離すのである。
本発明は、前記したように、一枚の素材基板Aに、絶縁基板1の複数枚を、交互に裏返にして列状に並べて一体的に設けて、各絶縁基板1の表面におけるリード板用電極パッド5に、リード板3を、その先端部が隣接する絶縁基板1側にはみ出すように供給し、半田付けにて固着するものであることにより、互いに隣接する各絶縁基板1の裏面における一部を、リード板3を絶縁基板1に、当該絶縁基板1の側面からはみ出すようにして固着することに利用できるから、前記従来のように、各絶縁基板の相互間に、リード端子の先端部を絶縁基板の側面からはみ出せるための空白部を設けることを省略できるのである。
【0016】
また、前記素材基板Aの表面を上向きにした状態で各絶縁基板1の表面に、電子部品用電極パッド4及びリード板用電極パッド5並びに配線パターンを形成する一方、前記素材基板Aの裏面を上向きにした状態で各絶縁基板1の表面に、電子部品用電極パッド4及びリード板用電極パッド5並びに配線パターンを形成するに際して、この素材基板Aの表面を上向きにした状態で各絶縁基板1の表面に形成する電子部品用電極パッド4及びリード板用電極パッド5並びに配線パターンと、この素材基板Aの裏面を上向きにした状態で各絶縁基板1の表面に形成する電子部品用電極パッド4及びリード板用電極パッド5並びに配線パターンとを同じ形状で、同じ配列にすることにより、各絶縁基板1に対する電子部品用電極パッド4及びリード板用電極パッド5並びに配線パターンを、素材基板Aの表裏両面について、同じホォトマスク及び/又はスクリーンを使用して、同じようにして形成することができると共に、電子部品用電極パッド4及びリード板用電極パッド5に対する電子部品2及びリード板3の供給も、素材基板Aの表裏両面について、同じ装置を使用して行うことができるから、製造コストを更に低減できるのであり、しかも、電子部品用電極パッド4及びリード板用電極パッド5並びにリード板3が、素材基板Aの表裏両面について、同じ形状で、且つ、同じ配列であることにより、各ハイブリット集積回路に対する検査も、素材基板Aの表裏両面について、同じ検査装置にて行うことができる。
【図面の簡単な説明】
【図1】ハイブリット集積回路の斜視図である。
【図2】ハイブリット集積回路の分解状態の斜視図である。
【図3】本発明の方法において素材基板を表面側から見たとき斜視図である。
【図4】本発明の方法において素材基板を裏面側から見たとき斜視図である。
【図5】従来の方法における素材基板を示す斜視図である。
【符号の説明】
1 絶縁基板
2 電子部品
3 リード板
4 電子部品用電極パッド
5 リード板用電極パッド
A 素材基板
A1 スリット溝
A2 細幅片
A3 余白部
Claims (1)
- 絶縁基板の複数枚を,交互に裏返にして列状に並べて一体的に設けて成る一枚の素材基板を用意する工程と,
前記素材基板の表面に,その各絶縁基板のうち表面が素材基板の表面と同じ方向を向いている各絶縁基板における表面及び表面が素材基板の表面と裏返しになっている各絶縁基板における表面との各々に電子部品用電極パッド及びリード板用電極パッド並びに配線パターンを形成するにおいて,前記各絶縁基板のうち表面が素材基板の表面と同じ方向を向いている各絶縁基板における表面に形成する電子部品用電極パッド及びリード板用電極パッド並びに配線パターンと,前記各絶縁基板のうち表面が素材基板の表面と裏返しになっている各絶縁基板における表面に形成する電子部品用電極パッド及びリード板用電極パッド並びに配線パターンとを,同じ形状で,且つ,同じ配列にして形成する工程と,
前記素材基板における各絶縁基板の電子部品用電極パッドに電子部品を固着する工程と,
前記素材基板における各絶縁基板のリード板用電極パッドにリード板をその先端部が隣接の絶縁基板にはみ出すように固着する工程と,
更に,前記各絶縁基板を,前記素材基板から切り離す工程とを,
備えていることを特徴とするハイブリット集積回路の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30694497A JP3738935B2 (ja) | 1997-11-10 | 1997-11-10 | ハイブリット集積回路の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30694497A JP3738935B2 (ja) | 1997-11-10 | 1997-11-10 | ハイブリット集積回路の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11145584A JPH11145584A (ja) | 1999-05-28 |
JP3738935B2 true JP3738935B2 (ja) | 2006-01-25 |
Family
ID=17963163
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30694497A Expired - Fee Related JP3738935B2 (ja) | 1997-11-10 | 1997-11-10 | ハイブリット集積回路の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3738935B2 (ja) |
-
1997
- 1997-11-10 JP JP30694497A patent/JP3738935B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11145584A (ja) | 1999-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2000165007A (ja) | プリント配線板、電子部品及び電子部品の実装方法 | |
JP4786976B2 (ja) | 配線基板及びその製造方法、並びに半導体装置 | |
KR920000076B1 (ko) | 반도체장치 | |
US5614443A (en) | Method of producing a frame made of connected semiconductor die mounting substrates | |
JP3738935B2 (ja) | ハイブリット集積回路の製造方法 | |
JPH10256318A (ja) | 半導体装置、その製造方法及びその実装方法、これを実装した回路基板並びにフレキシブル基板及びその製造方法 | |
JPH01143389A (ja) | ハイブリッド集積回路装置 | |
JPS6013186Y2 (ja) | 電気コネクタ | |
JP2641912B2 (ja) | 格子配列形半導体素子パッケージ | |
JPH01253260A (ja) | 半導体装置 | |
JP2503911B2 (ja) | プリント配線板 | |
JP2812806B2 (ja) | テストパット付集積回路用パッケージ | |
JP2777664B2 (ja) | 電子部品搭載用基板 | |
JPH0739220B2 (ja) | クリ−ム半田印刷用スクリ−ンマスク | |
JPS6225443A (ja) | 混成集積回路装置 | |
JPS6155247B2 (ja) | ||
JPH0982390A (ja) | コネクタ及びその製造方法 | |
JPH07307544A (ja) | ハイブリッドic用のプリント配線板 | |
JPH09139440A (ja) | チップスケールパッケージ | |
JP3573989B2 (ja) | 半導体装置用回路基板の製造方法及びこれに使用する半導体装置用回路パターンを備えた半導体装置用回路基板 | |
JP2771301B2 (ja) | Tabリード型半導体装置 | |
JP2753713B2 (ja) | リードフレーム集合シート | |
JPH06120399A (ja) | リード付きicモジュール | |
JPH05315531A (ja) | リードフレーム及びその製造方法 | |
JPH03250788A (ja) | 混成機能実装回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050705 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050905 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051025 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051027 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081111 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111111 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121111 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |