JPH11145584A - ハイブリット集積回路の製造方法 - Google Patents
ハイブリット集積回路の製造方法Info
- Publication number
- JPH11145584A JPH11145584A JP30694497A JP30694497A JPH11145584A JP H11145584 A JPH11145584 A JP H11145584A JP 30694497 A JP30694497 A JP 30694497A JP 30694497 A JP30694497 A JP 30694497A JP H11145584 A JPH11145584 A JP H11145584A
- Authority
- JP
- Japan
- Prior art keywords
- insulating
- lead plate
- substrate
- electronic component
- material substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Combinations Of Printed Boards (AREA)
Abstract
外部接続用のリード板3をその先端部を絶縁基板の側面
からはみ出すように固着したハイブリッド集積回路の複
数個を、一枚の祖素材基板Aから製造する場合に、一枚
の素材基板Aによって製造できる個数を多くする。 【手段】 一枚の素材基板Aに、絶縁基板1の複数枚
を、交互に裏返にして列状に並べて一体的に設けて、各
絶縁基板1の表面におけるリード板用電極パッド5に、
リード板3を、その先端部が隣接する絶縁基板1側には
み出すように供給して半田付けにて固着する。
Description
電子部品の一つ又は複数個を搭載すると共に、この各種
電子部品に対する外部接続用のリード板を固着して成る
ハイブリット集積回路において、その製造方法に関する
ものである。
は、更に詳しくは、図1及び図2に示すように、ガラス
エポキシ樹脂等の絶縁基板1の表面に、電子部品2を搭
載するための電極パッド4、ニッケル等の金属板製のリ
ード板3を半田付けするための電極パッド5、及び、前
記電子部品用電極パッド4の相互及びこれらの電子部品
用電極パッド4と前記リード板用電極パッド5とを電気
的に接続する配線パターン(図示せず)を形成し、次い
で、前記電子部品用電極パッド5に電子部品2を載せて
半田付け等に固着する一方、前記リード板用電極パッド
5に、リード板3の基端部を、当該リード板3の先端部
が絶縁基板1の側面かち突出するように載せて半田付け
等にて固着すると言う構造にしたものである。
は、そのリード板3が、絶縁基板1の側面から突出して
いる構成であるから、従来は、その製造に際しては、以
下に述べるような方法を採用している。すなわち、図5
に示すように、一枚の素材基板A′に、前記絶縁基板1
の複数枚を、当該各絶縁基板1の相互間に適宜寸法Sの
空白部A3′をあけて並べて一体的に設ける。この場合
において、前記各絶縁基板1の全周囲は、素材基板A′
に穿設したスリット溝A1′にて囲われており、各絶縁
基板1は、このスリット溝A1′の途中に設けた複数個
の細幅片A2′にて素材基板A′に一体的に連接してい
る。
基板1の上面に、電子部品用電極パッド4、リード板用
電極パッド5、及び、配線パターンを形成し、次いで、
電子部品用電極パッド4に電子部品2を載せたのち半田
付け等にて固着する一方、リード板用電極パッド5に、
リード板3を、当該リード板3が前記空白部A3にはみ
出すようにして半田付け等にて固着したのち、前記各絶
縁基板1を、その周囲における各細幅片A2′を切断す
ることにより、素材基板A′から切り離すようにしてい
る。
法は、素材基板A′における各絶縁基板1の相互間の部
分に、適宜寸法Sの空白部A3′を設けて、各絶縁基板
1に、リード板3を、当該リード板3の先端部が前記空
白部A3′にはみ出すようにして固着していることによ
り、一枚の素材基板A′にて製造することができる絶縁
基板1の枚数、つまり、ハイブリット集積回路の個数
は、この各絶縁基板1の相互間に、適宜寸法Sの空白部
A3′を設ける分だけ少なくなり、ハイブリット集積回
路の生産性が低いばかりか、空白部A3′を廃棄処分に
しなければならず、材料のロスが多いから、ハイブリッ
ト集積回路の製造に要するコストが大幅にアップするの
であった。
的課題とするものである。
るため本発明の製造方法は、「一枚の素材基板に、絶縁
基板の複数枚を、交互に裏返にして列状に並べて一体的
に設け、各絶縁基板のうち表面が素材基板の表面と同じ
方向を向いている各絶縁基板における表面及び表面が素
材基板の表面と裏返しになっている各絶縁基板における
表面との各々に電子部品用電極パッド及びリード板用電
極パッド並びに配線パターンを形成する工程と、前記素
材基板における各絶縁基板の電子部品用電極パッドに電
子部品を固着する工程と、前記素材基板における各絶縁
基板のリード板用電極パッドにリード板をその先端部が
隣接の絶縁基板にはみ出すように固着する工程と、更
に、前記各絶縁基板を、前記素材基板から切り離す工程
とから成ることを特徴とする。」ものである。
に隣接する各絶縁基板の裏面における一部を、リード板
を絶縁基板に、当該絶縁基板の側面からはみ出すように
して固着することに利用できるから、前記従来のよう
に、各絶縁基板の相互間に、リード端子の先端部を絶縁
基板の側面からはみ出せるための空白部を設けることを
省略できるのである。
によって製造できる絶縁基板の枚数、つまり、ハイブリ
ット集積回路の個数を、従来の空白部を廃止できる分だ
け多くすることができると共に、材料のロスを少なくで
きるから、ハイブリット集積回路の製造に要するコスト
を大幅に低減できる効果を有する。特に、請求項2に記
載したように、各絶縁基板のうち表面が素材基板の表面
と同じ方向を向いている各絶縁基板における表面に形成
する電子部品用電極パッド及びリード板用電極パッド並
びに配線パターンと、各絶縁基板のうち表面が素材基板
の表面と裏返しになっている各絶縁基板における表面に
形成する電子部品用電極パッド及びリード板用電極パッ
ド並びに配線パターンとを、同じ形状で、且つ、同じ配
列にすることにより、各絶縁基板に対する電子部品用電
極パッド及びリード板用電極パッド並びに配線パターン
を、素材基板の表裏両面について、同じホォトマスク及
び/又はスクリーンを使用して、同じようにして形成す
ることができると共に、電子部品用電極パッド及びリー
ド板用電極パッドに対する電子部品及びリード板の供給
も、素材基板の表裏両面について、同じ装置を使用して
行うことができるから、製造コストを更に低減でき、し
かも、各ハイブリット集積回路に対する検査も、素材基
板の表裏両面について、同じ検査装置にて行うことがで
きる利点がある。
3及び図4の図面について説明する。この図において、
符号Aは、素材基板を示し、この素材基板Aに、ハイブ
リット集積回路を構成する絶縁基板1の複数枚を、複数
列(本実施の形態の場合は二列)に並べて一体的に設け
るにおいて、一つの列状に並ぶ各絶縁基板1のうち奇数
番目の絶縁基板1を、その表面を前記素材基板Aにおけ
る表面と同じ向きにする一方、一つの列状に並ぶ各絶縁
基板1のうち偶数番目の絶縁基板1を、その表面を前記
素材基板Aの裏面側に向けると言うように、素材基板A
に絶縁基板1の複数枚を、交互に裏返にして列状に並べ
て一体的に設ける。
ぶ各絶縁基板1の相互間、その周囲に設けた余白部A3
との間には、スリット溝A1が、各絶縁基板1の外周を
囲うするように穿設され、且つ、前記各絶縁基板1の相
互間、及び、各絶縁基板1と余白部A3との間は、前記
スリット溝A1の途中に設けた細幅片A2を介して一体
的に連結されている。
した状態で、当該素材基板Aにおける各絶縁基板1のう
ち表面が素材基板の表面と同じ方向を向いている各絶縁
基板1の表面に、図3に示すように、電子部品用電極パ
ッド4及びリード板用電極パッド5並びに配線パターン
(図示せず)を形成する。次いで、前記素材基板Aの裏
面を上向きにした状態(つまり、素材基板を裏返しにし
た状態)で、当該素材基板Aにおける各絶縁基板1のう
ち表面が素材基板Aの表面と裏返しになっている各絶縁
基板の表面に、図4に示すように、電子部品用電極パッ
ド4及びリード板用電極パッド5並びに配線パターン
(図示せず)を形成する。
した状態で、図3に二点鎖線で示すように、その各絶縁
基板1のうち表面が素材基板の表面と同じ方向を向いて
いる各絶縁基板1における電子部品用電極パッド4に電
子部品2を供給する一方、リード板用電極パッド5に、
リード板3を、その先端部が隣接する絶縁基板1側には
み出すように供給して、これら電子部品2及びリード板
3を半田付けにて固着する。
した状態(つまり、素材基板を裏返しにした状態)で、
図4に二点鎖線で示すように、その各絶縁基板1のうち
表面が素材基板Aの表面と裏返しになっている各絶縁基
板1における電子部品用電極パッド4に電子部品2を供
給する一方、リード板用電極パッド5に、リード板3
を、その先端部が隣接する絶縁基板1側にはみ出すよう
に供給して、これら電子部品2及びリード板3を半田付
けにて固着する。
おける各細幅片A2を切断することにより、素材基板A
から切り離すのである。本発明は、前記したように、一
枚の素材基板Aに、絶縁基板1の複数枚を、交互に裏返
にして列状に並べて一体的に設けて、各絶縁基板1の表
面におけるリード板用電極パッド5に、リード板3を、
その先端部が隣接する絶縁基板1側にはみ出すように供
給し、半田付けにて固着するものであることにより、互
いに隣接する各絶縁基板1の裏面における一部を、リー
ド板3を絶縁基板1に、当該絶縁基板1の側面からはみ
出すようにして固着することに利用できるから、前記従
来のように、各絶縁基板の相互間に、リード端子の先端
部を絶縁基板の側面からはみ出せるための空白部を設け
ることを省略できるのである。
た状態で各絶縁基板1の表面に、電子部品用電極パッド
4及びリード板用電極パッド5並びに配線パターンを形
成する一方、前記素材基板Aの裏面を上向きにした状態
で各絶縁基板1の表面に、電子部品用電極パッド4及び
リード板用電極パッド5並びに配線パターンを形成する
に際して、この素材基板Aの表面を上向きにした状態で
各絶縁基板1の表面に形成する電子部品用電極パッド4
及びリード板用電極パッド5並びに配線パターンと、こ
の素材基板Aの裏面を上向きにした状態で各絶縁基板1
の表面に形成する電子部品用電極パッド4及びリード板
用電極パッド5並びに配線パターンとを同じ形状で、同
じ配列にすることにより、各絶縁基板1に対する電子部
品用電極パッド4及びリード板用電極パッド5並びに配
線パターンを、素材基板Aの表裏両面について、同じホ
ォトマスク及び/又はスクリーンを使用して、同じよう
にして形成することができると共に、電子部品用電極パ
ッド4及びリード板用電極パッド5に対する電子部品2
及びリード板3の供給も、素材基板Aの表裏両面につい
て、同じ装置を使用して行うことができるから、製造コ
ストを更に低減できるのであり、しかも、電子部品用電
極パッド4及びリード板用電極パッド5並びにリード板
3が、素材基板Aの表裏両面について、同じ形状で、且
つ、同じ配列であることにより、各ハイブリット集積回
路に対する検査も、素材基板Aの表裏両面について、同
じ検査装置にて行うことができる。
る。
たとき斜視図である。
たとき斜視図である。
る。
Claims (2)
- 【請求項1】一枚の素材基板に、絶縁基板の複数枚を、
交互に裏返にして列状に並べて一体的に設け、各絶縁基
板のうち表面が素材基板の表面と同じ方向を向いている
各絶縁基板における表面及び表面が素材基板の表面と裏
返しになっている各絶縁基板における表面との各々に電
子部品用電極パッド及びリード板用電極パッド並びに配
線パターンを形成する工程と、前記素材基板における各
絶縁基板の電子部品用電極パッドに電子部品を固着する
工程と、前記素材基板における各絶縁基板のリード板用
電極パッドにリード板をその先端部が隣接の絶縁基板に
はみ出すように固着する工程と、更に、前記各絶縁基板
を、前記素材基板から切り離す工程とから成ることを特
徴とするハイブリット集積回路の製造方法。 - 【請求項2】前記「請求項1」において、前記各絶縁基
板のうち表面が素材基板の表面と同じ方向を向いている
各絶縁基板における表面に形成する電子部品用電極パッ
ド及びリード板用電極パッド並びに配線パターンと、前
記各絶縁基板のうち表面が素材基板の表面と裏返しにな
っている各絶縁基板における表面に形成する電子部品用
電極パッド及びリード板用電極パッド並びに配線パター
ンとを、同じ形状で、且つ、同じ配列にしたことを特徴
とするハイブリット集積回路の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30694497A JP3738935B2 (ja) | 1997-11-10 | 1997-11-10 | ハイブリット集積回路の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30694497A JP3738935B2 (ja) | 1997-11-10 | 1997-11-10 | ハイブリット集積回路の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11145584A true JPH11145584A (ja) | 1999-05-28 |
JP3738935B2 JP3738935B2 (ja) | 2006-01-25 |
Family
ID=17963163
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30694497A Expired - Fee Related JP3738935B2 (ja) | 1997-11-10 | 1997-11-10 | ハイブリット集積回路の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3738935B2 (ja) |
-
1997
- 1997-11-10 JP JP30694497A patent/JP3738935B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3738935B2 (ja) | 2006-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4413308A (en) | Printed wiring board construction | |
KR100321883B1 (ko) | 반도체소자의실장구조및실장방법과,액정표시장치 | |
JPH09152621A (ja) | 液晶表示装置およびその製造方法 | |
US5614443A (en) | Method of producing a frame made of connected semiconductor die mounting substrates | |
JPH0496258A (ja) | 半導体装置用絶縁基板の製造方法およびそのための金属パターン板 | |
JPH11145584A (ja) | ハイブリット集積回路の製造方法 | |
JPH01143389A (ja) | ハイブリッド集積回路装置 | |
JPS6222497A (ja) | メタルコア配線基板 | |
JPH09318965A (ja) | 液晶表示装置 | |
JPS63152134A (ja) | 液晶表示装置 | |
JP2644194B2 (ja) | 半導体装置及びその製造方法 | |
JPH04237154A (ja) | 半導体パッケージ | |
JPS6329414B2 (ja) | ||
JPH07307544A (ja) | ハイブリッドic用のプリント配線板 | |
JPH10242597A (ja) | プリント配線板 | |
JP2753713B2 (ja) | リードフレーム集合シート | |
JPH04317392A (ja) | プリント配線板の製造方法 | |
KR20070030671A (ko) | 배선 기판 및 그 제조 방법, 및 반도체 장치 | |
JPH05259214A (ja) | 半導体装置 | |
JPH0645720A (ja) | 段付き基板の製造方法及びこれにより製造可能な段付き基板 | |
JPH0672249U (ja) | 集積回路装置 | |
JPH0527252A (ja) | 液晶表示装置 | |
JPS6225443A (ja) | 混成集積回路装置 | |
JPH03250788A (ja) | 混成機能実装回路装置 | |
JPH0290475A (ja) | 電極接続構造体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050705 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050905 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20051025 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051027 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081111 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111111 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121111 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |