JP3734646B2 - 集積回路 - Google Patents
集積回路 Download PDFInfo
- Publication number
- JP3734646B2 JP3734646B2 JP20518299A JP20518299A JP3734646B2 JP 3734646 B2 JP3734646 B2 JP 3734646B2 JP 20518299 A JP20518299 A JP 20518299A JP 20518299 A JP20518299 A JP 20518299A JP 3734646 B2 JP3734646 B2 JP 3734646B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- node
- control signal
- variable capacitor
- common node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H19/00—Networks using time-varying elements, e.g. N-path filters
- H03H19/004—Switched capacitor networks
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Networks Using Active Elements (AREA)
Description
【発明の属する技術分野】
本発明は、集積回路に関し、特に、スイッチトキャパシタを有する回路に関する。
【0002】
【従来の技術】
図1は、従来のはしご形フィルタ構造の回路図である。はしご形構造は、増幅器、キャパシタ、および抵抗で実現されるいくつかのシャント共振LCタンクを有し、これらが直列接続キャパシタC1,C2,...によって結合される。
【0003】
図2は、図1のはしご形フィルタ内の+R/−R抵抗要素の従来の単一端実現(図2のA)および差動実現(図2のB)の回路図である。これらの実現は、いくつかのスイッチSiとともに構成された1個または2個のディスクリートなキャパシタCRからなり、スイッチトキャパシタと呼ばれる。複数のスイッチの開閉(1つのクロック信号によって制御される)の相対位相は、スイッチトキャパシタが+R要素または−R要素のいずれを実現するかを指定する。
【0004】
【発明が解決しようとする課題】
与えられたキャパシタンス値CRおよび与えられたクロック周波数に対して、図1のはしご形フィルタは、特定の固定周波数応答を有する。ディスクリート要素で実現すると、キャパシタンス値CRは、与えられた実現に対して固定され、その結果、はしご形フィルタの周波数応答を変える唯一の手段は、クロック周波数を変えることだけになる。残念ながら、ほとんどの集積回路では、有限個の離散的なクロック周波数しか利用可能でない。従って、はしご形フィルタの相異なる周波数応答の個数もまた、有限個の離散的な応答に制限される。
【0005】
【課題を解決するための手段】
本発明は、図1のはしご形フィルタのようなスイッチトキャパシタを有する回路を、連続的に調整可能なように実現する技術に関する。
【0006】
一実施例によれば、本発明は、スイッチトキャパシタを有する集積回路である。スイッチトキャパシタは、DC絶縁可変キャパシタとして実現される。DC絶縁可変キャパシタは、3個のキャパシタを有するT構造として実現され、3個のキャパシタのうちの1つは、バッファ増幅器とともに実現される。このバッファ増幅器は、制御信号を受け取り、バッファした制御信号のレベルに依存するキャパシタンスを有する能動デバイスに、バッファした制御信号を入力する。
【0007】
【発明の実施の形態】
キャパシタCのYパラメータの行列表示は次の式(1)で与えられる。
【数1】
【0008】
図3に、キャパシタCに対応するT構造を示す。図3のT構造のYパラメータ表現は次の式(2)で与えられる。
【数2】
図3のT構造とキャパシタCの間の厳密な等価性のためには、式(3)〜(5)の関係が成り立たなければならない。
【数3】
【0009】
式(4)の右辺を展開し式(3)を代入すると、次の式(6)の関係が得られる。
【数4】
同様に、式(5)の右辺を展開し式(3)を代入すると、次の式(7)の関係が得られる。
【数5】
式(6)および式(7)によって示されるように、式(1)のキャパシタCと図3のT構造および式(2)との間の等価性は、小さい誤差項の付加により満足させることができる。この誤差項は、C1、C2、およびC3の適当な選択によって最小にすることができる。
【0010】
図4に、本発明の一実施例による図3のT構造の実現を示す。図4に示すように、図3のT構造のキャパシタC2は、電圧制御バッファ402およびバラクタダイオード404を用いて実現される。バッファ402は、絶縁を提供し、制御電圧をあらかじめ調整あるいは増減する高インピーダンス出力バッファである。バラクタダイオード404は、加わる逆バイアス電圧(すなわち、バッファ402の出力における電圧)の関数として接合キャパシタンスが変化するダイオードである。従って、図4の回路は、DC絶縁可変キャパシタの実現に対応する。T構造のDC絶縁構成により、図4の回路は、スイッチトキャパシタフィルタに埋め込むことができる。
【0011】
図5に、本発明の一実施例に従って、図1のはしご形フィルタの+/−R要素の、図2のBに対応する差動実現を示す。図5の回路の各要素PATは、図4のT構造回路に対応する。図5のキャパシタC1およびC2(図3および図4のキャパシタC1およびC2と混同してはならない)は、公称フィルタ応答を確立するために用いることが可能なオプションのコンポーネントであり、その場合、要素PATは、フィルタの性能に対する制御可能な摂動を提供する。
【0012】
図4の回路を用いて図1のはしご形フィルタを実現することにより、図4の制御電圧のレベルを調整するだけで連続的に調整することが可能な周波数応答を有するはしご形フィルタが得られる。こうして、図2および図5のスイッチトキャパシタを実現するのに用いられるスイッチを制御する連続調整可能なクロックを提供することを必要とせずに、連続調整可能なフィルタを、ディスクリートな要素を用いて実現することができる。
【0013】
図6に、図5の回路により本発明に従って実現された図1のはしご形フィルタのステップ応答を、3つの異なる制御電圧レベル(すなわち、図6のAは1.3Vの場合、図6のBは1.1Vの場合、図6のCは2.2Vの場合)に対して示す。これらの3つの制御電圧レベルに対する出力周波数応答は、それぞれ、400.2Hz、401.6Hz、および383.7Hzであり、これは、この範囲の制御電圧にわたり、制御電圧と周波数応答の間の逆の関係を示している。
【0014】
以上、本発明について、バラクタダイオードで実現したものとして説明したが、当業者には理解されるように、電圧依存のキャパシタンスを有する他の適当なデバイスも使用可能である。例えば、本発明は、ゲート・ソース間キャパシタンスがゲートにかかる電圧とともに変化するMESFETやMOSFETを用いて実現することも可能である。同様に、本発明は、キャパシタンスが制御電圧以外の制御信号(例えば、制御電流)とともに変換する能動デバイスを用いて実現することも可能である。
【0015】
本発明について、はしご形フィルタにおいてスイッチトキャパシタを使用する場合に関して説明したが、理解されるように、本発明は、回路の連続調整が要求されるようなスイッチトキャパシタを有する任意の適当な回路で実現可能である。
【0016】
【発明の効果】
以上述べたごとく、本発明によれば、はしご形フィルタのようなスイッチトキャパシタを有する回路を、連続的に調整可能なように実現される。
【図面の簡単な説明】
【図1】従来のはしご形フィルタ構造の回路図である。
【図2】図1のフィルタ内の+/−R抵抗要素の従来の単一端実現(図2のA)および差動実現(図2のB)の回路図である。
【図3】キャパシタCに対応するT構造の図である。
【図4】本発明の一実施例による図3のT構造の実現の図である。
【図5】本発明の一実施例による図1のはしご形フィルタの+/−R要素の、図2のBに対応する差動実現の図である。
【図6】3個の異なる制御電圧レベルに対して、図5の回路とともに本発明により実現された図1のはしご形フィルタのステップ応答の図である。
【符号の説明】
402 電圧制御バッファ
404 バラクタダイオード
Claims (9)
- 1つ又は2つ以上のDC絶縁可変キャパシタを含み、該可変キャパシタの各々が、T構造の形態をとる3つの容量素子を含み、かつスイッチトキャパシタ回路の一部を構成するような集積回路であって、
第1の容量素子は、該可変キャパシタの入力ノードと該可変キャパシタの共通ノードの間に接続されており、
第2の容量素子は、該共通ノードと該可変キャパシタの基準ノードと間に接続されており、
第3の容量素子は、該共通ノードと該可変キャパシタの出力ノードの間に接続されており、
該第2の容量素子は、
(a)該可変キャパシタの制御信号ノードと該共通ノードの間に接続されたバッファ増幅器、および
(b)該共通ノードと該基準ノードの間に接続された能動デバイスを含み、
該能動デバイスは、該共通ノードの電圧レベルに対して独立した容量を有しており、
該制御信号ノードに制御信号が印加されたときに、該バッファ増幅器はバッファ制御信号を発生し、このバッファ制御信号を該共通ノードに印加して該能動デバイスの容量を制御し、これにより該DC絶縁可変キャパシタの容量を調節するようになっている集積回路。 - 請求項1に記載の集積回路において、
該第1および第2の容量素子が、ディスクリートキャパシタである集積回路。 - 請求項2に記載の集積回路において、
該制御信号が、制御電圧であり、そして該能動デバイスが該共通ノードに接続されたゲートと、該基準ノードに接続されたソースとを有するバラクタダイオードである集積回路。 - 請求項3に記載の集積回路において、
該基準ノードがアースである集積回路。 - 請求項1に記載の集積回路において、
該制御信号が制御電圧であり、そして該能動デバイスが、該共通ノードに接続されたゲートと、該基準ノードに接続されたソースとを有するバラクタダイオードである集積回路。 - 請求項1に記載の集積回路において、
該基準ノードがアースである集積回路。 - 請求項1に記載の集積回路において、
はしご形フィルタを含み、該DC絶縁可変キャパシタが、該はしご形フィルタのスイッチトキャパシタ回路の一部分である集積回路。 - 請求項7に記載の集積回路において、
該はしご形フィルタが、各可変キャパシタにおいて該制御信号を制御することにより連続的に同調可能となっている集積回路。 - 請求項8に記載の集積回路において、
該第1および第2の容量素子がディスクリートキャパシタであり、
該制御信号が制御電圧であり、そして該能動素子が、該共通ノードに接続されたゲートと該基準ノードに接続されたソースとを有するバラクタダイオードであり、および
該基準ノードがアースである集積回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/121147 | 1998-07-23 | ||
US09/121,147 US6011432A (en) | 1998-07-23 | 1998-07-23 | Continuous tuning of switched capacitor circuits using DC-isolated tuning elements |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003007039A Division JP2003234641A (ja) | 1998-07-23 | 2003-01-15 | 集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000059179A JP2000059179A (ja) | 2000-02-25 |
JP3734646B2 true JP3734646B2 (ja) | 2006-01-11 |
Family
ID=22394865
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20518299A Expired - Fee Related JP3734646B2 (ja) | 1998-07-23 | 1999-07-19 | 集積回路 |
JP2003007039A Pending JP2003234641A (ja) | 1998-07-23 | 2003-01-15 | 集積回路 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003007039A Pending JP2003234641A (ja) | 1998-07-23 | 2003-01-15 | 集積回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6011432A (ja) |
EP (1) | EP0975092A3 (ja) |
JP (2) | JP3734646B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000101376A (ja) * | 1998-09-21 | 2000-04-07 | General Res Of Electronics Inc | 可変容量回路 |
EP1146640A1 (de) * | 2000-04-10 | 2001-10-17 | Infineon Technologies AG | Integrierter Hochfrequenzschwingkreis mit Abgleichkondensatoren |
US7873529B2 (en) * | 2004-02-20 | 2011-01-18 | Symphonyiri Group, Inc. | System and method for analyzing and correcting retail data |
EP2061152B1 (en) * | 2004-05-05 | 2013-07-10 | ST-Ericsson SA | Switched capacitance circuit |
US20090253386A1 (en) * | 2006-07-21 | 2009-10-08 | Ecole De Technologies Superieure | Voltage-controlled oscillator (vco) |
US7710170B2 (en) * | 2007-10-30 | 2010-05-04 | Agere Systems Inc. | Internal supply voltage controlled PLL and methods for using such |
US8584192B2 (en) * | 2009-03-30 | 2013-11-12 | Ppc Broadband, Inc. | Upstream bandwidth conditioning device |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3909748A (en) * | 1974-05-30 | 1975-09-30 | Rca Corp | Digitally controlled oscillator using semiconductor capacitance elements |
US4731585A (en) * | 1987-02-24 | 1988-03-15 | Kabushiki Kaisha Toshiba | Antenna coupling circuit for magnetic resonance imaging |
US5710710A (en) * | 1994-09-21 | 1998-01-20 | Optoelectronics, Inc. | Frequency counter with reduced false correlations |
US5719573A (en) * | 1995-06-01 | 1998-02-17 | Cirrus Logic, Inc. | Analog modulator for A/D converter utilizing leap-frog filter |
US5686864A (en) * | 1995-09-05 | 1997-11-11 | Motorola, Inc. | Method and apparatus for controlling a voltage controlled oscillator tuning range in a frequency synthesizer |
-
1998
- 1998-07-23 US US09/121,147 patent/US6011432A/en not_active Expired - Lifetime
-
1999
- 1999-07-12 EP EP99305494A patent/EP0975092A3/en not_active Withdrawn
- 1999-07-19 JP JP20518299A patent/JP3734646B2/ja not_active Expired - Fee Related
-
2003
- 2003-01-15 JP JP2003007039A patent/JP2003234641A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
JP2000059179A (ja) | 2000-02-25 |
JP2003234641A (ja) | 2003-08-22 |
EP0975092A2 (en) | 2000-01-26 |
EP0975092A3 (en) | 2002-04-03 |
US6011432A (en) | 2000-01-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0466388B1 (en) | Voltage controlled balanced crystal oscillator circuit | |
JPH1041774A (ja) | 減衰器 | |
JP3734646B2 (ja) | 集積回路 | |
KR100802119B1 (ko) | 스위치를 이용한 가변 축퇴 임피던스 제공회로, 및 이를 이용한 전자회로 | |
JPH09102714A (ja) | 電圧制御発振器 | |
WO2007108103A1 (ja) | アナログ回路 | |
KR100464446B1 (ko) | 임피던스 스케일링에 의한 주파수 응답 제어 장치 | |
US5994951A (en) | Automatic-tuning circuit for integrated continuous-time MOSFET-C filters | |
JPH09102729A (ja) | 制御可能なフィルタ装置 | |
KR100399166B1 (ko) | 제어회로를구비한조정가능한저항장치 | |
JP3116318B2 (ja) | 直列共振で運転される共振器を有するフイルタ回路 | |
EP2284995A1 (en) | A linear transconductance cell with wide tuning range | |
EP0917764A2 (en) | Oscillator frequency-drift compensation | |
JP2006033238A (ja) | 電圧制御型発振器 | |
JP2005528836A (ja) | 増幅回路、ジャイレータ回路、信号を増幅するためのフィルタ・デバイス及び方法 | |
WO2015149071A1 (en) | Linearization circuit for high frequency signal phase adjustment | |
JP2924483B2 (ja) | 可変減衰器 | |
KR100277547B1 (ko) | 게이트바이어스회로를이용한공진기의품질계수조절회로와이를이용한주파수가변대역통과필터 | |
JPH0548651B2 (ja) | ||
SU1575289A1 (ru) | Смеситель | |
JP2639808B2 (ja) | アクテイブフイルタ | |
KR100209934B1 (ko) | 광대역 주파수 제어 발진 장치 | |
JP2003504907A (ja) | 第1の増幅器と第2の増幅器とを備え、どの場合も、2つの増幅器のうち、1つの増幅器だけを最大に増幅するようになされている構成 | |
JPH05206780A (ja) | 可変減衰器 | |
JPH01136414A (ja) | 接合容量キャンセル式fetスイッチ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050830 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051019 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081028 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091028 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101028 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101028 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111028 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111028 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121028 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131028 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |