JP3733446B2

JP3733446B2 - デジタル複写機

Info

Publication number: JP3733446B2
Application number: JP08044798A
Authority: JP
Inventors: 啓之川本
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1998-03-12
Filing date: 1998-03-12
Publication date: 2006-01-11
Anticipated expiration: 2018-03-12
Also published as: US6486971B1; JPH11261809A

Description

【０００１】
【発明の属する技術分野】
本発明は、読み取った原稿画像情報を電気信号に変換し、デジタル処理してレーザにより感光体上に光書き込みを行って画像を形成するデジタル複写機に関し、特に変倍制御技術に関する。
【０００２】
【従来の技術】
デジタル複写機は、コンタクトガラス上に下向きに載置された原稿を光源により照射し、その反射光をイメージセンサ上にレンズにより結像して光電変換し、さらにＡ／Ｄ変換器でデジタル信号に変えて各種の画像処理を施す。
また、画像処理後の画像情報信号によりレーザを変調し、この変調されたレーザにより感光体上に画像情報の光書き込みを行って静電潜像を形成し、トナーで現像することで顕画像を得、この可視画像を給紙部から給紙されてきた用紙に転写することで、最終的に用紙上に画像を形成するようになっている。
【０００３】
デジタル複写機は一般にメモリ機能を有しており、一度読み取った画像データをメモリに蓄積し、必要に応じてメモリから読み出して電子ソートを行うために、回転処理機能を利用して原稿の画像を９０度または２７０度回転させるものが知られている。
例えば、特開平９−１３０５８２号公報には、原稿の走査速度などが微調整されている状態において、メモリ機能を活用して原稿の画像を９０度または２７０度回転させて出力しても、出力画像において縦方向と横方向とで倍率に違いが生じないようにする技術が提案されている。
【０００４】
【発明が解決しようとする課題】
上述したように、従来よりデジタル複写機には、読み取った画像データを一度フレームメモリに蓄積して、再び原稿の走査を行うことなく蓄積した画像を複数部出力する機能を持つものがある。
このとき、変倍率を少しずつ変えた画像を複数枚出力したいという要求も大きい。例えば、Ａ０などの大型の原稿を扱う複写機の場合、原稿の損傷を避けるため読み取りは一度にしたいが、所望の大きさの出力を得たいという要求があった。
【０００５】
本発明は、このような背景に鑑みてなされたものであり、原稿の読み取りは一度しか行わずに、読み取った画像に対して変倍率を少しずつ変えて出力画像の大きさの微調整ができるデジタル複写機を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、請求項１記載の発明は、原稿からの反射光をラインイメージセンサで読み取って電気信号に変換し、さらにＡ／Ｄ変換して画像データを得た後、この画像データに画像処理部で各種の画像処理を施し、画像データに基づいたレーザ変調信号を出力し、変調された走査レーザ光により感光体に光書き込みを行って画像を形成するデジタル複写機において、前記画像処理部は、前記Ａ／Ｄ変換して得た画像データを電気変倍処理する第１の変倍処理部と、第１の変倍処理部で変倍処理したデータを格納するフレームメモリを備えたメモリ部と、該フレームメモリから読み出されたデータを電気変倍処理して必要に応じては再度の電気変倍処理が可能な第２の変倍処理部と、を備え、前記フレームメモリ後段の第２の変倍処理部に用いるＦＩＦＯメモリは、前記フレームメモリ前段の第１の変倍処理部のＦＩＦＯメモリよりも小さいことを特徴とする。
【０００７】
また上記目的を達成するために、請求項２記載の発明は、請求項１記載において、前記フレームメモリの前段に画質処理部を備え、第１の変倍処理部で変倍処理し、かつ、画質処理部で画質処理したデータをフレームメモリに格納すると共に、フレームメモリから読み出されたデータを第２の変倍処理部で変倍処理することを特徴とする。
【００１０】
【発明の実施の形態】
以下、本発明の実施の形態を添付図面を参照しながら説明する。
図１はデジタル複写機の全体構成図である。
【００１１】
まず、画像読み取り部１の説明を行う。
装置上面には原稿を載置するコンタクトガラス２が設けられ、その下部を水平移動（副走査方向の移動）可能に光源４が走行体５として配置されている。光源４の間の下部には、原稿からの光を水平方向へ反射させるミラー３が光源４と一体的に構成されている。ミラー３からの光を順次９０度ごとに反射させるためにミラー６及びミラー７からなる走行体が、光源４の移動に応じて走行可能なように設けられている。
【００１２】
ミラー３からの光を下方向へ反射させるためにミラー６が設けられ、このミラー６からの光をミラー６からの光と逆方向へ反射させるミラー７がミラー６の下部に設けられている。ミラー７の射光路中にはレンズ８が配設され、その合焦点位置にラインイメージセンサ（ＣＣＤ）９が配設されている。
【００１３】
次にプリンタ部１１の説明を行う。
プリンタ部１１は、感光体ドラム１２を中心とした作像系と給紙搬送系からなる。
作像系は、感光体ドラム１２と、その周囲の帯電器１３、レーザアレイ１４、現像器１５、転写器１６、分離器１７、クリーニング器１８、除電ランプ１９を備えている。
給紙搬送系は、３段の給紙カセット２１，２２，２３、手差しトレイ２４、レジストローラ２５、搬送ベルト２６、定着器２７、分岐爪２８、両面搬送路（反転搬送路）２９を備えている。
【００１４】
このような構成において、レーザアレイ１４から画像情報に応じて変調されたレーザが出力され、感光体ドラム１２に書き込みが行われる。こうして形成された静電潜像は現像器１５によってトナー像となる。一方、任意のカセット２１〜２３、あるいは手差しトレイ２４から送られた用紙は、レジストローラ２５で待機しており、トナー像先端と同期して転写部に向けて送り出される。
【００１５】
転写部でトナー像が転写された用紙は、搬送ベルト２６により定着部２７に送られ、ここで定着が行われる。その後、用紙は、機外に排出されるか、あるいは両面搬送路２９に搬送される。用紙が分離された感光体ドラム１２の表面は、クリーニング器１８でクリーニングされ、さらに除電ランプ１９で除電された後、再び帯電器１３と対面し、一様に帯電される。
【００１６】
図２はデジタル複写機の電装系を示すブロック図である。電装系は、スキャナ制御部３１、ビデオ処理部３２、画像処理部３３、システム制御部３４、フレームメモリを備えたメモリ部３５、プリンタ制御部３６、ＬＥＤ書き込みヘッド３７からなる。
【００１７】
画像信号系の説明を行う。ＣＣＤ９で読み取られた画像信号は、ビデオ処理部３２で適正なゲインを与えられ、Ａ／Ｄ変換され、ｃｋ（１）に同期した、８ビットのデジタルデータＤＡＴＡ（７：０）として出力される。ビデオ処理部３２に対しては、ＣＣＤ９の読み出しタイミングを決めるＣＣＤＳＴＮと２０ＭＨｚのクロックであるｃｋ（１）が画像処理部３３より送られている。
【００１８】
図３は画像処理部のブロック図である。
画像処理部３３は、シェーディング補正部４１、フィルタ処理部４２、変倍処理部４３、メモリＩ／Ｆ４４、γ変換部４５、画質処理部（量子化部）４６を備えている。
画像処理部３３では、黒オフセット補正、シェーディング補正、ＭＴＦ補正、主走査方向の電気変倍が行われた後にγ補正及びディザや誤差拡散などの画質処理が行われる。
【００１９】
各ブロックの機能について説明を行う。
黒オフセット補正とは、ＣＣＤ９の暗電流の黒レベルを画像データから減算する補正である。シェーディング補正は、主走査方向の光源の光量むらやＣＣＤ９の各画素間の感度差によるむらを除くため、原稿走査開始前に濃度の均一な白板を読み取り、そのデータを各画素ごとに記憶し、原稿読み取り中の画像データを、記憶した各画素ごとの白板のデータで除算することで、補正を行うものである。
【００２０】
ＭＴＦ補正とは、光学的な周波数特性の劣化などを２次元の空間フィルタで補正するものである。変倍回路では、３次元コンボリューション法による補間演算を用いて主走査方向変倍処理が行われる。画質処理部４６では、γ変換をされた後、モードに応じて文字処理、誤差拡散処理、ディザ処理などが行われる。
【００２１】
一連の処理が終わった画像データＳＤＴ（３：０）は、プリンタ制御部３６に対して送られる。そして、書き込みクロックに合わせた速度変換を行った後にＬＥＤ書き込みヘッド３７に送られる。ＬＥＤ書き込みヘッド３７では、この４ビット１６階調の画像データに応じて、半導体レーザに与える電流のパルス幅や電流の量をコントロールしている。変倍処理後のデータは、パス制御部を通り、メモリ部３５に送られて、画像データの圧縮、伸張、蓄積、対抗機への転送が行われる。
【００２２】
読み取った原稿を一旦メモリに蓄えるモードで画像読み取りを行う場合について図２を用いて説明する。
コンタクトガラス２上に画像面を下にして原稿をセットし、スタートボタンを押す。これにより、ＣＰＵから画像処理部３３に対してスキャン開始信号が出され、副走査方向の画像有効範囲を示すＦＧＡＴＥＮがＡＣＴＩＶＥとなる。走行体５が図１の左方向に移動を開始し、原稿に対する副走査が行われる。光源４で照明された原稿からの反射光（読み取り光）は、ミラー３→ミラー６→ミラー７→レンズ８を順次経由してＣＣＤ９へ到達する。
【００２３】
ＣＣＤ９は入射光を電気信号に変換する。この信号は、ビデオ処理部３２でＡ／Ｄ変換され、画像処理部３３へ送出される。画像処理部３３に送られたデータは、黒オフセット補正、シェーディング補正、ＭＴＦ補正、主走査方向の電気変倍が行われた後に、メモリＩ／Ｆ４４を通じてメモリ部３５に蓄えられる。
【００２４】
蓄えられた画像データは、システム制御部３４の指示により、ゲート信号と共にメモリ部３５より読み出される。このときの主走査同期信号や主走査ゲート信号、副走査ゲート信号は、システム制御部３４より与えられた値に従ってメモリ部３５が発生する。
【００２５】
メモリ部３５からの出力データに対してγ補正及びディザや誤差拡散などの画質処理が行われて、プリンタ側のビット数に合わせてデータが量子化される。続いてプリンタ制御部３６に画像データが送られる。
以上が本発明の基本となるデジタル複写機の構成と動作である。
【００２６】
次に本発明を具体的に説明する。
まず第１の実施の形態を説明する。
図４は第１の実施の形態を示す画像処理部のブロック図である。
この画像処理部は、シェーディング補正部５１、フィルタ処理部５２、第１の変倍処理部５３ａ、第２の変倍処理部５３ｂ、メモリＩ／Ｆ５４、γ変換部５５、画質処理部５６を備える。メモリＩ／Ｆ５４の前後に第１の変倍処理部５３ａと第２の変倍処理部５３ｂが設けてある。
【００２７】
第１の実施の形態では、シェーディング補正後、フィルタ処理、第１の変倍処理を行った８ビットのデータをメモリＩ／Ｆ５４を通してメモリ部３５に格納する構成となっている。
【００２８】
シェーディング補正、フィルタ処理、第１の変倍処理の構成は、図３に示す一般的なものと同じである。メモリ部３５から読み出された８ビットのデータは、再度、第２の変倍処理部５３ｂによる処理が行われる。第２の変倍処理部５３ｂの構成は、第１の変倍処理部５３ａと同じである。これによって主走査方向の変倍率の微調整を実施する。
【００２９】
また、図２で示すように、メモリ部３５ではメモリから出力される画像データに合わせて主走査同期信号、主走査ゲート信号、副走査ゲート信号が生成される。これらの信号の周期や有効幅はシステム制御部３４から制御される。このシステムでは、画像の書き込みはＬＥＤヘッドによって行われる。そのため、主走査同期信号の間隔を制御することでライン間隔が決まり、これにより副走査方向の変倍率の微調整が可能となる。同期信号の間隔を長くすると拡大に、同期信号の間隔を短くすると縮小となる。
【００３０】
このようなシステムのメモリ格納後の変倍の目的は、出力される画像の大きさの微調整を行うことである。そのため、変倍率の範囲は主走査、副走査共にあまり求められないが、精度は０．１％程度を要求される。微調整後の画像データ８ビットは、通常のコピー時と同じくγ変換されて、画質処理部５６で画質モードに合わせた方式で量子化されて、最終的には書き込みデバイスの扱える４ビットに変換されて出力される。
【００３１】
この実施の形態により、画質処理前のデータをメモリに蓄える構成を持つデジタル複写機において、メモリ蓄積後のデータに対する変倍率の微調整が可能となる。
【００３２】
図５は第２の実施の形態を示す画像処理部のブロック図である。
この画像処理部は、シェーディング補正部５１、フィルタ処理部５２、第１の変倍処理部５３ａ、γ変換部５５、画質処理部５６、第２の変倍処理部５３ｂ、メモリＩ／Ｆ５４、量子化部５７を備える。メモリＩ／Ｆ５４の前後に第１の変倍処理部５３ａと第２の変倍処理部５３ｂが設けてある。
【００３３】
第２の実施の形態では、シェーディング補正後、フィルタ処理、第１の変倍処理、γ変換処理、画質処理を行った後の４ビットのデータをメモリＩ／Ｆ５４を通してメモリ部３５に格納する構成となっている。メモリ部３５から読み出された４ビットのデータは、（ｍ３，ｍ２，ｍ１，ｍ０）を、８ビット幅を使う変倍回路に通すため、（ｍ３，ｍ２，ｍ１，ｍ０，ｍ３，ｍ２，ｍ１，ｍ０）のように８ビットに拡張する。この後第２の変倍処理部５３ｂによる処理が行われる。これによって主走査方向の電気変倍を実施する。
【００３４】
また、図２で示すように、メモリ部３５ではフレームメモリから出力される画像データに合わせて主走査同期信号、主走査ゲート信号、副走査ゲート信号が生成される。これらの信号の周期や有効幅はシステム制御部３４から制御される。このシステムでは、画像の書き込みはＬＥＤヘッドによって行われる。そのため、主走査同期信号の間隔を制御することでライン間隔が決まり、これにより副走査方向の変倍率の微調整が可能となる。同期信号の間隔を長くすると拡大に、同期信号の間隔を短くすると縮小となる。
【００３５】
このようなシステムのメモリ格納後の変倍の目的は、出力される画像の大きさの微調整を行うことである。そのため、変倍率の範囲は主走査、副走査共にあまり求められないが、精度は０．１％程度を要求される。微調整後の画像データは、第２の変倍処理部５３ｂの補間演算により８ビットデータになるため、この上位４ビットを取り、再び４ビットに量子化して出力する。
【００３６】
この実施の形態により、画質処理後のデータをメモリに蓄える構成を持つデジタル複写機において、メモリ蓄積後のデータに対する変倍率の微調整が可能となる。
【００３７】
図６は第３の実施の形態を示す画像処理部のブロック図である。
第３の実施の形態は、単一の変倍処理部５３をセレクタによってメモリ前段側及びメモリ後段側に切り替えて使用するようにしたものである。
フィルタ処理後のデータ８ビットに対してセレクタ（３）を切り替えて変倍処理を行う。変倍処理後のデータはセレクタ（２）によりγ変換を行うパスに戻される。γ変換後の画質処理を行った後の４ビットのデータをメモリＩ／Ｆ５４を通してメモリ部３５に格納する構成となっている。この状態で全ての原稿を走査してメモリ部３５に取り込む。
【００３８】
次に、メモリ部３５から取り込んだデータの読み出しが行われる。このときにはスキャナによる読み取りは既に終了している。メモリ部３５から読み出された４ビットのデータは、（ｍ３，ｍ２，ｍ１，ｍ０）を、（ｍ３，ｍ２，ｍ１，ｍ０，ｍ３，ｍ２，ｍ１，ｍ０）のように８ビットに拡張する。
この後、セレクタ（３）を切り替えてメモリ部３５からの読み出しデータに対する変倍処理が行われる。これによって主走査方向の電気変倍を実施する。
【００３９】
また、図２で示すように、メモリ部３５ではメモリから出力される画像データに合わせて主走査同期信号、主走査ゲート信号、副走査ゲート信号が生成される。これらの信号の周期や有効幅はシステム制御部３４から制御される。このシステムでは、画像の書き込みはＬＥＤヘッドによって行われる。そのため、主走査同期信号の間隔を制御することでライン間隔が決まり、これにより副走査方向の変倍率の微調整が可能となる。同期信号の間隔を長くすると拡大に、同期信号の間隔を短くすると縮小となる。
【００４０】
このようなシステムのメモリ格納後の変倍の目的は、出力される画像の大きさの微調整を行うことである。そのため、変倍率の範囲は主走査、副走査共にあまり求められないが、精度は０．１％程度を要求される。微調整後の画像データ８ビットは、再び４ビットに量子化されてセレクタ（４）を通りプリンタ側へ出力される。
【００４１】
この実施の形態により、画質処理後のデータをメモリに蓄える構成を持つデジタル複写機において、メモリ蓄積後のデータに対する変倍率の微調整が可能となる。仕様上、メモリへの読み込み前の変倍回路とメモリから読み出した後の変倍回路が同時使用されない場合、変倍回路を共通利用することでハードウエアの増大を抑えることができる。
【００４２】
次に、第４の実施の形態を説明する。
第４の実施の形態のブロック構成は基本的には図４に示す第１の実施の形態と同じである。
【００４３】
第４の実施の形態では、シェーディング補正後、フィルタ処理、第１の変倍処理を行った８ビットのデータをメモリＩ／Ｆ５４を通してメモリ部３５に格納する構成となっている。
【００４４】
メモリ部３５から読み出された８ビットのデータは、再度、第２の変倍処理部５３ｂによる処理が行われる。第２の変倍処理部５３ｂの構成は、第１の変倍処理部５３ａと同じである。
これによって主走査方向の変倍率の微調整を実施する。副走査方向の変倍率の微調整は主走査同期信号の間隔を制御することで行う。
このようなシステムのメモリ格納後の変倍の目的は、出力される画像の大きさの微調整を行うことである。そのため、変倍率の範囲は主走査、副走査共にあまり求められないが、精度は０．１％程度を要求される。
【００４５】
図７はメモリ前段の変倍処理部のブロック図、図８はメモリ後段の変倍処理部のブロック図である。
図７に示す第１の変倍処理部５３ａ、図８に示す第２の変倍処理部５３ｂは何れも補間演算部６１と、速度変換制御部６２と、ＦＩＦＯメモリ（ＦＩＦＯ）６３とを備える。
【００４６】
メモリ前変倍ブロックである第１の変倍処理部５３ａのＦＩＦＯ６３の長さは主走査方向の長さが用意されている。拡大処理の場合は、一度ＦＩＦＯ６３に１ライン分の画像データが蓄積される。蓄積された画像データは速度変換制御部６２で変倍率に応じたイネーブル制御が行われ、ゆっくりとしたレートで読み出される。読み出されたデータに合わせて補間演算部６１で内挿するデータの演算が行われる。補間演算部６１のアルゴリズムは既知のものであるので説明は省略する。
【００４７】
縮小処理の場合は、先に補間演算部６１にデータが通されて縮小された仮想サンプリング点が生成される。このデータが速度変換制御部６２の制御でＦＩＦＯ６３に書き込まれる。書き込まれたデータはＦＩＦＯ６３から通常の速度で読み出される。ＦＩＦＯ６３への書き込みと読み出しは２本のＦＩＦＯ６３をトグルに用いることで行っている。これは回路が簡単になるためと画像のシフト動作を行う必要があるためである。
【００４８】
ここで、第２の変倍処理部５３ｂに求められる変倍率の範囲が９５％〜１０５％で、かつシフト動作が無いものとして内部の動作を考えてみる。シフト動作無しなので、図８に示すＦＩＦＯ６３は１本の構成を考える。
【００４９】
図９は拡大時のＦＩＦＯの動作を説明する図であり、（ａ）は通常の長さのＦＩＦＯでの動作、（ｂ）は長さを制限したＦＩＦＯでの動作を示す。また、図１０は縮小時のＦＩＦＯの動作を説明する図であり、（ａ）は通常の長さのＦＩＦＯでの動作、（ｂ）は長さを制限したＦＩＦＯでの動作を示す。
まず拡大時でＦＩＦＯ６３の長さが通常（この実施形態では５０００画素）の場合を図９の（ａ）で考える。書き込みの速度に対して読み出し時の速度が遅いため、１ライン分の書き込みが終了した段階で読み出しのアドレスは途中までしか進んでいない。そして、次のラインの書き込みが始まると再び先頭から読み出しが始まる。１０５％の場合、書き込みが終了したときの読み出しのアドレスとの差は５０００画素の５％で与えられ、２５０画素となる。
【００５０】
ここでＦＩＦＯ６３の長さを制限する。これを表したのが図９の（ｂ）である。当然１ラインのデータ数よりＦＩＦＯ６３が短ければライトアドレスは先頭に戻ってデータは上書きされる。但し、上書きされる前に読み出しが終了していればよい。上記より書き込みと読み出しのアドレスの最大差は２５０である。そのため、ＦＩＦＯ６３の長さは最小２５０あれば問題は発生しない。
【００５１】
次は縮小時でＦＩＦＯ６３の長さが通常の場合を図１０の（ａ）に示す。読み出し時の速度に対して書き込みの速度が遅いため、書き込みがある程度進んでから読み出しを始めないと書き込みに読み出しが追いついてしまう。９５％の場合２５０画素分離していないとデータの上書きが発生する。
ここでＦＩＦＯ６３の長さを制限する。これを表したのが図１０の（ｂ）である。書き込みと読み出しのタイミングを２５０画素離して、かつ長さを２５０画素としたものである。
このように、実現すべき変倍率の範囲が狭ければＦＩＦＯ６３の長さを短くすることができる。そのため必要なＦＩＦＯ６３の量を最小限に抑えることができる。
【００５２】
【発明の効果】
請求項１記載の発明によれば、画質処理（量子化）前のデータをフレームメモリに蓄える形式のデジタル複写機の場合、メモリ蓄積後の主走査電気変倍とメモリ部の主走査同期信号の周期の変更でメモリ蓄積後のデータ出力に対する変倍率の微調整が可能となる。このため、１度メモリに蓄積した画像出力に対する画像サイズの微調整を行う場合、再び原稿の走査を行う必要がない。また、メモリ蓄積後に行う変倍処理の変倍回路のＦＩＦＯメモリを前段のＦＩＦＯメモリより小さくしているので、回路規模が小さくなる。
【００５３】
請求項２記載の発明によれば、画質処理（量子化）後のデータをフレームメモリに蓄える形式のデジタル複写機の場合、メモリ蓄積後の主走査電気変倍とメモリ部の主走査同期信号の周期の変更でメモリ蓄積後のデータに対する変倍率の微調整が可能となる。このため、１度メモリに蓄積した画像出力に対する画像サイズの微調整を行う場合、再び原稿の走査を行う必要がない。
【図面の簡単な説明】
【図１】デジタル複写機の全体構成図である。
【図２】デジタル複写機の電装系を示すブロック図である。
【図３】画像処理部のブロック図である。
【図４】第１の実施の形態を示す画像処理部のブロック図である。
【図５】第２の実施の形態を示す画像処理部のブロック図である。
【図６】第３の実施の形態を示す画像処理部のブロック図である。
【図７】メモリ前段の変倍処理部のブロック図である。
【図８】メモリ後段の変倍処理部のブロック図である。
【図９】拡大時のＦＩＦＯの動作を示す図である。
【図１０】縮小時のＦＩＦＯの動作を示す図である。
【符号の説明】
３１スキャナ制御部
３２ビデオ処理部
３３画像処理部
３４システム制御部
３５メモリ部
３６プリンタ制御部
３７ＬＥＤ書き込みヘッド
５１シェーディング補正部
５２フィルタ処理部
５３ａ第１の変倍処理部
５３ｂ第２の変倍処理部
５４メモリＩ／Ｆ
５５ γ変換部
５６画質処理部

Claims

原稿からの反射光をラインイメージセンサで読み取って電気信号に変換し、さらにＡ／Ｄ変換して画像データを得た後、この画像データに画像処理部で各種の画像処理を施し、画像データに基づいたレーザ変調信号を出力し、変調された走査レーザ光により感光体に光書き込みを行って画像を形成するデジタル複写機において、
前記画像処理部は、前記Ａ／Ｄ変換して得た画像データを電気変倍処理する第１の変倍処理部と、
第１の変倍処理部で変倍処理したデータを格納するフレームメモリを備えたメモリ部と、
該フレームメモリから読み出されたデータを電気変倍処理して必要に応じては再度の電気変倍処理が可能な第２の変倍処理部と、
を備え、
前記フレームメモリ後段の第２の変倍処理部に用いるＦＩＦＯメモリは、前記フレームメモリ前段の第１の変倍処理部のＦＩＦＯメモリよりも小さいことを特徴とするデジタル複写機。
請求項１記載において、前記フレームメモリの前段に画質処理部を備え、
第１の変倍処理部で変倍処理し、かつ、画質処理部で画質処理したデータをフレームメモリに格納すると共に、フレームメモリから読み出されたデータを第２の変倍処理部で変倍処理することを特徴とするデジタル複写機。