JP3690655B2 - Ｌｅｄアレイ - Google Patents
Ｌｅｄアレイ Download PDFInfo
- Publication number
- JP3690655B2 JP3690655B2 JP2001053277A JP2001053277A JP3690655B2 JP 3690655 B2 JP3690655 B2 JP 3690655B2 JP 2001053277 A JP2001053277 A JP 2001053277A JP 2001053277 A JP2001053277 A JP 2001053277A JP 3690655 B2 JP3690655 B2 JP 3690655B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- type semiconductor
- semiconductor layer
- light emitting
- conductivity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
- H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
- H01L2224/10125—Reinforcing structures
- H01L2224/10126—Bump collar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01032—Germanium [Ge]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
Description
【０００１】
【発明の属する技術分野】
本発明はＬＥＤアレイに関し、特にページプリンタ用感光ドラムの露光用光源などに用いられるＬＥＤアレイに関するものである。
【０００２】
【従来の技術】
近年、ページプリンタ用感光ドラムの露光用光源などのＬＥＤアレイに対し、発光素子の高密度化や、その小型化が市場のニーズとしてある。
すなわち、このＬＥＤアレイにおいては、外部接続点である電極パッドの数を減らしたり、外部回路との接続電極サイズを小さくしたり、チップサイズを小さくすることが求められていた。
【０００３】
このような市場のニーズに応えるために、マトリクス配線電極で層間絶縁膜を介して設ける多層電極構造のＬＥＤアレイが提案されている（特開平９−２７７５９２号と特開平１１−４０８４２号参照）。
【０００４】
しかしながら、この提案のＬＥＤアレイにおいては、各発光ダイオードの個別電極の形成と、それら発光ダイオードをグループに分け、各グループから重複無く１つずつ選択するためのマトリクス配線を形成する工程を２回行い、加えてそれぞれを絶縁膜等を介することで電気的に分離する工程とを含み、そのため多層電極構造でもってしか構成することができず、これにより、工程が複雑化し、製造コストがあがっていた。
【０００５】
また、多くの発光素子を配列するに当り、各発光素子の発光強度にばらつきが生じないようにすることが望まれるが、いまだ満足し得る程度にまで向上していなかった。
【０００６】
かかる課題を解消すべく、本願出願人は下記のような構成のＬＥＤアレイを提案し、各発光素子の発光強度を均等にして、高性能かつ高信頼性のＬＥＤアレイを提供した（特願平１２−２５１３７８号参照）。
【０００７】
このＬＥＤアレイを図５と図６によって示す。
図５はＬＥＤアレイの平面図であり、図６は図５にて切断面線Ｂ−Ｂ’による断面図である。
【０００８】
２１は単結晶基板であり、単結晶基板２１上において、２２は一導電型半導体層、２３は逆導電型半導体層、２４は個別電極、２５は共通電極、２６は外部接続用電極、２７は窒化ケイ素やポリイミド膜などから成る保護膜としての絶縁膜である。なお、共通電極２５は、符号として２５ａ、２５ｂ、２５ｃ、２５ｄでもって示し、外部接続用電極２６も符号として２６ａ、２６ｂにて示す。
【０００９】
単結晶基板２１上に、各発光素子ごとに一導電型半導体層２２と逆導電型半導体層２３とが順次積層して形成され、その積層において、一導電型半導体層２２の面積は逆導電型半導体層２３の面積に比べて大きくして、一導電型半導体層２２を引き出すことで、一導電型半導体層２２と同一材からなる延在部２８を設けている。
【００１０】
一導電型半導体層２２の上に絶縁膜２７を被覆しているが、その露出部に共通電極２５（２５ａ、２５ｂ、２５ｃ、２５ｄ）を接続して設けている。
【００１１】
また、逆導電型半導体層２３についても、その上に絶縁膜２７を被覆しているが、その露出部に個別電極２４を接続して設けている。
【００１２】
さらに図５に示すように、共通電極２５（２５ａ、２５ｂ、２５ｃ、２５ｄ）は隣接する各発光素子ごとに（島状半導体層２２、２３ごとに）異なる群に属するように４群に分けて接続して設けられ、隣接する発光素子（島状半導体層２２、２３）が同じ個別電極２４に接続されている。
【００１３】
かくして、この発光ダイオードアレイ構造によれば、個別電極２４と共通電極２５（２５ａ、２５ｂ、２５ｃ、２５ｄ）の組み合わせを選択して電流を流すことによって、各発光素子を選択的に発光させることで、各発光素子の発光強度を均等にして、高性能かつ高信頼性のＬＥＤアレイが提供できた。
【００１４】
【発明が解決しようとする課題】
しかしながら、上記構成のＬＥＤアレイによれば、市場のニ−ズに十分に応じられるためには、製造コストのさらなる低減が求められているが、いまだ満足し得る程度にまで至っていなかった。
【００１５】
この点を詳しく述べると、前記絶縁膜２７においては、窒化ケイ素などの無機絶縁膜や電気的絶縁性の合成樹脂からなるポリイミド膜などの有機絶縁膜でもって保護膜としているが、双方の材質を比べた場合、無機絶縁膜を用いると、真空装置などを用いるなど製造装置や製造プロセスにて高コスト化を招きやすい。
【００１６】
したがって、この無機絶縁膜に代えて、塗布工程という比較的容易なプロセスにて形成できる有機絶縁膜を用いる技術が提案されている。
【００１７】
しかしながら、この有機絶縁膜の上に金属電極を接合させようとした場合、その密着性は低く、そのために、外部接続点との接着にワイヤーボンディングを用いると、接着不良が多発するという課題があった。
【００１８】
この課題を解消すべく、有機絶縁膜の膜厚を薄くすることや、電極膜厚を厚くすることが考えられるが、何れも有効な手段とはなり得なかった。
【００１９】
本発明は叙上に鑑みて案出されたものであり、その目的は外部回路との接続点において、その接続電極の密着性を大きくして、ワイヤーボンディング性能を高め、これによって製造歩留まりを高め、製造コストを下げ、その結果、低コストならびに高品質かつ高信頼性のＬＥＤアレイを提供することにある。
【００２０】
本発明の他の目的は各発光素子の発光強度を均等にして、高性能かつ高信頼性のＬＥＤアレイを提供することにある。
【００２１】
【課題を解決するための手段】
本発明のＬＥＤアレイは、単結晶基板上に一導電型半導体層と逆導電型半導体層と一方電極とを順次積層し、この一導電型半導体層を引き出した延在部の上に他方電極を形成して成る発光素子を複数個配列して発光素子群と成し、さらにこれら一導電型半導体層と逆導電型半導体層との双方を覆う合成樹脂からなる電気的絶縁性の絶縁膜を単結晶基板の非半導体被膜面にまで成膜せしめた構成において、単結晶基板の非半導体被膜面上における絶縁膜の非成膜部分にシリコン酸化物層を形成し、一方電極および／または他方電極を絶縁膜上を通して延在して、その端部を外部回路との接続電極と成して、この接続電極をシリコン酸化物層の上に設けたことを特徴とする。
【００２２】
本発明の他のＬＥＤアレイは、上記発光素子群内における各発光素子の延在部における他方電極に至る電極間隔が異なるとともに、一方の発光素子の電極間隔と他方の発光素子の電極間隔とを同じにして、双方の他方電極を通電せしめるように成したことを特徴とする。
【作用】
本発明のＬＥＤアレイは、上記構成のように一導電型半導体層と逆導電型半導体層との双方ならびに単結晶基板の非半導体被膜面を覆う絶縁膜に対し電気的絶縁性の合成樹脂を用いるとともに、一方電極および／または他方電極の外部回路との接続電極を密着性の高い層の上に、すなわち単結晶基板の非半導体被膜面上における絶縁膜の非成膜部分にシリコン酸化物層を形成し、この層の上に設けたことで、従来のように有機絶縁膜上に接続電極を設けたものと比べて、その接続電極の密着性を大きくして、ワイヤーボンディング性能を高められる。これによって製造歩留まりを高め、製造コストを下げられる。
【００２３】
しかも、このようなシリコン酸化物層と接続電極とを直接に接触させることで、漏れ電流が小さくなり、その結果、各素子間において発光バラツキが小さくなり、高性能なＬＥＤアレイが得られる。
【００２４】
また、本発明の他のＬＥＤアレイは、発光素子群内における各発光素子の延在部における他方電極に至る電極間隔が異なるとともに、一方の発光素子の電極間隔と他方の発光素子の電極間隔とを同じにして、双方の他方電極を通電せしめるように成したことで、発光素子の高密度化や小型化が達成される。
【００２５】
この点については、下記のとおりである。
複数の一方電極に対し共通に成した電極パッドを配設し、さらに複数の他方電極に対し共通に成した他の電極パッドを配設したことで、電極パッド数が少なくなり、その配設面積が小さくなり、これにより、発光素子の高密度化ならびにＬＥＤアレイの小型化が達成される。
【００２６】
また、特開平９−２７７５９２号や特開平1１−４０８４２にて提案されているような多層電極構造のＬＥＤアレイと比べても、工程数が少なくなり、層間絶縁膜を介した多層電極構造を用いないことで、製造コストが下がり、発光素子の高密度化や小型化を達成したＬＥＤアレイが得られる。
【００２７】
また、本発明のＬＥＤアレイにおいては、さらに前記電極間隔を同じにした各発光素子の他方電極を通電すべく、一導電型半導体層の延在部に形成した絶縁膜をまたがるように、接続線を発光素子の配列ラインと平行に形成している。
【００２８】
したがって、従来のＬＥＤアレイにおいて、周知のとおり形成されていた絶縁膜以外に、配線同士の電気的絶縁のために不可欠な層間絶縁膜を形成することもなくなり、これによって製造コストが下がり、低コストなＬＥＤアレイが提供される。
【００２９】
また、本発明のＬＥＤアレイにおいては、さらに一方の発光素子群と他方の発光素子群に対し、発光素子群内にて個々の電極間隔を配列順に違えることで、対称的な電極間隔パターンにしており、そのように規則的なパターンにしたことで、ＬＥＤヘッド搭載時の発光順番の信号処理を比較的容易にし、これにより、搭載基板の設計をも容易にすることができる。
【００３０】
そして、その規則的パターンをＬＥＤアレイに整然と設けることで、それ以外の領域に電極パッドを設けることが設計上容易になり、対称的な電極間隔のもっとも短い部分でのスペースが大きく取ることができ、これにより、ＬＥＤアレイチップサイズの縮小化ならびにＬＥＤアレイを搭載する際のワイヤーボンディングパッドを大きく取ることができ、その結果、ＬＥＤアレイのチップ縮小化ならびにＬＥＤヘッドの製造上の歩留りを向上できる。
【００３１】
【発明の実施の形態】
以下、本発明を添付図面に基づき詳細に説明する。
図１〜図３は本発明のＬＥＤアレイの一実施形態を示す。
図１はＬＥＤアレイの要部拡大の平面図であり、図２は図１に示すＡ−Ａ’線による断面図、図３は図１に示すＶ−Ｖ’線による断面図、図４は図１に示すＨ−Ｈ’線による断面図である。なお、図２〜図４には、参照符号として、Ａ、Ａ’、Ｖ、Ｖ’、Ｈ、Ｈ’を明示することでもって、その断面図の方向を示す。
【００３２】
１は単結晶基板であり、この単結晶基板１上に各発光素子ごとに一導電型半導体層２と逆導電型半導体層３とが順次積層して形成され、その積層において、一導電型半導体層２の面積は逆導電型半導体層３の面積に比べて大きくして、一導電型半導体層２を引き出すことで、一導電型半導体層２と同一材からなる延在部８を設けている。
【００３３】
また、図２に示すように一導電型半導体層２の上にポリイミド膜などから成る保護膜としての電気的絶縁性の絶縁膜７を被覆しているが、その露出部に前記他方電極である共通電極５（５ａ、５ｂ、５ｃ、５ｄ）を接続して設けている。この絶縁膜７は単結晶基板１の非半導体被膜面にまで成膜している。
【００３４】
さらに逆導電型半導体層３の上にも絶縁膜７を被覆しているが、その露出部に前記一方電極である個別電極４を接続して設けている。
【００３５】
そして、本発明においては、個別電極４と共通電極５を絶縁膜７上を通して延在して、その端部を外部回路との接続電極である外部接続用電極６と成し、この外部接続用電極６を単結晶基板１の非半導体被膜面上に設けたシリコン酸化物層９の上に形成している。
【００３６】
次に各構成部材を図３により詳述する。
単結晶基板１は半導体乃至絶縁性の基板からなり、高抵抗シリコン単結晶でもって構成した場合には、（１００）面を＜０１１＞方向に２〜７°オフさせた基板などが好適である。
【００３７】
一導電型半導体層２はバッファ層２ａ、オーミックコンタクト層２ｂおよび電子注入層２ｃで構成される。
【００３８】
バッファ層２ａとオーミックコンタクト層２ｂはガリウム砒素などで形成され、電子注入層２ｃはアルミニウムガリウム砒素などで形成される。
【００３９】
オーミックコンタクト層２ｂにはシリコンなどの一導電型半導体不純物を１×１０16〜１０19ａｔｏｍｓ／ｃｍ3 程度含有し、電子注入層２ｃにはシリコンなどの一導電型半導体不純物を程度含有する。
【００４０】
バッファ層２ａは単結晶基板１と半導体層との格子定数の不整合に基づくミスフィット転位を防止するために設けるものであり、半導体不純物を１×１０15〜１０17ａｔｏｍｓ／ｃｍ3含有させる。
【００４１】
バッファ層２ａは２〜４μｍ程度の厚みに形成され、オーミックコンタクト層２ｂは０．１〜３．０μｍ程度の厚みに形成され、電子注入層２ｃは０．２〜０．４μｍ程度の厚みに形成される。
【００４２】
逆導電型半導体層３は発光層３ａ、クラッド層３ｂおよび他のオーミックコンタクト層３ｃで構成される。
【００４３】
発光層３ａとクラッド層３ｂはアルミニウムガリウム砒素などから成り、オーミックコンタクト層３ｃはガリウム砒素などから成る。
【００４４】
発光層３ａ、クラッド層３ｂおよびオーミックコンタクト層３ｃは、電子の閉じ込め効果と光の取り出し効果を考慮して、各層の間にてアルミニウム砒素（ＡｌＡｓ）とガリウム砒素（ＧａＡｓ）との混晶比を異ならしめる。
【００４５】
発光層３ａとクラッド層３ｂは亜鉛（Ｚｎ）などの逆導電型半導体不純物を１×１０16〜１０21ａｔｏｍｓ／ｃｍ3 程度含有し、オーミックコンタクト層３ｃは亜鉛などの逆導電型半導体不純物を１×１０19〜１０21ａｔｏｍｓ／ｃｍ3 程度含有する。
【００４６】
発光層３ａとクラッド層３ｂは０．２〜０．４μｍ程度の厚みに形成され、オーミックコンタクト層３ｃの膜厚ｄについては、膜厚ｄ＞（０．１５μｍ−オーミックコンタクト層膜厚）程度の厚みに形成される。
【００４７】
また、絶縁膜７は、たとえばポリイミド合成樹脂、オレフィン系樹脂、ベンゾシクロブテン系樹脂、フッ素系樹脂などから成り、厚み０．５〜２μｍ程度に形成される。
【００４８】
個別電極４と共通電極５（５ａ、５ｂ、５ｃ、５ｄ）は金／クロム／金ゲルマニウム合金／クロム（Ａｕ／Ｃｒ／ＡｕＧｅ／Ｃｒ）などから成り、厚み１μｍ程度に形成される。
【００４９】
シリコン酸化物層９は、０．５〜１μｍ、好適には０．６〜０．８μｍの範囲にするとよく、０．５μｍ未満の場合には、電気的な絶縁性としての耐圧を保つことができず、１μｍを超えると膜にクラックが発生しやすくなる。したがって、この範囲内にすることで、クラックが生じない２メガボルト／ｃｍ以上の耐圧を得ることができる。
【００５０】
また、シリコン酸化物層９はアモルファス状もしくは多結晶性のいずれでもよいが、通常、アモルファス状になっている。
そして、このシリコン酸化物層９の上に外部接続用電極６を形成する。
【００５１】
（ＬＥＤアレイの製造方法）
次に本発明のＬＥＤアレイの製造方法を説明する。
【００５２】
まず、高抵抗シリコン単結晶基板１上に、一導電型半導体層２、逆導電型半導体層３をＭＯＣＶＤ法などで順次積層して形成する。
【００５３】
これらの半導体層２、３を形成する場合、基板温度を４００〜５００℃に設定し、これによって２００〜２０００Åの厚みでもってアモルファス状のガリウム砒素膜を形成した後、基板温度を７００〜９００℃に上げて所望とおりの厚みの一導電型半導体層２と逆導電型半導体層３と成す。
【００５４】
この成膜において、原料ガスとしてはＴＭＧ（（ＣＨ3 ）3 Ｇａ）、ＴＥＧ（（Ｃ2 Ｈ5 ）3 Ｇａ）、アルシン（ＡｓＨ3 ）、ＴＭＡ（（ＣＨ3 ）3 Ａｌ）、ＴＥＡ（（Ｃ2 Ｈ5 ）3 Ａｌ）などが用いられ、導電型を制御するためのガスとしては、シラン（ＳｉＨ4 ）、セレン化水素（Ｈ2 Ｓｅ）、ＤＭＺ（（ＣＨ3 ）2 Ｚｎ）などが用いられ、キャリアガスとしては、Ｈ2などが用いられる。
【００５５】
次に、隣接する素子同志が電気的に分離されるように、半導体層２、３が島状にパターニングされる。そのためのエッチングは、硫酸過酸化水素系のエッチング液を用いたウエットエッチングやＣＣｌ2 Ｆ2 ガスを用いたドライエッチングなどで行われる。
【００５６】
その後、一導電型半導体層２の一端部側に延在部８を設け、この延在部８の上にその一部が露出し、かつこの一導電型半導体層２の隣接する基板領域部分が露出するようにエッチングする。また、逆導電型半導体層３が一導電型半導体層２よりも幅狭に形成されるように逆導電型半導体層３をエッチングする。
【００５７】
このようなエッチングも硫酸過酸化水素系のエッチング液を用いたウェットエッチングやＣＣｌ2 Ｆ2 ガスを用いたドライエッチングなどで行なわれる。
【００５８】
次に、隣接する発光素子が基板上でも電気的に分離されるように、たとえばアルカリ性水溶液でエッチングする。この時、一導電型半導体層２の延在部８の一部が露出し、かつこの一導電型半導体層２の隣接する領域部分が露出するように、そして、逆導電型半導体層３が一導電型半導体層２よりも幅狭に形成されるように逆導電型半導体層３をエッチングした際に用いたパターンを残したままで行ない、これによって逆導電型半導体層３を一切おかすことなく電気的に分離する。
【００５９】
そして、熱酸化法やスパッタリング法、もしくはＣＶＤ法等を用いて、シリコン酸化物層９を形成し、パターニングする。その際、外部接続用電極６の直下にシリコン酸化物層９を存在させる。
【００６０】
熱酸化法によれば、Ｓｉ単結晶基板を７００℃以上の高温中で酸素雰囲気中で形成する。もしくは、水蒸気酸化法により酸素と水素の混合雰囲気であってもよく、温度は７００℃以上、１０００℃程度がもっともよい。
【００６１】
スパッタリング法においては、ＳｉＯ2ターゲットを用いて、アルゴンガス等を打ち込み、その脱離したＳｉＯ2をＳｉ単結晶基板に堆積する。
【００６２】
さらにプラズマＣＶＤ法では、ＳｉＨ4ガスとＮ2Ｏなどの混合ガスをＲＦプラズマ発生させ、これによってＳｉＯ2をＳｉ単結晶基板に堆積する。
【００６３】
次にスピンコート法などで塗布したポリイミドなどから成る絶縁膜７を形成してパターニングする。この際、ポリイミドから成る絶縁膜７は、電極とのコンタクトをとるための小孔を逆導電型半導体層３上と、一導電型半導体層２の延在部８上に設ける。その際、同時に外部接続用電極６（外部回路との接続電極部６ａ，６ｂ）についても同様に、ポリイミドから成る絶縁膜７をパターンニングして除去する。
【００６４】
この除去は次のとおりである。
ポリイミド絶縁膜上にポジ型フォトレジストを塗布し、所定の取り除きたい部分をフォトマスクを使ってを露光する。アルカリ現像液を用いてフォトレジストの感光された部分を取り除くと同時に、アルカリ現像液に溶けるポリイミド絶縁層も同時に、すなわち正確にはレジストが溶けた後、引き続き取り除く。最後にレジストを剥離すると所定の場所のみポリイミドが除去できる。
【００６５】
最後に、クロムと金、金ゲルマニウムを蒸着法やスパッタリング法で形成してパターニングすることで個別電極４と共通電極５ならびにこれらの接続線を形成する。
【００６６】
かくして上記の製造方法におり得られたＬＥＤアレイは、外部回路との接続電極部６ａ，６ｂについても、その部分に対しポリイミドから成る絶縁膜７がパターンニングして除去され、そして、かかる接続電極部６ａ，６ｂ部に対しワイヤーボンディングをおこなった場合、そのワイヤーボンディング強度が向上した。
【００６７】
【実施例】
本発明者は、上記のようなワイヤーボンディング強度でもって電極の密着性を測定した。
【００６８】
まず図９に示すような測定用のサンプルを作製した。同図（ａ）は参考例のサンプルであり、高抵抗シリコン単結晶基板１に相当するシリコン（Ｓｉ）基板の上に個別電極４や共通電極５に相当する電極をＡｕＣｒ合金にて１μｍの層厚にて形成し、そして、この電極上に対しワイヤーボンディングをおこなった。
【００６９】
図９の（ｂ）は比較例のサンプルであり、シリコン（Ｓｉ）基板の上にポリイミド合成樹脂層を１〜３μｍの厚みにて成膜し、この樹脂層の上に電極をＡｕＣｒ合金にて１μｍの層厚にて形成し、そして、この電極上に対しワイヤーボンディングをおこなった。
【００７０】
また、図９の（ｃ）も参考例のサンプルであり、シリコン（Ｓｉ）基板の上にＧａＡｓ層を１〜３μｍの厚みにて成膜し、この樹脂層の上に電極をＡｕＣｒ合金にて１μｍの層厚にて形成し、そして、この電極上に対しワイヤーボンディングをおこなった。
【００７１】
さらにまた、図９の（ｄ）は本発明のサンプルであり、シリコン（Ｓｉ）基板の上にシリコン酸化物層９を１〜３μｍの厚みにて成膜し、この樹脂層の上に電極をＡｕＣｒ合金にて１μｍの層厚にて形成し、そして、この電極上に対しワイヤーボンディングをおこなった。
【００７２】
本発明のサンプルについては、４個作成し、参考例のサンプルは３〜４個、比較例のサンプルは４個作成し、これらサンプルに対するワイヤーボンディング強度の測定には、バネばかりであるマイクロゲージを使って、ワイヤーボンディングのループを引っ掛けてワイヤー接着強度を測定した。剥がれるまで引っ張り上げることで、マイクロゲージに表示される値をワイヤー強度とした。
【００７３】
その測定結果を図７に示す。同図の横軸における「電極／ポリイミド」は比較例であり、「電極／Ｓｉ」と「電極／ＧａＡｓ」は参考例であり、「電極／ＳｉＯ２」は本発明である。縦軸はワイヤー強度（ｇ）である。
【００７４】
同図に示すボンディングワイヤーの引っ張り強度試験の結果から明かなとおり、本発明での電極密着性は比較例に比べ２倍程度大きくなっていることがわかる。
【００７５】
また、素子間の漏れ電流値を測定したところ、図８に示すような結果が得られた。これらは、上述した如く実際にＬＥＤアレイを作製し、そして、共通電極５において、カソード５ａと、カソード５ｂ，５ｃ，５ｄとの間の平均の漏れ電流を測定することで求めた。その電流は、電極に通電用の先端２５μｍの針を立てて微少電流測定装置につないで、バイアスをかけることで、電流の漏れを測定する。
【００７６】
「電極／ＳｉＯ２」である本発明は、「電極／Ｓｉ」や「電極／ＧａＡｓ」である参考例に比べて、漏れ電流が小さいことがわかる。
【００７７】
なお、本発明は上記実施形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更や改良等はなんら差し支えない。
【００７８】
たとえばこの例では、個別電極４と共通電極５を絶縁膜７上を通して延在して、その端部を外部回路との接続電極である外部接続用電極６と成し、この外部接続用電極６を単結晶基板１の非半導体被膜面上における絶縁膜７の非成膜部分に設けているが、それら個別電極４と共通電極５のうち一方だけを、かかる外部接続用電極６と接続して単結晶基板１の非半導体被膜面上におけるシリコン酸化物層９に設けてもよい。
【００７９】
【発明の効果】
以上のとおり、本発明のＬＥＤアレイによれば、一導電型半導体層と逆導電型半導体層との双方ならびに単結晶基板の非半導体被膜面を覆う絶縁膜に対し電気的絶縁性の合成樹脂を用いるとともに、一方電極および／または他方電極の外部回路との接続電極を単結晶基板の非半導体被膜面上における設けたシリコン酸化物層に設けたことで、従来のように有機絶縁膜上に接続電極を設けたものと比べて、その接続電極の密着性を大きくして、ワイヤーボンディング性能を高められる。これによって製造歩留まりを高め、製造コストを下げ、しかも、漏れ電流が小さくなり、その結果、低コストならびに高品質かつ高信頼性のＬＥＤアレイが提供できた。
【００８０】
また、本発明のＬＥＤアレイにおいては、発光素子群内における各発光素子の延在部における他方電極に至る電極間隔が異なるとともに、一方の発光素子の電極間隔と他方の発光素子の電極間隔とを同じにして、双方の他方電極を通電せしめるように成したことで、発光素子の高密度化や小型化が達成された。
【図面の簡単な説明】
【図１】本発明のＬＥＤアレイの一実施形態を示す平面図である。
【図２】図１に示すＡ−Ａ‘線による断面図である。
【図３】図１に示すＶ−Ｖ’線による断面図である。
【図４】図１に示すＨ−Ｈ’線による断面図である。
【図５】従来のＬＥＤアレイの一実施形態を示す平面図である。
【図６】図５に示すＢ−Ｂ‘線による断面図である。
【図７】本発明の接着強度効果を説明する図である。
【図８】本発明の漏れ電流の効果を説明する図である。
【図９】（ａ）〜（ｃ）は接着強度テスト用サンプルの構成を示す説明図である。
【符号の説明】
１・・・単結晶基板
２・・・一導電型半導体層
３・・・逆導電型半導体層
４・・・個別電極
５・・・共通電極
６・・・外部回路との接続用電極
７・・・絶縁膜
８・・・延在部
９・・・シリコン酸化物層
【発明の属する技術分野】
本発明はＬＥＤアレイに関し、特にページプリンタ用感光ドラムの露光用光源などに用いられるＬＥＤアレイに関するものである。
【０００２】
【従来の技術】
近年、ページプリンタ用感光ドラムの露光用光源などのＬＥＤアレイに対し、発光素子の高密度化や、その小型化が市場のニーズとしてある。
すなわち、このＬＥＤアレイにおいては、外部接続点である電極パッドの数を減らしたり、外部回路との接続電極サイズを小さくしたり、チップサイズを小さくすることが求められていた。
【０００３】
このような市場のニーズに応えるために、マトリクス配線電極で層間絶縁膜を介して設ける多層電極構造のＬＥＤアレイが提案されている（特開平９−２７７５９２号と特開平１１−４０８４２号参照）。
【０００４】
しかしながら、この提案のＬＥＤアレイにおいては、各発光ダイオードの個別電極の形成と、それら発光ダイオードをグループに分け、各グループから重複無く１つずつ選択するためのマトリクス配線を形成する工程を２回行い、加えてそれぞれを絶縁膜等を介することで電気的に分離する工程とを含み、そのため多層電極構造でもってしか構成することができず、これにより、工程が複雑化し、製造コストがあがっていた。
【０００５】
また、多くの発光素子を配列するに当り、各発光素子の発光強度にばらつきが生じないようにすることが望まれるが、いまだ満足し得る程度にまで向上していなかった。
【０００６】
かかる課題を解消すべく、本願出願人は下記のような構成のＬＥＤアレイを提案し、各発光素子の発光強度を均等にして、高性能かつ高信頼性のＬＥＤアレイを提供した（特願平１２−２５１３７８号参照）。
【０００７】
このＬＥＤアレイを図５と図６によって示す。
図５はＬＥＤアレイの平面図であり、図６は図５にて切断面線Ｂ−Ｂ’による断面図である。
【０００８】
２１は単結晶基板であり、単結晶基板２１上において、２２は一導電型半導体層、２３は逆導電型半導体層、２４は個別電極、２５は共通電極、２６は外部接続用電極、２７は窒化ケイ素やポリイミド膜などから成る保護膜としての絶縁膜である。なお、共通電極２５は、符号として２５ａ、２５ｂ、２５ｃ、２５ｄでもって示し、外部接続用電極２６も符号として２６ａ、２６ｂにて示す。
【０００９】
単結晶基板２１上に、各発光素子ごとに一導電型半導体層２２と逆導電型半導体層２３とが順次積層して形成され、その積層において、一導電型半導体層２２の面積は逆導電型半導体層２３の面積に比べて大きくして、一導電型半導体層２２を引き出すことで、一導電型半導体層２２と同一材からなる延在部２８を設けている。
【００１０】
一導電型半導体層２２の上に絶縁膜２７を被覆しているが、その露出部に共通電極２５（２５ａ、２５ｂ、２５ｃ、２５ｄ）を接続して設けている。
【００１１】
また、逆導電型半導体層２３についても、その上に絶縁膜２７を被覆しているが、その露出部に個別電極２４を接続して設けている。
【００１２】
さらに図５に示すように、共通電極２５（２５ａ、２５ｂ、２５ｃ、２５ｄ）は隣接する各発光素子ごとに（島状半導体層２２、２３ごとに）異なる群に属するように４群に分けて接続して設けられ、隣接する発光素子（島状半導体層２２、２３）が同じ個別電極２４に接続されている。
【００１３】
かくして、この発光ダイオードアレイ構造によれば、個別電極２４と共通電極２５（２５ａ、２５ｂ、２５ｃ、２５ｄ）の組み合わせを選択して電流を流すことによって、各発光素子を選択的に発光させることで、各発光素子の発光強度を均等にして、高性能かつ高信頼性のＬＥＤアレイが提供できた。
【００１４】
【発明が解決しようとする課題】
しかしながら、上記構成のＬＥＤアレイによれば、市場のニ−ズに十分に応じられるためには、製造コストのさらなる低減が求められているが、いまだ満足し得る程度にまで至っていなかった。
【００１５】
この点を詳しく述べると、前記絶縁膜２７においては、窒化ケイ素などの無機絶縁膜や電気的絶縁性の合成樹脂からなるポリイミド膜などの有機絶縁膜でもって保護膜としているが、双方の材質を比べた場合、無機絶縁膜を用いると、真空装置などを用いるなど製造装置や製造プロセスにて高コスト化を招きやすい。
【００１６】
したがって、この無機絶縁膜に代えて、塗布工程という比較的容易なプロセスにて形成できる有機絶縁膜を用いる技術が提案されている。
【００１７】
しかしながら、この有機絶縁膜の上に金属電極を接合させようとした場合、その密着性は低く、そのために、外部接続点との接着にワイヤーボンディングを用いると、接着不良が多発するという課題があった。
【００１８】
この課題を解消すべく、有機絶縁膜の膜厚を薄くすることや、電極膜厚を厚くすることが考えられるが、何れも有効な手段とはなり得なかった。
【００１９】
本発明は叙上に鑑みて案出されたものであり、その目的は外部回路との接続点において、その接続電極の密着性を大きくして、ワイヤーボンディング性能を高め、これによって製造歩留まりを高め、製造コストを下げ、その結果、低コストならびに高品質かつ高信頼性のＬＥＤアレイを提供することにある。
【００２０】
本発明の他の目的は各発光素子の発光強度を均等にして、高性能かつ高信頼性のＬＥＤアレイを提供することにある。
【００２１】
【課題を解決するための手段】
本発明のＬＥＤアレイは、単結晶基板上に一導電型半導体層と逆導電型半導体層と一方電極とを順次積層し、この一導電型半導体層を引き出した延在部の上に他方電極を形成して成る発光素子を複数個配列して発光素子群と成し、さらにこれら一導電型半導体層と逆導電型半導体層との双方を覆う合成樹脂からなる電気的絶縁性の絶縁膜を単結晶基板の非半導体被膜面にまで成膜せしめた構成において、単結晶基板の非半導体被膜面上における絶縁膜の非成膜部分にシリコン酸化物層を形成し、一方電極および／または他方電極を絶縁膜上を通して延在して、その端部を外部回路との接続電極と成して、この接続電極をシリコン酸化物層の上に設けたことを特徴とする。
【００２２】
本発明の他のＬＥＤアレイは、上記発光素子群内における各発光素子の延在部における他方電極に至る電極間隔が異なるとともに、一方の発光素子の電極間隔と他方の発光素子の電極間隔とを同じにして、双方の他方電極を通電せしめるように成したことを特徴とする。
【作用】
本発明のＬＥＤアレイは、上記構成のように一導電型半導体層と逆導電型半導体層との双方ならびに単結晶基板の非半導体被膜面を覆う絶縁膜に対し電気的絶縁性の合成樹脂を用いるとともに、一方電極および／または他方電極の外部回路との接続電極を密着性の高い層の上に、すなわち単結晶基板の非半導体被膜面上における絶縁膜の非成膜部分にシリコン酸化物層を形成し、この層の上に設けたことで、従来のように有機絶縁膜上に接続電極を設けたものと比べて、その接続電極の密着性を大きくして、ワイヤーボンディング性能を高められる。これによって製造歩留まりを高め、製造コストを下げられる。
【００２３】
しかも、このようなシリコン酸化物層と接続電極とを直接に接触させることで、漏れ電流が小さくなり、その結果、各素子間において発光バラツキが小さくなり、高性能なＬＥＤアレイが得られる。
【００２４】
また、本発明の他のＬＥＤアレイは、発光素子群内における各発光素子の延在部における他方電極に至る電極間隔が異なるとともに、一方の発光素子の電極間隔と他方の発光素子の電極間隔とを同じにして、双方の他方電極を通電せしめるように成したことで、発光素子の高密度化や小型化が達成される。
【００２５】
この点については、下記のとおりである。
複数の一方電極に対し共通に成した電極パッドを配設し、さらに複数の他方電極に対し共通に成した他の電極パッドを配設したことで、電極パッド数が少なくなり、その配設面積が小さくなり、これにより、発光素子の高密度化ならびにＬＥＤアレイの小型化が達成される。
【００２６】
また、特開平９−２７７５９２号や特開平1１−４０８４２にて提案されているような多層電極構造のＬＥＤアレイと比べても、工程数が少なくなり、層間絶縁膜を介した多層電極構造を用いないことで、製造コストが下がり、発光素子の高密度化や小型化を達成したＬＥＤアレイが得られる。
【００２７】
また、本発明のＬＥＤアレイにおいては、さらに前記電極間隔を同じにした各発光素子の他方電極を通電すべく、一導電型半導体層の延在部に形成した絶縁膜をまたがるように、接続線を発光素子の配列ラインと平行に形成している。
【００２８】
したがって、従来のＬＥＤアレイにおいて、周知のとおり形成されていた絶縁膜以外に、配線同士の電気的絶縁のために不可欠な層間絶縁膜を形成することもなくなり、これによって製造コストが下がり、低コストなＬＥＤアレイが提供される。
【００２９】
また、本発明のＬＥＤアレイにおいては、さらに一方の発光素子群と他方の発光素子群に対し、発光素子群内にて個々の電極間隔を配列順に違えることで、対称的な電極間隔パターンにしており、そのように規則的なパターンにしたことで、ＬＥＤヘッド搭載時の発光順番の信号処理を比較的容易にし、これにより、搭載基板の設計をも容易にすることができる。
【００３０】
そして、その規則的パターンをＬＥＤアレイに整然と設けることで、それ以外の領域に電極パッドを設けることが設計上容易になり、対称的な電極間隔のもっとも短い部分でのスペースが大きく取ることができ、これにより、ＬＥＤアレイチップサイズの縮小化ならびにＬＥＤアレイを搭載する際のワイヤーボンディングパッドを大きく取ることができ、その結果、ＬＥＤアレイのチップ縮小化ならびにＬＥＤヘッドの製造上の歩留りを向上できる。
【００３１】
【発明の実施の形態】
以下、本発明を添付図面に基づき詳細に説明する。
図１〜図３は本発明のＬＥＤアレイの一実施形態を示す。
図１はＬＥＤアレイの要部拡大の平面図であり、図２は図１に示すＡ−Ａ’線による断面図、図３は図１に示すＶ−Ｖ’線による断面図、図４は図１に示すＨ−Ｈ’線による断面図である。なお、図２〜図４には、参照符号として、Ａ、Ａ’、Ｖ、Ｖ’、Ｈ、Ｈ’を明示することでもって、その断面図の方向を示す。
【００３２】
１は単結晶基板であり、この単結晶基板１上に各発光素子ごとに一導電型半導体層２と逆導電型半導体層３とが順次積層して形成され、その積層において、一導電型半導体層２の面積は逆導電型半導体層３の面積に比べて大きくして、一導電型半導体層２を引き出すことで、一導電型半導体層２と同一材からなる延在部８を設けている。
【００３３】
また、図２に示すように一導電型半導体層２の上にポリイミド膜などから成る保護膜としての電気的絶縁性の絶縁膜７を被覆しているが、その露出部に前記他方電極である共通電極５（５ａ、５ｂ、５ｃ、５ｄ）を接続して設けている。この絶縁膜７は単結晶基板１の非半導体被膜面にまで成膜している。
【００３４】
さらに逆導電型半導体層３の上にも絶縁膜７を被覆しているが、その露出部に前記一方電極である個別電極４を接続して設けている。
【００３５】
そして、本発明においては、個別電極４と共通電極５を絶縁膜７上を通して延在して、その端部を外部回路との接続電極である外部接続用電極６と成し、この外部接続用電極６を単結晶基板１の非半導体被膜面上に設けたシリコン酸化物層９の上に形成している。
【００３６】
次に各構成部材を図３により詳述する。
単結晶基板１は半導体乃至絶縁性の基板からなり、高抵抗シリコン単結晶でもって構成した場合には、（１００）面を＜０１１＞方向に２〜７°オフさせた基板などが好適である。
【００３７】
一導電型半導体層２はバッファ層２ａ、オーミックコンタクト層２ｂおよび電子注入層２ｃで構成される。
【００３８】
バッファ層２ａとオーミックコンタクト層２ｂはガリウム砒素などで形成され、電子注入層２ｃはアルミニウムガリウム砒素などで形成される。
【００３９】
オーミックコンタクト層２ｂにはシリコンなどの一導電型半導体不純物を１×１０16〜１０19ａｔｏｍｓ／ｃｍ3 程度含有し、電子注入層２ｃにはシリコンなどの一導電型半導体不純物を程度含有する。
【００４０】
バッファ層２ａは単結晶基板１と半導体層との格子定数の不整合に基づくミスフィット転位を防止するために設けるものであり、半導体不純物を１×１０15〜１０17ａｔｏｍｓ／ｃｍ3含有させる。
【００４１】
バッファ層２ａは２〜４μｍ程度の厚みに形成され、オーミックコンタクト層２ｂは０．１〜３．０μｍ程度の厚みに形成され、電子注入層２ｃは０．２〜０．４μｍ程度の厚みに形成される。
【００４２】
逆導電型半導体層３は発光層３ａ、クラッド層３ｂおよび他のオーミックコンタクト層３ｃで構成される。
【００４３】
発光層３ａとクラッド層３ｂはアルミニウムガリウム砒素などから成り、オーミックコンタクト層３ｃはガリウム砒素などから成る。
【００４４】
発光層３ａ、クラッド層３ｂおよびオーミックコンタクト層３ｃは、電子の閉じ込め効果と光の取り出し効果を考慮して、各層の間にてアルミニウム砒素（ＡｌＡｓ）とガリウム砒素（ＧａＡｓ）との混晶比を異ならしめる。
【００４５】
発光層３ａとクラッド層３ｂは亜鉛（Ｚｎ）などの逆導電型半導体不純物を１×１０16〜１０21ａｔｏｍｓ／ｃｍ3 程度含有し、オーミックコンタクト層３ｃは亜鉛などの逆導電型半導体不純物を１×１０19〜１０21ａｔｏｍｓ／ｃｍ3 程度含有する。
【００４６】
発光層３ａとクラッド層３ｂは０．２〜０．４μｍ程度の厚みに形成され、オーミックコンタクト層３ｃの膜厚ｄについては、膜厚ｄ＞（０．１５μｍ−オーミックコンタクト層膜厚）程度の厚みに形成される。
【００４７】
また、絶縁膜７は、たとえばポリイミド合成樹脂、オレフィン系樹脂、ベンゾシクロブテン系樹脂、フッ素系樹脂などから成り、厚み０．５〜２μｍ程度に形成される。
【００４８】
個別電極４と共通電極５（５ａ、５ｂ、５ｃ、５ｄ）は金／クロム／金ゲルマニウム合金／クロム（Ａｕ／Ｃｒ／ＡｕＧｅ／Ｃｒ）などから成り、厚み１μｍ程度に形成される。
【００４９】
シリコン酸化物層９は、０．５〜１μｍ、好適には０．６〜０．８μｍの範囲にするとよく、０．５μｍ未満の場合には、電気的な絶縁性としての耐圧を保つことができず、１μｍを超えると膜にクラックが発生しやすくなる。したがって、この範囲内にすることで、クラックが生じない２メガボルト／ｃｍ以上の耐圧を得ることができる。
【００５０】
また、シリコン酸化物層９はアモルファス状もしくは多結晶性のいずれでもよいが、通常、アモルファス状になっている。
そして、このシリコン酸化物層９の上に外部接続用電極６を形成する。
【００５１】
（ＬＥＤアレイの製造方法）
次に本発明のＬＥＤアレイの製造方法を説明する。
【００５２】
まず、高抵抗シリコン単結晶基板１上に、一導電型半導体層２、逆導電型半導体層３をＭＯＣＶＤ法などで順次積層して形成する。
【００５３】
これらの半導体層２、３を形成する場合、基板温度を４００〜５００℃に設定し、これによって２００〜２０００Åの厚みでもってアモルファス状のガリウム砒素膜を形成した後、基板温度を７００〜９００℃に上げて所望とおりの厚みの一導電型半導体層２と逆導電型半導体層３と成す。
【００５４】
この成膜において、原料ガスとしてはＴＭＧ（（ＣＨ3 ）3 Ｇａ）、ＴＥＧ（（Ｃ2 Ｈ5 ）3 Ｇａ）、アルシン（ＡｓＨ3 ）、ＴＭＡ（（ＣＨ3 ）3 Ａｌ）、ＴＥＡ（（Ｃ2 Ｈ5 ）3 Ａｌ）などが用いられ、導電型を制御するためのガスとしては、シラン（ＳｉＨ4 ）、セレン化水素（Ｈ2 Ｓｅ）、ＤＭＺ（（ＣＨ3 ）2 Ｚｎ）などが用いられ、キャリアガスとしては、Ｈ2などが用いられる。
【００５５】
次に、隣接する素子同志が電気的に分離されるように、半導体層２、３が島状にパターニングされる。そのためのエッチングは、硫酸過酸化水素系のエッチング液を用いたウエットエッチングやＣＣｌ2 Ｆ2 ガスを用いたドライエッチングなどで行われる。
【００５６】
その後、一導電型半導体層２の一端部側に延在部８を設け、この延在部８の上にその一部が露出し、かつこの一導電型半導体層２の隣接する基板領域部分が露出するようにエッチングする。また、逆導電型半導体層３が一導電型半導体層２よりも幅狭に形成されるように逆導電型半導体層３をエッチングする。
【００５７】
このようなエッチングも硫酸過酸化水素系のエッチング液を用いたウェットエッチングやＣＣｌ2 Ｆ2 ガスを用いたドライエッチングなどで行なわれる。
【００５８】
次に、隣接する発光素子が基板上でも電気的に分離されるように、たとえばアルカリ性水溶液でエッチングする。この時、一導電型半導体層２の延在部８の一部が露出し、かつこの一導電型半導体層２の隣接する領域部分が露出するように、そして、逆導電型半導体層３が一導電型半導体層２よりも幅狭に形成されるように逆導電型半導体層３をエッチングした際に用いたパターンを残したままで行ない、これによって逆導電型半導体層３を一切おかすことなく電気的に分離する。
【００５９】
そして、熱酸化法やスパッタリング法、もしくはＣＶＤ法等を用いて、シリコン酸化物層９を形成し、パターニングする。その際、外部接続用電極６の直下にシリコン酸化物層９を存在させる。
【００６０】
熱酸化法によれば、Ｓｉ単結晶基板を７００℃以上の高温中で酸素雰囲気中で形成する。もしくは、水蒸気酸化法により酸素と水素の混合雰囲気であってもよく、温度は７００℃以上、１０００℃程度がもっともよい。
【００６１】
スパッタリング法においては、ＳｉＯ2ターゲットを用いて、アルゴンガス等を打ち込み、その脱離したＳｉＯ2をＳｉ単結晶基板に堆積する。
【００６２】
さらにプラズマＣＶＤ法では、ＳｉＨ4ガスとＮ2Ｏなどの混合ガスをＲＦプラズマ発生させ、これによってＳｉＯ2をＳｉ単結晶基板に堆積する。
【００６３】
次にスピンコート法などで塗布したポリイミドなどから成る絶縁膜７を形成してパターニングする。この際、ポリイミドから成る絶縁膜７は、電極とのコンタクトをとるための小孔を逆導電型半導体層３上と、一導電型半導体層２の延在部８上に設ける。その際、同時に外部接続用電極６（外部回路との接続電極部６ａ，６ｂ）についても同様に、ポリイミドから成る絶縁膜７をパターンニングして除去する。
【００６４】
この除去は次のとおりである。
ポリイミド絶縁膜上にポジ型フォトレジストを塗布し、所定の取り除きたい部分をフォトマスクを使ってを露光する。アルカリ現像液を用いてフォトレジストの感光された部分を取り除くと同時に、アルカリ現像液に溶けるポリイミド絶縁層も同時に、すなわち正確にはレジストが溶けた後、引き続き取り除く。最後にレジストを剥離すると所定の場所のみポリイミドが除去できる。
【００６５】
最後に、クロムと金、金ゲルマニウムを蒸着法やスパッタリング法で形成してパターニングすることで個別電極４と共通電極５ならびにこれらの接続線を形成する。
【００６６】
かくして上記の製造方法におり得られたＬＥＤアレイは、外部回路との接続電極部６ａ，６ｂについても、その部分に対しポリイミドから成る絶縁膜７がパターンニングして除去され、そして、かかる接続電極部６ａ，６ｂ部に対しワイヤーボンディングをおこなった場合、そのワイヤーボンディング強度が向上した。
【００６７】
【実施例】
本発明者は、上記のようなワイヤーボンディング強度でもって電極の密着性を測定した。
【００６８】
まず図９に示すような測定用のサンプルを作製した。同図（ａ）は参考例のサンプルであり、高抵抗シリコン単結晶基板１に相当するシリコン（Ｓｉ）基板の上に個別電極４や共通電極５に相当する電極をＡｕＣｒ合金にて１μｍの層厚にて形成し、そして、この電極上に対しワイヤーボンディングをおこなった。
【００６９】
図９の（ｂ）は比較例のサンプルであり、シリコン（Ｓｉ）基板の上にポリイミド合成樹脂層を１〜３μｍの厚みにて成膜し、この樹脂層の上に電極をＡｕＣｒ合金にて１μｍの層厚にて形成し、そして、この電極上に対しワイヤーボンディングをおこなった。
【００７０】
また、図９の（ｃ）も参考例のサンプルであり、シリコン（Ｓｉ）基板の上にＧａＡｓ層を１〜３μｍの厚みにて成膜し、この樹脂層の上に電極をＡｕＣｒ合金にて１μｍの層厚にて形成し、そして、この電極上に対しワイヤーボンディングをおこなった。
【００７１】
さらにまた、図９の（ｄ）は本発明のサンプルであり、シリコン（Ｓｉ）基板の上にシリコン酸化物層９を１〜３μｍの厚みにて成膜し、この樹脂層の上に電極をＡｕＣｒ合金にて１μｍの層厚にて形成し、そして、この電極上に対しワイヤーボンディングをおこなった。
【００７２】
本発明のサンプルについては、４個作成し、参考例のサンプルは３〜４個、比較例のサンプルは４個作成し、これらサンプルに対するワイヤーボンディング強度の測定には、バネばかりであるマイクロゲージを使って、ワイヤーボンディングのループを引っ掛けてワイヤー接着強度を測定した。剥がれるまで引っ張り上げることで、マイクロゲージに表示される値をワイヤー強度とした。
【００７３】
その測定結果を図７に示す。同図の横軸における「電極／ポリイミド」は比較例であり、「電極／Ｓｉ」と「電極／ＧａＡｓ」は参考例であり、「電極／ＳｉＯ２」は本発明である。縦軸はワイヤー強度（ｇ）である。
【００７４】
同図に示すボンディングワイヤーの引っ張り強度試験の結果から明かなとおり、本発明での電極密着性は比較例に比べ２倍程度大きくなっていることがわかる。
【００７５】
また、素子間の漏れ電流値を測定したところ、図８に示すような結果が得られた。これらは、上述した如く実際にＬＥＤアレイを作製し、そして、共通電極５において、カソード５ａと、カソード５ｂ，５ｃ，５ｄとの間の平均の漏れ電流を測定することで求めた。その電流は、電極に通電用の先端２５μｍの針を立てて微少電流測定装置につないで、バイアスをかけることで、電流の漏れを測定する。
【００７６】
「電極／ＳｉＯ２」である本発明は、「電極／Ｓｉ」や「電極／ＧａＡｓ」である参考例に比べて、漏れ電流が小さいことがわかる。
【００７７】
なお、本発明は上記実施形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更や改良等はなんら差し支えない。
【００７８】
たとえばこの例では、個別電極４と共通電極５を絶縁膜７上を通して延在して、その端部を外部回路との接続電極である外部接続用電極６と成し、この外部接続用電極６を単結晶基板１の非半導体被膜面上における絶縁膜７の非成膜部分に設けているが、それら個別電極４と共通電極５のうち一方だけを、かかる外部接続用電極６と接続して単結晶基板１の非半導体被膜面上におけるシリコン酸化物層９に設けてもよい。
【００７９】
【発明の効果】
以上のとおり、本発明のＬＥＤアレイによれば、一導電型半導体層と逆導電型半導体層との双方ならびに単結晶基板の非半導体被膜面を覆う絶縁膜に対し電気的絶縁性の合成樹脂を用いるとともに、一方電極および／または他方電極の外部回路との接続電極を単結晶基板の非半導体被膜面上における設けたシリコン酸化物層に設けたことで、従来のように有機絶縁膜上に接続電極を設けたものと比べて、その接続電極の密着性を大きくして、ワイヤーボンディング性能を高められる。これによって製造歩留まりを高め、製造コストを下げ、しかも、漏れ電流が小さくなり、その結果、低コストならびに高品質かつ高信頼性のＬＥＤアレイが提供できた。
【００８０】
また、本発明のＬＥＤアレイにおいては、発光素子群内における各発光素子の延在部における他方電極に至る電極間隔が異なるとともに、一方の発光素子の電極間隔と他方の発光素子の電極間隔とを同じにして、双方の他方電極を通電せしめるように成したことで、発光素子の高密度化や小型化が達成された。
【図面の簡単な説明】
【図１】本発明のＬＥＤアレイの一実施形態を示す平面図である。
【図２】図１に示すＡ−Ａ‘線による断面図である。
【図３】図１に示すＶ−Ｖ’線による断面図である。
【図４】図１に示すＨ−Ｈ’線による断面図である。
【図５】従来のＬＥＤアレイの一実施形態を示す平面図である。
【図６】図５に示すＢ−Ｂ‘線による断面図である。
【図７】本発明の接着強度効果を説明する図である。
【図８】本発明の漏れ電流の効果を説明する図である。
【図９】（ａ）〜（ｃ）は接着強度テスト用サンプルの構成を示す説明図である。
【符号の説明】
１・・・単結晶基板
２・・・一導電型半導体層
３・・・逆導電型半導体層
４・・・個別電極
５・・・共通電極
６・・・外部回路との接続用電極
７・・・絶縁膜
８・・・延在部
９・・・シリコン酸化物層
Claims (2)
- 単結晶基板上に一導電型半導体層と逆導電型半導体層と一方電極とを順次積層し、この一導電型半導体層を引き出した延在部の上に他方電極を形成して成る発光素子を複数個配列して発光素子群と成し、さらにこれら一導電型半導体層と逆導電型半導体層との双方を覆う合成樹脂からなる電気的絶縁性の絶縁膜を単結晶基板の非半導体被膜面にまで成膜せしめたＬＥＤアレイであって、単結晶基板の非半導体被膜面上における絶縁膜の非成膜部分にシリコン酸化物層を形成し、一方電極および／または他方電極を絶縁膜上を通して延在して、その端部を外部回路との接続電極と成して、この接続電極をシリコン酸化物層の上に設けたことを特徴とするＬＥＤアレイ。
- 請求項１の発光素子群内における各発光素子の延在部における他方電極に至る電極間隔が異なるとともに、一方の発光素子の電極間隔と他方の発光素子の電極間隔とを同じにして、双方の他方電極を通電せしめるように成したことを特徴とするＬＥＤアレイ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001053277A JP3690655B2 (ja) | 2001-02-28 | 2001-02-28 | Ｌｅｄアレイ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001053277A JP3690655B2 (ja) | 2001-02-28 | 2001-02-28 | Ｌｅｄアレイ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002261331A JP2002261331A (ja) | 2002-09-13 |
| JP3690655B2 true JP3690655B2 (ja) | 2005-08-31 |
Family
ID=18913761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001053277A Expired - Fee Related JP3690655B2 (ja) | 2001-02-28 | 2001-02-28 | Ｌｅｄアレイ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3690655B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4731949B2 (ja) * | 2005-02-25 | 2011-07-27 | 株式会社沖データ | 半導体装置、ｌｅｄヘッド、及びこれを用いた画像形成装置 |
| JP6209843B2 (ja) * | 2013-03-29 | 2017-10-11 | 住友電気工業株式会社 | 半導体変調器を作製する方法、半導体変調器 |
-
2001
- 2001-02-28 JP JP2001053277A patent/JP3690655B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002261331A (ja) | 2002-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4097510B2 (ja) | 半導体装置の製造方法 | |
| JP4699258B2 (ja) | フリップチップ発光ダイオード及びその製造方法 | |
| US20110140081A1 (en) | Method for fabricating semiconductor light-emitting device with double-sided passivation | |
| EP2257997A1 (en) | Semiconductor light-emitting device with double-sided passivation | |
| JP2004207325A (ja) | 半導体装置 | |
| JP4940359B1 (ja) | 発光素子と発光素子および半導体素子の製造方法 | |
| JP2003309293A (ja) | 半導体発光素子パッケージ、表示装置、発光素子の除去方法及び発光素子の検査方法 | |
| JP3690655B2 (ja) | Ｌｅｄアレイ | |
| JP3784267B2 (ja) | Ｌｅｄアレイ | |
| JP2002232004A (ja) | Ｌｅｄアレイ | |
| JP4382902B2 (ja) | Ｌｅｄアレイおよびその製造方法 | |
| JP4012716B2 (ja) | Ｌｅｄアレイおよびその製造方法 | |
| JP2002252370A (ja) | Ｌｅｄアレイ | |
| JPH10341038A (ja) | 半導体発光素子 | |
| JP2002289920A (ja) | Ｌｅｄアレイおよびその製造方法 | |
| JP2838473B2 (ja) | 半導体発光装置 | |
| JPH11312824A (ja) | 半導体発光装置 | |
| JP2002222988A (ja) | Ｌｅｄアレイおよびｌｅｄヘッド | |
| JP4360573B2 (ja) | Ｌｅｄアレイ | |
| JP4573867B2 (ja) | 半導体装置 | |
| JP4247937B2 (ja) | 半導体発光装置の製造方法 | |
| JP3540947B2 (ja) | 発光ダイオードアレイ | |
| JP3722680B2 (ja) | Ｌｅｄアレイ | |
| JP4045044B2 (ja) | 半導体発光装置の製造方法 | |
| JPH10173229A (ja) | ３族窒化物半導体発光素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050310 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050607 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050609 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090624 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090624 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100624 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110624 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120624 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130624 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |