JP3652583B2 - アスペクト比変換用サンプリングクロック発生回路及び方法 - Google Patents
アスペクト比変換用サンプリングクロック発生回路及び方法 Download PDFInfo
- Publication number
- JP3652583B2 JP3652583B2 JP2000168596A JP2000168596A JP3652583B2 JP 3652583 B2 JP3652583 B2 JP 3652583B2 JP 2000168596 A JP2000168596 A JP 2000168596A JP 2000168596 A JP2000168596 A JP 2000168596A JP 3652583 B2 JP3652583 B2 JP 3652583B2
- Authority
- JP
- Japan
- Prior art keywords
- aspect ratio
- signal
- sampling clock
- horizontal synchronization
- generation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Television Systems (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の属する技術分野】
本発明は、アスペクト比変換回路に関し、特に固定画素数方式のモニタにおいて、4:3のアスペクト比の映像信号を、16:9のアスペクト比の映像信号に変換する場合に好適なアスペクト比変換用サンプリングクロック発生回路及び方法に関する。
【0002】
【従来の技術】
表示画面(モニタ)の横:縦のアスペクト比が4:3の映像信号を、アスペクト比が16:9のワイド画面に表示する場合、横幅を一律に広げたのでは(一律拡大表示)、全表示画面で真円が横長の楕円になり(図7(A)参照)、その結果、例えば全表示画面で人が太って見える等の弊害が生じる。
そこで、表示画面の中央部分では横幅を広げず、表示画面の左右両端の部分で横幅を広げて表示するという方法(非線形拡大表示)が採用される(図7(B)参照)。
【0003】
この非線形拡大表示の実現手段として、表示画面に対し水平方向信号を非線形で走査する水平非線形表示回路(アスペクト比変換回路)を用いる。従来のCRTモニタ(陰極線管式モニタ)における水平非線形表示回路は、水平の偏向電圧を非線形波形で変調することにより、比較的簡単に実現できる。
【0004】
これに対し、近年、液晶ディスプレイやプラズマディスプレイ等の如く、表示用画面における表示単位の画素を例えばマトリクス状に固定配置したモニタ(固定画素数方式のモニタ)が登場し、この固定画素数方式のディスプレイの中には、アスペクト比が16:9等の横長の表示エリアを持つ、ワイドモニタ,テレビジョン受像機等がある。この場合は、水平非線形表示回路をディジタル処理で実現することが要請される。
この要請に応えるために、従来、水平方向に連続的に圧縮率や拡大率を非線形に変化させる、ディジタルフィルタによる解像度変換が使われていた。
【0005】
【発明が解決しようとする課題】
しかしながら、解像度変換の際にはディジタルデータの補間処理を行うが、該補間処理に伴う或る程度の画質劣化は避けられず、また、回路規模が増大するという問題があった。
【0006】
そこで本発明の課題は、小さな回路規模であり、画質劣化を起さずに横長の表示エリアに適応した表示が可能な固定画素数方式モニタに好適なアスペクト比変換用サンプリングクロック発生回路及び方法を提供することである。
【0007】
【課題を解決するための手段】
前記課題を解決するために本発明は、アスペクト比変換用サンプリングクロック発生回路において、入力水平同期信号を入力し、この入力水平同期信号に同期して非線形波形を発生させる非線形波形発生手段と、前記アスペクト比変換用サンプリングクロック発生回路の最終出力信号(サンプリングクロック)を分周し、前記第2アスペクト比に対応した新たな内部水平同期信号を生成する分周手段と、前記入力水平同期信号と前記内部水平同期信号とを入力し、所望の周波数にロックしたロック信号を発生し、かつ、前記入力水平同期信号と前記内部水平同期信号との位相差を比較して誤差を出力する位相比較器と、該誤差出力を平滑化するためのLPFと、加算器によって加算された、前記LPFからの出力と前記非線形波形との加算波形を印加電圧により変化させ、後段のA/D変換器へ最終出力信号(サンプリングクロック)として供給するとともに、該最終出力信号(サンプリングクロック)を前記分周部へ供給するVCOとで構成するPLL手段とを備え、前記第1アスペクト比のアナログ映像信号を、前記最終出力信号(サンプリングクロック)のタイミングによってA/D変換を行うことにより第2アスペクト比の映像信号に変換する構成としてある。
【0008】
このようにすれば、後段のA/D変換器に供給するサンプリングクロックを、図3に示す非線形波形で変化させるので、プラズマモニタのような固定画素数のモニタに表示すると、画像の左右両端付近が横方向に引き延ばされ、中心部分では圧縮されて表示される。このように、A/D変換器のサンプリングクロックを制御することにより、前述の機能(非線形拡大表示機能)を実現できるので、従来のディジタルフィルタによる解像度変換が不要になる。
【0009】
【発明の実施の形態】
以下、本発明のアスペクト比変換用サンプリングクロック発生回路及び方法を、図示の実施例(サンプリングクロック発生回路)に基づいて説明する。
【0010】
(1)本発明の原理説明
実施例の詳細説明に先立ち、本発明の原理を説明する。
本発明は、図1に示すように、第1のアスペクト比(例えば、4:3)の映像信号を、第2のアスペクト比(例えば、16:9)の横長の表示エリアを持つ固定画素数方式のモニタの映像信号用に、水平方向に非線形に引き延ばして表示する機能を、A/D変換器のサンプリングクロックを制御することにより実現する。
【0011】
図2(後述)に示すように、本発明は、サンプリングクロックSCを入力水平同期信号HDに同期させた信号を分周して発生させる構成であり、非線形波形発生回路31と、その波形をVCO13の制御電圧に加算する加算器40を設けている。
この非線形波形発生回路31は、入力水平同期信号HDに同期して、図3(B)に示す非線形波形を発生させ、加算器40により、該非線形波形の信号をVCO13の制御電圧に加算する。
【0012】
従って、この非線形波形の信号により、水平同期信号の周辺部、即ち、モニタ画面の左右両端方向で、サンプリング周波数が高くなり(図3(C)の符号A,B参照)、逆に画像の中心部で周波数が低くなる(符号C参照)。このサンプリングクロックSCで、A/D変換した信号を固定画素数方式のモニタに表示すると、画像の左右両端付近が横方向に引き延ばされ、中心部分では圧縮されて表示される(図1参照)。よって、中心部は真円を保ったまま、左右に行くに従って序々に伸ばして表示することができる。
【0013】
このように、A/D変換器のサンプリングクロックSCを制御することにより、前述の機能(非線形拡大表示)を実現できるので、従来のディジタルフィルタによる解像度変換に基づく非線形波形変換が不要になり、また、解像度変換に伴う画質劣化も防ぐことができる。
【0014】
(2)第1実施例
図2は本実施例のサンプリングクロック発生回路HK1のブロック図であり、図4(A)〜(J)は本実施例の詳細動作を示すタイムチャートである。
【0015】
図2に示すように、サンプリングクロック発生回路HK1は、4:3アスペクト比の映像信号中の入力水平同期信号HDと次に説明する内部水平同期信号IDとから、16:9アスペクト比の最終出力信号(サンプリングクロックSC)および16:9アスペクト比に対応したロック信号を発生するPLL部10と、該PLL部10の最終出力信号を分周し新たなアスペクト比(16:9)に対応した内部水平同期信号IDを生成する分周器部20と、入力水平同期信号HDに基づいて非線形波形信号(図3(B),図4(H)参照)を発生する非線形波形発生部30と、該非線形波形発生部30の出力(非線形波形)とPLL部10を構成するLPF12の出力とを加算する加算器40とを備える。
【0016】
PLL部10は、入力水平同期信号HDと内部水平同期信号IDの位相比較を行い誤差出力を発生する位相比較器11と、該位相比較器11の出力信号を平滑化するLPF12と、該LPF12の出力信号を印加電圧により変化させ、後段のA/D変換器へサンプリングクロックSCとして供給すると共に、該サンプリングクロックSCを前記分周器部20へ供給するVCO(電圧制御発振器)13とを備える。
【0017】
分周器部20は、サンプリングクロックSCを分周することにより、ワイド画面用の内部水平同期信号IDを生成する分周器21を備える。
ここに、ディスプレイの画素数が横853,縦480の場合(アスペクト比16:9の場合)には、真円に表示するか否かに拘らず、画素数分のサンプリングしなければならず、水平の有効画素分に相当するサンプリング数は853となる。分周比の場合には水平ブランキング部分も入るので、例えば180画素相当分のサンプリングが必要になり、加算して180+865=1033が水平方向の総サンプル数=分周比となる。真円になるか否かは、非線形波形電圧の中心部(図3(C)の符号C)の周波数に依存する。
【0018】
例えば、非線形波形電圧の中心部の周波数が、前記1033サンプリングのとき、サンプリング周波数(15.75KHz×1033=16.26957MHz)の3/4の12.2MHzの場合に、中心部が真円になる。なお、入力水平同期周波数は、NTSCの場合、15.75KHzであり、本実施例ではアスペクト比を16:9に変換後も、水平同期周波数は15.75KHzである。
【0019】
非線形波形発生部30は、4:3映像信号中の入力水平同期信号HDに基づいて非線形波形(図4(H))を発生する非線形波形発生回路31と、該非線形波形発生部31の出力とPLL部10からのロック信号で出力するか否かを切替えるスイッチ32とを備える。非線形波形発生回路31はアナログ回路で構成する。
加算器40は、スイッチ32から出力された非線形波形とLPF12の出力とを加算し(図4(I))、VCO13に入力する。
【0020】
次に、本実施例の動作を図4に示すタイムチャートを参照しつつ説明する。
図2,図4に示すように、入力水平同期信号HD(図4(A))は位相比較器11に入力され、分周器21の出力(内部水平同期信号ID)(図4(D))と位相比較される。分周器21は、VCO13の出力であるサンプリングクロック(図4(J))を水平同期期間のサンプリング数(図4(C))で分周することにより、内部水平同期信号ID(図4(D))を発生させる。この内部水平同期信号IDと入力水平同期信号HDの位相誤差を位相比較器11で検出し(図4(E))、その出力をLPF12で平滑化する(図4(F))。また位相比較器11はPLLのロック状態を検出し、ロック時にアクティブになるロック信号(図4(G))をスイッチ32に出力する。
【0021】
一方、入力水平同期信号HDは非線形波形発生回路31に入力され、この水平同期信号HDに同期した非線形波形の電圧(図4(H))を発生させる。この非線形波形の電圧はスイッチ32に入力され、位相比較器11のロック信号がアクティブ時に(図4(G))、加算器40に出力される(図4(I))。加算器40の出力は、PLL10がロックしていない時は、位相比較器11の出力をLPF12で平滑した信号のみを出力し、入力の水平同期信号にロックさせるPLLを構成する。PLL10がロックした場合は、スイッチ32の出力とLPF12の出力を加算した信号をVCO13に供給する。VCO13は、入力信号の電圧に応じて周波数が変化するものであり、本実施例では、入力電圧が上昇すると周波数も上昇する((図3(C),図4(J))。
【0022】
以上のように動作すると、PLLがロックしていない時は、入力の水平同期信号(例えば、4:3アスペクト比の水平同期信号)にロックさせるPLLになり、ロック後は、非線形波形により水平同期信号期間以外で、サンプリング周波数が図4(J)のように変化し、且つ内部水平同期信号IDにロックするPLL回路を構成する。
【0023】
(3)第2実施例
本実施例のサンプリングクロック発生回路HK2は、その基本的構成は第1実施例(図2参照)と同じであるが、第1実施例の非線形波形発生回路31をディジタル回路で実現する。その構成を図5に示す。
【0024】
図5において、水平カウンタ51は、サンプリングクロックSCを入力し、水平方向のアドレスを発生させる。ROM52には、そのアドレスに対する出力値が予め記録されており、水平方向の非線形データ(図4(H)の非線形波形を発生させるデータ。図6参照)を発生させる。その出力をD/A変換器53でアナログ信号に変換し、LPF54で平滑化しスイッチ55に入力する。その他は第1実施例と同じである。
この時、LPF53の出力は、図4(H)の非線形波形と同等である。
【0025】
このように、デジタル回路で非線形信号を発生させると、自由な非線形曲線を発生できるという利点があり、アナログ信号で発生させることが難しい3次曲線なども可能になる。
【0026】
なお、前記実施例では映像信号のアスペクト比を変換する場合について説明したが、例えばズーム回路に本発明のアスペクト比変換回路を適用可能であるのは勿論である。
また、前記実施例では、非線形波形を図4(H)のように曲線としているが、折れ線(鋸波形)等でも構わない。
【0027】
【発明の効果】
以上説明したように本発明によれば、A/D変換器に供給するサンプリングクロックを、図3,図4に示す非線形波形で変化させるので、プラズマモニタのような固定画素数のモニタに表示すると、画像の左右両端付近が横方向に引き延ばされ、中心部分では圧縮されて表示される。このように、A/D変換器のサンプリングクロックを制御することにより、前記機能を実現できるので、従来のディジタルフィルタによる解像度変換が不要になるという効果が得られる。
【図面の簡単な説明】
【図1】本発明のアスペクト比変換回路が4:3アスペクト比を16:9アスペクト比に変換する場合における、アスペクト比変換回路の位置付けを示す概念図である。
【図2】本発明の第1実施例のブロック図である。
【図3】本発明の原理を説明するタイムチャートである。
【図4】同第1実施例の動作を説明するタイムチャートである。
【図5】本発明の第2実施例のブロック図である。
【図6】同第2実施例におけるROMに格納するデータと非線形波形の出力電圧との関係を示す図である。
【図7】4:3アスペクト比を9:16アスペクト比に変換してワイド画面に表示した場合の概念図であって、(A)は一律拡大表示、(B)は非線形拡大表示である。
【符号の説明】
HD 入力水平同期信号
HK サンプリングクロック発生回路
ID 内部水平同期信号
SC サンプリングクロック
10 PLL部
20 分周器部
30 非線形波形発生部
40 加算器
Claims (5)
- 入力した映像信号の第1アスペクト比を、該アスペクト比とは異なるアスペクト比の固定画素数方式モニタ表示用の第2アスペクト比に変換するアスペクト比変換用サンプリングクロック発生回路において、
入力水平同期信号を入力し、この入力水平同期信号に同期して非線形波形を発生させる非線形波形発生手段と、
前記アスペクト比変換用サンプリングクロック発生回路の最終出力信号(サンプリングクロック)を分周し、前記第2アスペクト比に対応した新たな内部水平同期信号を生成する分周手段と、
前記入力水平同期信号と前記内部水平同期信号とを入力し、所望の周波数にロックしたロック信号を発生し、かつ、前記入力水平同期信号と前記内部水平同期信号との位相差を比較して誤差を出力する位相比較器と、該誤差出力を平滑化するためのLPFと、加算器によって加算された、前記LPFからの出力と前記非線形波形との加算波形を印加電圧により変化させ、後段のA/D変換器へ最終出力信号(サンプリングクロック)として供給するとともに、該最終出力信号(サンプリングクロック)を前記分周部へ供給するVCOとで構成するPLL手段とを備え、
前記第1アスペクト比のアナログ映像信号を、前記最終出力信号(サンプリングクロック)のタイミングによってA/D変換を行うことにより第2アスペクト比の映像信号に変換することを特徴とするアスペクト比変換用サンプリングクロック発生回路。 - 前記非線形波形信号発生手段をアナログ回路により構成したことを特徴とする請求項1記載のアスペクト比変換用サンプリングクロック発生回路。
- 前記非線形波形信号発生手段をデジタル回路により構成したことを特徴とする請求項1記載のアスペクト比変換用サンプリングクロック発生回路。
- 前記第1アスペクト比は横:縦が4:3であり、前記第2アスペクト比は横:縦が16:9であることを特徴とする請求項1乃至請求項3の何れか一つに記載のアスペクト比変換用サンプリングクロック発生回路。
- 入力した映像信号の第1アスペクト比を、該アスペクト比とは異なるアスペクト比の固定画素数方式モニタ表示用の第2アスペクト比に変換するアスペクト比変換用サンプリングクロック発生方法において、
非線形波形発生手段が、入力水平同期信号を入力し、この入力水平同期信号に同期して非線形波形を発生させ、
分周手段が、アスペクト比変換用サンプリングクロック発生回路の最終出力信号(サンプリングクロック)を分周し、前記第2アスペクト比に対応した新たな内部水平同期信号を生成し、
PLL手段が、位相比較器とLPF及びVCOを有し、
このうち、位相比較器が、前記入力水平同期信号と前記内部水平同期信号とを入力し、所望の周波数にロックしたロック信号を発生し、かつ、前記入力水平同期信号と前記内部水平同期信号との位相差を比較して誤差を出力し、
前記LPFが前記誤差出力を平滑化し、
前記VCOが、加算器によって加算された、前記LPFからの出力と前記非線形波形との加算波形を印加電圧により変化させ、後段のA/D変換器へ最終出力信号(サンプリングクロック)として供給するとともに、該最終出力信号(サンプリングクロック)を前記分周部へ供給することによって、
前記第1アスペクト比のアナログ映像信号を、前記最終出力信号(サンプリングクロック)のタイミングによってA/D変換を行い、前記第2アスペクト比の映像信号に変換することを特徴とするアスペクト比変換用サンプリングクロック発生方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000168596A JP3652583B2 (ja) | 2000-06-06 | 2000-06-06 | アスペクト比変換用サンプリングクロック発生回路及び方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000168596A JP3652583B2 (ja) | 2000-06-06 | 2000-06-06 | アスペクト比変換用サンプリングクロック発生回路及び方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001346127A JP2001346127A (ja) | 2001-12-14 |
JP3652583B2 true JP3652583B2 (ja) | 2005-05-25 |
Family
ID=18671581
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000168596A Expired - Fee Related JP3652583B2 (ja) | 2000-06-06 | 2000-06-06 | アスペクト比変換用サンプリングクロック発生回路及び方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3652583B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4805547B2 (ja) | 2004-03-19 | 2011-11-02 | ルネサスエレクトロニクス株式会社 | 位相同期回路のジッタ検出回路 |
JP2006173994A (ja) * | 2004-12-15 | 2006-06-29 | Sharp Corp | 映像表示装置 |
JP2006174006A (ja) * | 2004-12-15 | 2006-06-29 | Sharp Corp | 映像表示装置 |
CN100383841C (zh) * | 2004-12-30 | 2008-04-23 | 鸿富锦精密工业(深圳)有限公司 | 基于低端锁相环调节虚拟像素时钟的装置及方法 |
JP2007067923A (ja) * | 2005-08-31 | 2007-03-15 | Toshiba Corp | 情報処理装置およびプログラム |
WO2011039852A1 (ja) | 2009-09-30 | 2011-04-07 | Necディスプレイソリューションズ株式会社 | 映像表示装置および映像表示方法 |
-
2000
- 2000-06-06 JP JP2000168596A patent/JP3652583B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001346127A (ja) | 2001-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5812210A (en) | Display apparatus | |
US5978041A (en) | Image display system | |
JP4182124B2 (ja) | 画像表示装置、ドットクロック位相調整回路及びクロック位相調整方法 | |
US6927801B2 (en) | Video signal processing apparatus and video displaying apparatus | |
EP0806867A2 (en) | Video signal processing apparatus | |
US5986635A (en) | Processor for converting pixel number of video signal and display apparatus using the same | |
US6791623B1 (en) | Image display system | |
WO1998020670A2 (en) | System for converting computer graphics to television format with scaling requiring no frame buffers | |
JP3652583B2 (ja) | アスペクト比変換用サンプリングクロック発生回路及び方法 | |
JPH10319932A (ja) | ディスプレイ装置 | |
KR100662219B1 (ko) | 클록 생성 회로, 화상 표시 장치 및 방법 | |
JP2001078115A (ja) | デジタル映像機器のためのクロック供給装置 | |
JPH0677823A (ja) | 周波数シンセサイザ | |
US5912714A (en) | Clock generator for a video signal processing apparatus | |
JP2974301B2 (ja) | トリガ生成回路及び波形表示装置 | |
US20010015769A1 (en) | Sync frequency conversion circuit | |
KR19990044779A (ko) | 음극선관을 위한 디지탈 편향처리장치 및 그의 편향처리방법 | |
KR100233900B1 (ko) | 화상표시시스템 | |
US7432982B2 (en) | OSD insert circuit | |
JP3638443B2 (ja) | ディジタル放送用テレビジョン受信機 | |
JP2006279993A (ja) | 直交変調された色副搬送波信号を有するビデオ受信機及びその方法 | |
JPH0993594A (ja) | ディジタルコンバーゼンス装置 | |
JPH07181943A (ja) | 画像表示装置 | |
JP2002218415A (ja) | 映像信号処理装置及び映像表示装置 | |
JP2006157720A (ja) | デジタルカメラ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040706 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040826 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040902 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040902 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041019 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050222 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050223 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050328 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
A072 | Dismissal of procedure |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20050706 |
|
LAPS | Cancellation because of no payment of annual fees |