JP3650826B2 - 乱数発生集積回路 - Google Patents
乱数発生集積回路 Download PDFInfo
- Publication number
- JP3650826B2 JP3650826B2 JP31466099A JP31466099A JP3650826B2 JP 3650826 B2 JP3650826 B2 JP 3650826B2 JP 31466099 A JP31466099 A JP 31466099A JP 31466099 A JP31466099 A JP 31466099A JP 3650826 B2 JP3650826 B2 JP 3650826B2
- Authority
- JP
- Japan
- Prior art keywords
- random number
- integrated circuit
- circuit according
- output
- oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000010355 oscillation Effects 0.000 claims description 38
- 238000010586 diagram Methods 0.000 description 6
- 230000001360 synchronised effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
- G06F7/588—Random number generators, i.e. based on natural stochastic processes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/84—Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Description
【発明の属する技術分野】
本発明は、電卓用半導体集積回路等に好適な乱数発生集積回路に関する。
【0002】
【従来の技術】
乱数発生集積回路の基本的構成要素である発振部は、縦続接続された複数段論理ゲートによって構成され、この出力信号の一部が入力側へ正帰還されている。回路での発振周波数は、縦続接続された複数段論理ゲートと配線の遅延時間によって決定される。遅延時間は、周囲温度等によって容易に変化する不安定な要素を持っている。この遅延時間の不安定さによって発振周波数が不規則に変化し、乱数出力が生成されている。
以上の技術は、例えば特開平10−51276号(出願人本願に同じ)に詳細に開示されている。
【0003】
【発明が解決しようとする課題】
ところで、上記のような従来の技術には、次のような解決すべき課題があった。
規則性の無い優れた乱数を得るためには、論理ゲートの縦続段数を大きくすることが必要になってくる。
【0004】
【課題を解決するための手段】
本発明は以上の点を解決するため次の構成を採用する。
〈構成1〉
縦続接続された複数段の論理ゲート出力の一部を帰還抵抗を介して入力側に帰還させて発振する発振部を備え、上記論理ゲートには、所定の抵抗を介して電源電圧が供給され、上記所定の抵抗は絶縁層を介して信号線に積層されていることを特徴とする乱数発生集積回路。
【0005】
〈構成2〉
構成1に記載の乱数発生集積回路において、上記信号線は、上記発振部の出力配線であることを特徴とする乱数発生集積回路。
【0006】
〈構成3〉
構成1又は構成2に記載の乱数発生集積回路において、上記発振部の発振出力配線、又は電源供給配線、又は上記乱数発生集積回路内に配置されているその他の配線は、絶縁層を介して上記帰還抵抗と積層されていることを特徴とする乱数発生集積回路。
【0007】
〈構成4〉
構成1又は構成2又は構成3に記載の乱数発生集積回路において、上記所定の抵抗の抵抗値を100KΩ以上に設定したことを特徴とする乱数発生集積回路。
【0008】
〈構成5〉
構成1に記載の乱数発生集積回路において、前記発振部からの出力信号と入力されるクロック信号とに基づいてカウント用パルス信号を生成して出力する論理ゲートと、前記パルス信号をカウントし乱数として出力するカウンタとを更に含むことを特徴とする乱数発生集積回路。
【0009】
【発明の実施の形態】
上記従来技術では、縦続接続された複数段の論理ゲートや配線による遅延時間の不安定性によって乱数出力を生成していたが、本発明では縦続接続された複数段の論理ゲートや配線中に飛び込んでくる規則性のないノイズによって乱数出力を生成する。
以下、本発明の実施の形態を具体例を用いて説明する。
図1は、本発明の構成のブロック図である。
【0010】
図1より、本発明による乱数発生集積回路は、発振部1と、乱数出力部2と、発振部1と乱数出力部2とを接続する反転増幅器INV・0を備える。
発振部1は、規則性のない周波数で発振する部分であり、否定的論理積回路NAND・1とINV・1〜INV・NまでN個の反転増幅器と、高抵抗3と、帰還抵抗6と、積層部10を備える。
【0011】
否定的論理積回路NAND・1は、2入力ナンドゲートである。一方の入力端子Aに内部信号であるイネーブル信号を受け入れて、発振部1を稼働状態、非稼働状態に切り替える部分である。又、帰還されてくる発振部1の出力を他方の入力端子Bに受け入れる部分でもある。
【0012】
INV・1〜INV・NまでN個の反転増幅器は、それぞれ縦続接続されているインバータである。縦続接続の先端に位置する反転増幅器INV・1は、否定的論理積回路NAND・1の出力を受け入れ、縦続接続の後端に位置する反転増幅器INV・Nは、その出力信号を否定的論理積回路NAND・1の入力端子Bに帰還させている。
【0013】
更に、反転増幅器INV・1は、所定の抵抗値を持つ高抵抗3を介して電源電圧が供給されている。この高抵抗3は電源配線8側に配置されても良いし、アースライン側に配置されても良い。或いは、図1のように電源配線8側、及びアース側の両方に配置されても良い。
高抵抗3は、周辺から電磁ノイズを受け入れて上記反転増幅器INV・1に対して受け入れたノイズレベルに比例した電源電圧変動を与えるための所定の抵抗値を持つ外付抵抗である。発明者等の実験結果から、この抵抗値は100KΩ以上であることが望ましい。後に記す動作は1MΩで行った。
ここでは、一例として反転増幅器INV・1のみについて説明したが、否定的論理積回路NAND・1及びINV・1〜INV・NまでN個の反転増幅器の全てについて同様である。
【0014】
帰還抵抗6は、帰還されてくる発振部1の出力のレベルを調整するとともに、周辺から電磁ノイズを受け入れて上記否定的論理積回路NAND・1に帰還させる部分である。
積層部10は、集積回路基板上に配置されている上記高抵抗3及び上記帰還抵抗6のパターンであって、後に説明する絶縁層を介して他の配線例えば発振出力配線7や電源配線8と積層される部分である。この積層されるパターン配置について、以下に図を用いて説明する。
【0015】
図2は、発振部パターン図である。
図2には、本発明の一例として否定的論理積回路NAND・1、反転増幅器INV・1、反転増幅器INV・2から電源配線8へ伸びる高抵抗3のパターンの一部が拡大されて表されている。
【0016】
図上、反転増幅器INV・1から電源配線8へ伸びる高抵抗3のパターンの上に発振出力配線7が配置されている。この高抵抗3のパターンと発振出力配線7は絶縁層を介して積層されている。この部分が積層部10であり、この絶縁層によって、上記高抵抗3と発振出力配線7の間に浮遊容量Cs(図1)が発生する。
【0017】
ここでは反転増幅器INV・1から電源配線8へ伸びる高抵抗3の上にのみ発振出力配線7が配置されているが、これは一例であって本発明がこの例に限定されるものではない。
即ち、否定的論理積回路NAND・1、反転増幅器INV・2から電源配線8の電源配線8へ伸びる抵抗及びアースライン側へ伸びる抵抗の一部、あるいはその全てに発振出力配線7が配置されていても良い。
更に、ここでは、高抵抗3の上に発振出力配線7が配置されているが、上記帰還抵抗6の上に電源配線8や発振出力配線7が配置された場合も全く同様なので説明を割愛する。
【0018】
再度図1に戻る。
乱数出力部2は、上記発振部1から、規則性のない周波数で発振する信号を受け入れて乱数に変換する部分であり、論理積回路AND・1と、カウンタ4を備える。
論理積回路AND・1は、2入力アンドゲートであり、発振部1の出力信号を一方の入力端子Aに受け入れ、他方の入力端子Bに図示してない外部装置からクロック信号CL・1を受け入れる。
【0019】
ここでは2入力アンドゲートに固定して図示されているが、本発明はこの2入力アンドゲートに固定されるものでは無い、例えばオアゲートであってもよいし、或いは排他的オアゲートであってもよい。
【0020】
カウンタ4は、上記論理積回路AND・1の出力を受け入れて乱数に変換して出力するn進カウンタ回路である。本発明による乱数発生回路が採用される機器の仕様によってそのnが適切に選択される。
【0021】
反転増幅器INV・0は、上記発振部1と乱数出力部2を接続する部分であり、バッファの役割を果たすゲートである。
発振出力配線7は、上記発振部1と乱数出力部2を接続する配線であり、その途中に上記のように積層部10が形成され浮遊容量Csが形成される。
【0022】
次に本発明による乱数発生回路の動作について図1を用いて説明する。
発振部1の動作について説明する。
動作説明の前提条件を以下のように定める。
前提条件1
反転増幅器INV・1の高抵抗3(抵抗値100KΩ)と発振出力配線7との間、及び帰還抵抗6と電源配線8との間に積層部10が形成されているものとする。
【0023】
前提条件2
否定的論理積回路NAND・1は、イネーブル信号と反転増幅器INV・Nからハイレベル(以後Hと記す)信号を受け入れてローレベル(以後Lと記す)信号を出力して動作を開始したものとする。
前提条件3
反転増幅器INV・1の電源ライン上にノイズVn1が進入しているものとする。
【0024】
前提条件2より、電磁ノイズを考慮しない通常の状態であれば、否定的論理積回路NAND・1の出力変化が一定の時間経過後(NAND・1〜INV・Nまでの遅延時間の総量To)に帰還抵抗6を介して帰還されるまで、否定的論理積回路NAND・1の出力はLを維持し続ける筈である。
しかし、前提条件1によって、電源ライン上にノイズVn1が浮遊容量Csoと帰還抵抗6を介して否定的論理積回路NAND・1のB入力に進入してくる。
【0025】
同時に、反転増幅器INV・1もノイズVnによる電源電圧の変動によって遅延時間が変動する。
以上の結果、電磁ノイズを考慮しない通常の状態でのNAND・1〜INV・Nまでの遅延時間の総量Toとは異なる遅延時間Td時間経過後に、否定的論理積回路NAND・1のB入力はLになり、否定的論理積回路NAND・1の出力はHになる。この変化は再度上記と同様にノイズの影響を受けながら、反転増幅器INV・1〜INV・Nを通って否定的論理積回路NAND・1のB入力に帰還される。以下同様の動作が繰り返されて発振部1は発振を開始する。
【0026】
発振部1が発振を開始すると、発振出力配線7上を発振部1の出力が積層部10を通って乱数出力部2に向けて転送される。
その結果、発振部1の出力のオン・オフがオン・オフノイズNsとなって浮遊容量Csを介して高抵抗3に帰還される。その結果、上記遅延時間Tdは、電磁ノイズを考慮しない通常状態での遅延時間の総量Toから、より一層ずれてくる。以上の結果、発振周波数は規則性のない乱数となる。
【0027】
上記説明では、反転増幅器INV・1の入力レベル変動は電源ラインに進入する電磁ノイズと、発振部1の出力のオン・オフノイズのみによって発生するものとして説明したが、現実には図示してないその他の浮遊容量等によって直接反転増幅器INV・1の入力に進入する電磁ノイズも含まれてくるため、電磁ノイズの不規則性はより一層大きくなる。
尚、積層部10(図2)の長さを大きくすることによって、ノイズの影響をより一層増大させることも可能である。
【0028】
次に乱数出力部2の動作について図を用いて説明する。
図3は、本発明の乱数出力部説明図である。
(a)は、発振部1(図1)の出力即ち論理積回路AND・1の入力端子Aの入力信号波形を表している。
(b)は、クロック信号CL・1、即ち論理積回路AND・1の入力端子Bの入力信号波形を表している。
(c)は、論理積回路AND・1の出力信号波形を表している。
【0029】
論理積回路AND・1(図1)は、発振部1(図1)の出力(a)と図示しない外部装置から受け入れるクロック信号CL・1(b)との一致点のみ出力してカウンタへ送出している。
従って、論理積回路AND・1の出力信号(c)は、クロック信号CL・1に同期している。
カウンタ4は、クロック信号CL・1に同期した論理積回路AND・1の出力信号(c)を受け入れてカウントし、数値(乱数)に変換して図示していない外部装置へ送出する。この送出のタイミングは、クロック信号CL・2によって制御される。
【0030】
乱数出力部2(図1)の動作は、発振部1(図1)の出力がパルス幅、繰り返し周波数とも規則性のない信号であってもクロック信号CL・1には同期している。
従って、クロック信号CL・1を適切に設定することによって、カウンタの仕様を越えた信号がカウンタに入力されることがなくなる。
【0031】
【発明の効果】
以上説明したように、集積回路のパターン上に積層部10を備えることにより以下の効果を得る。
1.発振部を構成する反転増幅器の段数を増加させることなく乱数の不規則性を向上させることができる。
2.積層部のレイアウトパターンを大きくすることによって乱数の不規則性をより一層向上させることも可能になる。
3.発振部の出力から予め設定したクロック信号に同期した部分のみ選択出力してカウントすることによって、カウンタの仕様を越えた信号をカウントすることが無くなり、カウンタの動作を安定化させることが可能になる。
【図面の簡単な説明】
【図1】本発明の構成のブロック図である。
【図2】発振部パターン図である。
【図3】本発明の乱数出力部説明図である。
【符号の説明】
1 発振部
2 乱数出力部
3 高抵抗
4 カウンタ
6 帰還抵抗
7 発振出力配線
8 電源配線
10 積層部
NAND・1 否定的論理積回路
INV・1〜INV・N 反転増幅器
AND・1 論理積回路
Claims (6)
- 縦続接続された複数段の論理ゲート出力の一部を帰還抵抗を介して入力側に帰還させて発振する発振部を備え、
前記論理ゲートには、所定の抵抗を介して電源電圧が供給され、
前記所定の抵抗は絶縁層を介して信号線に積層されていることを特徴とする乱数発生集積回路。 - 請求項1に記載の乱数発生集積回路において、
前記信号線は、前記発振部の出力配線であることを特徴とする乱数発生集積回路。 - 請求項1又は請求項2に記載の乱数発生集積回路において、
前記発振部の発振出力配線、又は電源供給配線、又は前記乱数発生集積回路内に配置されているその他の配線は、絶縁層を介して前記帰還抵抗と積層されていることを特徴とする乱数発生集積回路。 - 請求項1又は請求項2又は請求項3に記載の乱数発生集積回路において、
前記所定の抵抗の抵抗値を100KΩ以上に設定したことを特徴とする乱数発生集積回路。 - 請求項1に記載の乱数発生集積回路において、
前記発振部からの出力信号と入力されるクロック信号とに基づいてカウント用パルス信号を生成して出力する論理ゲートと、
前記パルス信号をカウントし乱数として出力するカウンタと、
を更に含むことを特徴とする乱数発生集積回路。 - 請求項5記載の乱数発生集積回路において、
前記論理ゲートは論理積回路であることを特徴とする乱数発生集積回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31466099A JP3650826B2 (ja) | 1999-11-05 | 1999-11-05 | 乱数発生集積回路 |
US09/551,892 US6340919B1 (en) | 1999-11-05 | 2000-04-19 | Random number generating circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31466099A JP3650826B2 (ja) | 1999-11-05 | 1999-11-05 | 乱数発生集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001136053A JP2001136053A (ja) | 2001-05-18 |
JP3650826B2 true JP3650826B2 (ja) | 2005-05-25 |
Family
ID=18056015
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31466099A Expired - Lifetime JP3650826B2 (ja) | 1999-11-05 | 1999-11-05 | 乱数発生集積回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6340919B1 (ja) |
JP (1) | JP3650826B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004127217A (ja) * | 2002-07-30 | 2004-04-22 | Univ Niigata | 乱数発生方法及び乱数発生装置 |
JP4248950B2 (ja) | 2003-06-24 | 2009-04-02 | 株式会社ルネサステクノロジ | 乱数発生装置 |
EP1701248A1 (en) * | 2004-11-18 | 2006-09-13 | Niigata TLO Corporation | Random number generating method and device |
US7634522B1 (en) | 2004-11-30 | 2009-12-15 | Novell, Inc. | Random number generation |
JP5787311B2 (ja) * | 2011-04-04 | 2015-09-30 | 国立大学法人横浜国立大学 | 物理乱数発生器 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1322362A (en) * | 1970-06-16 | 1973-07-04 | Maritsas D | Generating pseudo-random sequences |
US4656369A (en) * | 1984-09-17 | 1987-04-07 | Texas Instruments Incorporated | Ring oscillator substrate bias generator with precharge voltage feedback control |
JPH02145010A (ja) * | 1988-11-25 | 1990-06-04 | Ricoh Co Ltd | 乱数雑音発生方式 |
JP3439606B2 (ja) * | 1996-08-02 | 2003-08-25 | 沖電気工業株式会社 | リング発振回路 |
JPH10209821A (ja) * | 1996-12-05 | 1998-08-07 | Texas Instr Inc <Ti> | ランダムノイズ発生器及び発生方法 |
-
1999
- 1999-11-05 JP JP31466099A patent/JP3650826B2/ja not_active Expired - Lifetime
-
2000
- 2000-04-19 US US09/551,892 patent/US6340919B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001136053A (ja) | 2001-05-18 |
US6340919B1 (en) | 2002-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6563391B1 (en) | Precision crystal oscillator circuit used in microcontroller | |
JP4084176B2 (ja) | クロックデューティ/スキュー補正機能を有する位相分周回路 | |
JP3141816B2 (ja) | 発振回路 | |
US7230499B2 (en) | Ring oscillator with constant 50% duty cycle and ground-noise insensitive | |
JP2010176276A (ja) | 電子回路 | |
KR100333576B1 (ko) | 전원투입회로 및 리세트방법 | |
JP3650826B2 (ja) | 乱数発生集積回路 | |
JPH1051276A (ja) | リング発振回路 | |
JPH0944267A (ja) | クロック分配回路 | |
JP3695409B2 (ja) | 乱数データ発生回路 | |
JP3487299B2 (ja) | 乱数発生装置および確率発生装置 | |
JP2001185994A (ja) | 半導体集積回路及び発振増幅回路 | |
US6828841B2 (en) | Clock receiver circuit for on-die salphasic clocking | |
JP3176296B2 (ja) | クロック信号発生回路 | |
US7221206B2 (en) | Integrated circuit device having clock signal output circuit | |
US11942944B2 (en) | Oscillator with improved frequency stability | |
JPH0981289A (ja) | データ伝送方式及びデータ伝送回路 | |
Kumar et al. | Simulation and analysis of a digitally controlled differential delay circuit under process, voltage, temperature and noise due to injection of high current | |
JP3304926B2 (ja) | 電圧補正発振装置及び発振周波数の制御方法 | |
US6903592B2 (en) | Limited variable width internal clock generation | |
JP3093140B2 (ja) | 無安定マルチバイブレータ | |
JP2003243969A (ja) | ワンショットパルス発生回路 | |
JPH0677732A (ja) | 水晶発振器とその発振周波数調整方法 | |
JP4277645B2 (ja) | 発振開始検出回路及びそれを内蔵した半導体集積回路 | |
JPH0661810A (ja) | 可変遅延回路、及びこれを用いた半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040914 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050111 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050131 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080304 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090304 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090304 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120304 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120304 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130304 Year of fee payment: 8 |