JP2003243969A - ワンショットパルス発生回路 - Google Patents
ワンショットパルス発生回路Info
- Publication number
- JP2003243969A JP2003243969A JP2002040354A JP2002040354A JP2003243969A JP 2003243969 A JP2003243969 A JP 2003243969A JP 2002040354 A JP2002040354 A JP 2002040354A JP 2002040354 A JP2002040354 A JP 2002040354A JP 2003243969 A JP2003243969 A JP 2003243969A
- Authority
- JP
- Japan
- Prior art keywords
- shot pulse
- input signal
- generation circuit
- pulse generation
- signal lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 入力パルスの幅が短いと、オフパルスが出力
されなくなる。 【解決手段】 １つの入力信号からインバータ回路を用
いて応答速度の異なる２つの信号線を作成し、その応答
速度差を利用して２つの信号線の論理積により、入力信
号の立ち上がり／立下りに対してワンショットパルスを
発生させるワンショットパルス発生回路において、イン
バータ回路のしきい値を適宜設定するか、もしくは所望
の応答速度を設定することにより、入力信号の信号幅狭
化に対して最終的に入力信号に対応したパルスを出力す
る。
されなくなる。 【解決手段】 １つの入力信号からインバータ回路を用
いて応答速度の異なる２つの信号線を作成し、その応答
速度差を利用して２つの信号線の論理積により、入力信
号の立ち上がり／立下りに対してワンショットパルスを
発生させるワンショットパルス発生回路において、イン
バータ回路のしきい値を適宜設定するか、もしくは所望
の応答速度を設定することにより、入力信号の信号幅狭
化に対して最終的に入力信号に対応したパルスを出力す
る。
Description
【０００１】
【発明の属する技術分野】この発明は、入力信号の立上
り、立下りにのエッジに呼応してそれぞれ１つづつパル
ス信号を出力するワンショットパルス発生回路に関する
ものである。
り、立下りにのエッジに呼応してそれぞれ１つづつパル
ス信号を出力するワンショットパルス発生回路に関する
ものである。
【０００２】
【従来の技術】図１は従来のワンショットパルス発生回
路である。この回路は、１つの入力信号を、インバータ
１よりなる径路Ａと、インバータ２、３およびコンデン
サ４よりなる径路Ｂとに導き、それらの径路通過後の信
号をＡＮＤゲート５に入力し、また、径路Ａの出力信号
を、インバータ６よりなる径路Ｃと、インバータ７、８
およびコンデンサ９よりなる径路Ｄとに導き、それらの
径路通過後の信号をＡＮＤゲート１０に入力している。
路である。この回路は、１つの入力信号を、インバータ
１よりなる径路Ａと、インバータ２、３およびコンデン
サ４よりなる径路Ｂとに導き、それらの径路通過後の信
号をＡＮＤゲート５に入力し、また、径路Ａの出力信号
を、インバータ６よりなる径路Ｃと、インバータ７、８
およびコンデンサ９よりなる径路Ｄとに導き、それらの
径路通過後の信号をＡＮＤゲート１０に入力している。
【０００３】この回路中の記したＡ〜Ｉ点における信号
変化の状況を図２のタイミングチャートに示している。
入力端子Ａに入力信号ａが入力されたとき、その信号ａ
がＨレベレルからＬレベルに変化すると、その信号立下
りに呼応してＡＮＤゲート５の出力端子Ｅにオフパルス
が出力され、次に前記入力信号ａがＬからＨに変化する
と、その立ち上がり呼応してＡＮＤゲート１０の出力端
子Ｉにオンパルスが出力される。
変化の状況を図２のタイミングチャートに示している。
入力端子Ａに入力信号ａが入力されたとき、その信号ａ
がＨレベレルからＬレベルに変化すると、その信号立下
りに呼応してＡＮＤゲート５の出力端子Ｅにオフパルス
が出力され、次に前記入力信号ａがＬからＨに変化する
と、その立ち上がり呼応してＡＮＤゲート１０の出力端
子Ｉにオンパルスが出力される。
【０００４】
【発明が解決しようとする課題】つぎにこの入力信号ａ
のローからハイへの変化から短時間後にＨからＬに変化
したときは、ＡＮＤゲート５の出力端子Ｅにオフパルス
は出力されない。
のローからハイへの変化から短時間後にＨからＬに変化
したときは、ＡＮＤゲート５の出力端子Ｅにオフパルス
は出力されない。
【０００５】これは例えばＡＮＤゲート５にてオフパル
スを出力するには、前段階として、入力がＨレベル時に
径路Ｂでの反応が完了して径路ＢのＡＮＤ入力(Ｃ点)が
Ｈレベルになっている必要がある。(このとき、Ｄ点は
Ｌレベルでこの状態で入力がＨレベルからＬレベルに切
替わると、Ｄ点はＬレベルからＨレベルへ直ちに切替わ
るが、Ｃ点はコンデンサ４により、Ｈレベルへ上昇して
いる途中でＬレベルへ変化し始めてしまい、ＡＮＤゲー
ト５ではＨレベルと認識されない(しきい値に達しない)
ために端子Ｅにワンショットパルスは出力されない。)
スを出力するには、前段階として、入力がＨレベル時に
径路Ｂでの反応が完了して径路ＢのＡＮＤ入力(Ｃ点)が
Ｈレベルになっている必要がある。(このとき、Ｄ点は
Ｌレベルでこの状態で入力がＨレベルからＬレベルに切
替わると、Ｄ点はＬレベルからＨレベルへ直ちに切替わ
るが、Ｃ点はコンデンサ４により、Ｈレベルへ上昇して
いる途中でＬレベルへ変化し始めてしまい、ＡＮＤゲー
ト５ではＨレベルと認識されない(しきい値に達しない)
ために端子Ｅにワンショットパルスは出力されない。)
【０００６】このように入力パルスの幅が短いと、それ
の応答時間の不足により、Ｃ点が所定のＨレベルまで達
しないために、オフパルスが出力されなくなる。
の応答時間の不足により、Ｃ点が所定のＨレベルまで達
しないために、オフパルスが出力されなくなる。
【０００７】オンパルスの出力については、入力に対す
る論理がオフ側とは逆相であるため、パルス入力の前に
Ｇ点はＨレベルになっている。この状態でＬレベルから
Ｈレベルに切替わると、Ｇ点とＨ点がＨレベル期間に対
し端子Ｉにオンパルスが出力される。そして入力信号の
パルス幅が短くなると、オンパルスの出力期間が入力パ
ルス幅で制限されるようになる。
る論理がオフ側とは逆相であるため、パルス入力の前に
Ｇ点はＨレベルになっている。この状態でＬレベルから
Ｈレベルに切替わると、Ｇ点とＨ点がＨレベル期間に対
し端子Ｉにオンパルスが出力される。そして入力信号の
パルス幅が短くなると、オンパルスの出力期間が入力パ
ルス幅で制限されるようになる。
【０００８】上記のため、入力信号のパルス幅が狭くな
ると、入力の最終的な状態(ＨレベルからＬレベル)に対
するワンショットパルスが出力されず、誤動作を起こし
てしまう。入力信号ｂについても同様で、その場合はオ
ンパルスが出力されなくなる。
ると、入力の最終的な状態(ＨレベルからＬレベル)に対
するワンショットパルスが出力されず、誤動作を起こし
てしまう。入力信号ｂについても同様で、その場合はオ
ンパルスが出力されなくなる。
【０００９】この発明は、いかなる状況したでもオンパ
ルスおよびオフパルスを確実に出力できるワンショット
パルス発生回路を提供するものである。
ルスおよびオフパルスを確実に出力できるワンショット
パルス発生回路を提供するものである。
【００１０】
【課題を解決するための手段】本発明のワンショットパ
ルス発生回路は、１つの入力信号からインバータ回路を
用いて応答速度の異なる２つの信号線を作成し、その応
答速度差を利用して２つの信号線の論理積により、入力
信号の立ち上がり／立下りに対してワンショットパルス
を発生させるものにおいて、前記インバータ回路のしき
い値を適宜設定することにより、入力信号の信号幅狭化
に対して最終的に入力信号に対応したパルスを出力可能
とした。
ルス発生回路は、１つの入力信号からインバータ回路を
用いて応答速度の異なる２つの信号線を作成し、その応
答速度差を利用して２つの信号線の論理積により、入力
信号の立ち上がり／立下りに対してワンショットパルス
を発生させるものにおいて、前記インバータ回路のしき
い値を適宜設定することにより、入力信号の信号幅狭化
に対して最終的に入力信号に対応したパルスを出力可能
とした。
【００１１】上記しきい値の変更は、上記インバータ回
路を構成するＭＯＳトランジスタのＷ／Ｌサイズの変更
によって行う(請求項２)。
路を構成するＭＯＳトランジスタのＷ／Ｌサイズの変更
によって行う(請求項２)。
【００１２】上記しきい値の変更は、上記２つの信号線
の一方に対し、インバータ回路に替えてコンパレータを
用いることで行う(請求項３)。
の一方に対し、インバータ回路に替えてコンパレータを
用いることで行う(請求項３)。
【００１３】上記しきい値の変更は、上記２つの信号線
の一方において、インバータの電源電圧を可変にするこ
とにより行う(請求項４)。
の一方において、インバータの電源電圧を可変にするこ
とにより行う(請求項４)。
【００１４】上記しきい値の変更は、上記２つの信号線
の一方に対し、ＭＯＳトランジスタを用い、それのバッ
クゲート効果によって行う(請求項５)。
の一方に対し、ＭＯＳトランジスタを用い、それのバッ
クゲート効果によって行う(請求項５)。
【００１５】本発明のワンショットパルス発生回路は、
１つの入力信号からインバータ回路を用いて応答速度の
異なる２つの信号線を作成し、その応答速度差を利用し
て２つの信号線の論理積により、入力信号の立ち上がり
／立下りに対してワンショットパルスを発生させるもの
において、前記２つの信号線の内の一方に対し、所望の
応答速度を設定することにより、入力信号の信号幅狭化
に対して最終的に入力信号に対応したパルスを出力可能
とした。
１つの入力信号からインバータ回路を用いて応答速度の
異なる２つの信号線を作成し、その応答速度差を利用し
て２つの信号線の論理積により、入力信号の立ち上がり
／立下りに対してワンショットパルスを発生させるもの
において、前記２つの信号線の内の一方に対し、所望の
応答速度を設定することにより、入力信号の信号幅狭化
に対して最終的に入力信号に対応したパルスを出力可能
とした。
【００１６】上記所望の応答速度を設定するには、上記
２つの信号線の一方に定電流源を付加することにより行
う(請求項７)。
２つの信号線の一方に定電流源を付加することにより行
う(請求項７)。
【００１７】上記所望の応答速度を設定するには、上記
定電流源に替えてＭＯＳトランジスタと抵抗を用いて行
うこともできる(請求項８)。
定電流源に替えてＭＯＳトランジスタと抵抗を用いて行
うこともできる(請求項８)。
【００１８】上記所望の応答速度を設定するには、上記
抵抗を省き、ＭＯＳトランジスタのＬ／Ｗのサイズの規
定により行うこともできる(請求項９)。
抵抗を省き、ＭＯＳトランジスタのＬ／Ｗのサイズの規
定により行うこともできる(請求項９)。
【００１９】
【発明の実施の形態】実施形態１
図３に本発明の第１実施形態を示したワンショットパル
ス発生回路であり、回路構成は図１のものと同じである
が、図３のものでは、インバータ１〜３およびインバー
タ６〜８のしきい値を以下のように規定している。イン
バータ３のしきい値＜インバータ２のしきい値＜インバ
ータ１のしきい値インバータ８のしきい値＜インバータ
７のしきい値＜インバータ６のしきい値
ス発生回路であり、回路構成は図１のものと同じである
が、図３のものでは、インバータ１〜３およびインバー
タ６〜８のしきい値を以下のように規定している。イン
バータ３のしきい値＜インバータ２のしきい値＜インバ
ータ１のしきい値インバータ８のしきい値＜インバータ
７のしきい値＜インバータ６のしきい値
【００２０】図１２に各インバータを構成するＭＯＳト
ランジスタの外観を示しており、その幅Ｗ、および長さ
Ｌの寸法を適宜決めることにより、インバータのいきい
値を随意に設定することができる。
ランジスタの外観を示しており、その幅Ｗ、および長さ
Ｌの寸法を適宜決めることにより、インバータのいきい
値を随意に設定することができる。
【００２１】前述のようにしきい値を設定することによ
り、例えば図４に示したような狭パルスが入力されたと
き、Ｃ点がＬレベルからＨレベルへ変化し始める入力信
号の電圧レベル(ｗ点)は、オンパルスの出力が開始され
る入力電圧レベル(ｘ)点よりも低い。つまり、オンパル
スが出力される場合には、Ｃ点はＬレベルからＨレベル
への切替えが進み、ｚ点にてオフパルスを出力する。ａ
よりさらにパルスの短い入力の場合、ｘ、ｙ点が重な
り、先にオンパルスが出力されなくなる。図５にタイミ
ングチャートを示す。
り、例えば図４に示したような狭パルスが入力されたと
き、Ｃ点がＬレベルからＨレベルへ変化し始める入力信
号の電圧レベル(ｗ点)は、オンパルスの出力が開始され
る入力電圧レベル(ｘ)点よりも低い。つまり、オンパル
スが出力される場合には、Ｃ点はＬレベルからＨレベル
への切替えが進み、ｚ点にてオフパルスを出力する。ａ
よりさらにパルスの短い入力の場合、ｘ、ｙ点が重な
り、先にオンパルスが出力されなくなる。図５にタイミ
ングチャートを示す。
【００２２】実施形態２
図６は本発明の第２実施形態を示したワンショットパル
ス発生回路であり、回路構成は図１におけるインバータ
２、３、７、８をコンパレータ１５、１６、１７、１８
に置き換えたものとなっている。コンパレータを用いる
ことでしきい値の変更が容易となる。
ス発生回路であり、回路構成は図１におけるインバータ
２、３、７、８をコンパレータ１５、１６、１７、１８
に置き換えたものとなっている。コンパレータを用いる
ことでしきい値の変更が容易となる。
【００２３】実施形態３
図７は本発明の第３実施形態を示したワンショットパル
ス発生回路であり、回路構成は図１におけるインバータ
２、３、７、８を、任意の電源を有するコンパレータ１
９、２０、２１、２２に置き換えたものとなっており、
しきい値を外部から設定可能とすることで図３の回路と
同等の機能を実現でき、かつ、図７の回路よりも簡素
(レイアウト面積小)にできる。
ス発生回路であり、回路構成は図１におけるインバータ
２、３、７、８を、任意の電源を有するコンパレータ１
９、２０、２１、２２に置き換えたものとなっており、
しきい値を外部から設定可能とすることで図３の回路と
同等の機能を実現でき、かつ、図７の回路よりも簡素
(レイアウト面積小)にできる。
【００２４】実施形態４
図８は本発明の第４実施形態を示したワンショットパル
ス発生回路であり、回路構成は図１におけるインバータ
２、３、７、８に替えて、Ｐ型およびＮ型のトランジス
タの対２３、２４、２５、２６０、２１、２２を採用し
ており、それらのトランジスタ対にＶp、Ｖnを設定(バ
ックゲート効果：ＭＯＳトランジスタでは通常、バック
グランドとソースをショートとして用いるが、ソース端
子が基板電位と電位差を持つと、トランジスタのしきい
値Ｖthが定数分上乗せされてくる現象)してしきい値を
設定する。
ス発生回路であり、回路構成は図１におけるインバータ
２、３、７、８に替えて、Ｐ型およびＮ型のトランジス
タの対２３、２４、２５、２６０、２１、２２を採用し
ており、それらのトランジスタ対にＶp、Ｖnを設定(バ
ックゲート効果：ＭＯＳトランジスタでは通常、バック
グランドとソースをショートとして用いるが、ソース端
子が基板電位と電位差を持つと、トランジスタのしきい
値Ｖthが定数分上乗せされてくる現象)してしきい値を
設定する。
【００２５】Ｖp、Ｖnに回路内部ま電圧を利用すること
が可能で、又、抵抗素子などを介して電源(ＧＮＤ)へ接
続することも可能である。バックゲート効果を利用する
ことで、レイアウト面積はほぼ従来のままで上述した実
施形態と同じ効果を得ることが可能である。
が可能で、又、抵抗素子などを介して電源(ＧＮＤ)へ接
続することも可能である。バックゲート効果を利用する
ことで、レイアウト面積はほぼ従来のままで上述した実
施形態と同じ効果を得ることが可能である。
【００２６】実施形態５
図９は本発明の第５実施形態を示したワンショットパル
ス発生回路であり、回路構成は図１におけるインバータ
２、７を、定電流源とＭＯＳトランジスタとの組み合わ
せ(１１−１２、１３−１４)に置き換えたものとなって
いる。
ス発生回路であり、回路構成は図１におけるインバータ
２、７を、定電流源とＭＯＳトランジスタとの組み合わ
せ(１１−１２、１３−１４)に置き換えたものとなって
いる。
【００２７】この図９の回路でＡ点の入力信号に対する
Ｂ点の応答は、Ｂ点がＬレベルからＨレベルへ変化する
場合、定電流源１１により、コンデンサ４を充電するた
め、Ｂ点の電位は、その定電流源１１の電流値およびコ
ンデンサ４の容量で決まる傾きで上昇する。Ｂ点のＨレ
ベルからＬレベルへの変化に際しては、トランジスタ１
２の電流駆動能力がほぼその傾きに影響する。
Ｂ点の応答は、Ｂ点がＬレベルからＨレベルへ変化する
場合、定電流源１１により、コンデンサ４を充電するた
め、Ｂ点の電位は、その定電流源１１の電流値およびコ
ンデンサ４の容量で決まる傾きで上昇する。Ｂ点のＨレ
ベルからＬレベルへの変化に際しては、トランジスタ１
２の電流駆動能力がほぼその傾きに影響する。
【００２８】従って、定電流の値とトランジスタの電流
駆動能力(及びコンデンサ容量値)を適当に設定すること
で、Ｂ点のＬレベルからＨレベルへの変化を緩やかに、
ＨレベルからＬレベルの変化を急峻にすることが可能で
ある。その結果、図９の回路構成においても、狭パルス
幅の入力信号に対して、前実施形態１と同様の効果を得
ることができる。この場合のタイミングチャートは図４
や図５と同じになる。
駆動能力(及びコンデンサ容量値)を適当に設定すること
で、Ｂ点のＬレベルからＨレベルへの変化を緩やかに、
ＨレベルからＬレベルの変化を急峻にすることが可能で
ある。その結果、図９の回路構成においても、狭パルス
幅の入力信号に対して、前実施形態１と同様の効果を得
ることができる。この場合のタイミングチャートは図４
や図５と同じになる。
【００２９】実施形態６
図１０は本発明の第６実施形態を示したワンショットパ
ルス発生回路であり、回路構成は図６における定電流源
１１、１３に替えて、ＭＯＳトランジスタ２７、２８と
抵抗を採用している。定電流源を用いないため回路規模
を小さく、レイアウトの縮小を図れる。また、ＭＯＳト
ランジスタに抵抗を組み合わせたことにより、回路の温
度特性を補正することも可能となる。
ルス発生回路であり、回路構成は図６における定電流源
１１、１３に替えて、ＭＯＳトランジスタ２７、２８と
抵抗を採用している。定電流源を用いないため回路規模
を小さく、レイアウトの縮小を図れる。また、ＭＯＳト
ランジスタに抵抗を組み合わせたことにより、回路の温
度特性を補正することも可能となる。
【００３０】実施形態７
図１１は本発明の第７実施形態を示したワンショットパ
ルス発生回路であり、回路構成は図１０における(ＭＯ
Ｓトランジスタ＋抵抗)をＭＯＳトランジスタ２９、３
０のみとし、電流調整は、トランジスタ２９、３０のＷ
／Ｌおよびゲート入力電圧で行う。
ルス発生回路であり、回路構成は図１０における(ＭＯ
Ｓトランジスタ＋抵抗)をＭＯＳトランジスタ２９、３
０のみとし、電流調整は、トランジスタ２９、３０のＷ
／Ｌおよびゲート入力電圧で行う。
【００３１】この図１１の回路構成では、図１０のもの
に比べ、回路規模を小さく、レイアウトの縮小を図れ
る。
に比べ、回路規模を小さく、レイアウトの縮小を図れ
る。
【００３２】
【発明の効果】請求項１の発明は、１つの入力信号から
インバータ回路を用いて応答速度の異なる２つの信号線
を作成し、その応答速度差を利用して２つの信号線の論
理積により、入力信号の立ち上がり／立下りに対してワ
ンショットパルスを発生させるワンショットパルス発生
回路において、そのインバータ回路のしきい値を適宜設
定したものであり、入力信号が信号幅狭化しても最終的
に入力信号に対応したパルスを出力できる。
インバータ回路を用いて応答速度の異なる２つの信号線
を作成し、その応答速度差を利用して２つの信号線の論
理積により、入力信号の立ち上がり／立下りに対してワ
ンショットパルスを発生させるワンショットパルス発生
回路において、そのインバータ回路のしきい値を適宜設
定したものであり、入力信号が信号幅狭化しても最終的
に入力信号に対応したパルスを出力できる。
【００３３】請求項２の発明は、しきい値の変更を、上
記インバータ回路を構成するＭＯＳトランジスタのＷ／
Ｌサイズの変更により行なうものであり、しきい値の変
更を容易に行える。
記インバータ回路を構成するＭＯＳトランジスタのＷ／
Ｌサイズの変更により行なうものであり、しきい値の変
更を容易に行える。
【００３４】請求項３の発明は、しきい値の変更を、上
記２つの信号線の一方に対し、インバータ回路に替えて
コンパレータを用いて行うものであり、しきい値の変更
を容易に行なえる。
記２つの信号線の一方に対し、インバータ回路に替えて
コンパレータを用いて行うものであり、しきい値の変更
を容易に行なえる。
【００３５】請求項４の発明は、しきい値の変更を、上
記２つの信号線の一方において、インバータの電源電圧
を可変にすることにより行なうものであり、しきい値の
変更が容易であるとともに簡単な構成となるためレイア
ウト面積を小さくできる。
記２つの信号線の一方において、インバータの電源電圧
を可変にすることにより行なうものであり、しきい値の
変更が容易であるとともに簡単な構成となるためレイア
ウト面積を小さくできる。
【００３６】請求項５の発明は、上記２つの信号線の一
方に対し、ＭＯＳトランジスタを用い、それのバックゲ
ート効果によりしきい値の変更を行ったものであり、従
来のものに比べレイアウト面積を変えることなく実施で
きる。
方に対し、ＭＯＳトランジスタを用い、それのバックゲ
ート効果によりしきい値の変更を行ったものであり、従
来のものに比べレイアウト面積を変えることなく実施で
きる。
【００３７】請求項６の発明は、１つの入力信号からイ
ンバータ回路を用いて応答速度の異なる２つの信号線を
作成し、その応答速度差を利用して２つの信号線の論理
積により、入力信号の立ち上がり／立下りに対してワン
ショットパルスを発生させるワンショットパルス発生回
路において、２つの信号線の内の一方に対し、所望の応
答速度を設定したものであり、入力信号が信号幅狭化し
ても最終的に入力信号に対応したパルスを出力できる。
ンバータ回路を用いて応答速度の異なる２つの信号線を
作成し、その応答速度差を利用して２つの信号線の論理
積により、入力信号の立ち上がり／立下りに対してワン
ショットパルスを発生させるワンショットパルス発生回
路において、２つの信号線の内の一方に対し、所望の応
答速度を設定したものであり、入力信号が信号幅狭化し
ても最終的に入力信号に対応したパルスを出力できる。
【００３８】請求項７の発明は、所望の応答速度を設定
するために上記２つの信号線の一方に定電流源を付加し
ており、この構成によれば、応答速度の設定が容易とな
る。
するために上記２つの信号線の一方に定電流源を付加し
ており、この構成によれば、応答速度の設定が容易とな
る。
【００３９】請求項８の発明は、所望の応答速度を設定
するために上記定電流源に替えてＭＯＳトランジスタと
抵抗を用いており、定電流源を用いないため回路規模を
小さく、レイアウトの縮小を図れる。また、ＭＯＳトラ
ンジスタに抵抗を組み合わせたことにより、回路の温度
特性を補正することも可能となる。
するために上記定電流源に替えてＭＯＳトランジスタと
抵抗を用いており、定電流源を用いないため回路規模を
小さく、レイアウトの縮小を図れる。また、ＭＯＳトラ
ンジスタに抵抗を組み合わせたことにより、回路の温度
特性を補正することも可能となる。
【００４０】請求項９の発明は、記所望の応答速度を設
定するために、上記抵抗を省き、ＭＯＳトランジスタの
Ｌ／Ｗのサイズの規定により行なっており、この構成で
は更に回路規模が小さく、レイアウトの縮小を図れる。
定するために、上記抵抗を省き、ＭＯＳトランジスタの
Ｌ／Ｗのサイズの規定により行なっており、この構成で
は更に回路規模が小さく、レイアウトの縮小を図れる。
【図１】 従来のワンショットパルス発生回路図
【図２】 図１の回路の動作を示したタイミングチャー
ト
ト
【図３】 本発明の第１の実施形態を示した回路図
【図４】 図３における信号波形を示した図
【図５】 図３の回路の動作を示したタイミングチャー
ト
ト
【図６】 本発明の第２の実施形態を示した回路図
【図７】 本発明の第３の実施形態を示した回路図
【図８】 本発明の第４の実施形態を示した回路図
【図９】 本発明の第５の実施形態を示した回路図
【図１０】 本発明の第６の実施形態を示した回路図
【図１１】 本発明の第７の実施形態を示した回路図
【図１２】 ＭＯＳトランジスタの外観図
１、２、３、６、７、８ インバータ、５、１０ ＡＮ
Ｄゲート、１５、１６コンパレータ、１９、２０ イン
バータ、１２、１４、２３、２４、２５、２６、２７、
２８、２９、３０ ＭＯＳトランジスタ
Ｄゲート、１５、１６コンパレータ、１９、２０ イン
バータ、１２、１４、２３、２４、２５、２６、２７、
２８、２９、３０ ＭＯＳトランジスタ
Claims (9)
- 【請求項１】 １つの入力信号からインバータ回路を用
いて応答速度の異なる２つの信号線を作成し、その応答
速度差を利用して２つの信号線の論理積により、入力信
号の立ち上がり／立下りに対してワンショットパルスを
発生させるワンショットパルス発生回路において、 前記インバータ回路のしきい値を適宜設定することによ
り、入力信号の信号幅狭化に対して最終的に入力信号に
対応したパルスを出力可能としたワンショットパルス発
生回路。 - 【請求項２】 上記インバータ回路を構成するＭＯＳト
ランジスタのＷ／Ｌサイズの変更によってしきい値を異
ならせる請求項１記載のワンショットパルス発生回路。 - 【請求項３】 上記２つの信号線の一方に対し、インバ
ータ回路に替えてコンパレータを用いることでしきい値
を異ならせる請求項１記載のワンショットパルス発生回
路。 - 【請求項４】 上記２つの信号線の一方において、イン
バータの電源電圧を可変にしてインバータのしきい値を
変える請求項１記載のワンショットパルス発生回路。 - 【請求項５】 上記２つの信号線の一方に対し、ＭＯＳ
トランジスタを用い、それのバックゲート効果により、
しきい値を異ならせる請求項１記載のワンショットパル
ス発生回路。 - 【請求項６】 １つの入力信号からインバータ回路を用
いて応答速度の異なる２つの信号線を作成し、その応答
速度差を利用して２つの信号線の論理積により、入力信
号の立ち上がり／立下りに対してワンショットパルスを
発生させるワンショットパルス発生回路において、 前記２つの信号線の内の一方に対し、所望の応答速度を
設定することにより、入力信号の信号幅狭化に対して最
終的に入力信号に対応したパルスを出力可能としたワン
ショットパルス発生回路。 - 【請求項７】 上記２つの信号線の一方に定電流源を付
加して応答速度を異ならせる請求項６記載のワンショッ
トパルス発生回路。 - 【請求項８】 上記定電流源に替えてＭＯＳトランジス
タと抵抗を用いた請求項７記載のワンショットパルス発
生回路。 - 【請求項９】 上記抵抗を省き、ＭＯＳトランジスタの
Ｌ／Ｗのサイズの規定により応答速度を設定する請求項
８記載のワンショットパルス発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002040354A JP2003243969A (ja) | 2002-02-18 | 2002-02-18 | ワンショットパルス発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002040354A JP2003243969A (ja) | 2002-02-18 | 2002-02-18 | ワンショットパルス発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003243969A true JP2003243969A (ja) | 2003-08-29 |
| JP2003243969A5 JP2003243969A5 (ja) | 2005-06-09 |
Family
ID=27781111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002040354A Pending JP2003243969A (ja) | 2002-02-18 | 2002-02-18 | ワンショットパルス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003243969A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11152924B2 (en) | 2019-11-26 | 2021-10-19 | Samsung Electronics Co., Ltd. | Level shifter and operating method of level shifter |
-
2002
- 2002-02-18 JP JP2002040354A patent/JP2003243969A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11152924B2 (en) | 2019-11-26 | 2021-10-19 | Samsung Electronics Co., Ltd. | Level shifter and operating method of level shifter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3141816B2 (ja) | 発振回路 | |
| JP3650186B2 (ja) | 半導体装置および比較回路 | |
| US5619170A (en) | PLL timing generator with voltage controlled oscillator | |
| JPH06259967A (ja) | 半導体メモリ装置のアドレス転移検出回路 | |
| JP4117977B2 (ja) | 半導体装置 | |
| JPH10224191A (ja) | 遅延回路 | |
| JPH10260741A (ja) | 定電圧発生回路 | |
| US6614278B2 (en) | Pulsed signal transition delay adjusting circuit | |
| KR100510531B1 (ko) | 동작 전원전압에 둔감한 지연 스테이지 및 이를 구비하는지연회로 | |
| KR100736056B1 (ko) | 제어 발진기 시스템 및 방법 | |
| JP2008092271A (ja) | 遅延回路 | |
| JP2003243969A (ja) | ワンショットパルス発生回路 | |
| JP2937591B2 (ja) | 基板バイアス発生回路 | |
| KR102081394B1 (ko) | 반도체 장치 | |
| JP3650826B2 (ja) | 乱数発生集積回路 | |
| JPH07249965A (ja) | クロック発振回路及びクロック発振回路に用いるゲート回路 | |
| WO2002015382A2 (en) | Oscillator having reduced sensitivity to supply voltage changes | |
| JP2002258956A (ja) | 電圧制御回路 | |
| US20110109366A1 (en) | Method and Apparatus to Limit Circuit Delay Dependence on Voltage for Single Phase Transition | |
| JP3237112B2 (ja) | 半導体集積回路及びそのスルーレート制御方法 | |
| JP3392278B2 (ja) | 発振器 | |
| JPH0837453A (ja) | プログラマブル遅延回路 | |
| JP3304926B2 (ja) | 電圧補正発振装置及び発振周波数の制御方法 | |
| KR101153911B1 (ko) | 링 오실레이터 | |
| JPH1197949A (ja) | 可変電流源およびこれを用いた電源電圧補償型積分遅延回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040827 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040827 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050714 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050719 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051129 |