JP5787311B2 - 物理乱数発生器 - Google Patents
物理乱数発生器 Download PDFInfo
- Publication number
- JP5787311B2 JP5787311B2 JP2011082473A JP2011082473A JP5787311B2 JP 5787311 B2 JP5787311 B2 JP 5787311B2 JP 2011082473 A JP2011082473 A JP 2011082473A JP 2011082473 A JP2011082473 A JP 2011082473A JP 5787311 B2 JP5787311 B2 JP 5787311B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- delay
- random number
- sfq
- physical random
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
2 第2の遅延回路
3 論理回路
4 遅延素子
5 AND回路
6 出力回路
R 超電導リング
Ja、Jb ジョセフソン接合
20、30 ジョセフソン伝送路
21、31 SFQ素子
51 第1の伝送路
52 第2の伝送路
53 第3の伝送路
54 AND回路の要部
70 遅延回路
80 論理回路
Claims (6)
- 周期パルスが入力され、遅延時間揺らぎを有する出力信号を出力する第1の遅延回路と、該第1の遅延回路の前記出力信号が入力される第1入力端及び他の信号が入力される第2入力端を有し、前記第1入力端及び前記第2入力端へ入力される信号の到達時刻の時間差に応じて“1”または“0”の信号を確率的に出力する論理回路とを備えた物理乱数発生器であって、
前記他の信号と前記周期パルスとは同期関係を有し、前記論理回路は、前記出力信号の到達時刻と前記他の信号の到達時刻との時間差が所定の値(反応時間差:Th)のときに確率50%で“1”の信号を出力することを特徴とする物理乱数発生器。 - 前記論理回路にAND回路が備えられ、前記第1入力端及び前記第2入力端が前記AND回路の入力へ接続され、前記第1の遅延回路の遅延時間は、動作時に前記論理回路から出力される“1”の発生確率が50%になるように設定されていることを特徴とする請求項1に記載の物理乱数発生器。
- 前記第1の遅延回路が可変遅延回路とされることを特徴とする請求項1または2に記載の物理乱数発生器。
- 前記第2入力端に第2の遅延回路が接続され、前記第1及び第2の遅延回路の少なくとも一つが可変遅延回路とされることを特徴とする請求項1または2に記載の物理乱数発生器。
- 前記第1の遅延回路は複数のSFQ素子を直列接続したジョセフソン伝送路で構成され、前記AND回路は一つの超電導リングにSFQの通過する2個の入力用と1個の出力用のジョセフソン素子を有するSFQ素子を含む複数のSFQ素子により構成されていることを特徴とする請求項2乃至4いずれか1項に記載の物理乱数発生器。
- 前記論理回路がフリップフロップ回路を備えることを特徴とする請求項2乃至4いずれか1項に記載の物理乱数発生器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011082473A JP5787311B2 (ja) | 2011-04-04 | 2011-04-04 | 物理乱数発生器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011082473A JP5787311B2 (ja) | 2011-04-04 | 2011-04-04 | 物理乱数発生器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012220968A JP2012220968A (ja) | 2012-11-12 |
JP5787311B2 true JP5787311B2 (ja) | 2015-09-30 |
Family
ID=47272472
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011082473A Expired - Fee Related JP5787311B2 (ja) | 2011-04-04 | 2011-04-04 | 物理乱数発生器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5787311B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3439606B2 (ja) * | 1996-08-02 | 2003-08-25 | 沖電気工業株式会社 | リング発振回路 |
JP3650826B2 (ja) * | 1999-11-05 | 2005-05-25 | 株式会社 沖マイクロデザイン | 乱数発生集積回路 |
JP4559985B2 (ja) * | 2005-03-15 | 2010-10-13 | 株式会社東芝 | 乱数発生回路 |
JP4427581B2 (ja) * | 2008-01-08 | 2010-03-10 | 株式会社東芝 | 乱数生成回路 |
-
2011
- 2011-04-04 JP JP2011082473A patent/JP5787311B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012220968A (ja) | 2012-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102401079B1 (ko) | 초전도 큐비트용 zzz 커플러 | |
US9595969B2 (en) | Reciprocal quantum logic comparator for qubit readout | |
Herr et al. | Ultra-low-power superconductor logic | |
Liu et al. | A first step toward cost functions for quantum-dot cellular automata designs | |
Hashemi et al. | New quantum dot cellular automata cell arrangements | |
JP7116375B2 (ja) | オンチップ・タイミング不確実性測定の分解能を増大させるシステムおよび方法 | |
Semenov et al. | SFQ control circuits for Josephson junction qubits | |
Gray et al. | A sampling technique and its CMOS implementation with 1 Gb/s bandwidth and 25 ps resolution | |
Takeuchi et al. | Thermodynamic study of energy dissipation in adiabatic superconductor logic | |
JP2000216338A (ja) | 電源電圧制御装置 | |
Oberg | Superconducting logic circuits operating with reciprocal magnetic flux quanta | |
Vernik et al. | Design and test of asynchronous eSFQ circuits | |
Ebert et al. | Experimentally verified design guidelines for minimizing the gray zone width of Josephson comparators | |
KR102599221B1 (ko) | 조셉슨 전류원 시스템 | |
Takeuchi et al. | Minimum energy dissipation required for a logically irreversible operation | |
JP5787311B2 (ja) | 物理乱数発生器 | |
Ortlepp et al. | Memory effect in balanced Josephson comparators | |
WO2020145854A2 (ru) | Способ формирования кубита | |
Kawaguchi et al. | Demonstration of an 8-bit SFQ carry look-ahead adder using clockless logic cells | |
Tanaka et al. | Rapid Single-Flux-Quantum Circuits Fabricated Using $\hbox {20}\hbox {-}\hbox {kA}/\hbox {cm}^{2} $$\hbox {Nb}/\hbox {AlO} _ {x}/\hbox {Nb} $ Process | |
Hyun et al. | Femtosecond-precision electronic clock distribution in CMOS chips by injecting frequency comb-extracted photocurrent pulses | |
JP2022173992A (ja) | 磁束スイッチシステム | |
Gao et al. | New figure of merit to compare josephson balanced comparators | |
JP2023025880A (ja) | 超伝導物理乱数生成装置 | |
Miller et al. | A single-flux-quantum demultiplexer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140403 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150303 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150428 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150707 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150722 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5787311 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |