JP2022173992A - 磁束スイッチシステム - Google Patents

磁束スイッチシステム Download PDF

Info

Publication number
JP2022173992A
JP2022173992A JP2022038128A JP2022038128A JP2022173992A JP 2022173992 A JP2022173992 A JP 2022173992A JP 2022038128 A JP2022038128 A JP 2022038128A JP 2022038128 A JP2022038128 A JP 2022038128A JP 2022173992 A JP2022173992 A JP 2022173992A
Authority
JP
Japan
Prior art keywords
current
input
flux
inductor
response
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022038128A
Other languages
English (en)
Other versions
JP7342175B2 (ja
Inventor
ジェームズ バラード コディ
James Ballard Cody
ホステトラー ミクリック アンドリュー
Hostetler Miklich Andrew
ジョン アトマン スタウティモア ミカ
John Atman Stoutimore Micah
ミラー ロバート
Robert Miller
ディ．ストランド ジョエル
D Strand Joel
プレイム カート
Pleim Kurt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Northrop Grumman Systems Corp
Original Assignee
Northrop Grumman Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Northrop Grumman Systems Corp filed Critical Northrop Grumman Systems Corp
Publication of JP2022173992A publication Critical patent/JP2022173992A/ja
Application granted granted Critical
Publication of JP7342175B2 publication Critical patent/JP7342175B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/38—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of superconductive devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/14—Indicating direction of current; Indicating polarity of voltage
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/14—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
    • G01R15/18—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using inductive devices, e.g. transformers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
    • H03K19/1952—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices with electro-magnetic coupling of the control current

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

Figure 2022173992000001
【課題】インタロゲーションパルスを電流の電流方向を問い合わせるために供給する磁束スイッチシステム（ｆｌｕｘ ｓｗｉｔｃｈ ｓｙｓｔｅｍ）及び方法を提供する。
【解決手段】磁束スイッチシステム１０は、インタロゲーションパルスＩＮＴＩＮが供給される入力段１２と、入力電流ＩＩＮを受け取る複数の磁束ループ１４と、を含む。複数の磁束ループの各々は、第１の極性の入力電流に応答してトリガして出力パルスＩＮＴＯＵＴを生成し、第１の極性とは反対の第２の極性の入力電流に応答してトリガせず出力パルスＩＮＴＯＵＴを生成しないジョセフソン接合を含む。磁束スイッチシステム１０はさらに、出力パルスＩＮＴＯＵＴを磁束スイッチシステムの出力に伝搬する出力段１６を含む。
【選択図】図１

Description

本開示は、概して、古典的および超伝導コンピューティングシステムに関し、より詳細には、磁束スイッチシステム（ｆｌｕｘ ｓｗｉｔｃｈ ｓｙｓｔｅｍ）に関する。
様々な種類の超伝導回路では、データ状態を制御するために制御電流が一般的に用いられる。例えば、制御ループに磁束を誘導してデータを制御するために、超伝導回路に誘導的な結合を介して電流を誘導的に供給することができる。このような制御電流を実施する様々な種類の超伝導回路には、超伝導量子干渉デバイス（ＳＱＵＩＤ：ｓｕｐｅｒｃｏｎｄｕｃｔｉｎｇ ｑｕａｎｔｕｍ ｉｎｔｅｒｆｅｒｅｎｃｅ ｄｅｖｉｃｅ）、量子磁束パラメトロン（ＱＦＰ：ｑｕａｎｔｕｍ ｆｌｕｘ ｐａｒａｍｅｔｒｏｎ）、またはその他の様々なデバイスなどがある。超伝導回路または超伝導回路の一部に供給される制御電流は、電流方向に関して未知である場合がある。従って、制御電流の符号を照会して制御電流の電流の流れの方向を示すために、追加の回路が実装される可能性がある。
一例は、磁束スイッチシステムを含む。システムは、インタロゲーションパルス（ｉｎｔｅｒｒｏｇａｔｉｏｎ ｐｕｌｓｅ）を供給するように構成された入力段を含む。システムはまた、入力電流を受け取るように構成された複数の磁束ループをも含む。複数の磁束ループの各々は、第１の極性の入力電流に応答してトリガして出力パルスを生成し、第１の極性とは反対の第２の極性の入力電流に応答してトリガせず出力パルスを生成しないように構成されたジョセフソン接合を含む。システムは、出力パルスを磁束スイッチシステムの出力に伝搬するように構成された出力段をさらに含む。
別の例は、入力電流の極性を決定するための方法を含む。方法は、磁束ループの各々に電流を供給するために、複数の磁束ループの各々にバイアス電流を供給することを含む。複数の磁束ループの各々は、ジョセフソン接合を含む。方法は、複数磁束ループの各々に入力電流を誘導的に提供することと、入力段を介して複数の磁束ループにインタロゲーションパルスを供給することとを含む。方法は、インタロゲーションパルスに応答した、かつ複数の磁束ループの各々における電流に基づく複数の磁束ループの各々のジョセフソン接合のトリガの結果により出力段から提供される出力パルスに応答して、入力電流が第１の極性を有していると決定することをも含む。方法は、出力段から出力パルスが提供されないことに応答して、入力電流が第１の極性とは反対の第２の極性を有していることを決定することをさらに含む。
別の例は、磁束スイッチシステムを含む。システムは、レシプロカル量子論理（ＲＱＬ）インタロゲーションパルスを提供するように構成された入力段を含む。システムは、入力電流に誘導的に結合される第１のインダクタ、および第１のジョセフソン接合を含む第１の磁束ループをも含む。第１のインダクタおよび第１のジョセフソン接合の各々が入力段に結合され、第１の磁束ループは、バイアス電流に応答して第１の電流を伝導するように構成される。システムは、入力電流に誘導的に結合される第２のインダクタ、および第２のジョセフソン接合を含む第２の磁束ループをも含む。第２の磁束ループは、バイアス電流に応答して第２の電流を伝導するように構成される。第１および第２のジョセフソン接合は、第１および第２の電流の相対関係に基づいて第１の極性の入力電流およびＲＱＬインタロゲーションパルスに応答してトリガしてＲＱＬ出力パルスを生成するように構成され、第２の極性の入力電流およびＲＱＬインタロゲーションパルスに応答してトリガしないように構成される。システムは、第２のインダクタおよび第２のジョセフソン接合に結合された出力段をさらに含む。出力段は、ＲＱＬ出力パルスを磁束スイッチシステムの出力に伝搬するように構成される。
磁束スイッチシステムの一例を示す図である。 磁束スイッチ回路の一例を示す図である。 磁束スイッチ回路の別の例を示す図である。 磁束スイッチ回路の別の例を示す図である。 磁束スイッチ回路の別の例を示す図である。 入力電流の極性を決定するための方法の一例を示す図である。
本開示は、概して、古典的および超伝導コンピューティングシステムに関し、より詳細には、磁束スイッチシステムに関する。磁束スイッチシステムは、超伝導回路システムなどにおいて、電流の符号の指示を提供するためのアナログ－デジタルコンバータ（ＡＤＣ）として構成することができる。例えば、ＡＤＣは、第１の電流方向を有する電流に応答して出力パルス（例えば、レシプロカル量子論理（ＲＱＬ：ｒｅｃｉｐｒｏｃａｌ ｑｕａｎｔｕｍ ｌｏｇｉｃ）パルス）を提供し、第２の電流方向を有する電流に応答して出力パルスを提供しないように構成されたシングルビットＡＤＣとすることができる。例えば、磁束スイッチシステムには、インタロゲーションパルス（例えば、ＲＱＬパルス）を電流の電流方向を問い合わせるために供給することができる。
磁束スイッチシステムは、入力段、出力段、および複数の磁束ループを含む。入力段は、監視されるべき入力電流の符号を問い合わせるために供給されるインタロゲーションパルス（例えば、ＲＱＬパルス）を受信するように構成される。入力電流が複数の磁束ループに提供されると、入力電流が磁束ループに誘導的に結合されて、磁束ループに電流を誘導するようにすることができる。一例として、磁束ループは、第１の磁束ループおよび第２の磁束ループを含むことができ、これらはそれぞれ、磁束ループ内で反対方向に循環する第１および第２の電流を供給するバイアス電流を受け取る。従って、第１および第２の電流は、個々の磁束ループ内の磁束に対して、定常状態の等しい反対の振幅を提供する。例として、磁束ループはそれぞれ、ジョセフソン接合と、入力電流から誘導電流を受け取るインダクタとを含むことができる。
第１の方向を有する入力電流に応答して、入力電流は、第１の方向に電流を誘導して、第１の電流の振幅を増加させ、第２の電流の振幅を減少させることができる。第１の電流の振幅の増加により、第１の磁束ループに関連付けられたジョセフソン接合のバイアスが増加して、ジョセフソン接合がインタロゲーションパルスに応答してトリガすることができるようにすることができる。従って、第１の磁束ループのジョセフソン接合のトリガにより、第２の磁束ループのジョセフソン接合のトリガを生じさせることができ、従って、第２の磁束ループに結合された出力段から、入力電流が第１の電流方向を有していることを指示するための出力パルス（例えば、ＲＱＬパルス）を提供することができる。しかしながら、第１の方向とは反対の第２の方向を有する入力電流に応答して、入力電流は、第１の方向とは反対の第２の方向に電流を誘導して、第１の電流の振幅を減少させ、第２の電流の振幅を増加させることができる。第１の電流の振幅の減少により、第１の磁束ループに関連付けられたジョセフソン接合のバイアスを減少させることができる。その結果、第１の磁束ループのジョセフソン接合は、インタロゲーションパルスに応答してトリガされない。従って、出力段から、入力電流が第２の電流方向を有していることを指示するパルスは提供されない。
図１は、磁束スイッチシステム１０の一例を示す。磁束スイッチシステム１０は、インタロゲーションパルスＩＮＴＩＮ（例えば、レシプロカル量子論理（ＲＱＬ）パルス）に応答して入力電流ＩＩＮの符号（例えば、方向）を決定するために、様々な超伝導コンピュータシステムのいずれかに実装され得る。例えば、磁束スイッチシステム１０は、入力電流ＩＩＮの符号の指示を提供するためのアナログ－デジタルコンバータ（ＡＤＣ）として構成することができる。例えば、磁束スイッチシステム１０は、第１の電流方向を有する入力電流ＩＩＮに応答して出力パルスＩＮＴＯＵＴ（例えば、ＲＱＬパルス）を提供し、第２の電流方向を有する入力電流ＩＩＮに応答して出力パルスＩＮＴＯＵＴを提供しないように構成されたシングルビットＡＤＣとすることができる。
磁束スイッチシステム１０は、入力段１２、複数の磁束ループ１４、および出力段１６を含む。入力段１２は、インタロゲーションパルスＩＮＴＩＮを伝搬するように構成されたジョセフソン伝送線（ＪＴＬ）として構成することができる。例えば、インタロゲーションパルスＩＮＴＩＮはＲＱＬパルスとすることができ、入力段１２は、ＲＱＬクロック信号を介してバイアスされて、インタロゲーションパルスＩＮＴＩＮを受信して、インタロゲーションパルスＩＮＴＩＮを磁束ループ１４に伝搬することができる。一例として、インタロゲーションパルスＩＮＴＩＮを入力電流ＩＩＮの状態を問い合わせるために磁束スイッチシステム１０に供給することができ、インタロゲーションパルスＩＮＴＩＮは、入力電流ＩＩＮが非ゼロ振幅を有するときに供給することができるようになっている。
磁束ループ１４は、図１の例において、入力電流ＩＩＮとバイアス信号ＢＩＡＳの両方を受け取るものとして示されている。例えば、磁束ループ１４は、インダクタおよびジョセフソン接合をそれぞれが含む第１の磁束ループおよび第２の磁束ループを含む。一例として、入力電流ＩＩＮは、第１および第２の磁束ループ１４の各々に関連付けられたインダクタを介して、磁束ループ１４の各々に誘導的に結合される。個々の磁束ループ１４内で反対方向に循環する第１および第２の電流を供給するために、バイアス信号ＢＩＡＳが各磁束ループ１４に供給される。従って、第１および第２の電流は、個々の磁束ループ１４内の磁束に対して、定常状態の等しい反対の振幅を提供する。本明細書で説明するように、第１および第２の電流は、磁束ループ１４の個々のジョセフソン接合のバイアスを調整するために、入力電流ＩＩＮの誘導的な結合によって変更される振幅を有する。
出力段１６は、最後の磁束ループ１４（例えば、第２の磁束ループ１４）に結合され、インタロゲーションパルスＩＮＴＩＮおよび入力電流ＩＩＮの第１の電流方向に応答した出力パルスＩＮＴＯＵＴを伝搬し、インタロゲーションパルスおよび入力電流ＩＩＮの第２の電流方向に応答した出力パルスＩＮＴＯＵＴを伝搬しないように構成される。例えば、第１の電流方向を有する入力電流ＩＩＮに応答して、入力電流ＩＩＮは、磁束ループ１４の各々において第１の方向に電流を誘導して、第１の磁束ループ１４の第１の電流の振幅を増加させ、第２の磁束ループ１４の第２の電流の振幅を減少させることができる。第１の電流の振幅の増加により、第１の磁束ループ１４に関連付けられたジョセフソン接合のバイアスが増加して、ジョセフソン接合がインタロゲーションパルスＩＮＴＩＮに応答してトリガすることができるようにすることができる。従って、第１の磁束ループ１４のジョセフソン接合のトリガにより、第２の磁束ループ１４のジョセフソン接合のトリガを生じさせることができ、従って、出力段１６から、入力電流ＩＩＮが第１の電流方向を有していることを指示するための出力パルスＩＮＴＯＵＴ（例えば、ＲＱＬパルス）を提供することができる。
第１の方向とは反対の第２の方向を有する入力電流ＩＩＮに応答して、入力電流ＩＩＮは、磁束ループ１４の各々において第１の方向とは反対の第２の方向に電流を誘導して、第１の磁束ループ１４の第１の電流の振幅を減少させ、第２の磁束ループ１４の第２の電流の振幅を増加させることができる。第１の電流の振幅の減少により、第１の磁束ループ１４に関連付けられたジョセフソン接合のバイアスを減少させることができる。その結果、第１の磁束ループ１４のジョセフソン接合は、インタロゲーションパルスＩＮＴＩＮに応答してトリガされない。従って、出力段１６から、入力電流ＩＩＮが第２の電流方向を有していることを指示するパルスは提供されない。
従って、本明細書に記載の磁束スイッチシステム１０は、超伝導回路における電流方向を問い合わせるための典型的なＡＤＣの実装形態とは対照的に、超伝導持続電流に対応する入力電流ＩＩＮの電流方向を問い合わせるロバストな方法を提供する。例えば、一般的なＡＤＣ設計では、動作マージンが低く、測定回路においてクロックに起因するノイズが発生することがある。機能するために、そのような典型的なＡＤＣは、（例えば、正しい極性で）問い合わせられる入力電流からＡＤＣにおいて誘導される追加の電流が、ＡＤＣのジョセフソン接合を励起するために必要な最終閾値を提供する動作点にＤＣバイアスすることができ、これにより、出力においてデジタルの「論理１」のストリームを導くことができる。ＡＤＣは、入力電流がゼロになると出力にデータが生成されないポイントにバイアスされるため、典型的なＡＤＣの方式では、超伝導回路から得られる入力電流範囲の半分のみを使用しており、これが動作マージンが低い主な原因となっている。しかしながら、磁束スイッチシステム１０は、入力電流ＩＩＮが存在するときに、入力電流ＩＩＮの第１の方向における第１の状態と、入力電流ＩＩＮの第２の方向における第２の状態とを提供するように、問い合わせを受ける。さらに、ＲＱＬインタロゲーション用の典型的なＡＤＣは、ＲＯＬクロック線によってバイアスされるジョセフソン接合に依存している。典型的なＡＤＣにおけるＲＱＬクロック型のジョセフソン接合は、測定される回路にノイズを誘発する可能性があり、これは、入力信号の歪みを導入し、かつ測定される超伝導回路の感度によっては測定の忠実度を低下させる可能性がある。しかしながら、磁束スイッチシステム１０は、本明細書でより詳細に説明されるように、ＲＱＬクロック信号からバイアスされないジョセフソン接合を実装しているため、磁束スイッチシステム１０の動作に対するノイズの悪影響が軽減される。
図２は、磁束スイッチ回路５０の一例を示す。磁束スイッチ回路５０は、入力電流ＩＩＮの符号（例えば、方向）を決定するために、様々な超伝導コンピュータシステムのいずれかに実装され得る。磁束スイッチ回路５０は、図１の例における磁束スイッチシステム１０に対応することができる。従って、図２の例の以下の説明では、図１の例が参照される。
磁束スイッチ回路５０は、入力段５２および出力段５４を含む。図２の例では、入力段５２は、ＪＴＬ５６および入力インダクタＬＩＮを含む。ＪＴＬ５６は、前のＪＴＬ段などから供給されたインタロゲーションパルスＩＮＴＩＮを受信して伝搬するように構成される。例えば、インタロゲーションパルスＩＮＴＩＮはＲＱＬパルスとすることができ、ＪＴＬ５６は、ＲＱＬクロック信号（図示せず）を介してバイアスされて、インタロゲーションパルスＩＮＴＩＮを入力インダクタＬＩＮに伝搬することができるようになっている。一例として、インタロゲーションパルスＩＮＴＩＮを入力電流ＩＩＮの状態を問い合わせるために磁束スイッチ回路５０に供給することができ、インタロゲーションパルスＩＮＴＩＮは、入力電流ＩＩＮが非ゼロ振幅を有するときに供給することができるようになっている。同様に、出力段５４は、出力インダクタＬＯＵＴ、第１のＪＴＬ５８、および第２のＪＴＬ６０を含む。一例として、第１および第２のＪＴＬ５８および６０は、ＲＱＬクロック信号を介して（例えば、少なくとも第１のＪＴＬ５８についてはＪＴＬ５６と同じ位相を介して）同様にバイアスされる。
また、磁束スイッチ回路５０は第１の磁束ループ６２および第２の磁束ループ６４を含む。第１の磁束ループ６２は、入力インダクタＬＩＮに結合され、かつジョセフソン接合Ｊ１およびインダクタＬ１を含む。第２の磁束ループ６４は、出力インダクタＬＯＵＴに結合され、かつジョセフソン接合Ｊ２およびインダクタＬ２を含み、インダクタＬ１およびＬ２ならびにジョセフソン接合Ｊ１およびＪ２は、平衡配置に構成されるようになっている。一例として、インダクタＬ１およびＬ２は、入力インダクタＬＩＮおよび出力インダクタＬＯＵＴのインダクタンスのインダクタンスよりも小さいほぼ等しいインダクタンスを有する。別の例として、入力インダクタＬＩＮおよび出力インダクタＬＯＵＴは、本明細書でより詳細に説明されるように、第１および第２の磁束ループ６２および６４のバランスをとるためにほぼ等しいインダクタンスを有することができる。磁束ループ６２および６４は、バイアス電流ＩＢＩＡＳが流れる第２のバイアスインダクタＬＢＩＡＳ２に誘導的に結合された共有の第１のバイアスインダクタＬＢＩＡＳ１をさらに含む。従って、バイアス電流ＩＢＩＡＳは、第１および第２の磁束ループ６２および６４の各々に反対方向に誘導的に供給されて、個々のインダクタＬ１およびＬ２を通って流れるほぼ等しい反対の電流によりジョセフソン接合Ｊ１およびＪ２の各々に定常状態バイアスを供給する。
図３は、磁束スイッチ回路１００の別の例を示す。磁束スイッチ回路１００は、図２の例における磁束スイッチ回路５０の一部に対応する。従って、図３の例の以下の説明では、図２の例が参照され、図２の例と同様の参照番号が使用される。磁束スイッチ回路１００は、第１の磁束ループ６２および第２の磁束ループ６４を含む。図３の例では、バイアス電流ＩＢＩＡＳによって（例えば、バイアスインダクタＬＢＩＡＳ１およびＬＢＩＡＳ２を介して）供給される誘導電流に対応することができる電流ＩＢが、磁束ループ６２および６４の各々に供給される。従って、電流ＩＢは、第１の磁束ループ６２の周りで第１のインダクタＬ１および第１のジョセフソン接合Ｊ１を通って反時計回り方向に流れる第１の電流Ｉ１と、第２の磁束ループ６４の周りで第２のインダクタＬ２および第２のジョセフソン接合Ｊ２を通って時計回りの方向に流れる第２のインダクタＬ２を通る第２の電流Ｉ２として分割される。
また、図３の例は第１の磁束ループ６２に結合された入力インダクタＬＩＮおよび第２の磁束ループ６４に結合された出力インダクタＬＯＵＴを示している。前述したように、インダクタＬ１およびＬ２は、入力インダクタＬＩＮおよび出力インダクタＬＯＵＴのインダクタンスのインダクタンスよりも小さいほぼ等しいインダクタンスを有することができ、入力インダクタＬＩＮおよび出力インダクタＬＯＵＴは、第１および第２の磁束ループ６２および６４のバランスをとるためにほぼ等しいインダクタンスを有することができる。従って、電流Ｉ１は、（高インピーダンスを有する入力インダクタＬＩＮではなく）ジョセフソン接合Ｊ１を流れ、電流Ｉ２は、（高インピーダンスを有する出力インダクタＬＯＵＴではなく）ジョセフソン接合Ｊ２を流れる。従って、電流Ｉ１およびＩ２は、本明細書でより詳細に説明されるように、入力電流ＩＩＮの不在に対応する定常状態で振幅がほぼ等しくなり、ジョセフソン接合Ｊ１およびＪ２の定常状態バイアスを個々に供給することが可能である。
図２の例に戻って参照すると、インダクタＬ１はインダクタＬ３に誘導的に結合され、インダクタＬ２はインダクタＬ４に誘導的に結合されている。インダクタＬ３およびＬ４は、導体６６上に直列に配置され、導体６６を介して入力電流ＩＩＮが、第１の方向または第１の方向とは反対の第２の方向のいずれかに供給される。従って、入力電流ＩＩＮが導体６６に供給されると、入力電流ＩＩＮは、磁束ループ６２および６４に電流を誘導し、その結果、電流Ｉ１およびＩ２の正味の振幅変化が生じる。電流Ｉ１およびＩ２は、インダクタＬ１およびＬ２を介して反対方向に流れるため、入力電流ＩＩＮは、入力電流ＩＩＮの方向に基づいて、電流Ｉ１およびＩ２の一方の振幅を増加させ、電流Ｉ１およびＩ２の他方の振幅を等しく減少させることにより、電流Ｉ１およびＩ２の振幅を相対的に変化させる。その結果、入力電流ＩＩＮの電流方向（即ち、符号）に基づいて、ジョセフソン接合Ｊ１およびＪ２のバイアスを相対的に変化させることができる。
図４は、磁束スイッチ回路１５０の別の例を示す。磁束スイッチ回路１５０は、図２の例における磁束スイッチ回路５０の一部に対応する。従って、図４の例の以下の説明では、図２および図３の例が参照され、図２の例と同様の参照番号が使用される。磁束スイッチ回路１５０は、第１の磁束ループ６２および第２の磁束ループ６４を含む。図４の例では、バイアス電流ＩＢＩＡＳによって（例えば、バイアスインダクタＬＢＩＡＳ１およびＬＢＩＡＳ２を介して）供給される誘導電流に対応することができる電流ＩＢが、磁束ループ６２および６４の各々に供給される。従って、電流ＩＢは、第１の磁束ループ６２の周りで第１のインダクタＬ１および第１のジョセフソン接合Ｊ１を通って反時計回り方向に流れる第１の電流Ｉ１と、第２の磁束ループ６４の周りで第２のインダクタＬ２および第２のジョセフソン接合Ｊ２を通って時計回りの方向に流れる第２のインダクタＬ２を通る第２の電流Ｉ２として分割される。
図４の例では、入力電流ＩＩＮは、第１の方向（例えば、第１の符号）に導体６６上に供給されるものとして示されている。入力電流ＩＩＮが導体６６上に、従って、インダクタＬ３およびＬ４を介して供給される結果として、インダクタＬ３は、インダクタＬ１を介して、第１の電流Ｉ１に加算される電流を第１の磁束ループ６２上に誘導する。従って、図４の例において、第１の電流Ｉ１は、第１の方向における入力電流ＩＩＮへの誘導結合から供給される、加算振幅（例えば、電流ＩＢと同じ方向）の結果としての第１の電流Ｉ１の振幅の増加に対応する太い線として示されている。同様に、インダクタＬ４は、インダクタＬ２を介して、第２の電流Ｉ２から減算される電流を第２の磁束ループ６４上に誘導する。従って、図４の例において、第２の電流Ｉ２は、第１の方向における入力電流ＩＩＮへの誘導結合から供給される、減算振幅（例えば、電流ＩＢとは反対方向）の結果としての第２の電流Ｉ２の振幅の減少に対応する細い線として示されている。
第１の電流Ｉ１の振幅の増加に基づいて、第１の電流Ｉ１は、第１のジョセフソン接合Ｊ１のバイアスを増加させる。以前に説明したように、図４の例において１５２で示されているインタロゲーションパルスＩＮＴＩＮは、入力電流ＩＩＮの符号を問い合わせるために、入力段５２に供給され、入力段５２を通って伝搬する。入力段５２から入力インダクタＬＩＮ（図４の例には図示せず）を介して供給されるインタロゲーションパルスＩＮＴＩＮに応答して、インタロゲーションパルスＩＮＴＩＮは、ジョセフソン接合Ｊ１の増加バイアスに加算されて、ジョセフソン接合Ｊ１をトリガすることができる。従って、ジョセフソン接合Ｊ１は、インダクタＬ１およびインダクタＬ２を伝搬して、ジョセフソン接合Ｊ２をもトリガする電圧パルスを同様に生成することができる。従って、ジョセフソン接合Ｊ２は、図４の例において１５４で示されている出力パルスＩＮＴＯＵＴに対応する電圧パルスを放出することができ、入力電流ＩＩＮが第１の符号を有しており、従って、第１の方向に流れることを指示するために、この電圧パルスは、出力段５４に伝搬し、出力段５４を通って伝搬することができる。
図５は、磁束スイッチ回路２００の別の例を示す。磁束スイッチ回路２００は、図２の例における磁束スイッチ回路５０の一部に対応する。従って、図５の例の以下の説明では、図２から図４の例が参照され、図２の例と同様の参照番号が使用される。磁束スイッチ回路２００は、第１の磁束ループ６２および第２の磁束ループ６４を含む。図５の例では、バイアス電流ＩＢＩＡＳによって（例えば、バイアスインダクタＬＢＩＡＳ１およびＬＢＩＡＳ２を介して）供給される誘導電流に対応することができる電流ＩＢが、磁束ループ６２および６４の各々に供給される。従って、電流ＩＢは、第１の磁束ループ６２の周りで第１のインダクタＬ１および第１のジョセフソン接合Ｊ１を通って反時計回り方向に流れる第１の電流Ｉ１と、第２の磁束ループ６４の周りで第２のインダクタＬ２および第２のジョセフソン接合Ｊ２を通って時計回りの方向に流れる第２のインダクタＬ２を通る第２の電流Ｉ２として分割される。
図５の例では、入力電流ＩＩＮは、図４の例の第１の方向とは反対の第２の方向（例えば、第２の符号）に導体６６上に供給されるものとして示されている。入力電流ＩＩＮが導体６６上に、従ってインダクタＬ３およびＬ４を介して供給される結果として、インダクタＬ３は、インダクタＬ１を介して、第１の電流Ｉ１から減算される電流を第１の磁束ループ６２上に誘導する。従って、図５の例において、第１の電流Ｉ１は、第２の方向における入力電流ＩＩＮへの誘導結合から供給される、減算振幅（例えば、電流ＩＢとは反対方向）の結果としての第１の電流Ｉ１の振幅の減少に対応する細い線として示されている。同様に、インダクタＬ４は、インダクタＬ２を介して、第２の電流Ｉ２に加算される電流を第２の磁束ループ６４上に誘導する。従って、図５の例において、第２の電流Ｉ２は、第２の方向における入力電流ＩＩＮへの誘導結合から供給される、加算振幅（例えば、電流ＩＢと同じ方向）の結果としての第２の電流Ｉ２の振幅の増加に対応する太い線として示されている。
第１の電流Ｉ１の振幅の減少に基づいて、第１の電流Ｉ１は、第１のジョセフソン接合Ｊ１のバイアスを減少させる。以前に説明したように、図５の例において２０２で示されているインタロゲーションパルスＩＮＴＩＮは、入力電流ＩＩＮの符号を問い合わせるために、入力段５２に供給され、入力段５２を通って伝搬する。入力段５２から入力インダクタＬＩＮ（図５の例には図示せず）を介して供給されるインタロゲーションパルスＩＮＴＩＮに応答して、ジョセフソン接合Ｊ１のバイアスの減少に基づいて、インタロゲーションパルスＩＮＴＩＮは、ジョセフソン接合Ｊ１をトリガするのに不十分となる。従って、電圧パルスは、磁束スイッチ回路５０を通って出力段５４に伝搬せず、従って、入力電流ＩＩＮが第２の符号を有しており、従って、第２の方向に流れることを指示するために、出力段５４は、出力パルスＩＮＴＯＵＴを供給しない。
図２の例に戻って参照すると、前述したように、インタロゲーションパルスＩＮＴＩＮは、正のフラクソンとそれに続く負のフラクソンとを含むＲＱＬパルスとして（例えば、レシプロカルのペアとして）供給される。従って、磁束スイッチ回路５０は、ＲＱＬ回路に実装することができる。例えば、入力インダクタＬＩＮの高いインダクタンス値に基づいて、ＲＱＬパルスの負のフラクソンを拒否（例えば反射）して、正のフラクソンのみが入力インダクタＬＩＮを通過して第１のジョセフソン接合Ｊ１に到達するようにすることができる。さらに、出力段５４は、第１および第２のＪＴＬ５８および６０を相互接続するノード７０に結合されたリセット段６８を含む。リセット段６８は、ジョセフソン接合Ｊ１およびＪ２（例えば、第１のＪＴＬ５８のジョセフソン接合（単数または複数）と同様に）をリセットするために、出力パルスＩＮＴＯＵＴに応答して負のフラクソンを提供するように構成される。
リセット段６８は、入力において低電圧レール（例えば、接地）を相互接続し、出力においてノード７０を（インダクタＬＲＳＴを介して）相互接続するＪＴＬ７２を含む。前述したように、（例えば、図４の例に示すように、入力電流ＩＩＮが第１の方向に供給されることに応答した）ジョセフソン接合Ｊ１のトリガにより、ジョセフソン接合Ｊ２のトリガが生じて、電圧パルスが出力段５４に伝搬される。従って、第１のＪＴＬ５８は、同様に、リセット段６８のＪＴＬ７２および第２のＪＴＬ６０の両方に提供される電圧パルスを伝搬することができる。従って、第２のＪＴＬ６０は、電圧パルスをＲＱＬ出力パルスＩＮＴＯＵＴの正のフラクソンとして伝搬することができる。しかしながら、リセット段６８のＪＴＬ７２は、ＪＴＬ５８および６０に対して入力および出力に対して反対に配置されているため、ＪＴＬ７２に供給された電圧パルスは、低電圧レールに提供され、従って、負のフラクソンとして反射される。従って、負のフラクソンは、ＪＴＬ５８を介してジョセフソン接合Ｊ１およびＪ２に伝搬し、ジョセフソン接合Ｊ１およびＪ２、並びにＪＴＬ５８に関連付けられたジョセフソン接合（単数または複数）をリセットする。負のフラクソンも第２のＪＴＬ６０を介して伝搬し、ＲＱＬ出力パルスＩＮＴＯＵＴのレシプロカルペアの負のフラクソンとして出力される。
上記した構造的および機能的特徴を考慮して、本開示の様々な態様による方法は、図６を参照することにより、よりよく理解されるであろう。図６は、入力電流の極性を決定するための方法２５０の一例を示す。本開示によれば、本明細書に示され、説明されたものとは異なる順序で、かつ／または他の態様と同時に発生し得るため、図６の方法は、図示された順序によって限定されないことを理解および諒解されたい。さらに、本実施例の一態様による方法を実施するために、図示されたすべての特徴が必要とされるわけではない。
２５２において、複数の磁束ループの各々に電流（例えば、電流Ｉ１およびＩ２）を供給するために、バイアス電流（例えば、バイアス電流ＩＢＩＡＳ）が複数の磁束ループ（例えば、磁束ループ６０および６２）の各々に供給される。複数の磁束ループの各々はジョセフソン接合（例えば、ジョセフソン接合Ｊ１およびＪ２）を含む。２５４において、入力電流（例えば、入力電流ＩＩＮ）が複数の磁束ループの各々に誘導的に供給される。２５６において、インタロゲーションパルス（例えば、インタロゲーションパルスＩＮＴＩＮ）が、入力段（例えば、入力段５２）を介して複数の磁束ループに供給される。２５８において、インタロゲーションパルスに応答した、かつ複数の磁束ループの各々における電流に基づく磁束ループの各々のジョセフソン接合のトリガの結果により出力段（例えば、出力段５４）から提供される出力パルス（例えば、出力パルスＩＮＴＯＵＴ）に応答して、入力電流が第１の極性を有していると決定される。２６０において、出力段から出力パルスが提供されないことに応答して、入力電流が第１の極性とは反対の第２の極性を有していると決定される。
上記に記載されているのは、本発明の例である。もちろん、本発明を説明する目的で構成要素または方法の考えられるすべての組み合わせを説明することは不可能であるが、当業者は、本発明のさらに多くの組み合わせおよび置換が可能であることを認識するであろう。従って、本発明は、添付の特許請求の範囲の技術思想および範囲内に含まれるそのようなすべての変更、修正および変形を包含することが意図されている。さらに、本開示または特許請求の範囲が「ある」、「第１の」、または「別の」構成要素、またはそれらと同等の構成要素を記載している場合、それは、そのような構成要素を１つまたは複数含むと解釈されるべきであり、２つ以上の要素を必要とするわけでも、除外するわけでもない。本明細書で使用される場合、「含む」という用語は、含むがこれに限定されないことを意味し、「含んでいる」という用語は、含んでいるがこれに限定されないことを意味する。「に基づく」という用語は、少なくとも部分的に基づくことを意味する。
本開示は、概して、古典的および超伝導コンピューティングシステムに関し、より詳細には、磁束スイッチシステム（ｆｌｕｘ ｓｗｉｔｃｈ ｓｙｓｔｅｍ）に関する。
様々な種類の超伝導回路では、データ状態を制御するために制御電流が一般的に用いられる。例えば、制御ループに磁束を誘導してデータを制御するために、超伝導回路に誘導的な結合を介して電流を誘導的に供給することができる。このような制御電流を実施する様々な種類の超伝導回路には、超伝導量子干渉デバイス（ＳＱＵＩＤ：ｓｕｐｅｒｃｏｎｄｕｃｔｉｎｇ ｑｕａｎｔｕｍ ｉｎｔｅｒｆｅｒｅｎｃｅ ｄｅｖｉｃｅ）、量子磁束パラメトロン（ＱＦＰ：ｑｕａｎｔｕｍ ｆｌｕｘ ｐａｒａｍｅｔｒｏｎ）、またはその他の様々なデバイスなどがある。超伝導回路または超伝導回路の一部に供給される制御電流は、電流方向に関して未知である場合がある。従って、制御電流の符号を照会して制御電流の電流の流れの方向を示すために、追加の回路が実装される可能性がある。
米国特許第９６４６６８２号明細書 米国特許第１０５７４２５１号明細書
一例は、磁束スイッチシステムを含む。システムは、インタロゲーションパルス（ｉｎｔｅｒｒｏｇａｔｉｏｎ ｐｕｌｓｅ）を供給するように構成された入力段を含む。システムはまた、入力電流を受け取るように構成された複数の磁束ループをも含む。複数の磁束ループの各々は、第１の極性の入力電流に応答してトリガして出力パルスを生成し、第１の極性とは反対の第２の極性の入力電流に応答してトリガせず出力パルスを生成しないように構成されたジョセフソン接合を含む。システムは、出力パルスを磁束スイッチシステムの出力に伝搬するように構成された出力段をさらに含む。
別の例は、入力電流の極性を決定するための方法を含む。方法は、磁束ループの各々に電流を供給するために、複数の磁束ループの各々にバイアス電流を供給することを含む。複数の磁束ループの各々は、ジョセフソン接合を含む。方法は、複数磁束ループの各々に入力電流を誘導的に提供することと、入力段を介して複数の磁束ループにインタロゲーションパルスを供給することとを含む。方法は、インタロゲーションパルスに応答した、かつ複数の磁束ループの各々における電流に基づく複数の磁束ループの各々のジョセフソン接合のトリガの結果により出力段から提供される出力パルスに応答して、入力電流が第１の極性を有していると決定することをも含む。方法は、出力段から出力パルスが提供されないことに応答して、入力電流が第１の極性とは反対の第２の極性を有していることを決定することをさらに含む。
別の例は、磁束スイッチシステムを含む。システムは、レシプロカル量子論理（ＲＱＬ）インタロゲーションパルスを提供するように構成された入力段を含む。システムは、入力電流に誘導的に結合される第１のインダクタ、および第１のジョセフソン接合を含む第１の磁束ループをも含む。第１のインダクタおよび第１のジョセフソン接合の各々が入力段に結合され、第１の磁束ループは、バイアス電流に応答して第１の電流を伝導するように構成される。システムは、入力電流に誘導的に結合される第２のインダクタ、および第２のジョセフソン接合を含む第２の磁束ループをも含む。第２の磁束ループは、バイアス電流に応答して第２の電流を伝導するように構成される。第１および第２のジョセフソン接合は、第１および第２の電流の相対関係に基づいて第１の極性の入力電流およびＲＱＬインタロゲーションパルスに応答してトリガしてＲＱＬ出力パルスを生成するように構成され、第２の極性の入力電流およびＲＱＬインタロゲーションパルスに応答してトリガしないように構成される。システムは、第２のインダクタおよび第２のジョセフソン接合に結合された出力段をさらに含む。出力段は、ＲＱＬ出力パルスを磁束スイッチシステムの出力に伝搬するように構成される。
磁束スイッチシステムの一例を示す図である。 磁束スイッチ回路の一例を示す図である。 磁束スイッチ回路の別の例を示す図である。 磁束スイッチ回路の別の例を示す図である。 磁束スイッチ回路の別の例を示す図である。 入力電流の極性を決定するための方法の一例を示す図である。
本開示は、概して、古典的および超伝導コンピューティングシステムに関し、より詳細には、磁束スイッチシステムに関する。磁束スイッチシステムは、超伝導回路システムなどにおいて、電流の符号の指示を提供するためのアナログ－デジタルコンバータ（ＡＤＣ）として構成することができる。例えば、ＡＤＣは、第１の電流方向を有する電流に応答して出力パルス（例えば、レシプロカル量子論理（ＲＱＬ：ｒｅｃｉｐｒｏｃａｌ ｑｕａｎｔｕｍ ｌｏｇｉｃ）パルス）を提供し、第２の電流方向を有する電流に応答して出力パルスを提供しないように構成されたシングルビットＡＤＣとすることができる。例えば、磁束スイッチシステムには、インタロゲーションパルス（例えば、ＲＱＬパルス）を電流の電流方向を問い合わせるために供給することができる。
磁束スイッチシステムは、入力段、出力段、および複数の磁束ループを含む。入力段は、監視されるべき入力電流の符号を問い合わせるために供給されるインタロゲーションパルス（例えば、ＲＱＬパルス）を受信するように構成される。入力電流が複数の磁束ループに提供されると、入力電流が磁束ループに誘導的に結合されて、磁束ループに電流を誘導するようにすることができる。一例として、磁束ループは、第１の磁束ループおよび第２の磁束ループを含むことができ、これらはそれぞれ、磁束ループ内で反対方向に循環する第１および第２の電流を供給するバイアス電流を受け取る。従って、第１および第２の電流は、個々の磁束ループ内の磁束に対して、定常状態の等しい反対の振幅を提供する。例として、磁束ループはそれぞれ、ジョセフソン接合と、入力電流から誘導電流を受け取るインダクタとを含むことができる。
第１の方向を有する入力電流に応答して、入力電流は、第１の方向に電流を誘導して、第１の電流の振幅を増加させ、第２の電流の振幅を減少させることができる。第１の電流の振幅の増加により、第１の磁束ループに関連付けられたジョセフソン接合のバイアスが増加して、ジョセフソン接合がインタロゲーションパルスに応答してトリガすることができるようにすることができる。従って、第１の磁束ループのジョセフソン接合のトリガにより、第２の磁束ループのジョセフソン接合のトリガを生じさせることができ、従って、第２の磁束ループに結合された出力段から、入力電流が第１の電流方向を有していることを指示するための出力パルス（例えば、ＲＱＬパルス）を提供することができる。しかしながら、第１の方向とは反対の第２の方向を有する入力電流に応答して、入力電流は、第１の方向とは反対の第２の方向に電流を誘導して、第１の電流の振幅を減少させ、第２の電流の振幅を増加させることができる。第１の電流の振幅の減少により、第１の磁束ループに関連付けられたジョセフソン接合のバイアスを減少させることができる。その結果、第１の磁束ループのジョセフソン接合は、インタロゲーションパルスに応答してトリガされない。従って、出力段から、入力電流が第２の電流方向を有していることを指示するパルスは提供されない。
図１は、磁束スイッチシステム１０の一例を示す。磁束スイッチシステム１０は、インタロゲーションパルスＩＮＴＩＮ（例えば、レシプロカル量子論理（ＲＱＬ）パルス）に応答して入力電流ＩＩＮの符号（例えば、方向）を決定するために、様々な超伝導コンピュータシステムのいずれかに実装され得る。例えば、磁束スイッチシステム１０は、入力電流ＩＩＮの符号の指示を提供するためのアナログ－デジタルコンバータ（ＡＤＣ）として構成することができる。例えば、磁束スイッチシステム１０は、第１の電流方向を有する入力電流ＩＩＮに応答して出力パルスＩＮＴＯＵＴ（例えば、ＲＱＬパルス）を提供し、第２の電流方向を有する入力電流ＩＩＮに応答して出力パルスＩＮＴＯＵＴを提供しないように構成されたシングルビットＡＤＣとすることができる。
磁束スイッチシステム１０は、入力段１２、複数の磁束ループ１４、および出力段１６を含む。入力段１２は、インタロゲーションパルスＩＮＴＩＮを伝搬するように構成されたジョセフソン伝送線（ＪＴＬ）として構成することができる。例えば、インタロゲーションパルスＩＮＴＩＮはＲＱＬパルスとすることができ、入力段１２は、ＲＱＬクロック信号を介してバイアスされて、インタロゲーションパルスＩＮＴＩＮを受信して、インタロゲーションパルスＩＮＴＩＮを磁束ループ１４に伝搬することができる。一例として、インタロゲーションパルスＩＮＴＩＮを入力電流ＩＩＮの状態を問い合わせるために磁束スイッチシステム１０に供給することができ、インタロゲーションパルスＩＮＴＩＮは、入力電流ＩＩＮが非ゼロ振幅を有するときに供給することができるようになっている。
磁束ループ１４は、図１の例において、入力電流ＩＩＮとバイアス信号ＢＩＡＳの両方を受け取るものとして示されている。例えば、磁束ループ１４は、インダクタおよびジョセフソン接合をそれぞれが含む第１の磁束ループおよび第２の磁束ループを含む。一例として、入力電流ＩＩＮは、第１および第２の磁束ループ１４の各々に関連付けられたインダクタを介して、磁束ループ１４の各々に誘導的に結合される。個々の磁束ループ１４内で反対方向に循環する第１および第２の電流を供給するために、バイアス信号ＢＩＡＳが各磁束ループ１４に供給される。従って、第１および第２の電流は、個々の磁束ループ１４内の磁束に対して、定常状態の等しい反対の振幅を提供する。本明細書で説明するように、第１および第２の電流は、磁束ループ１４の個々のジョセフソン接合のバイアスを調整するために、入力電流ＩＩＮの誘導的な結合によって変更される振幅を有する。
出力段１６は、最後の磁束ループ１４（例えば、第２の磁束ループ１４）に結合され、インタロゲーションパルスＩＮＴＩＮおよび入力電流ＩＩＮの第１の電流方向に応答した出力パルスＩＮＴＯＵＴを伝搬し、インタロゲーションパルスおよび入力電流ＩＩＮの第２の電流方向に応答した出力パルスＩＮＴＯＵＴを伝搬しないように構成される。例えば、第１の電流方向を有する入力電流ＩＩＮに応答して、入力電流ＩＩＮは、磁束ループ１４の各々において第１の方向に電流を誘導して、第１の磁束ループ１４の第１の電流の振幅を増加させ、第２の磁束ループ１４の第２の電流の振幅を減少させることができる。第１の電流の振幅の増加により、第１の磁束ループ１４に関連付けられたジョセフソン接合のバイアスが増加して、ジョセフソン接合がインタロゲーションパルスＩＮＴＩＮに応答してトリガすることができるようにすることができる。従って、第１の磁束ループ１４のジョセフソン接合のトリガにより、第２の磁束ループ１４のジョセフソン接合のトリガを生じさせることができ、従って、出力段１６から、入力電流ＩＩＮが第１の電流方向を有していることを指示するための出力パルスＩＮＴＯＵＴ（例えば、ＲＱＬパルス）を提供することができる。
第１の方向とは反対の第２の方向を有する入力電流ＩＩＮに応答して、入力電流ＩＩＮは、磁束ループ１４の各々において第１の方向とは反対の第２の方向に電流を誘導して、第１の磁束ループ１４の第１の電流の振幅を減少させ、第２の磁束ループ１４の第２の電流の振幅を増加させることができる。第１の電流の振幅の減少により、第１の磁束ループ１４に関連付けられたジョセフソン接合のバイアスを減少させることができる。その結果、第１の磁束ループ１４のジョセフソン接合は、インタロゲーションパルスＩＮＴＩＮに応答してトリガされない。従って、出力段１６から、入力電流ＩＩＮが第２の電流方向を有していることを指示するパルスは提供されない。
従って、本明細書に記載の磁束スイッチシステム１０は、超伝導回路における電流方向を問い合わせるための典型的なＡＤＣの実装形態とは対照的に、超伝導持続電流に対応する入力電流ＩＩＮの電流方向を問い合わせるロバストな方法を提供する。例えば、一般的なＡＤＣ設計では、動作マージンが低く、測定回路においてクロックに起因するノイズが発生することがある。機能するために、そのような典型的なＡＤＣは、（例えば、正しい極性で）問い合わせられる入力電流からＡＤＣにおいて誘導される追加の電流が、ＡＤＣのジョセフソン接合を励起するために必要な最終閾値を提供する動作点にＤＣバイアスすることができ、これにより、出力においてデジタルの「論理１」のストリームを導くことができる。ＡＤＣは、入力電流がゼロになると出力にデータが生成されないポイントにバイアスされるため、典型的なＡＤＣの方式では、超伝導回路から得られる入力電流範囲の半分のみを使用しており、これが動作マージンが低い主な原因となっている。しかしながら、磁束スイッチシステム１０は、入力電流ＩＩＮが存在するときに、入力電流ＩＩＮの第１の方向における第１の状態と、入力電流ＩＩＮの第２の方向における第２の状態とを提供するように、問い合わせを受ける。さらに、ＲＱＬインタロゲーション用の典型的なＡＤＣは、ＲＯＬクロック線によってバイアスされるジョセフソン接合に依存している。典型的なＡＤＣにおけるＲＱＬクロック型のジョセフソン接合は、測定される回路にノイズを誘発する可能性があり、これは、入力信号の歪みを導入し、かつ測定される超伝導回路の感度によっては測定の忠実度を低下させる可能性がある。しかしながら、磁束スイッチシステム１０は、本明細書でより詳細に説明されるように、ＲＱＬクロック信号からバイアスされないジョセフソン接合を実装しているため、磁束スイッチシステム１０の動作に対するノイズの悪影響が軽減される。
図２は、磁束スイッチ回路５０の一例を示す。磁束スイッチ回路５０は、入力電流ＩＩＮの符号（例えば、方向）を決定するために、様々な超伝導コンピュータシステムのいずれかに実装され得る。磁束スイッチ回路５０は、図１の例における磁束スイッチシステム１０に対応することができる。従って、図２の例の以下の説明では、図１の例が参照される。
磁束スイッチ回路５０は、入力段５２および出力段５４を含む。図２の例では、入力段５２は、ＪＴＬ５６および入力インダクタＬＩＮを含む。ＪＴＬ５６は、前のＪＴＬ段などから供給されたインタロゲーションパルスＩＮＴＩＮを受信して伝搬するように構成される。例えば、インタロゲーションパルスＩＮＴＩＮはＲＱＬパルスとすることができ、ＪＴＬ５６は、ＲＱＬクロック信号（図示せず）を介してバイアスされて、インタロゲーションパルスＩＮＴＩＮを入力インダクタＬＩＮに伝搬することができるようになっている。一例として、インタロゲーションパルスＩＮＴＩＮを入力電流ＩＩＮの状態を問い合わせるために磁束スイッチ回路５０に供給することができ、インタロゲーションパルスＩＮＴＩＮは、入力電流ＩＩＮが非ゼロ振幅を有するときに供給することができるようになっている。同様に、出力段５４は、出力インダクタＬＯＵＴ、第１のＪＴＬ５８、および第２のＪＴＬ６０を含む。一例として、第１および第２のＪＴＬ５８および６０は、ＲＱＬクロック信号を介して（例えば、少なくとも第１のＪＴＬ５８についてはＪＴＬ５６と同じ位相を介して）同様にバイアスされる。
また、磁束スイッチ回路５０は第１の磁束ループ６２および第２の磁束ループ６４を含む。第１の磁束ループ６２は、入力インダクタＬＩＮに結合され、かつジョセフソン接合Ｊ１およびインダクタＬ１を含む。第２の磁束ループ６４は、出力インダクタＬＯＵＴに結合され、かつジョセフソン接合Ｊ２およびインダクタＬ２を含み、インダクタＬ１およびＬ２ならびにジョセフソン接合Ｊ１およびＪ２は、平衡配置に構成されるようになっている。一例として、インダクタＬ１およびＬ２は、入力インダクタＬＩＮおよび出力インダクタＬＯＵＴのインダクタンスのインダクタンスよりも小さいほぼ等しいインダクタンスを有する。別の例として、入力インダクタＬＩＮおよび出力インダクタＬＯＵＴは、本明細書でより詳細に説明されるように、第１および第２の磁束ループ６２および６４のバランスをとるためにほぼ等しいインダクタンスを有することができる。磁束ループ６２および６４は、バイアス電流ＩＢＩＡＳが流れる第２のバイアスインダクタＬＢＩＡＳ２に誘導的に結合された共有の第１のバイアスインダクタＬＢＩＡＳ１をさらに含む。従って、バイアス電流ＩＢＩＡＳは、第１および第２の磁束ループ６２および６４の各々に反対方向に誘導的に供給されて、個々のインダクタＬ１およびＬ２を通って流れるほぼ等しい反対の電流によりジョセフソン接合Ｊ１およびＪ２の各々に定常状態バイアスを供給する。
図３は、磁束スイッチ回路１００の別の例を示す。磁束スイッチ回路１００は、図２の例における磁束スイッチ回路５０の一部に対応する。従って、図３の例の以下の説明では、図２の例が参照され、図２の例と同様の参照番号が使用される。磁束スイッチ回路１００は、第１の磁束ループ６２および第２の磁束ループ６４を含む。図３の例では、バイアス電流ＩＢＩＡＳによって（例えば、バイアスインダクタＬＢＩＡＳ１およびＬＢＩＡＳ２を介して）供給される誘導電流に対応することができる電流ＩＢが、磁束ループ６２および６４の各々に供給される。従って、電流ＩＢは、第１の磁束ループ６２の周りで第１のインダクタＬ１および第１のジョセフソン接合Ｊ１を通って反時計回り方向に流れる第１の電流Ｉ１と、第２の磁束ループ６４の周りで第２のインダクタＬ２および第２のジョセフソン接合Ｊ２を通って時計回りの方向に流れる第２のインダクタＬ２を通る第２の電流Ｉ２として分割される。
また、図３の例は第１の磁束ループ６２に結合された入力インダクタＬＩＮおよび第２の磁束ループ６４に結合された出力インダクタＬＯＵＴを示している。前述したように、インダクタＬ１およびＬ２は、入力インダクタＬＩＮおよび出力インダクタＬＯＵＴのインダクタンスのインダクタンスよりも小さいほぼ等しいインダクタンスを有することができ、入力インダクタＬＩＮおよび出力インダクタＬＯＵＴは、第１および第２の磁束ループ６２および６４のバランスをとるためにほぼ等しいインダクタンスを有することができる。従って、電流Ｉ１は、（高インピーダンスを有する入力インダクタＬＩＮではなく）ジョセフソン接合Ｊ１を流れ、電流Ｉ２は、（高インピーダンスを有する出力インダクタＬＯＵＴではなく）ジョセフソン接合Ｊ２を流れる。従って、電流Ｉ１およびＩ２は、本明細書でより詳細に説明されるように、入力電流ＩＩＮの不在に対応する定常状態で振幅がほぼ等しくなり、ジョセフソン接合Ｊ１およびＪ２の定常状態バイアスを個々に供給することが可能である。
図２の例に戻って参照すると、インダクタＬ１はインダクタＬ３に誘導的に結合され、インダクタＬ２はインダクタＬ４に誘導的に結合されている。インダクタＬ３およびＬ４は、導体６６上に直列に配置され、導体６６を介して入力電流ＩＩＮが、第１の方向または第１の方向とは反対の第２の方向のいずれかに供給される。従って、入力電流ＩＩＮが導体６６に供給されると、入力電流ＩＩＮは、磁束ループ６２および６４に電流を誘導し、その結果、電流Ｉ１およびＩ２の正味の振幅変化が生じる。電流Ｉ１およびＩ２は、インダクタＬ１およびＬ２を介して反対方向に流れるため、入力電流ＩＩＮは、入力電流ＩＩＮの方向に基づいて、電流Ｉ１およびＩ２の一方の振幅を増加させ、電流Ｉ１およびＩ２の他方の振幅を等しく減少させることにより、電流Ｉ１およびＩ２の振幅を相対的に変化させる。その結果、入力電流ＩＩＮの電流方向（即ち、符号）に基づいて、ジョセフソン接合Ｊ１およびＪ２のバイアスを相対的に変化させることができる。
図４は、磁束スイッチ回路１５０の別の例を示す。磁束スイッチ回路１５０は、図２の例における磁束スイッチ回路５０の一部に対応する。従って、図４の例の以下の説明では、図２および図３の例が参照され、図２の例と同様の参照番号が使用される。磁束スイッチ回路１５０は、第１の磁束ループ６２および第２の磁束ループ６４を含む。図４の例では、バイアス電流ＩＢＩＡＳによって（例えば、バイアスインダクタＬＢＩＡＳ１およびＬＢＩＡＳ２を介して）供給される誘導電流に対応することができる電流ＩＢが、磁束ループ６２および６４の各々に供給される。従って、電流ＩＢは、第１の磁束ループ６２の周りで第１のインダクタＬ１および第１のジョセフソン接合Ｊ１を通って反時計回り方向に流れる第１の電流Ｉ１と、第２の磁束ループ６４の周りで第２のインダクタＬ２および第２のジョセフソン接合Ｊ２を通って時計回りの方向に流れる第２のインダクタＬ２を通る第２の電流Ｉ２として分割される。
図４の例では、入力電流ＩＩＮは、第１の方向（例えば、第１の符号）に導体６６上に供給されるものとして示されている。入力電流ＩＩＮが導体６６上に、従って、インダクタＬ３およびＬ４を介して供給される結果として、インダクタＬ３は、インダクタＬ１を介して、第１の電流Ｉ１に加算される電流を第１の磁束ループ６２上に誘導する。従って、図４の例において、第１の電流Ｉ１は、第１の方向における入力電流ＩＩＮへの誘導結合から供給される、加算振幅（例えば、電流ＩＢと同じ方向）の結果としての第１の電流Ｉ１の振幅の増加に対応する太い線として示されている。同様に、インダクタＬ４は、インダクタＬ２を介して、第２の電流Ｉ２から減算される電流を第２の磁束ループ６４上に誘導する。従って、図４の例において、第２の電流Ｉ２は、第１の方向における入力電流ＩＩＮへの誘導結合から供給される、減算振幅（例えば、電流ＩＢとは反対方向）の結果としての第２の電流Ｉ２の振幅の減少に対応する細い線として示されている。
第１の電流Ｉ１の振幅の増加に基づいて、第１の電流Ｉ１は、第１のジョセフソン接合Ｊ１のバイアスを増加させる。以前に説明したように、図４の例において１５２で示されているインタロゲーションパルスＩＮＴＩＮは、入力電流ＩＩＮの符号を問い合わせるために、入力段５２に供給され、入力段５２を通って伝搬する。入力段５２から入力インダクタＬＩＮ（図４の例には図示せず）を介して供給されるインタロゲーションパルスＩＮＴＩＮに応答して、インタロゲーションパルスＩＮＴＩＮは、ジョセフソン接合Ｊ１の増加バイアスに加算されて、ジョセフソン接合Ｊ１をトリガすることができる。従って、ジョセフソン接合Ｊ１は、インダクタＬ１およびインダクタＬ２を伝搬して、ジョセフソン接合Ｊ２をもトリガする電圧パルスを同様に生成することができる。従って、ジョセフソン接合Ｊ２は、図４の例において１５４で示されている出力パルスＩＮＴＯＵＴに対応する電圧パルスを放出することができ、入力電流ＩＩＮが第１の符号を有しており、従って、第１の方向に流れることを指示するために、この電圧パルスは、出力段５４に伝搬し、出力段５４を通って伝搬することができる。
図５は、磁束スイッチ回路２００の別の例を示す。磁束スイッチ回路２００は、図２の例における磁束スイッチ回路５０の一部に対応する。従って、図５の例の以下の説明では、図２から図４の例が参照され、図２の例と同様の参照番号が使用される。磁束スイッチ回路２００は、第１の磁束ループ６２および第２の磁束ループ６４を含む。図５の例では、バイアス電流ＩＢＩＡＳによって（例えば、バイアスインダクタＬＢＩＡＳ１およびＬＢＩＡＳ２を介して）供給される誘導電流に対応することができる電流ＩＢが、磁束ループ６２および６４の各々に供給される。従って、電流ＩＢは、第１の磁束ループ６２の周りで第１のインダクタＬ１および第１のジョセフソン接合Ｊ１を通って反時計回り方向に流れる第１の電流Ｉ１と、第２の磁束ループ６４の周りで第２のインダクタＬ２および第２のジョセフソン接合Ｊ２を通って時計回りの方向に流れる第２のインダクタＬ２を通る第２の電流Ｉ２として分割される。
図５の例では、入力電流ＩＩＮは、図４の例の第１の方向とは反対の第２の方向（例えば、第２の符号）に導体６６上に供給されるものとして示されている。入力電流ＩＩＮが導体６６上に、従ってインダクタＬ３およびＬ４を介して供給される結果として、インダクタＬ３は、インダクタＬ１を介して、第１の電流Ｉ１から減算される電流を第１の磁束ループ６２上に誘導する。従って、図５の例において、第１の電流Ｉ１は、第２の方向における入力電流ＩＩＮへの誘導結合から供給される、減算振幅（例えば、電流ＩＢとは反対方向）の結果としての第１の電流Ｉ１の振幅の減少に対応する細い線として示されている。同様に、インダクタＬ４は、インダクタＬ２を介して、第２の電流Ｉ２に加算される電流を第２の磁束ループ６４上に誘導する。従って、図５の例において、第２の電流Ｉ２は、第２の方向における入力電流ＩＩＮへの誘導結合から供給される、加算振幅（例えば、電流ＩＢと同じ方向）の結果としての第２の電流Ｉ２の振幅の増加に対応する太い線として示されている。
第１の電流Ｉ１の振幅の減少に基づいて、第１の電流Ｉ１は、第１のジョセフソン接合Ｊ１のバイアスを減少させる。以前に説明したように、図５の例において２０２で示されているインタロゲーションパルスＩＮＴＩＮは、入力電流ＩＩＮの符号を問い合わせるために、入力段５２に供給され、入力段５２を通って伝搬する。入力段５２から入力インダクタＬＩＮ（図５の例には図示せず）を介して供給されるインタロゲーションパルスＩＮＴＩＮに応答して、ジョセフソン接合Ｊ１のバイアスの減少に基づいて、インタロゲーションパルスＩＮＴＩＮは、ジョセフソン接合Ｊ１をトリガするのに不十分となる。従って、電圧パルスは、磁束スイッチ回路５０を通って出力段５４に伝搬せず、従って、入力電流ＩＩＮが第２の符号を有しており、従って、第２の方向に流れることを指示するために、出力段５４は、出力パルスＩＮＴＯＵＴを供給しない。
図２の例に戻って参照すると、前述したように、インタロゲーションパルスＩＮＴＩＮは、正のフラクソンとそれに続く負のフラクソンとを含むＲＱＬパルスとして（例えば、レシプロカルのペアとして）供給される。従って、磁束スイッチ回路５０は、ＲＱＬ回路に実装することができる。例えば、入力インダクタＬＩＮの高いインダクタンス値に基づいて、ＲＱＬパルスの負のフラクソンを拒否（例えば反射）して、正のフラクソンのみが入力インダクタＬＩＮを通過して第１のジョセフソン接合Ｊ１に到達するようにすることができる。さらに、出力段５４は、第１および第２のＪＴＬ５８および６０を相互接続するノード７０に結合されたリセット段６８を含む。リセット段６８は、ジョセフソン接合Ｊ１およびＪ２（例えば、第１のＪＴＬ５８のジョセフソン接合（単数または複数）と同様に）をリセットするために、出力パルスＩＮＴＯＵＴに応答して負のフラクソンを提供するように構成される。
リセット段６８は、入力において低電圧レール（例えば、接地）を相互接続し、出力においてノード７０を（インダクタＬＲＳＴを介して）相互接続するＪＴＬ７２を含む。前述したように、（例えば、図４の例に示すように、入力電流ＩＩＮが第１の方向に供給されることに応答した）ジョセフソン接合Ｊ１のトリガにより、ジョセフソン接合Ｊ２のトリガが生じて、電圧パルスが出力段５４に伝搬される。従って、第１のＪＴＬ５８は、同様に、リセット段６８のＪＴＬ７２および第２のＪＴＬ６０の両方に提供される電圧パルスを伝搬することができる。従って、第２のＪＴＬ６０は、電圧パルスをＲＱＬ出力パルスＩＮＴＯＵＴの正のフラクソンとして伝搬することができる。しかしながら、リセット段６８のＪＴＬ７２は、ＪＴＬ５８および６０に対して入力および出力に対して反対に配置されているため、ＪＴＬ７２に供給された電圧パルスは、低電圧レールに提供され、従って、負のフラクソンとして反射される。従って、負のフラクソンは、ＪＴＬ５８を介してジョセフソン接合Ｊ１およびＪ２に伝搬し、ジョセフソン接合Ｊ１およびＪ２、並びにＪＴＬ５８に関連付けられたジョセフソン接合（単数または複数）をリセットする。負のフラクソンも第２のＪＴＬ６０を介して伝搬し、ＲＱＬ出力パルスＩＮＴＯＵＴのレシプロカルペアの負のフラクソンとして出力される。
上記した構造的および機能的特徴を考慮して、本開示の様々な態様による方法は、図６を参照することにより、よりよく理解されるであろう。図６は、入力電流の極性を決定するための方法２５０の一例を示す。本開示によれば、本明細書に示され、説明されたものとは異なる順序で、かつ／または他の態様と同時に発生し得るため、図６の方法は、図示された順序によって限定されないことを理解および諒解されたい。さらに、本実施例の一態様による方法を実施するために、図示されたすべての特徴が必要とされるわけではない。
２５２において、複数の磁束ループの各々に電流（例えば、電流Ｉ１およびＩ２）を供給するために、バイアス電流（例えば、バイアス電流ＩＢＩＡＳ）が複数の磁束ループ（例えば、磁束ループ６０および６２）の各々に供給される。複数の磁束ループの各々はジョセフソン接合（例えば、ジョセフソン接合Ｊ１およびＪ２）を含む。２５４において、入力電流（例えば、入力電流ＩＩＮ）が複数の磁束ループの各々に誘導的に供給される。２５６において、インタロゲーションパルス（例えば、インタロゲーションパルスＩＮＴＩＮ）が、入力段（例えば、入力段５２）を介して複数の磁束ループに供給される。２５８において、インタロゲーションパルスに応答した、かつ複数の磁束ループの各々における電流に基づく磁束ループの各々のジョセフソン接合のトリガの結果により出力段（例えば、出力段５４）から提供される出力パルス（例えば、出力パルスＩＮＴＯＵＴ）に応答して、入力電流が第１の極性を有していると決定される。２６０において、出力段から出力パルスが提供されないことに応答して、入力電流が第１の極性とは反対の第２の極性を有していると決定される。
上記に記載されているのは、本発明の例である。もちろん、本発明を説明する目的で構成要素または方法の考えられるすべての組み合わせを説明することは不可能であるが、当業者は、本発明のさらに多くの組み合わせおよび置換が可能であることを認識するであろう。従って、本発明は、添付の特許請求の範囲の技術思想および範囲内に含まれるそのようなすべての変更、修正および変形を包含することが意図されている。さらに、本開示または特許請求の範囲が「ある」、「第１の」、または「別の」構成要素、またはそれらと同等の構成要素を記載している場合、それは、そのような構成要素を１つまたは複数含むと解釈されるべきであり、２つ以上の要素を必要とするわけでも、除外するわけでもない。本明細書で使用される場合、「含む」という用語は、含むがこれに限定されないことを意味し、「含んでいる」という用語は、含んでいるがこれに限定されないことを意味する。「に基づく」という用語は、少なくとも部分的に基づくことを意味する。
以下に、上記実施形態から把握できる技術思想を付記として記載する。
[付記１]
入力電流の極性を決定するための方法であって、
複数の磁束ループの各々に電流を供給するために、前記複数の磁束ループの各々にバイアス電流を供給するステップと、前記複数の磁束ループの各々は、ジョセフソン接合を含んでおり、
前記複数の磁束ループの各々に入力電流を誘導的に供給するステップと、
入力段を介して前記複数の磁束ループにインタロゲーションパルスを供給するステップと、
前記インタロゲーションパルスに応答した、かつ前記複数の磁束ループの各々における電流に基づく前記複数の磁束ループの各々の前記ジョセフソン接合のトリガの結果により出力段から提供される出力パルスに応答して、入力電流が第１の極性を有していると決定するステップと、
出力段から出力パルスが提供されないことに応答して、入力電流が第１の極性とは反対の第２の極性を有していると決定するステップと、を含む方法。
[付記２]
前記複数の磁束ループは、
前記入力電流に誘導的に結合される第１のインダクタ、および第１のジョセフソン接合を含む第１の磁束ループと、前記第１のインダクタおよび前記第１のジョセフソン接合の各々が前記入力段に結合されており、
入力電流に誘導的に結合される第２のインダクタ、および第２のジョセフソン接合を含む第２の磁束ループと、を含み、前記第２のインダクタおよび前記第２のジョセフソン接合の各々が前記出力段に結合され、前記第１および第２の磁束ループの各々が、入力電流の極性に基づく振幅を有する個々の第１の電流および第２の電流を個々に循環させるように構成される、付記１に記載の方法。
[付記３]
入力電流を提供するステップは、
前記インタロゲーションパルスに応答して前記第１および第２のジョセフソン接合のトリガを可能にするために、第１の極性の入力電流に応答して第１の電流の振幅を増加させ、第２の電流の振幅を減少させることと、
前記インタロゲーションパルスに応答して前記第１および第２のジョセフソン接合をトリガしないことを可能にするために、第２の極性の入力電流に応答して第１の電流の振幅を減少させ、第２の電流の振幅を増加させることと、を含む、付記２に記載の方法。
[付記４]
前記入力段が入力インダクタを含み、第１および第２のインダクタが前記入力インダクタのインダクタンス値よりも小さいインダクタンス値を有する、付記１に記載の方法。
[付記５]
前記インタロゲーションパルスを供給するステップは、前記入力段に関連付けられた入力ジョセフソン伝送線（ＪＴＬ）を介して前記インタロゲーションパルスをレシプロカル量子論理（ＲＱＬ）パルスとして供給することを含み、方法は、ＲＱＬクロック信号を入力ＪＴＬに供給するとともに、前記出力段に関連付けられた出力ＪＴＬに供給するステップをさらに含む、付記１に記載の方法。
[付記６]
出力パルスに応答して、前記複数の磁束ループの各々に関連付けられたジョセフソン接合をリセットするステップをさらに含む、付記１に記載の方法。
[付記７]
前記ジョセフソン接合をリセットするステップは、前記出力段に関連付けられたリセット段から出力パルスを負のフラクソンとして反射して、個々の前記複数の磁束ループの各ジョセフソン接合をリセットすることを含む、付記６に記載の方法。
[付記８]
磁束スイッチシステムであって、
レシプロカル量子論理（ＲＱＬ）インタロゲーションパルスを供給するように構成された入力段と、
入力電流に誘導的に結合される第１のインダクタ、および第１のジョセフソン接合を含む第１の磁束ループと、前記第１のインダクタおよび前記第１のジョセフソン接合の各々が前記入力段に結合され、前記第１の磁束ループはバイアス電流に応答して第１の電流を伝導するように構成されており、
入力電流に誘導的に結合される第２のインダクタ、および第２のジョセフソン接合を含む第２の磁束ループと、前記第２の磁束ループは、バイアス電流に応答して第２の電流を伝導するように構成され、前記第１および第２のジョセフソン接合は、前記第１および第２の電流の相対関係に基づいて第１の極性の入力電流およびＲＱＬインタロゲーションパルスに応答してトリガしてＲＱＬ出力パルスを生成するように構成され、かつ第２の極性の入力電流およびＲＱＬインタロゲーションパルスに応答してトリガしないように構成されており、
前記第２のインダクタおよび前記第２のジョセフソン接合に結合された出力段と、を備え、前記出力段は、前記ＲＱＬ出力パルスを磁束スイッチシステムの出力に伝搬するように構成される、磁束スイッチシステム。
[付記９]
前記第１および第２の電流に関連付けられた磁束に関して定常状態の等しい反対の振幅を提供するために、前記バイアス電流が前記第１および第２の磁束ループの各々に供給され、前記第１のインダクタは、前記第１の極性の入力電流に応答して前記第１の電流の振幅を増加させ、前記第２の極性の入力電流に応答して前記第１の電流の振幅を減少させるように構成され、前記第２のインダクタは、前記第１の極性の入力電流に応答して前記第２の電流の振幅を減少させ、前記第２の極性の入力電流に応答して前記第２の電流の振幅を増加させるように構成される、付記８に記載のシステム。
[付記１０]
前記入力段が入力インダクタを含み、前記第１および第２のインダクタが前記入力インダクタのインダクタンス値よりも小さいインダクタンス値を有する、付記８に記載のシステム。
[付記１１]
前記出力段は、前記ＲＱＬ出力パルスに応答して負のフラクソンを提供して、個々の前記第１および第２の磁束ループの前記第１および第２のジョセフソン接合の各々をリセットするように構成されたリセット段をさらに含む、付記８に記載のシステム。

Claims (20)

  1. 磁束スイッチシステムであって、
    インタロゲーションパルスを供給するように構成された入力段と、
    入力電流を受け取るように構成された複数の磁束ループと、前記複数の磁束ループの各々は、第１の極性の入力電流に応答してトリガして出力パルスを生成し、第１の極性と反対の第２の極性の入力電流に応答してトリガせず出力パルスを生成しないように構成されたジョセフソン接合を含んでおり、
    出力パルスを磁束スイッチシステムの出力に伝搬するように構成された出力段と、を備える磁束スイッチシステム。
  2. 前記複数の磁束ループは、
    前記入力電流に誘導的に結合される第１のインダクタ、および第１のジョセフソン接合を含む第１の磁束ループと、前記第１のインダクタおよび前記第１のジョセフソン接合の各々が前記入力段に結合されており、
    前記入力電流に誘導的に結合される第２のインダクタ、および第２のジョセフソン接合を含む第２の磁束ループと、を含み、前記第２のインダクタおよび前記第２のジョセフソン接合の各々が前記出力段に結合され、前記第１および第２の磁束ループの各々が、前記入力電流の極性に基づく振幅を有する第１の電流および第２の電流を個々に循環させるように構成される、請求項１に記載の磁束スイッチシステム。
  3. 前記第１および第２の電流に関連付けられた磁束に関して定常状態の等しい反対の振幅を提供するために、バイアス電流が前記第１および第２の磁束ループの各々に供給される、請求項２に記載のシステム。
  4. 前記第１のインダクタは、前記第１の極性の入力電流に応答して前記第１の電流の振幅を増加させ、前記第２の極性の入力電流に応答して前記第１の電流の振幅を減少させるように構成され、前記第２のインダクタは、前記第１の極性の入力電流に応答して前記第２の電流の振幅を減少させ、前記第２の極性の入力電流に応答して前記第２の電流の振幅を増加させるように構成される、請求項２に記載のシステム。
  5. 前記入力段が入力インダクタを含み、前記第１および第２のインダクタが前記入力インダクタのインダクタンス値よりも小さいインダクタンス値を有する、請求項２に記載のシステム。
  6. 前記入力段が入力ジョセフソン伝送線（ＪＴＬ）を含み、前記出力段が出力ＪＴＬを含む、請求項１に記載のシステム。
  7. 前記インタロゲーションパルスは、レシプロカル量子論理（ＲＱＬ）パルスとして供給され、前記入力ＪＴＬおよび前記出力ＪＴＬの各々は、ＡＣ ＲＱＬクロック信号を受信するように構成される、請求項６に記載のシステム。
  8. 前記出力段は、前記出力パルスに応答して負のフラクソンを提供して、個々の複数の磁束ループの各ジョセフソン接合をリセットするように構成されたリセット段をさらに含む、請求項６に記載のシステム。
  9. 前記リセット段は、低電圧レールに結合された入力と、前記出力ＪＴＬに結合された出力とを含むＪＴＬとして配置され、前記リセット段は、出力パルスを受信するとともに、出力パルスを負のフラクソンとして反射するように構成される、請求項８に記載のシステム。
  10. 入力電流の極性を決定するための方法であって、
    複数の磁束ループの各々に電流を供給するために、前記複数の磁束ループの各々にバイアス電流を供給するステップと、前記複数の磁束ループの各々は、ジョセフソン接合を含んでおり、
    前記複数の磁束ループの各々に入力電流を誘導的に供給するステップと、
    入力段を介して前記複数の磁束ループにインタロゲーションパルスを供給するステップと、
    前記インタロゲーションパルスに応答した、かつ前記複数の磁束ループの各々における電流に基づく前記複数の磁束ループの各々の前記ジョセフソン接合のトリガの結果により出力段から提供される出力パルスに応答して、入力電流が第１の極性を有していると決定するステップと、
    出力段から出力パルスが提供されないことに応答して、入力電流が第１の極性とは反対の第２の極性を有していると決定するステップと、を含む方法。
  11. 前記複数の磁束ループは、
    前記入力電流に誘導的に結合される第１のインダクタ、および第１のジョセフソン接合を含む第１の磁束ループと、前記第１のインダクタおよび前記第１のジョセフソン接合の各々が前記入力段に結合されており、
    入力電流に誘導的に結合される第２のインダクタ、および第２のジョセフソン接合を含む第２の磁束ループと、を含み、前記第２のインダクタおよび前記第２のジョセフソン接合の各々が前記出力段に結合され、前記第１および第２の磁束ループの各々が、入力電流の極性に基づく振幅を有する個々の第１の電流および第２の電流を個々に循環させるように構成される、請求項１０に記載の方法。
  12. 入力電流を提供するステップは、
    前記インタロゲーションパルスに応答して前記第１および第２のジョセフソン接合のトリガを可能にするために、第１の極性の入力電流に応答して第１の電流の振幅を増加させ、第２の電流の振幅を減少させることと、
    前記インタロゲーションパルスに応答して前記第１および第２のジョセフソン接合をトリガしないことを可能にするために、第２の極性の入力電流に応答して第１の電流の振幅を減少させ、第２の電流の振幅を増加させることと、を含む、請求項１１に記載の方法。
  13. 前記入力段が入力インダクタを含み、第１および第２のインダクタが前記入力インダクタのインダクタンス値よりも小さいインダクタンス値を有する、請求項１０に記載の方法。
  14. 前記インタロゲーションパルスを供給するステップは、前記入力段に関連付けられた入力ジョセフソン伝送線（ＪＴＬ）を介して前記インタロゲーションパルスをレシプロカル量子論理（ＲＱＬ）パルスとして供給することを含み、方法は、ＲＱＬクロック信号を入力ＪＴＬに供給するとともに、前記出力段に関連付けられた出力ＪＴＬに供給するステップをさらに含む、請求項１０に記載の方法。
  15. 出力パルスに応答して、前記複数の磁束ループの各々に関連付けられたジョセフソン接合をリセットするステップをさらに含む、請求項１０に記載の方法。
  16. 前記ジョセフソン接合をリセットするステップは、前記出力段に関連付けられたリセット段から出力パルスを負のフラクソンとして反射して、個々の前記複数の磁束ループの各ジョセフソン接合をリセットすることを含む、請求項１５に記載の方法。
  17. 磁束スイッチシステムであって、
    レシプロカル量子論理（ＲＱＬ）インタロゲーションパルスを供給するように構成された入力段と、
    入力電流に誘導的に結合される第１のインダクタ、および第１のジョセフソン接合を含む第１の磁束ループと、前記第１のインダクタおよび前記第１のジョセフソン接合の各々が前記入力段に結合され、前記第１の磁束ループはバイアス電流に応答して第１の電流を伝導するように構成されており、
    入力電流に誘導的に結合される第２のインダクタ、および第２のジョセフソン接合を含む第２の磁束ループと、前記第２の磁束ループは、バイアス電流に応答して第２の電流を伝導するように構成され、前記第１および第２のジョセフソン接合は、前記第１および第２の電流の相対関係に基づいて第１の極性の入力電流およびＲＱＬインタロゲーションパルスに応答してトリガしてＲＱＬ出力パルスを生成するように構成され、かつ第２の極性の入力電流およびＲＱＬインタロゲーションパルスに応答してトリガしないように構成されており、
    前記第２のインダクタおよび前記第２のジョセフソン接合に結合された出力段と、を備え、前記出力段は、前記ＲＱＬ出力パルスを磁束スイッチシステムの出力に伝搬するように構成される、磁束スイッチシステム。
  18. 前記第１および第２の電流に関連付けられた磁束に関して定常状態の等しい反対の振幅を提供するために、前記バイアス電流が前記第１および第２の磁束ループの各々に供給され、前記第１のインダクタは、前記第１の極性の入力電流に応答して前記第１の電流の振幅を増加させ、前記第２の極性の入力電流に応答して前記第１の電流の振幅を減少させるように構成され、前記第２のインダクタは、前記第１の極性の入力電流に応答して前記第２の電流の振幅を減少させ、前記第２の極性の入力電流に応答して前記第２の電流の振幅を増加させるように構成される、請求項１７に記載のシステム。
  19. 前記入力段が入力インダクタを含み、前記第１および第２のインダクタが前記入力インダクタのインダクタンス値よりも小さいインダクタンス値を有する、請求項１７に記載のシステム。
  20. 前記出力段は、前記ＲＱＬ出力パルスに応答して負のフラクソンを提供して、個々の前記第１および第２の磁束ループの前記第１および第２のジョセフソン接合の各々をリセットするように構成されたリセット段をさらに含む、請求項１７に記載のシステム。
JP2022038128A 2021-05-10 2022-03-11 磁束スイッチシステム Active JP7342175B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/315,492 US11486910B1 (en) 2021-05-10 2021-05-10 Flux switch system
US17/315,492 2021-05-10

Publications (2)

Publication Number Publication Date
JP2022173992A true JP2022173992A (ja) 2022-11-22
JP7342175B2 JP7342175B2 (ja) 2023-09-11

Family

ID=81326239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022038128A Active JP7342175B2 (ja) 2021-05-10 2022-03-11 磁束スイッチシステム

Country Status (3)

Country Link
US (1) US11486910B1 (ja)
EP (1) EP4089921A1 (ja)
JP (1) JP7342175B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240195414A1 (en) * 2022-12-08 2024-06-13 Northrop Grumman Systems Corporation Superconducting current control system

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011524131A (ja) * 2008-06-03 2011-08-25 ディー−ウェイブ システムズ，インコーポレイテッド 超伝導デマルチプレクサ回路用のシステム、方法、および装置
JP2019522864A (ja) * 2016-05-27 2019-08-15 ノースロップ グラマン システムズ コーポレイションＮｏｒｔｈｒｏｐ Ｇｒｕｍｍａｎ Ｓｙｓｔｅｍｓ Ｃｏｒｐｏｒａｔｉｏｎ レシプロカル量子論理（ｒｑｌ）センスアンプ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4051393A (en) 1976-12-16 1977-09-27 Bell Telephone Laboratories, Incorporated Current switched josephson junction memory and logic circuits
US7116094B2 (en) * 2004-07-28 2006-10-03 International Business Machines Corporation Apparatus and method for transmission and remote sensing of signals from integrated circuit devices
US10811587B2 (en) 2017-02-06 2020-10-20 Microsoft Technology Licensing, Llc Josephson transmission line for superconducting devices
US10756712B2 (en) * 2017-11-13 2020-08-25 Northrop Grumman Systems Corporation RQL phase-mode flip-flop
US10514429B2 (en) * 2018-05-03 2019-12-24 United States Of America As Represented By The Secretary Of The Navy SQUID array planar and axial gradiometer
US10574251B1 (en) * 2019-03-01 2020-02-25 Northrop Grumman Systems Corporation Josephson analog-to-digital converter system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011524131A (ja) * 2008-06-03 2011-08-25 ディー−ウェイブ システムズ，インコーポレイテッド 超伝導デマルチプレクサ回路用のシステム、方法、および装置
JP2019522864A (ja) * 2016-05-27 2019-08-15 ノースロップ グラマン システムズ コーポレイションＮｏｒｔｈｒｏｐ Ｇｒｕｍｍａｎ Ｓｙｓｔｅｍｓ Ｃｏｒｐｏｒａｔｉｏｎ レシプロカル量子論理（ｒｑｌ）センスアンプ

Also Published As

Publication number Publication date
JP7342175B2 (ja) 2023-09-11
US20220357371A1 (en) 2022-11-10
US11486910B1 (en) 2022-11-01
EP4089921A1 (en) 2022-11-16

Similar Documents

Publication Publication Date Title
US7378865B2 (en) Superconducting circuit for generating pulse signal
EP2100376B1 (en) Single flux quantum circuits
WO2020163121A1 (en) Superconducting circuit for processing input signals
JP2700649B2 (ja) 超伝導アナログ・デジタル変換器
JP4134202B2 (ja) 超電導単一磁束量子変調回路
EP3577761B1 (en) Superconducting circuits based devices and methods
JP7400012B2 (ja) 超伝導電流源システム
KR20200069349A (ko) 대형 팬-인 상호 양자 논리 게이트들
JP7248811B2 (ja) ジョセフソンアナログ・デジタル変換器システム
JP7342175B2 (ja) 磁束スイッチシステム
JP2021515488A (ja) Ｓｆｑデータ符号化とｎｒｚデータ符号化との間のインターフェース
KR20210101318A (ko) 조셉슨 전류원 시스템
JP2023520694A (ja) 超伝導ラッチシステム
EP4135197A1 (en) Circuits for converting sfq-based rz and nrz signaling to bilevel voltage nrz signaling
US10984336B2 (en) Superconducting clock conditioning system
JP4116978B2 (ja) 超電導ラッチ・ドライバ回路
US6897799B1 (en) Current parking return to zero digital-to-analog converter
US20240039541A1 (en) SFQ-based Pulse-conserving Logic Gates
US5151617A (en) Superconducting logic circuit
US20240202560A1 (en) Magnetic flux bias circuit
JPS5846726A (ja) ジヨセフソン効果を用いた電流注入型論理ゲ−ト回路
JPH05198856A (ja) ジョセフソン・ゲートの直列構造体及びこれを用いたデジタル・アナログ変換器
JP2000068818A (ja) 超伝導論理演算回路
JPH0215898B2 (ja)
JPS59167124A (ja) 超電導排他論理和回路

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220328

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220328

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230822

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230830

R150 Certificate of patent or registration of utility model

Ref document number: 7342175

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150