KR102401079B1 - 초전도 큐비트용 zzz 커플러 - Google Patents

초전도 큐비트용 zzz 커플러 Download PDF

Info

Publication number
KR102401079B1
KR102401079B1 KR1020197025610A KR20197025610A KR102401079B1 KR 102401079 B1 KR102401079 B1 KR 102401079B1 KR 1020197025610 A KR1020197025610 A KR 1020197025610A KR 20197025610 A KR20197025610 A KR 20197025610A KR 102401079 B1 KR102401079 B1 KR 102401079B1
Authority
KR
South Korea
Prior art keywords
qubit
tunable coupler
coupler
tunable
qubits
Prior art date
Application number
KR1020197025610A
Other languages
English (en)
Other versions
KR20190112102A (ko
Inventor
데이비드 조지 퍼거슨
앤소니 조셉 프리지비즈
조엘 디. 스트랜드
Original Assignee
노스롭 그루먼 시스템즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 노스롭 그루먼 시스템즈 코포레이션 filed Critical 노스롭 그루먼 시스템즈 코포레이션
Publication of KR20190112102A publication Critical patent/KR20190112102A/ko
Application granted granted Critical
Publication of KR102401079B1 publication Critical patent/KR102401079B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/60Quantum algorithms, e.g. based on quantum optimisation, quantum Fourier or Hadamard transforms
    • H01L39/025
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/195Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
    • H03K19/1952Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices with electro-magnetic coupling of the control current
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/80Constructional details
    • H10N60/805Constructional details for Josephson-effect devices
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Data Mining & Analysis (AREA)
  • Computational Mathematics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Computer Hardware Design (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

ZZZ 커플러에 대한 시스템 및 방법이 제공된다. 제 1 튜닝 가능 커플러는 제 1 큐비트에 결합되고 제 1 제어 신호를 통하여 튜닝 가능하다. 제 2 튜닝 가능 커플러는 제 1 튜닝 가능 커플러에 결합되어 제 1 큐비트의 플럭스를 제 2 튜닝 가능 커플러의 튜닝 루프 내로 지향하여, 제 1 튜닝 가능 커플러와 관련된 제 1 결합 강도가 0이 아닐 때, 제 2 튜닝 가능 커플러와 관련된 제 2 결합 강도는 제 1 큐비트의 상태 및 제 2 튜닝 가능 커플러에 인가된 제 2 제어 신호의 함수이다. 제 2 큐비트와 제 3 큐비트는 제 2 튜닝 가능 커플러를 통해 서로 결합되어, 제 2 결합 강도가 0이 아닐 때, 제 1 및 제 2 큐비트의 상태가 Z-축선에 대해 구체적인 관계를 취하는 것이 에너지적으로 유리하다.

Description

초전도 큐비트용 ZZZ 커플러
관련 출원
본 출원은 전체가 본 명세서에 포함되고 2017년 3월 10일에 출원된 미국 특허 출원 제 15/455466호를 우선권으로 청구한다.
기술 분야
본 발명은 양자 컴퓨팅에 관한 것으로, 더욱 상세하게는 3개의 초전도 큐비트의 Z 기반 상태를 결합하기 위한 커플러에 관한 것이다.
전형적인 컴퓨터(classical computer)는 고전 물리학의 법칙에 따라 상태를 변경하는 이진 비트 정보를 처리함으로써 작동한다. 이러한 정보 비트는 AND 및 OR 게이트와 같은 간단한 논리 게이트를 이용함으로써 수정될 수 있다. 이진 비트는 논리적 1(예를 들면, 고압) 또는 논리적 0(예를 들면, 저압)을 나타내도록 논리 게이트의 출력에서 발생하는 높은 또는 낮은 신호 레벨에 의해 물리적으로 생성된다. 두 개의 정수를 곱하는 것과 같은, 고전적인 알고리즘은 이러한 간단한 논리 게이트의 긴 문자열로 분해될 수 있다. 전형적인 컴퓨터와 같이, 양자 컴퓨터는 또한 비트와 게이트를 갖는다. 논리적 1 및 0을 이용하는 대신, 양자 비트("큐비트(qubit)")는 동시에 두 가능성을 점유하도록 양자 역학을 이용한다. 이러한 능력 및 기타 고유한 양자 역학적 특징은 양자 컴퓨터가 전형적인 컴퓨터보다 기하급수적으로 더 빠르게 특정 문제를 해결할 수 있다.
양자 어닐링은 양자 효과를 사용하여 최적화 문제를 해결하는 대체 컴퓨팅 방법이다. 양자 어닐링은 후보 상태라고 하는, 모든 가능한 큐비트 상태의 양자 역학적 중첩으로 큐비트를 동일한 확률 진폭으로 초기화함으로써 작동한다. 이것은 강력한 가로 필드 해밀토니안(Hamiltonian)을 큐비트에 적용하여 구현된다. 그런 다음 컴퓨터는 가로 필드 해밀토니안이 줄어들고 문제 해밀토니안이 일어남에 따라 시간 종속 슈뢰딩거(Schr
Figure 112019089618275-pct00001
dinger) 방정식에 따라 전개한다. 양자 어닐링의 일부 변형에서 드라이버 해밀토니안은 중간 시간에 적용된다. 이 전개 동안, 모든 후보 상태의 확률 진폭은 계속 변하여 양자 평행성을 실현한다. 해밀토니안의 변화율이 충분히 느리면, 시스템은 순간 해밀토니안의 기저 상태에 가깝게 유지된다. 전개의 끝에서 가로 필드가 오프(off)되고, 시스템은 높은 확률로 문제 해밀토니안의 기저 또는 다른 낮은 에너지 상태에 도달했을 것으로 예상된다. 문제 해밀토이안은 일반적으로 제약 충족 또는 다른 최적화 문제의 해법을 관련 이징(Ising) 모델의 기저 상태로 인코딩한다. 따라서, 전개의 끝에서, 양자 어닐링 컴퓨팅 시스템은 타겟 최적화 문제에 대한 해법 또는 근사 해법을 생성한다.
본 발명의 양태에 따라, ZZZ 커플러 어셈블리는 제 1, 제 2, 및 제 3 큐비트를 연결하기 위해 제공된다. 제 1 튜닝 가능 커플러는 제 1 큐비트에 결합되고 제 1 제어 신호를 통하여 튜닝가능하다. 제 2 튜닝 가능 커플러는 제 1 튜닝 가능 커플러에 결합되어 제 1 큐비트의 플럭스를 제 2 튜닝 가능 커플러의 튜닝 루프로 향하게 하여, 제 1 튜닝 가능 커플러와 관련된 제 1 결합 강도가 0이 아닐 때, 제 2 튜닝 가능 커플러와 연관된 제 2 결합 강도는, 제 2 튜닝 가능 커플러에 인가되는 제 2 제어 신호 및 제 1 큐비트의 상태의 함수이다. 제 2 큐비트와 제 3 큐비트는 제 2 튜닝 가능 커플러를 통하여 서로 결합되어, 제 2 결합 강도가 0이 아닐 때, 제 1 및 제 2 큐비트의 상태가 Z-축선에 대한 구체적인 관계를 취하는 것이 에너지적으로 유리하다.
본 발명의 다른 양태에 따라, 3 개의 큐비트들 중에서 ZZZ 커플링을 제공하는 방법이 제공된다. 3개의 큐비트 중 제 1 큐비트는 갈바닉 조지프슨 상호 인덕턴스를 이용하는 제 1 튜닝 가능 커플러를 통하여 3 개의 큐비트 중 제 2 큐비트에 결합된다. 제 2 큐비트는 갈바닉 조지프슨 상호 인덕턴스를 이용하는 제 2 튜닝 가능 커플러를 통하여 3 개의 큐비트 중 제 3 큐비트에 결합된다. 제 3 큐비트는 갈바닉 조지프슨 상호 인덕턴스를 이용하는 제 3 튜닝 가능 커플러를 통하여 제 1 큐비트에 결합된다. 제 1 큐비트는 제 4 튜닝 가능 커플러를 통하여 제 2 튜닝 가능 커플러에 결합되어 제 1 큐비트로부터의 플럭스가 제 2 튜닝 가능 커플러의 튜닝 루프로 지향된다. 제 2 큐비트는 제 5 튜닝 가능 커플러를 통하여 제 3 튜닝 가능 커플러에 결합되어 제 2 큐비트로부터의 플럭스가 제 3 튜닝 가능 커플러의 튜닝 루프로 지향된다. 제 3 큐비트는 제 6 튜닝 가능 커플러를 통하여 제 1 튜닝 가능 커플러에 결합되어 제 3 큐비트로부터의 플럭스가 제 1 튜닝 가능 커플러의 튜닝 루프로 지향된다.
본 발명의 또 다른 양태에 따라, 양자 회로 어셈블리는 제 1 큐비트, 제 2 큐비트, 제 3 큐비트, 및 제 1 큐비트에 결합된 제 1 튜닝 가능 커플러를 포함한다. 제 2 튜닝 가능 커플러는 제 1 튜닝 가능 커플러에 결합되어 제 1 큐비트의 플럭스가 제 2 튜닝 가능 커플러로 지향된다. 제 2 큐비트와 제 3 큐비트는 갈바닉 조지프슨 상호 인덕턴스를 통해 제 2 튜닝 가능 커플러를 통해 서로 결합된다.
도 1은 3개의 결합된 초전도 큐비트를 포함하는 시스템의 일례를 예시하고,
도 2는 본 발명의 양태에 따라 제 1 큐비트, 제 2 큐비트, 및 제 3 큐비트를 결합하도록 ZZZ 커플러 어셈블리를 채용하는 양자 회로의 일례를 예시하고,
도 3은 도 2의 회로에 대해, 플럭스 양자(mΦ0) 의 천분의 일로 표시되는, 튜닝 회로에 적용되는 플럭스의 함수로서, 기가헤르츠로 표시되는, 제 2 튜닝 가능 커플러에 의해 제공된 제 2 및 제 3 큐비트 사이의 ZZ 커플링의 강도를 예시하는 차트이고,
도 4는 도 2의 회로에 대해, 플럭스 양자(mΦ0)의 천분의 일로 표시되는, 제 1 인가 플럭스 및 제 2 인가 플럭스의 함수로서, 기가헤르츠로 표시되는, 커플러 어셈블리에 의해 제공된 제 1, 제 2, 및 제 3 큐비트 중에서 ZZZ 커플링의 강도를 예시하는 차트이고,
도 5는 임의의 ZZZ 및 쌍 ZZ 커플링을 허용하는 갈바닉 커플러 어셈블리를 통하여 결합된 3개의 큐비트를 포함하는 양자 회로의 일례를 예시하고,
도 6은 3개의 큐비트 중에서 ZZZ 커플링을 제공하기 위한 하나의 방법을 예시한다.
본 명세서에서 설명된 ZZZ 커플러는 양자 컴퓨팅 환경에서의 사용이 의도되며, 상기 양자 컴퓨팅 환경에서 정보가 저장되어 초전도 큐비트에서 조작된다. 큐비트의 물리적 구현은 조지프슨 접합부, 양자점, 초전도 양자 간섭 장치(SQUID), 구리 쌍 박스 또는 이온 트랩일 수 있다. 또한, 특정되지 않는 한, 두 가지 요소의 커플링은 다양한 물리적 커플링 수단, 예를 들어 전기 전도체에 의한 기계적 커플링, 용량성 커플링, 유도 커플링, 자기 커플링, 핵 커플링, 및 광학 커플링, 또는 전술된 것의 임의의 조합 중 임의의 수단을 사용하여 본 발명에 따라 달성될 수 있다. 본원에 사용된 "전형적인 제어부"는 일반적으로 큐비트 또는 커플러와 같은 양자 요소에 제어 신호를 제공하는 고전 물리 법칙에 따라 동작하는 장치를 나타낸다.
본원의 시스템 및 방법은 Z-기준을 따라 3개의 초전도 큐비트뿐만 아니라 임의의 쌍의 3개의 큐비트 중에서 임의의 커플링을 제공한다. 두 개의 큐비트 사이의 ZZ 커플링은 제 1 큐비트와 제 2 큐비트의 상태가 블로치 구체의 Z-축선에 대해 구체적인 관계를 취하며, 두 개의 큐비트 모두가 +Z 방향 또는 -Z 방향을 가리키는 것이 에너지적으로 유리하다. 유사하게, 3개의 큐비트들 사이의 ZZZ 커플링은 3개의 큐비트 모두의 상태가 Z-축선을 따라 동일한 방향으로 정렬되고, 3개의 큐비트 모두가 + Z 방향 또는 -Z 방향을 가리키는 것이 에너지적으로 유리하다. 각 축선은 큐비트의 블로치 구체에 정의된 구체적인 양자 상태에 해당한다. 커플링은 포지티브 또는 네거티브일 수 있고, 네거티브 ZZ 커플링으로 인해 제 1 및 제 2 큐비트의 상태가 Z-축선을 따라 동일한 방향으로 정렬되어 두 개의 큐비트가 +Z 방향 또는 -Z 방향을 가리키는 것이 에너지적으로 유리하다는 것이 이해될 것이다. +ZZ으로 표시된 포지티브 ZZ 커플링은 제 1 및 제 2 큐비트의 상태가 Z-축선을 따라 상이한 방향으로 정렬되는 것이 에너지적으로 유리하게 한다.
자연에서 발견된 대부분의 입자 상호 작용은 어울리는 두 개의 몸체이다. 3개의 몸체 항(term)이 존재하면, 3개의 몸체 항은 2개의 몸체 상호 작용에 비해 약한 경향이 있다. 본 명세서는 플럭스 큐비트들 사이에서 강력하고 튜닝 가능한 3개의 몸체 ZZZ 상호 작용을 생성하는 이러한 문제들과 2개의 몸체 상호 작용이 0인 경우를 포함하여 독립적으로 튜닝 가능한 2개의 몸체 ZZ 상호 작용을 발생시키는 이러한 문제 모두를 해결하는 장치를 설명한다. 구체적으로, 본 발명자들은 제 3 큐비트의 상태에 기초하여 큐비트-큐비트 상호 작용의 강도를 조절함으로써 3개의 큐비트 상호 작용을 생성하는 신규한 결합 방법을 이용하는 회로를 설계하였다. 일 구현예에서, 높은 일관성 플럭스 큐비트와 호환되는, 회로는 조지프슨 접합부가 상호 인덕턴스를 제공하는 큐비트들 사이의 본 발명의 갈바닉 조지프슨 커플링을 이용한다.
도 1은 3개의 결합된 초전도 큐비트(12 내지 14)를 포함하는 시스템(10)의 일례를 도시한다. 시스템은 제 1 큐비트에 의해 생성된 플럭스가 제 2 커플러의 튜닝 루프로 향하도록 제 1 큐비트(12)를 제 2 커플러(18)에 결합하는 제 1 커플러(16)를 포함한다. 제 1 커플러(16)는 튜닝 가능하도록 선택될 수 있으며, 이러한 결합 강도 및 부호(sign)(예를 들어, 양 또는 음)는 제 1의 전형적인 제어부(26)에 의해 제공된 제어 신호를 통하여 튜닝될 수 있다. 제어 신호는 제 1 커플러(16)의 결합 강도가 0이 되도록 선택될 수 있고, 이에 따라 제 1 큐비트로부터의 플럭스가 제 2 커플러(18)로 지향되지 않는다는 것이 이해될 것이다. 일 구현예에서, 제 1 커플러(16)는 스플릿 접합 튜닝 가능 커플러이고, 큐비트들 사이의 상호 작용 강도는 튜닝 가능 접합부를 스레딩하는(thread) 제 1의 전형적인 제어부(26)에 의해 제공되는 튜닝 플럭스의 양에 의해 제어된다.
제 2 커플러(18)는 제 2 큐비트(13)를 제 3 큐비트(14)로 결합한다. 제 1 커플러(16)와 같이, 제 2 커플러(18)는 튜닝 가능하도록 선택될 수 있어, 결합 강도 및 부호가 제 2의 전형적인 제어부(28)에 의해 제공된 제어 신호를 통해 튜닝될 수 있다. 따라서, 제 1 커플러(16)가 0이 아닌 커플링을 제공하도록 튜닝될 때, 제 2 커플러(18)의 결합 강도는 제 2의 고전적인 제어(28)에 의해 제공된 제어 신호 및 제 1 큐비트(12)의 상태의 함수이다. 하나의 구현예에서, 제 2 커플러(18)는 스플릿 접합 튜닝 가능 커플러이고, 큐비트들 사이의 상호 작용 강도는 제 2의 전형적인 제어부(28)에 의해 제공되고, 튜닝 가능한 접합부를 스레딩하는 튜닝 플럭스의 양뿐만 아니라 제 1 커플러(16)에 의해 제 2 커플러 내로 지향되는 제 1 큐비트(12)로부터의 플럭스의 양에 의해 제어된다.
하나의 구현예에서, 제 2 큐비트(13) 및 제 3 큐비트(14)는 제 2 커플러 (18)를 통하여 결합되며, 각각의 큐비트는 갈바닉 조지프슨 상호 인덕턴스를 통하여 제 2 커플러에 결합된다. ZZZ 커플링의 강도를 최적화하는 것은 성공적인 장치 작동을 위해 중요한데, 이는 커플링의 에너지 스케일이 종종 실험의 달성 가능한 기본 온도와 관련된 에너지와 같은 문제의 다른 에너지나 주파수보다 커야할 필요가 있기 때문이다. 또한, 커플러가 높은 일관성 플럭스 큐비트와 호환되는 것이 도움이 되는데, 이 플럭스 큐비트는 일반적으로 작은 임계 전류를 갖는 접합부를 사용하여 플럭스 노이즈로부터의 디페이싱(dephasing)을 최소화한다. 높은 일관성은 양자 효과를 촉진한다. 작은 임계 전류 한계는 큐비트-큐비트 튜닝 가능 커플러의 일부인 유도성 요소에 중요한 제한을 둔다. 이러한 제한은 접합부 임계 전류(
Figure 112019089618275-pct00002
)와 접합부의 효과적인 조지프슨 인덕턴스(
Figure 112019089618275-pct00003
) 사이의 관계에서 유도되며, 여기서
Figure 112019089618275-pct00004
.
예를 들어,
Figure 112019089618275-pct00005
접합에 대해, 조지프슨 인덕턴스는
Figure 112019089618275-pct00006
이다. 유도 커플링을 통해 강한 결합을 생성하려면, 결합된 큐비트 간의 상호 인덕턴스가 이 값의 상당 부분이어야 한다. 모든 기하학적 상호 관계를 포함한 상호 인덕턴스는 종종 선형 인덕턴스로 생성된다. 선형 인덕터로 이러한 큰 인덕턴스를 생성하는 것과 관련된 문제를 이해하기 위하여,
Figure 112019089618275-pct00007
Ohm 금속 트레이스 및 전파 속도 v~c/3로
Figure 112019089618275-pct00008
인덕턴스를 생성하기 위하여, (여기서 c는 진공에서 빛의 속도), 일 센티미터보다 긴 트레이스 길이(
Figure 112019089618275-pct00009
)를 요구하는 것을 고려하자. 이는 기하학적 커플러가 나머지 회로에 비해 상당히 커야하기 때문에 기술적인 문제가 발생하며, 부유 용량은 관련 주파수에서 달성 가능한 인덕턴스를 제한할 수 있다. 본 발명자들은 갈바닉 커플링의 사용이 이러한 많은 문제를 극복한다는 것을 발견했다.
도 2는 본 발명의 일 양태에 따라 제 1 큐비트(72), 제 2 큐비트(74), 및 제 3 큐비트(76)를 결합하기 위해 ZZZ 커플러 어셈블리(60)를 채용하는 양자 회로 (50)의 일례를 도시한다. 커플러 어셈블리(60)는 제 1 튜닝 루프(66)를 포함하는 제 1 튜닝 가능 커플러(62) 및 제 2 튜닝 루프(68)를 포함하는 제 2 튜닝 가능 커플러(64)를 포함한다. 예시된 구현예에서, 제 1 및 제 2 튜닝 루프(66 및 68) 각각은, 두 개의 조지프슨 접합부에 의해 중단된, 초전도 루프로서 형성된 복합 조지프슨 접합부이다. 제 1 튜닝 가능 커플러(62)는 제 1 큐비트(72)로부터 제 2 튜닝 가능 커플러(64)로 플럭스를 지향시킨다. 제 2 튜닝 가능 커플러(64)는 Z 기반으로 제 2 큐비트(74)를 제 3 큐비트(76)에 결합하고, 각각의 큐비트(74 및 76)는 갈바닉 조지프슨 상호 인덕턴스를 통해 제 2 튜닝 가능 커플러에 결합된다. 따라서, 제 2 튜닝 가능 커플러의 결합 강도가 0이 아닐 때, 제 1 및 제 2 큐비트의 상태가 Z-축선에 대한 구체적인 관계를 취하는 것이 에너지적으로 유리하다. 도시된 구현에서, 제 1 큐비트(72)로부터의 플럭스는 제 1 튜닝 가능 커플러(62)와 제 2 튜닝 가능 커플러(64)의 튜닝 루프(68)를 연결하는 적어도 한 쌍의 유도성 요소(69)를 통해 유도적으로 제공된다.
예시된 구현예에서, 각각의 제 1 큐비트(72), 제 2 큐비트(74), 및 제 3 큐비트(76)는 4개의 접합 플럭스 큐비트로서 구현되며, 각각의 큐비트(72, 74 및 76)의 제 1 및 제 2 접합부는 플럭스 큐비트를 바이어싱(biasing)하기 위한 복합 접합부(82, 84, 및 86)를 형성한다. 제 3 및 제 4 접합부(91 내지 94)는 플럭스 큐비트 루프를 완성하고, 접합부(92 및 94)는 튜닝 가능 커플러(68)와 큐비트(74 및 76)에 의해 각각 공유되는 갈바닉 조지프슨 상호 인덕턴스를 형성한다. 플럭스 큐비트는 일반적으로 소정의 개수이 일부 조지프슨 접합부에 의해 중단된 초전도 루프이다. 바이어싱 요소는 도 2의 단순화된 예에 도시되지 않았지만, 일반적인 동작에서, 플럭스 큐비트는 일반적으로 초전도 플럭스 양자(
Figure 112019089618275-pct00010
)의 단위로 기술된 플럭스에 의해 바이어싱된다. 루프(82, 84 또는 86)에서 인가된 바이어스 플럭스가 하나의 플럭스 양자 근처에 있고 적절한 장치 파라미터에 대해, 시스템의 잠재적 에너지는 2 개의 최소값, 초전도 루프에서 시계 방향에 대응하는 최소값 및 반 시계 방향 전류 흐름에 대응하는 최소값을 나타낸다. 전류 흐름의 두 개의 가능한 방향은 시스템의 최저 에너지 양자 상태를 나타낸다. 바이어스 플럭스의 플럭스 양자에서도 단일 전위 웰을 갖는 것이 가능하지만, 여기에 설명된 이중-웰 방식은 에너지적으로 악화된 상태에서도 기능하는 본 발명의 커플러의 고유한 능력을 강조한다. 커플링 어셈블리(60)는 또한 트랜스몬 큐비트(transmon qubit)들 사이에 3개의 몸체 유도성 커플링을 생성하기 위해 사용될 수 있다는 것이 이해될 것이다. 이 경우, 플럭스 방식에서의 정적 전류에 비해 낮은 RMS 전류로 인해 3개의 몸체 상호 작용 항의 강도가 감소된다.
각 접점에 대해
Figure 112019089618275-pct00011
및 각 인덕터에 대해
Figure 112019089618275-pct00012
를 사용하여 상호 인덕턴스에 적합한 일반화를 통해 전체 회로의 유도 전위를 모델링 할 수 있으며, 여기서
Figure 112019089618275-pct00013
는 회로 요소의 게이지 불변 위상이다. 플럭스 큐비트가 고조파 발진기, 또는 단일 웰, 방식으로 튜닝되면, 전위는 단일 최소값을 나타낸다. 플럭스 큐비트가 플럭스, 이중 웰, 방식으로 튜닝되고 모든 커플링이 오프(off)되면 전위는 8개의 큐비트 상태에 해당하는 8개의 악화된 최소값을 나타낸다. 각각의 최소의 에너지는 라벨(
Figure 112019089618275-pct00014
)이 주어질 수 있고, 여기서 a는 제 1 큐비트 (72)의 상태를 나타내고, b는 제 2 큐비트 (74)의 상태를 나타내고, c는 제 3 큐비트(76)의 상태를 나타내어,
Figure 112019089618275-pct00015
은 큐비트 상태(010)에 대응하는 웰의 최소 에너지이다. 어느 하나의 커플러(62 또는 64)를 0이 아닌 결합 강도로 튜닝하는것은 각 최소 에너지를 조정한다. 형태
Figure 112019089618275-pct00016
의 해밀토니안에 대해
Figure 112019089618275-pct00017
값이 ZZZ 커플링 에너지를 결정한다. 여기서 h는 플랭크 상수이며 이는 결합 에너지 및 결합 주파수와 관련된다. 큐비트가 플럭스 방식일 때,
Figure 112019089618275-pct00018
의 값은
Figure 112019089618275-pct00019
로서 계산되고, 여기서
Figure 112019089618275-pct00020
Figure 112019089618275-pct00021
이다. 제 2 큐비트(74)와 제 3 큐비트(76) 사이의 ZZ 에너지는
Figure 112019089618275-pct00022
로 계산될 수 있다. 이 방법은 제어 플럭스가 거시 공명 터널링(MRT) 간격 내에 머무르는 한, 즉 전위 웰들 사이의 에너지 차이가 각각의 웰의 국소 고조파 에너지 아래로 유지되는 한, 해당 양자 해밀턴의 최저 고유 상태의 에너지 스케일을 정확하게 결정한다. 이는 유도 전위에 부가하여 큐비트의 분로 커패시턴스(capacitance)에 종속한다.
복합 조지프슨 접합 결합 기술을 이용함으로써, 커플러 어셈블리(60)는 개별 큐비트를 바이어스하지 않으며, 즉 어셈블리에 의해 시스템의 해밀토니안에서 단일 큐비트 Z 항이 생성되지 않는다. 본 발명은 제 1 튜닝 루프(66)에 제공된 제 1 인가 플럭스(
Figure 112019089618275-pct00023
), 및 제 2 튜닝 루프(68)에 제공된 제 2 인가 플럭스(
Figure 112019089618275-pct00024
)를 변경함으로써 다수의 동작점을 이용하도록 구성될 수 있다. 이들 플럭스는 제 1 튜닝 가능 커플러(62)를 통해 어셈블리(60)에 의해 제공되는 ZZZ 커플링뿐만 아니라 제 2 튜닝 가능 커플러(64)에 의해 제공되는 ZZ 커플링을 별도로 제어하도록 조정될 수 있다. 예를 들어, 플럭스는 ZZ 및 ZZZ 커플링이 모두 비활성이 되도록 제공될 수 있다. 이러한 예에서, 두 개의 인가된 플럭스에 대한 예시적인 값은
Figure 112019089618275-pct00025
을 포함할 수 있다. ZZZ 커플링 없이 임의의 부호로 ZZ 커플링을 활성화하려면
Figure 112019089618275-pct00026
값이 사용될 수 있다. 제 2 인가 플럭스의 값은 원하는 강도 및 결합의 부호에 따라 주어진 범위에 걸쳐 변할 것이라는 것이 이해될 것이다. ZZZ 커플링을 피하기 위해 플럭스가 제공되면 시스템의 해밀토니안은 ZZZ 항을 포함하지 않을 것이다. ZZ 커플링 없이 임의의 부호를 가진 ZZZ 커플링을 활성화하기 위해 인가된 플럭스 값에
Figure 112019089618275-pct00027
가 포함될 수 있다. 이 경우, ZZZ 커플링을 나타내는 항을 포함하지만, 시스템의 해밀토니안은 제 2 큐비트(74)와 제 3 큐비트(76) 사이의 ZZ 커플링을 나타내는 항을 포함하지 않는다. 마지막으로 ZZ 커플링과 ZZZ 커플링을 제공하기 위해
Figure 112019089618275-pct00028
를 포함하는 값을 사용할 수 있다.
도 3은 도 2의 회로에 대해, 플럭스 양자(mΦ0) 의 천분의 일로 나타내는, 튜닝 회로(68)에 적용되는 플럭스의 함수로서, 기가헤르츠로 표시되는, 제 2 튜닝 가능 커플러(64)에 의해 제공된 제 2 및 제 3 큐비트(74 및 76) 사이의 ZZ 커플링의 강도를 예시하는 차트(100)이다. 이 예에서, 플럭스 큐비트(72, 74 및 76)의 복합 접합부(82, 84 및 86)에서 조지프슨 접합부는 35 나노암페어의 임계 전류를 가지며, 큐비트에 있는 다른 조지프슨 접합부는 70 나노암페어의 임계 전류를 가지며, 두 개의 커플러(62 및 64)의 접합부는 25 나노암페어의 임계 전류를 갖는것으로 가정된다. 유도성 소자(62)는 각각 100 및 50 피코헨리의 인덕턴스를 가지며, 상호 인덕턴스의 효율은 0.5이다. 결합 강도는 수직 축선(102)에 표시되고, 인가된 플럭스는 수평 축선(104)에 표시된다. 상기 차트(100)에서 알 수 있는 바와 같이, 인가된 플럭스가 (1000 * n + 500)mΦ0에 가까울 때 결합 강도는 최소이고, 여기서 n은 정수이다. 인가된 플럭스가 2000nmΦ0에 가까울 때 최대 포지티브 커플링이 달성되고, 인가된 플럭스가 (2000n + 1000)mΦ0에 가까울 때 최대 네거티브 커플링이 달성된다. 이러한 극단들 사이의 값은 결합 강도를 원하는 크기 및 부호로 튜닝하도록 선택될 수 있다. 당업자는 임계 전류의 제조 변동이 제로 커플링이 발생하는 경우 플럭스 값을 약간 변경시킬 것이라는 것을 인식할 것이다.
도 4는 도 2의 회로에 대해, 플럭스 양자(mΦ0)의 천분의 일로 나타내는, 제 1 인가 플럭스 및 제 2 인가 플럭스의 함수로서, 기가헤르츠로 표시되는, 커플러 어셈블리(60)에 의해 제공된 제 1, 제 2, 및 제 3 큐비트(72, 74, 및 76) 중에서 ZZZ 커플링의 강도를 예시하는 차트(150)이다. 이 차트에서, 큐비트(72, 74, 76)에 대한 바이어스 및 다양한 조지프슨 접합의 임계 전류와 같은 회로에 대한 파라미터는 ZZ 커플링 에너지가 제 1 인가 플럭스와 무관하도록 선택된다. 도 3과 같이. 이 예에서, 플럭스 큐비트(72, 74 및 76)의 복합 접합부(82, 84 및 86)에서의 조지프슨 접합부는 35 나노암페어의 임계 전류를 갖고, 큐비트 내의 다른 조지프슨 접합부는 70 나노암페어의 임계 전류를 가지며, 2 개의 커플러(62 및 64)에서의 접합부는 25 나노암페어의 임계 전류를 갖는 것이 가정된다. 유도성 소자(62)는 각각 100 및 50 피코헨리의 인덕턴스를 가지며, 상호 인덕턴스의 효율은 0.5이다. 결합 강도는 수직 축(152)에 표시되고, 제 2 인가 플럭스는 수평 축선(154)에 표시된다.
제 1 인가 플럭스의 값은 개별 플롯(161 내지 171)으로 표시되며, 각 플롯은 제 1 인가 플럭스의 다른 값에 대한 ZZZ 결합 강도를 나타낸다. 제 1 플롯 (161)은 제 1 인가 플럭스가 0일 때 ZZZ 결합 강도를 나타낸다. 제 2 플롯 (162)은 제 1 인가 플럭스가 플럭스 양자의 10 분의 1일 때 ZZZ 결합 강도를 나타낸다. 제 3 플롯(163)은 제 1 인가 플럭스가 플럭스 양자의 5 분의 1일 때 ZZZ 결합 강도를 나타낸다. 제 4 플롯(164)은 제 1 인가 플럭스가 플럭스 양자의 3/10일 때 ZZZ 결합 강도를 나타낸다. 제 5 플롯 (165)은 제 1 인가 플럭스가 플럭스 양자의 2/5와 동일할 때 ZZZ 결합 강도를 나타낸다. 제 6 플롯(166)은 제 1 인가 플럭스가 플럭스 양자의 절반일 때 ZZZ 결합 강도를 나타낸다. 차트(150)에서 알 수 있는 바와 같이, 제 1 인가 플럭스가 플럭스 양자의 절반일 때, 제 2 인가 플럭스의 값에 관계없이 ZZZ 커플링이 존재하지 않는다. 또한, ZZZ 커플링의 크기 및 부호는 제 1 및 제 2 인가 플럭스에 대한 값을 튜닝함으로써 선택될 수 있다는 것이 이해될 것이다.
제 7 플롯(167)은 제 1 인가 플럭스가 플럭스 양자의 3/5일 때 ZZZ 결합 강도를 나타낸다. 제 8 플롯(168)은 제 1 인가 플럭스가 플럭스 양자의 7/10일 때 ZZZ 결합 강도를 나타낸다. 제 9 플롯(169)은 제 1 인가 플럭스가 플럭스 양자의 4/5일 때 ZZZ 결합 강도를 나타낸다. 제 10 플롯(170)은 제 1 인가 플럭스가 플럭스 양자의 9/10일 때 ZZZ 결합 강도를 나타낸다. 제 11 플롯(171)은 제 1 인가 플럭스가 플럭스 양자와 동일할 때 ZZZ 결합 강도를 나타낸다. 이는 ZZZ 결합 강도에 대한 최대값을 제공한다는 것이 이해될 것이다.
도 5는 임의의 쌍 커플링을 허용하는 갈바닉 커플러 어셈블리 (210)를 통하여 결합된 3 개의 큐비트(202, 204, 및 206)를 포함하는 양자 회로(200)의 일례를 도시한다. 도 2의 회로에 비해, 도시된 회로 (200)는 ZZZ 결합 에너지를 3배만큼 증가시키고 견고성을 위한 설계를 균형잡히게 한다. 회로에서, 제 1 큐비트(202) 및 제 2 큐비트(204)는 제 1 튜닝 가능 커플러(212)를 통해 갈바닉 조지프슨 상호 인덕턴스를 통해 결합되고, 제 2 큐비트 및 제 3 큐비트(206)는 제 2 튜닝 가능 커플러 (214)를 통한 갈바닉 조지프슨 상호 인덕턴스를 통하여 결합되고, 제 1 큐비트 및 제 3 큐비트는 제 3 튜닝 가능 커플러(216)를 통해 갈바닉 조지프슨 상호 인덕턴스를 통하여 결합된다. 이 예의 목적을 위해, 제 1 튜닝 가능 커플러(212), 제 2 튜닝 가능 커플러(214), 및 제 3 튜닝 가능 커플러(216) 각각은 도 2의 제 2 튜닝 가능 커플러(64)와 실질적으로 동등한 구조 및 기능을 가지는 것으로 가정될 수 있다.
제 1, 제 2 및 제 3 큐비트(202, 204 및 206) 각각은 또한 제 2 튜닝 가능 커플러(212), 제 3 튜닝 가능 커플러(216) 및 제 1 튜닝 가능 커플러(212)에 각각 결합되어, 큐비트들 중에서 ZZZ 상호 작용을 용이하게하기 위해 큐비트로부터의 플럭스가 각각의 커플러의 튜닝 루프 내로 지향된다. 구체적으로, 제 1 큐비트(202)는 제 4 튜닝 가능 커플러(222)를 통해 제 2 튜닝 가능 커플러(214)에 결합되고, 제 2 큐비트(204)는 제 5 튜닝 가능 커플러(224)를 통해 제 3 튜닝 가능 커플러(216)에 결합되고, 제 3 큐비트(206)는 제 6 튜닝 가능 커플러(226)를 통하여 제 1 튜닝 가능 커플러(212)에 결합된다. 이 예의 목적을 위해, 제 4 튜닝 가능 커플러(222), 제 5 튜닝 가능 커플러(224), 및 제 6 튜닝 가능 커플러(226) 각각은 도 2의 제 1 튜닝 가능 커플러(62)와 실질적으로 동등한 구조 및 기능을 가지는 것으로 가정될 수 있다.
예시된 갈바닉 커플러(210)는 높은 일관성, 낮은 임계 전류 플럭스 큐비트가 상업용 희석 냉장고의 기본 온도에 의해 설정된 에너지 스케일보다 10배 더 클 수 있는 ZZZ 결합 강도와 결합될 수 있게 하고 이는 현재
Figure 112019089618275-pct00029
이고 여기서 kB는 ZZ 결합 강도가 0으로 튜닝된 경우 볼츠만 상수이다. ZZZ 커플링은 물리적 큐비트로부터 엔코팅 큐비트를 세우기 위해 요구된 해밀토니안 연산자를 실행하고 거리 3개의 인코딩 큐비트 상의 논리적 조작을 실행하는, 양자 어닐러를 위한 독점적인 또는 불(Boolean) 충족 가능성(XOR-3SAT) 문제 해밀토니안을 자연적으로 생성하는데, 초기에 제어된-제어-위상 게이트를 위한 결합 해밀토니안을 생성하는데 도움이 된다. 이 커플링은 어닐링 및 인코딩 애플리케이션의 디바이스 온도에 비해 커야하며,
Figure 112019089618275-pct00030
가 플랑크 상수 인
Figure 112019089618275-pct00031
이상에서 작동이 발생해야하는 게이트 또는 논리 애플리케이션을 위해 ~
Figure 112019089618275-pct00032
보다 커야 한다. 양자 효과를 이용하기 위해서는 결합 방식이 높은 일관성, 낮은 임계 전류 플럭스 큐비트와 호환되어야한다.
본 발명의 커플러는 임의의 2개 및 3개의 몸체 항을 생성할 수 있어, 회로가 보다 일반적인 3개의 충족가능성(3SAT) 문제를 인코딩할 수 있다. 3SAT는 표준이 되는 NP-완료 제약 충족 문제이다. 회로(200)가 로컬 3SAT 인스턴스를 기본적으로 인코딩하기에 충분하다는 것을 알기 위해, 우선 절이 참일 때 값 1을 취하고 절이 거짓일 때 0을 취하는 단일의 3비트 절 함수
Figure 112019089618275-pct00033
를 고려한다. MAX3SAT 인스턴스를 포함하는 일련의 절 함수
Figure 112019089618275-pct00034
를 고려한다면, 충족된 절의 수를 최대화하는 변수를 찾는 것은 비용 함수(
Figure 112019089618275-pct00035
)를 최소화하는 것과 같다. 이제 함수
Figure 112019089618275-pct00036
절에서 파생된 세 개의 큐비트 연산자
Figure 112019089618275-pct00037
를 고려하라. 연산자는 Z-기반으로 대각선이므로
Figure 112019089618275-pct00038
로 분해될 수 있으며, 여기서
Figure 112019089618275-pct00039
는 파울리(Pauli) Z 연산자이고
Figure 112019089618275-pct00040
는 아이텐티티이다. 단일 큐비트 바이어스 필드에 필요한 제어를 포함시킨 후, 회로(200)는 비용 함수 연산자 (
Figure 112019089618275-pct00041
)를 구현하기 위해 필요한 모든 결합을 동시에 생성할 수 있고 이에 따라 로컬 3SAT 인스턴스를 자연적으로 인코딩할 수 있다. 비용 함수의 전반적인 최소값을 찾으면 관련된 충족 가능성 문제뿐만 아니라 충족 가능한 절의 최대 수(MAX-SAT)를 찾는 더 일반적인 문제가 해결된다. 국소 제한은 본 발명을 사용하여 자연적으로 해결될 수 있는 3SAT 인스턴스의 수를 감소시키지만, MAX-XOR-3SAT는 국소 (경계도) 플래너 하이퍼그래프로 제한될 때에도 NP-하드를 유지한다. 바이어스 필드의 정밀도가 충분하면, 회로는 자연적으로 보다 일반적으로 가중된 MAX-3SAT 제약 충족 문제를 인코딩할 수 있다.
도 1 내지 도 5에서 상술된 전술한 구조적 및 기능적 특징의 관점에서, 예시적인 방법이 도 6을 참조하여 더 잘 이해될 것이다. 설명의 간략화를 위해, 도 6의 방법은 직렬로 실행되는 것으로 도시되고 설명되었지만, 본 발명은 도시된 순서에 의해 제한되지 않으며, 다른 예에서 일부 동작은 다른 순서로 및/또는 본 명세서에 도시되고 설명된 것과 동시에 발생할 수 있는 것으로 이해되고 인식되야 한다.
도 6은 3개의 큐비트들 중에서 ZZZ 커플링을 제공하기 위한 하나의 방법 (250)을 도시한다. 252에서, 3개의 큐비트 중 제 1 큐비트는 갈바닉 조지프슨 상호 인덕턴스를 이용하는 제 1 튜닝 가능 커플러를 통하여 3개의 큐비트 중 제 2 큐비트에 결합된다. 제 1 튜닝 가능 커플러는 갈바닉 결합을 용이하게 하기 위해 제 1 및 제 2 큐비트와 하나 이상의 조지프슨 접합부를 공유할 수 있음을 이해할 것이다. 254에서, 제 2 큐비트는 갈바닉 조지프슨 상호 인덕턴스를 이용하는 제 2 튜닝 가능 커플러를 통하여 3 개의 큐비트 중 제 3 큐비트에 결합된다. 256에서, 제 3 큐비트는 갈바닉 조지프슨 상호 인덕턴스를 이용하는 제 3 튜닝 가능 커플러를 통하여 제 1 큐비트에 결합된다.
258에서, 제 1 큐비트는 제 4 튜닝 가능 커플러를 통하여 제 2 튜닝 가능 커플러에 결합되어 제 1 큐비트로부터의 플럭스가 제 2 튜닝 가능 커플러의 튜닝 루프로 지향된다. 따라서, 제 1 큐비트의 상태는 제 2 튜닝 가능 커플러의 결합 강도에 영향을 줄 수 있다. 260에서, 제 2 큐비트는 제 5 튜닝 가능 커플러를 통하여 제 3 튜닝 가능 커플러에 결합되어 제 2 큐비트로부터의 플럭스가 제 3 튜닝 가능 커플러의 튜닝 루프로 지향된다. 262에서, 제 3 큐비트는 제 6 튜닝 가능 커플러를 통하여 제 1 튜닝 가능 커플러에 결합되어 제 3 큐비트로부터의 플럭스가 제 1 튜닝가능 커플러의 튜닝 루프로 지향된다. 결과적인 회로는 3개의 큐비트 중 임의의 ZZ 커플링뿐만 아니라 튜닝 가능 커플러에 제공되는 제어 신호를 통해 튜닝 가능한 부호 및 결합 강도를 갖는 회로들 중에서 ZZZ 커플링을 허용한다.
상술 한 것은 본 발명의 예이다. 물론, 본 발명을 설명하기 위해 모든 가능한 구성 요소 또는 방법의 조합을 기술하는 것은 가능하지 않지만, 당업자는 본 발명의 많은 추가 조합 및 치환이 가능하다는 것을 인식할 것이다. 따라서, 본 발명은 첨부된 청구 범위의 범주 내에 속하는 모든 그러한 변경, 수정 및 변형을 포함하도록 의도된다.

Claims (20)

  1. 제 1, 제 2, 및 제 3 큐비트를 결합하기 위한 ZZZ 커플러 어셈블리로서,
    상기 제 1 큐비트에 결합되고 제 1 제어 신호를 통하여 튜닝 가능한 제 1 튜닝 가능 커플러; 및
    상기 제 1 튜닝 가능 커플러에 결합되어 상기 제 1 큐비트의 플럭스를 제 2 튜닝 가능 커플러의 튜닝 루프로 지향시켜, 제 1 튜닝 가능 커플러와 관련된 제 1 결합 강도가 0이 아닐 때, 상기 제 2 튜닝 가능 커플러와 관련된 제 2 결합 강도가 제 2 튜닝 가능 커플러에 인가되는 제 2 제어 신호 및 상기 제 1 큐비트의 상태의 함수가 되고, 상기 제 1 제어 신호는 제 1 결합 강도를 0으로 감소시키도록 튜닝될 수 있어서, 상기 제 2 결합 강도는 상기 제 1 큐비트의 상태와 무관해 지는, 제 2 튜닝 가능 커플러를 포함하고,
    상기 제 2 큐비트 및 상기 제 3 큐비트는 상기 제 2 튜닝 가능 커플러를 통하여 서로 결합되어 상기 제 2 결합 강도가 0이 아닐 때, 제 1 및 제 2 큐비트의 상태가 블로흐 구체의 Z-축선에 대한 구체적인 관계를 취하는 것이 에너지적으로 유리하도록 한, ZZZ 커플러 어셈블리.
  2. 제 1 항에 있어서,
    상기 제 2 큐비트 및 상기 제 3 큐비트는 갈바닉 조지프슨 상호 인덕턴스를 통하여 상기 제 2 튜닝 가능 커플러를 통하여 결합되는, ZZZ 커플러 어셈블리.
  3. 제 1 항에 있어서,
    상기 제 2 튜닝 가능 커플러가 상기 제 2 및 제 3 큐비트의 상태가 Z-축선을 따라 동일한 방향으로 정렬되는 것이 에너지적으로 유리하도록, 네거티브 커플링, 상기 제 2 및 제 3 큐비트의 상태가 Z-축선을 따라 반대 방향으로 정렬되는 것이 에너지적으로 유리하도록, 포지티브 커플링, 및 상기 제 2 큐비트와 상기 제 3 큐비트 사이의 제로 커플링 중 어느 것을 제공할 수 있도록 상기 제 2 제어 신호가 변화될 수 있는, ZZZ 커플러 어셈블리.
  4. 제 1 항에 있어서,
    상기 제 2 큐비트에 결합되고 제 3 제어 신호를 통하여 튜닝 가능한 제 3 튜닝 가능 커플러; 및
    제 4 튜닝 가능 커플러로서, 상기 제 3 튜닝 가능 커플러와 관련된 제 3 결합 강도가 0이 아닐 때, 상기 제 4 튜닝 가능 커플러와 관련된 제 4 결합 강도가 제 2 큐비트의 상태 및 상기 제 4 튜닝 가능 커플러에 인가된 제 4 제어 신호의 함수가 되도록 상기 제 2 큐비트의 플럭스를 상기 제 4 튜닝 가능 커플러로 지향시키도록 상기 제 3 튜닝 가능 커플러에 결합된, 제 4 튜닝 가능 커플러를 더 포함하고,
    상기 제 1 큐비트 및 상기 제 3 큐비트가 상기 제 4 튜닝 가능 커플러를 통하여 결합되어, 상기 제 4 튜닝 가능 커플러의 결합 강도가 0이 아닐 때, 제 1 및 제 3 큐비트의 상태가 Z-축선에 대해 구체적인 관계를 취하는 것이 에너지적으로 유리하도록 한, ZZZ 커플러 어셈블리.
  5. 제 4 항에 있어서,
    상기 제 3 큐비트에 결합되고 제 5 제어 신호를 통하여 튜닝 가능한 제 5 튜닝 가능 커플러; 및
    제 6 튜닝 가능 커플러로서, 상기 제 5 튜닝 가능 커플러와 관련된 제 5 결합 강도가 0이 아닐 때, 상기 제 6 튜닝 가능 커플러와 관련된 제 6 결합 강도는 상기 제 3 큐비트의 상태 및 상기 제 6 튜닝 가능 커플러에 인가된 제 6 제어 신호의 함수가 되도록, 상기 제 3 큐비트의 플럭스를 상기 제 6 튜닝 가능 커플러 내로 지향시키도록 상기 제 5 튜닝 가능 커플러에 결합되는, 제 6 튜닝 가능 커플러를 더 포함하고,
    상기 제 6 튜닝 가능 커플러의 결합 강도가 0이 아닐 때, 상기 제 1 및 제 2 큐비트의 상태가 Z-축선에 대해 구체적인 관계를 취하는 것이 에너지적으로 유리하도록, 상기 제 1 큐비트 및 상기 제 2 큐비트가 상기 제 6 튜닝 가능 커플러를 통하여 결합되는, ZZZ 커플러 어셈블리.
  6. 삭제
  7. 제 1 항에 있어서,
    상기 제 1 튜닝 가능 커플러 및 상기 제 2 튜닝 가능 커플러 각각은 복합 조지프슨 접합부를 포함하고, 상기 제 1 및 제 2 제어 신호 각각은 제 1 인가 플럭스 및 제 2 인가 플럭스를 포함하는, ZZZ 커플러 어셈블리.
  8. 제 7 항에 있어서,
    제 1의 전형적인 제어부를 더 포함하고,
    상기 제 1의 전형적인 제어부는 상기 제 2 결합 강도가 상기 제 1 큐비트의 상태와 무관하게 되도록 제 1 결합 강도를 0으로 튜닝하기 위해 제 1 인가 플럭스를 플럭스 양자의 절반으로서 제공하도록 구성되고 상기 제 1 큐비트, 상기 제 2 큐비트, 상기 제 3 큐비트, 및 상기 ZZZ 커플러 어셈블리에 의해 형성된 시스템의 해밀턴은 3개의 큐비트 항을 포함하지 않는, ZZZ 커플러 어셈블리.
  9. 제 8 항에 있어서,
    제 2의 전형적인 제어부을 더 포함하고, 상기 제 2의 전형적인 제어부는 상기 제 2 결합 강도를 0으로 튜닝하기 위해 플럭스 양자의 절반으로서 제 2 인가 플럭스를 제공하도록 구성되는, ZZZ 커플러 어셈블리.
  10. 양자 회로 어셈블리로서,
    제 1 큐비트;
    제 2 큐비트;
    제 3 큐비트; 및
    제 1 항의 ZZZ 커플러 어셈블리를 포함하는, 양자 회로 어셈블리.
  11. 제 10 항에 있어서,
    상기 제 1 큐비트, 상기 제 2 큐비트, 및 상기 제 3 큐비트 각각은 적어도 하나의 조지프슨 접합부에 의해 중단된 초전도 루프를 포함하는 플럭스 큐비트인, 양자 회로 어셈블리.
  12. 제 11 항에 있어서,
    적어도 하나의 조지프슨 접합부는 상기 제 1 큐비트, 상기 제 2 큐비트, 및 상기 제 3 큐비트 각각에 대한 각각의 제 1 및 제 2 조지프슨 접합부를 포함하고, 상기 제 2 큐비트 및 상기 제 3 큐비트 각각은 각각 제 3 및 제 4 조지프슨 접합부를 더 포함하고, 상기 제 2 및 제 3 큐비트 각각은 상기 제 2 튜닝 가능 커플러와 각각의 제 3 및 제 4 조지프슨 접합부를 공유하는, 양자 회로 어셈블리.
  13. 제 12 항에 있어서,
    상기 제 1 튜닝 가능 커플러는 제 1 세트의 조지프슨 접합부를 포함하고, 상기 제 2 튜닝 가능 커플러는 제 2 세트의 조지프슨 접합부를 포함하고,
    상기 제 2 및 제 3 큐비트의 각각 상의 제 3 및 제 4 조지프슨 접합부와 관련된 임계 전류가 상기 제 1 세트의 조지프슨 접합부, 상기 제 2 세트의 조지프슨 접합부, 그리고 상기 제 1 큐비트, 상기 제 2 큐비트, 및 상기 제 3 큐비트 각각에 대한 적어도 하나의 조지프슨 접합부 중 임의의 조지프슨 접합부와 관련된 임계 전류의 적어도 2배인, 양자 회로 어셈블리.
  14. 제 10 항에 있어서,
    상기 제 1 큐비트, 상기 제 2 큐비트, 및 상기 제 3 큐비트 각각은 트랜스몬 큐비트인, 양자 회로 어셈블리.
  15. 3개의 큐비트 중에서 ZZZ 커플링을 제공하기 위한 방법으로서,
    상기 3개의 큐비트들 중 제 1 큐비트를 갈바닉 조지프슨 상호 인덕턴스를 이용하여 제 1 튜닝 가능 커플러를 통하여 3개의 큐비트들 중 제 2 큐비트에 결합하는 단계;
    상기 제 2 큐비트를 갈바닉 조지프슨 상호 인덕턴스를 이용하여 제 2 튜닝 가능 커플러를 통하여 상기 3개의 큐비트들 중 제 3 큐비트에 결합하는 단계;
    상기 제 3 큐비트를 갈바닉 조지프슨 상호 인덕턴스를 이용하여 제 3 튜닝 가능 커플러를 통하여 상기 제 1 큐비트에 결합하는 단계;
    상기 제 1 큐비트를 제 4 튜닝 가능 커플러를 통하여 상기 제 2 튜닝 가능 커플러에 결합하여, 상기 제 1 큐비트로부터의 플럭스가 상기 제 2 튜닝 가능 커플러의 튜닝 루프로 지향되도록 하는 단계;
    상기 제 2 큐비트를 제 5 튜닝 가능 커플러를 통하여 상기 제 3 튜닝 가능 커플러에 결합하여, 상기 제 2 큐비트로부터의 플럭스가 상기 제 3 튜닝 가능 커플러의 튜닝 루프 내로 지향되도록 하는 단계; 및
    상기 제 3 큐비트를 제 6 튜닝 가능 커플러를 통하여 상기 제 1 튜닝 가능 커플러로 결합하여, 상기 제 3 큐비트로부터의 플럭스가 상기 제 1 튜닝 가능 커플러의 튜닝 루프 내로 지향되도록 하는단계를 포함하는, 3개의 큐비트 중에서 ZZZ 커플링을 제공하기 위한 방법.
  16. 양자 회로 어셈블리로서,
    제 1 큐비트;
    제 2 큐비트;
    제 3 큐비트;
    제 1 복합 조지프슨 접합부를 포함하고 상기 제 1 큐비트에 결합된 제 1 튜닝 가능 커플러;
    상기 제 1 큐비트의 플럭스가 제 2 튜닝 가능 커플러 내로 지향되도록 제 2 복합 조지프슨 접합부를 포함하고 상기 제 1 튜닝 가능 커플러에 결합된 제 2 튜닝 가능 커플러로서, 상기 제 2 큐비트와 상기 제 3 큐비트가 갈바닉 조지프슨 상호 인덕턴스를 통하여 상기 제 2 튜닝 가능 커플러를 통하여 서로 결합된, 제 2 튜닝 가능 커플러;
    상기 제 1 튜닝 가능 커플러와 관련된 제 1 결합 강도를 튜닝하도록, 제 1 인가 플럭스를 포함하는 제 1 제어 신호를 제공하는 제 1의 전형적인 제어부; 및
    상기 제 2 튜닝 가능 커플러와 관련된 제 2 결합 강도를 튜닝하도록, 제 2 인가 플럭스를 포함하는 제 2 제어 신호를 제공하는 제 2의 전형적인 제어부를 포함하고,
    상기 제 1의 전형적인 제어부는 0이 아닌 제 1 결합 강도 각각을 제공하도록 상기 제 1 제어 신호를 제공하도록 구성되어, 상기 제 2 튜닝 가능 커플러와 관련된 제 2 결합 강도는 상기 제 2 튜닝 가능 커플러에 인가된 제 2 제어 신호 및 상기 제 1 큐비트의 상태 및 0의 결합 강도의 함수이어서, 상기 제 2 결합 강도가 상기 제 1 큐비트의 상태와 무관한, 양자 회로 어셈블리.
  17. 삭제
  18. 삭제
  19. 제 16 항에 있어서,
    상기 제 2 큐비트에 결합되고 제 3 제어 신호를 통하여 튜닝 가능한 제 3 튜닝 가능 커플러;
    제 4 튜닝 가능 커플러로서, 상기 제 3 튜닝 가능 커플러와 관련된 제 3 결합 강도가 0이 아닐 때, 상기 제 4 튜닝 가능 커플러와 관련된 제 4 결합 강도가 제 2 큐비트의 상태 및 상기 제 4 튜닝 가능 커플러에 인가된 제 4 제어 신호의 함수가 되도록 상기 제 2 큐비트의 플럭스를 상기 제 4 튜닝 가능 커플러로 지향시키도록 상기 제 3 튜닝 가능 커플러에 결합된, 제 4 튜닝 가능 커플러;
    상기 제 3 큐비트에 결합되고 제 5 제어 신호를 통하여 튜닝 가능한 제 5 튜닝 가능 커플러; 및
    제 6 튜닝 가능 커플러로서, 상기 제 5 튜닝 가능 커플러와 관련된 제 5 결합 강도가 0이 아닐 때, 상기 제 6 튜닝 가능 커플러와 관련된 제 6 결합 강도는 상기 제 3 큐비트의 상태 및 상기 제 6 튜닝 가능 커플러에 인가된 제 6 제어 신호의 함수가 되도록, 상기 제 3 큐비트의 플럭스를 상기 제 6 튜닝 가능 커플러 내로 지향시키도록 상기 제 5 튜닝 가능 커플러에 결합된, 제 6 튜닝 가능 커플러를 더 포함하고,
    상기 제 1 큐비트 및 상기 제 3 큐비트가 상기 제 4 튜닝 가능 커플러를 통하여 결합되어, 상기 제 4 튜닝 가능 커플러의 결합 강도가 0이 아닐 때, 제 1 및 제 3 큐비트의 상태가 블로흐 구체의 Z-축선에 대해 구체적인 관계를 취하는 것이 에너지적으로 유리하도록 하고, 상기 제 6 튜닝 가능 커플러의 결합 강도가 0이 아닐 때, 상기 제 1 및 제 2 큐비트의 상태가 Z-축선에 대해 구체적인 관계를 취하는 것이 에너지적으로 유리하도록, 상기 제 1 큐비트 및 상기 제 2 큐비트가 상기 제 6 튜닝 가능 커플러를 통하여 결합되는, 양자 회로 어셈블리.
  20. 제 16 항에 있어서,
    상기 제 2 튜닝 가능 커플러가 상기 제 2 및 제 3 큐비트의 상태가 Z-축선을 따라 동일한 방향으로 정렬되는 것이 에너지적으로 유리하도록, 네거티브 커플링, 상기 제 2 및 제 3 큐비트의 상태가 Z-축선을 따라 반대 방향으로 정렬되는 것이 에너지적으로 유리하도록, 포지티브 커플링, 및 상기 제 2 큐비트와 상기 제 3 큐비트 사이의 제로 커플링 중 어느 것을 제공할 수 있도록 상기 제 2 제어 신호가 변화될 수 있는, 양자 회로 어셈블리.
KR1020197025610A 2017-03-10 2018-01-31 초전도 큐비트용 zzz 커플러 KR102401079B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/455,466 2017-03-10
US15/455,466 US10074792B1 (en) 2017-03-10 2017-03-10 ZZZ coupler for superconducting qubits
PCT/US2018/016218 WO2018164784A1 (en) 2017-03-10 2018-01-31 Zzz coupler for superconducting qubits

Publications (2)

Publication Number Publication Date
KR20190112102A KR20190112102A (ko) 2019-10-02
KR102401079B1 true KR102401079B1 (ko) 2022-05-23

Family

ID=61193166

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197025610A KR102401079B1 (ko) 2017-03-10 2018-01-31 초전도 큐비트용 zzz 커플러

Country Status (7)

Country Link
US (3) US10074792B1 (ko)
EP (2) EP3593295B1 (ko)
JP (1) JP6847380B2 (ko)
KR (1) KR102401079B1 (ko)
AU (2) AU2018230035B2 (ko)
CA (2) CA3139960C (ko)
WO (1) WO2018164784A1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7533068B2 (en) * 2004-12-23 2009-05-12 D-Wave Systems, Inc. Analog processor comprising quantum devices
US8234103B2 (en) 2007-04-05 2012-07-31 D-Wave Systems Inc. Physical realizations of a universal adiabatic quantum computer
US10002107B2 (en) 2014-03-12 2018-06-19 D-Wave Systems Inc. Systems and methods for removing unwanted interactions in quantum devices
US10938346B2 (en) 2015-05-14 2021-03-02 D-Wave Systems Inc. Frequency multiplexed resonator input and/or output for a superconducting device
US11120357B2 (en) * 2017-03-10 2021-09-14 Rigetti & Co, Inc. Quantum approximate optimization
WO2019126396A1 (en) 2017-12-20 2019-06-27 D-Wave Systems Inc. Systems and methods for coupling qubits in a quantum processor
CN111903057B (zh) 2018-02-27 2024-05-24 D-波系统公司 用于将超导传输线耦合到谐振器阵列的系统和方法
US11210600B2 (en) * 2018-05-09 2021-12-28 International Business Machines Corporation Multi-qubit entangling gate using a frequency-modulated tunable coupler
EP3815007A4 (en) 2018-05-11 2022-03-23 D-Wave Systems Inc. SINGLE-FLOW QUANTUM SOURCE FOR PROJECTIVE MEASUREMENTS
TR201809195A2 (tr) * 2018-06-28 2018-07-23 Tobb Ekonomi Ve Teknoloji Ueniversitesi Bi̇r nöron devresi̇
JP7048463B2 (ja) * 2018-09-18 2022-04-05 株式会社東芝 量子アニーリング装置
US11429887B2 (en) * 2019-03-01 2022-08-30 Northrop Grumman Systems Corporation Tunable current-mirror qubit system
US11422958B2 (en) 2019-05-22 2022-08-23 D-Wave Systems Inc. Systems and methods for efficient input and output to quantum processors
CN111091195B (zh) * 2019-12-24 2023-11-10 北京百度网讯科技有限公司 一种超导电路结构及超导量子芯片、超导量子计算机
US11937516B2 (en) * 2020-03-04 2024-03-19 International Business Machines Corporation Fabrication of a flux bias line local heating device
US12022749B2 (en) 2020-03-04 2024-06-25 International Business Machines Corporation Flux bias line local heating device
US11672187B2 (en) 2020-03-25 2023-06-06 International Business Machines Corporation Quantum tuning via permanent magnetic flux elements
US11587976B2 (en) * 2020-06-30 2023-02-21 International Business Machines Corporation Quantum device facilitating suppression of ZZ interactions between two-junction superconducting qubits
US11600658B2 (en) * 2020-06-30 2023-03-07 International Business Machines Corporation Quantum coupler facilitating suppression of ZZ interactions between qubits
EP4352664A1 (en) 2021-06-11 2024-04-17 Seeqc Inc. System and method of flux bias for superconducting quantum circuits
US20240046132A1 (en) * 2022-08-04 2024-02-08 International Business Machines Corporation Multi-mode coupler for quantum gates
US12015397B2 (en) * 2022-08-18 2024-06-18 International Business Machines Corporation High connectivity parametric gate

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100182039A1 (en) * 2007-08-03 2010-07-22 Baumgardner James E Quantum Gate Operations with a Common Coupled Resonator
WO2017027733A1 (en) * 2015-08-13 2017-02-16 D-Wave Systems Inc. Systems and methods for creating and using higher degree interactions between quantum devices

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4800345A (en) 1988-02-09 1989-01-24 Pacific Monolithics Spiral hybrid coupler
US5552735A (en) 1994-10-07 1996-09-03 Northrop Grumman Corporation Multi-gigahertz single flux quantum switch
JP3125691B2 (ja) 1995-11-16 2001-01-22 株式会社村田製作所 結合線路素子
US5742210A (en) 1997-02-12 1998-04-21 Motorola Inc. Narrow-band overcoupled directional coupler in multilayer package
JP3257487B2 (ja) 1997-12-05 2002-02-18 株式会社村田製作所 方向性結合器
SE514767C2 (sv) 1999-08-27 2001-04-23 Allgon Ab 4-ports hybrid
US6509796B2 (en) 2000-02-15 2003-01-21 Broadcom Corporation Variable transconductance variable gain amplifier utilizing a degenerated differential pair
US6765455B1 (en) 2000-11-09 2004-07-20 Merrimac Industries, Inc. Multi-layered spiral couplers on a fluropolymer composite substrate
US6407647B1 (en) 2001-01-23 2002-06-18 Triquint Semiconductor, Inc. Integrated broadside coupled transmission line element
JP3651401B2 (ja) 2001-03-16 2005-05-25 株式会社村田製作所 方向性結合器
US6806558B2 (en) 2002-04-11 2004-10-19 Triquint Semiconductor, Inc. Integrated segmented and interdigitated broadside- and edge-coupled transmission lines
US6686812B2 (en) 2002-05-22 2004-02-03 Honeywell International Inc. Miniature directional coupler
US7533068B2 (en) * 2004-12-23 2009-05-12 D-Wave Systems, Inc. Analog processor comprising quantum devices
US7619437B2 (en) 2004-12-30 2009-11-17 D-Wave Systems, Inc. Coupling methods and architectures for information processing
US7259625B2 (en) 2005-04-05 2007-08-21 International Business Machines Corporation High Q monolithic inductors for use in differential circuits
US7898282B2 (en) 2005-04-26 2011-03-01 D-Wave Systems Inc. Systems, devices, and methods for controllably coupling qubits
US7468630B2 (en) 2006-08-25 2008-12-23 Hypres, Inc. Superconducting switching amplifier
EP2100376B1 (en) 2007-01-18 2018-01-10 Northrop Grumman Systems Corporation Single flux quantum circuits
US8234103B2 (en) * 2007-04-05 2012-07-31 D-Wave Systems Inc. Physical realizations of a universal adiabatic quantum computer
US7714679B2 (en) 2008-01-29 2010-05-11 Hittite Microwave Corporation Spiral coupler
US7969178B2 (en) 2008-05-29 2011-06-28 Northrop Grumman Systems Corporation Method and apparatus for controlling qubits with single flux quantum logic
US9257736B1 (en) 2010-09-02 2016-02-09 The United States Of America As Represented By The Secretary Of The Navy Broadband spiral transmission line power splitter
US8928391B2 (en) 2011-07-07 2015-01-06 Northrop Grumman Systems Corporation Controlling a state of a qubit assembly
JP2013058705A (ja) 2011-09-09 2013-03-28 Fujitsu Ltd 超電導単一磁束量子集積回路装置
US9787312B2 (en) 2012-08-14 2017-10-10 Northrop Grumman Systems Corporation Systems and methods for applying flux to a quantum-coherent superconducting circuit
WO2015103375A1 (en) 2014-01-06 2015-07-09 Google Inc. Constructing and programming quantum hardware for quantum annealing processes
US9355364B2 (en) 2014-03-10 2016-05-31 Northrop Grumman Systems Corporation Reciprocal quantum logic comparator for qubit readout
US9710758B2 (en) 2014-04-23 2017-07-18 D-Wave Systems Inc. Quantum processor with instance programmable qubit connectivity
US9369133B2 (en) * 2014-05-29 2016-06-14 Northrop Grumman Systems Corporation Hybrid quantum circuit assembly
US9928948B2 (en) 2014-12-09 2018-03-27 Northrop Grumman Systems Corporation Superconducting switch system
US9768771B2 (en) 2015-02-06 2017-09-19 Northrop Grumman Systems Corporation Superconducting single-pole double-throw switch system
JP6203789B2 (ja) 2015-08-06 2017-09-27 Simplex Quantum株式会社 小型飛行システム
US9929978B2 (en) 2015-10-07 2018-03-27 Northrop Grumman Systems Corporation Superconducting cross-bar switch system
US9991864B2 (en) 2015-10-14 2018-06-05 Microsoft Technology Licensing, Llc Superconducting logic compatible phase shifter
TWI584656B (zh) 2015-11-03 2017-05-21 華碩電腦股份有限公司 喇叭的過熱保護裝置
US10056908B2 (en) 2015-12-22 2018-08-21 Rigetti & Co, Inc. Operating a coupler device to perform quantum logic gates
US10042805B2 (en) 2016-01-21 2018-08-07 Northrop Grumman Systems Corporation Tunable bus-mediated coupling between remote qubits
CA2927171C (en) * 2016-04-13 2017-05-02 1Qb Information Technologies Inc. Quantum processor and its use for implementing a neural network
US9647662B1 (en) 2016-06-24 2017-05-09 Northrop Grumman Systems Corporation Superconducting tunable coupler
US10311369B2 (en) * 2016-08-01 2019-06-04 Northrop Grumman Systems Corporation Quantum gates via multi-step adiabatic drag
EP4282813A3 (en) 2017-06-19 2024-02-21 Rigetti & Co, LLC Parametrically activated quantum logic gates

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100182039A1 (en) * 2007-08-03 2010-07-22 Baumgardner James E Quantum Gate Operations with a Common Coupled Resonator
WO2017027733A1 (en) * 2015-08-13 2017-02-16 D-Wave Systems Inc. Systems and methods for creating and using higher degree interactions between quantum devices

Also Published As

Publication number Publication date
EP4422076A2 (en) 2024-08-28
JP2020509496A (ja) 2020-03-26
WO2018164784A1 (en) 2018-09-13
US20180342663A1 (en) 2018-11-29
JP6847380B2 (ja) 2021-03-24
US20180261752A1 (en) 2018-09-13
AU2018230035B2 (en) 2020-08-13
CA3054163C (en) 2022-01-11
CA3139960C (en) 2023-06-13
CA3139960A1 (en) 2018-09-13
US20200091396A1 (en) 2020-03-19
AU2020210132B2 (en) 2021-07-29
AU2018230035A1 (en) 2019-09-12
US10749095B2 (en) 2020-08-18
KR20190112102A (ko) 2019-10-02
CA3054163A1 (en) 2018-09-13
US10074792B1 (en) 2018-09-11
EP3593295A1 (en) 2020-01-15
EP3593295B1 (en) 2024-06-26
AU2020210132A1 (en) 2020-08-13
US10546993B2 (en) 2020-01-28

Similar Documents

Publication Publication Date Title
KR102401079B1 (ko) 초전도 큐비트용 zzz 커플러
Bardin et al. Microwaves in quantum computing
US10650323B2 (en) XX coupler for flux qubits
US8022722B1 (en) Quantum logic gates utilizing resonator mediated coupling
US11494683B2 (en) Systems and methods for coupling qubits in a quantum processor
US7898282B2 (en) Systems, devices, and methods for controllably coupling qubits
KR20190035819A (ko) 다단계 단열 드래그를 통한 양자 게이트들
WO2024054272A2 (en) Driven kerr nonlinear oscillator and related systems and methods
Popolitova et al. Unipolar magnetic field pulses as an advantageous tool for ultrafast spin-flip in superconducting Josephson “atoms”
Tsai Achievements and Outlook of Research on Quantum Information Systems Using Superconducting Quantum Circuits
Fang et al. Scheme for Implementing an N-Qubit Controlled Not Gate with Superconducting Quantum Interference Devices in Cavity QED

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant