JP3632317B2 - 薄膜型電子源およびこれを用いた表示装置 - Google Patents
薄膜型電子源およびこれを用いた表示装置 Download PDFInfo
- Publication number
- JP3632317B2 JP3632317B2 JP23391496A JP23391496A JP3632317B2 JP 3632317 B2 JP3632317 B2 JP 3632317B2 JP 23391496 A JP23391496 A JP 23391496A JP 23391496 A JP23391496 A JP 23391496A JP 3632317 B2 JP3632317 B2 JP 3632317B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating layer
- lower electrode
- upper electrode
- electron source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes For Cathode-Ray Tubes (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Cold Cathode And The Manufacture (AREA)
Description
【発明の属する技術分野】
本発明は、金属−絶縁体−金属の三層構造を有し、真空中に電子を放出する薄膜型電子源およびこれを用いた表示装置に関する。
【0002】
【従来の技術】
薄膜型電子源とは、上部電極−絶縁層−下部電極の三層薄膜構造の上部電極−下部電極の間に電圧を印加して、上部電極の表面から真空中に電子を放出させるものである。この薄膜型電子源については、例えば特開平7−65710号公報に述べられている。
【0003】
薄膜型電子源の動作原理を図2に示した。上部電極13と下部電極11との間に駆動電圧30を印加して、絶縁層12内の電界を1〜10MV/cm以上にすると、下部電極11中のフェルミ準位近傍の電子はトンネル現象により障壁を透過し、絶縁層12,上部電極13の伝導帯へ注入されホットエレクトロンとなる。これらのホットエレクトロンのうち、上部電極13の仕事関数φ以上のエネルギーを有するものは、真空16中に放出される。
【0004】
これまで、Au−Al2O3−Al構造のMIM(Metal−Insulator−Metal)構造や、Al−SiO2−n型SiのMIS(Metal−Insulator−Semiconductor)構造などから電子放出が観測されている。特に下部電極11にAlを用い、絶縁層12として下部電極11を陽極酸化して形成したAl2O3を用いたAu−Al2O3−Al構造は、電子放出効率が比較的高く、安定な電子放出が得られることが知られており、報告例も多い。しかしながら同じMIM構造でも、Ta,Zrなどを陽極酸化して作製したAu−Ta2O5−Ta構造やAu−ZrO2 −Zr構造などからは安定した電子放出が得られていない(シン ソリッド フィルムズ 9巻(1972)431〜446ページ:Thin Solid Films 9(1972)pp.431−446)。この理由はTa2O5やZrO2などは絶縁耐圧が低くリーク電流が多いため電子放出効率が低いことである。表1に陽極酸化で作製可能な各種の酸化膜の絶縁耐圧を測定したものを示す。Ta2O5やZrO2などはAl2O3より絶縁耐圧が低い。そのため従来は、必然的にAlが下部電極11の材料に用いられることが多かった。
【0005】
【表1】
【0006】
【発明が解決しようとする課題】
下部電極11にAlを用いる場合、そのAl膜の信頼性が低いことが課題である。Al膜の電極は、高密度の電流を流すとエレクトロマイグレーションにより、ヒロックやウィスカー等を生じ易い。MIM電子源では絶縁層12として、下部電極11のAl表面を陽極酸化した3〜10nm程度の極薄のAl2O3膜を用いており、ヒロック等の生成は絶縁層12にとって致命的な問題である。
【0007】
また、MIM電子源を用いた表示装置を作成する場合、ガラス基板と面板を封じるために400℃程度の加熱に耐える必要がある。しかしながら、Al膜をこのような温度に加熱するとストレスマイグレーション等により、やはりAl膜にヒロック等が生成する。このように、MIM電子源では、陽極酸化で形成する絶縁層12としてはAl2O3膜が最も好ましいが、下部電極11にAlを用いるのは課題が多い。
【0008】
本発明の目的は、絶縁層12として陽極酸化Al2O3を用い、かつ下部電極11の信頼性を確保することにある。
【0009】
【課題を解決するための手段】
上記目的は、下部電極11の材料として、Ta,Nb,Hf,Ti,Zrなど陽極酸化可能で,かつAlより融点が高い高融点材料膜を用い、絶縁層12として高融点材料上に形成したAl薄膜をすべて、または一部陽極酸化して形成することにより実現される。
【0010】
【発明の実施の形態】
〈実施例1〉
本発明の実施の形態を図3ないし図5,図1を用いて説明する。まず絶縁性の基板10上に陽極酸化可能な高融点材料膜、ここではTa膜21と、Al膜22の積層膜を形成する。成膜には例えば、RFマグネトロンスパッタリングを用い、真空を破らず連続的に成膜する。Ta膜21の膜厚は下部電極に求められる配線抵抗の要求使用に合わせ、任意に設定可能であるが、Al膜22の膜厚はこれから作成する絶縁層の膜厚程度とする。ここではTa膜21の膜厚を300nm,Al膜22の膜厚は4nmとした。成膜後はエッチングにより、MIM電子源の下部電極の形状に加工する(図3)。
【0011】
次にこのTa膜21とAl膜22の積層膜表面を陽極酸化する。上面ではAl膜22が、側面ではAl膜22とTa膜21の側面が陽極酸化される。化成電圧を4.4V とすれば、上面のAl膜22が全て酸化されたところで陽極酸化が止まり、その下のTa膜21は酸化されない。これによりTa膜21上に、Al2O3膜23の絶縁層を形成することができる。膜厚は陽極酸化により体積が増える為、約6nmである。側面ではAl2O3膜23とTa2O5膜24が形成される(図4)。
【0012】
ところでこのままでは、側面のTa2O5膜24の部分の絶縁耐圧が低く、リーク電流が多い。そこで側面以外をレジストでマスクし、側面をさらに陽極酸化して保護絶縁層を形成する。膜厚はTa2O5膜24の絶縁耐圧がAl2O3膜23より数分の1と低いことを考慮し、上面の絶縁層の10倍程度と設定し,化成電圧を44Vとした(図5)。
【0013】
本実施例では絶縁層形成後に保護絶縁層を形成したが、逆に保護絶縁層を形成してから絶縁層を形成してもよい。また本実施例ではAl膜22のみを陽極酸化しているが、化成電圧を5V程度としてTa膜21を一部陽極酸化してもよい。
【0014】
最後に、RFマグネトロンスパッタリング法などにより上部電極13を形成する。ここでは上部電極13はIr,Pt,Auの三層膜とし、それぞれ膜厚を1nm,2nm,3nmとした(図1)。
【0015】
このように本発明の薄膜型電子源は、下部電極に高融点材料であるTaを用いており、エレクトロマイグレーションやストレスマイグレーション耐性が高い。またTaが露出する側面も、Taが陽極酸化できることを利用し、Ta2O5の膜厚を厚くすることでリーク電流が抑えられる。したがって下部電極にAlを用いた場合と同様の高効率の電子放出が実現できる。尚、本実施例では下部電極の高融点材料としてTaを例に取ったが、Nb,Hf,Ti,Zrなどを用いても同様な効果が得られる。
【0016】
〈実施例2〉
本発明の別の実施の形態を図6ないし図9を用いて説明する。まず絶縁性の基板10上にTa膜21とAl膜22の積層膜を形成する。成膜には例えば、RFマグネトロンスパッタリングを用い、真空を破らず連続的に成膜する。Ta膜21の膜厚を300nm,Al膜22の膜厚は100nmとした。成膜後はエッチングにより、MIM電子源の下部電極の形状に加工する(図6)。次にこのTa膜21とAl膜22の積層膜表面を陽極酸化する。上面ではAl膜22が、側面ではAl膜22とTa膜21の側面が陽極酸化される。化成電圧を4.4V とすれば、上面のAl膜22が4nm酸化されたところで陽極酸化が止まり、その下のAl膜22およびTa膜21は酸化されない。Al2O3膜23の膜厚は約6nmである。側面ではAl2O3膜23とTa2O5膜24が形成される(図7)。
【0017】
続いて側面のみ陽極酸化し、保護絶縁層を形成する。ここでは化成電圧を44Vとした(図8)。
【0018】
最後に、RFマグネトロンスパッタリング法などにより上部電極13を形成する。ここでは上部電極13はIr,Pt,Auの三層膜とし、それぞれ膜厚を1nm,2nm,3nmとした(図9)。
【0019】
この実施例では6nmのAl2O3膜23の下に下部電極として、96nmのAl膜22と300nmのTa膜21の積層膜が形成される。高融点材料膜上のAl膜は純Al膜に比較し耐エレクトロマイグレーション,耐ストレスマイグレーション特性が優れており、実施例1と同様の効果が得られる。
【0020】
〈実施例3〉
本発明を用いた表示素子の実施例を図10,図11を用いて説明する。ガラスなど絶縁性の基板10上に、RFスパッタリング法などによりTaとAlの積層膜からなる下部電極11を形成する。膜厚はTaが300nm、Alが4nmとした。この膜をフォトリソグラフィーとエッチングにより,図11に示したようにストライプにパターン化する。続いて、陽極酸化により絶縁層12を形成する。ここでは絶縁層12の膜厚は6nmとした。続いて保護絶縁層14を形成する。膜厚は絶縁層12の10倍の60nmとした。
【0021】
次にRFスパッタリング法などにより上部電極13を下部電極11とは直交する方向にストライプに形成する。上部電極13はIr,Pt,Auの三層膜とし、それぞれ膜厚を1nm,2nm,3nmとした。最後に上部電極13への給電線としてMoとAuの積層膜からなる上部電極バスライン15を形成した。以上で薄膜型電子源マトリクスを形成する基板10が完成する。
【0022】
一方、表示パネルとなる面板100にはガラスなど透光性のものを用い、表面に透光性の加速電極101としてITO(Indium−Tin Oxide)を面板全面に形成する。加速電極101の上に蛍光体102を塗布する。蛍光体102としては、例えばZnO:Znを用いる。このようにして加速電極101と蛍光体102を形成した面板100を、薄膜型電子源を形成した基板10と200μm程度の間隔を保った配置で封着する。封着にはフリットガラスを用い、400℃の封着温度を用いた。最後に基板10と面板100とで挟まれた空間を真空に排気して、表示装置が完成する。
【0023】
図12はこのようにして製作した表示装置の駆動回路への結線図である。下部電極11は下部電極駆動回路61へ結線し,上部電極バスライン15は上部電極駆動回路62に結線する。n番目の下部電極11 Knと、m番目の上部電極バスライン15 Cmの交点を(n,m)で表すことにする。加速電極101には400V程度の加速電圧63を常時印加する。
【0024】
図13は各駆動回路の発生電圧の波形を示す。時刻t0ではいずれの電極も電圧ゼロであるので電子は放出されず、したがって、蛍光体102は発光しない。時刻t1において、下部電極11 K1には−V1なる電圧を、上部電極バスライン15 C1,C2には+V2なる電圧を印加する。交点(1,1),(1,2)の下部電極11−上部電極13間には(V1+V2)なる電圧が印加されるので、(V1+V2)を電子放出開始電圧以上に設定しておけば,この2つの交点の薄膜型電子源からは電子が真空中に放出される。放出された電子は加速電極101に印加された加速電圧63により加速された後、蛍光体102にぶつかり、蛍光体102を発光させる。時刻t2で、下部電極11のK2に−V1なる電圧を印加し、上部電極バスライン15 C1にV2なる電圧を印加すると、同様に交点(2,1)が点灯する。このようにして、上部電極バスライン15に印加する信号を変えることにより所望の画像または情報を表示することができる。また、上部電極バスライン15への印加電圧V1の大きさを適宜変えることにより、階調のある画像を表示することができる。
【0025】
本発明の薄膜型電子源は下部電極11に高融点材料を用いている為、面板100と基板10を封じる際の加熱に十分耐え、歩留りよく表示装置を作成できる。またエレクトロマイグレーション耐性も強い為、高電流密度の動作が可能であり、電子放出量も多くとることが可能である。したがって高輝度の表示装置を実現できる。
【0026】
【発明の効果】
本発明の薄膜型電子源は、絶縁層にAl2O3を用いながら、下部電極には高融点材料を用いることを実現しており、エレクトロマイグレーションやストレスマイグレーション耐性が高い。またAl2O3以外が露出する側面も、本発明が用いる高融点材料が陽極酸化できることを利用し、膜厚を厚くすることでリーク電流が抑えられる。したがって下部電極にAlを用いた場合と同様の高効率の電子放出が実現できる。さらに表示パネルを作成する際の、面板と基板を封じる加熱に十分耐え、歩留りを向上できる。さらに高電流密度の動作が可能な為、電子放出量も多くとることができ、高輝度の表示装置を実現できる。
【図面の簡単な説明】
【図1】本発明の一実施例の薄膜型電子源の構造を示す断面図。
【図2】薄膜型電子源の動作原理を示す説明図。
【図3】本発明の一実施例の薄膜型電子源の製造工程を示す断面図。
【図4】本発明の第二実施例の薄膜型電子源の製造工程を示す断面図。
【図5】本発明の第三実施例の薄膜型電子源の製造工程を示す断面図。
【図6】本発明の第四実施例の薄膜型電子源の製造工程を示す断面図。
【図7】本発明の第五実施例の薄膜型電子源の製造工程を示す断面図。
【図8】本発明の第六実施例の薄膜型電子源の製造工程を示す断面図。
【図9】本発明の第七実施例の薄膜型電子源の製造工程を示す断面図。
【図10】本発明の薄膜型電子源を用いた表示装置の実施例を示した断面図。
【図11】図10の表示装置での電極配置を示した平面図。
【図12】図10の表示装置での駆動回路への結線を示した説明図。
【図13】図10の表示装置での駆動電圧波形図。
【符号の説明】
10…基板、13…上部電極、21…Ta膜、23…Al2O3膜、24…Ta2O5膜。
Claims (4)
- 下部電極,絶縁層,上部電極を積層した構造を有し、および下部電極側面に厚い保護絶縁層を有し、上記下部電極と上記上部電極の間に、上記上部電極が正電圧になる極性の電圧を印加した際に、上記上部電極の表面から真空中に電子を放出する薄膜型電子源において、上記下部電極が、Ta、Nb、Hf、Ti、Zrなど陽極酸化可能でかつAlより融点が高い高融点材料膜からなり、上記絶縁層が上記高融点材料膜上に形成したAl膜をすべて陽極酸化して形成した酸化膜からなり、上記保護絶縁層が上記高融点金属膜およびAl膜の側面を上記絶縁層より厚く陽極酸化した酸化膜からなることを特徴とする薄膜型電子源。
- 下部電極,絶縁層,上部電極を積層した構造を有し、および下部電極側面に厚い保護絶縁層を有し、上記下部電極と上記上部電極の間に、上記上部電極が正電圧になる極性の電圧を印加した際に、上記上部電極の表面から真空中に電子を放出する薄膜型電子源において、上記下部電極が、Ta、Nb、Hf、Ti、Zrなど陽極酸化可能でかつAlより融点が高い高融点材料膜からなり、上記絶縁層が上記高融点材料上に形成したAl膜すべてと、上記高融点材料膜の一部を陽極酸化して形成した酸化膜からなり、上記保護絶縁層が上記高融点金属膜およびAl膜の側面を上記絶縁層より厚く陽極酸化した酸化膜からなることを特徴とする薄膜型電子源。
- 下部電極,絶縁層,上部電極を積層した構造を有し、および下部電極側面に厚い保護絶縁層を有し、上記下部電極と上記上部電極の間に、上記上部電極が正電圧になる極性の電圧を印加した際に、上記上部電極の表面から真空中に電子を放出する薄膜型電子源において、上記下部電極が、Ta、Nb、Hf、Ti、Zrなど陽極酸化可能でかつAlより融点が高い高融点材料膜を下層とし、膜厚100 nm 以下のAl膜を上層とする積層膜からなり、上記絶縁層が上記Al膜表面を陽極酸化して形成した酸化膜からなり、上記保護絶縁層が上記高融点金属膜およびAl膜の側面を上記絶縁層より厚く陽極酸化した酸化膜からなることを特徴とする薄膜型電子源。
- 請求項1、2または3に記載の上記薄膜型電子源をマトリクス状に形成した基板と、蛍光体を塗布した面板を張り合わせ真空に封じた表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23391496A JP3632317B2 (ja) | 1996-09-04 | 1996-09-04 | 薄膜型電子源およびこれを用いた表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23391496A JP3632317B2 (ja) | 1996-09-04 | 1996-09-04 | 薄膜型電子源およびこれを用いた表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1079221A JPH1079221A (ja) | 1998-03-24 |
JP3632317B2 true JP3632317B2 (ja) | 2005-03-23 |
Family
ID=16962579
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23391496A Expired - Fee Related JP3632317B2 (ja) | 1996-09-04 | 1996-09-04 | 薄膜型電子源およびこれを用いた表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3632317B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020030827A (ko) * | 1999-09-30 | 2002-04-25 | 가나이 쓰토무 | 전자원, 전자원의 제조방법 및 표시장치 |
JP5156295B2 (ja) | 2007-08-06 | 2013-03-06 | 株式会社日立製作所 | 画像表示装置及び電子放出素子 |
-
1996
- 1996-09-04 JP JP23391496A patent/JP3632317B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1079221A (ja) | 1998-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3633154B2 (ja) | 薄膜型電子源および薄膜型電子源応用機器 | |
US7218058B2 (en) | Cold cathode type flat panel display | |
KR20030026840A (ko) | 화상 표시 장치 | |
JP3632317B2 (ja) | 薄膜型電子源およびこれを用いた表示装置 | |
JP4134361B2 (ja) | 薄膜型電子源およびそれを用いた表示装置 | |
JP3632324B2 (ja) | 薄膜型電子源およびこれを用いた表示装置 | |
JPH11204024A (ja) | 薄膜型電子源、これを用いた表示パネルおよび表示装置 | |
JPH01134895A (ja) | 薄膜elパネル | |
JP3855659B2 (ja) | 薄膜型電子源およびそれを用いた表示装置 | |
JP2000030603A (ja) | 薄膜型電子源、その駆動方法および製造方法並びにこれを用いた表示装置 | |
JP2001084891A (ja) | 薄膜型電子源およびこれを用いた表示装置 | |
JP3606513B2 (ja) | 画像表示装置 | |
JPH0831305A (ja) | 電子放出素子 | |
JPH09139175A (ja) | 薄膜型電子源およびそれを用いた表示装置 | |
JP2001052597A (ja) | 薄膜型電子源および表示装置 | |
JP3475023B2 (ja) | 薄膜型電子源及び薄膜型電子源マトリクス並びにそれらの製造方法並びに薄膜型電子源マトリクス表示装置 | |
JP4126987B2 (ja) | 画像表示装置 | |
JP3598267B2 (ja) | 画像表示装置 | |
JPH10154475A (ja) | 電子源内蔵真空容器および電子源内蔵真空容器の製造方法 | |
JP2001023553A (ja) | 表示装置 | |
JPS62150690A (ja) | 薄膜el素子 | |
JP2981764B2 (ja) | 電子線発生装置及びそれを用いた画像形成装置と光信号供与装置 | |
JPS5832393A (ja) | 薄膜電場発光素子 | |
JPS63186292A (ja) | 薄膜el表示デバイス | |
KR20020030827A (ko) | 전자원, 전자원의 제조방법 및 표시장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040907 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041108 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041130 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041213 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080107 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090107 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100107 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |