JP3632324B2 - 薄膜型電子源およびこれを用いた表示装置 - Google Patents
薄膜型電子源およびこれを用いた表示装置 Download PDFInfo
- Publication number
- JP3632324B2 JP3632324B2 JP26405996A JP26405996A JP3632324B2 JP 3632324 B2 JP3632324 B2 JP 3632324B2 JP 26405996 A JP26405996 A JP 26405996A JP 26405996 A JP26405996 A JP 26405996A JP 3632324 B2 JP3632324 B2 JP 3632324B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- lower electrode
- electron source
- upper electrode
- alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes For Cathode-Ray Tubes (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Cold Cathode And The Manufacture (AREA)
Description
【発明の属する技術分野】
本発明は金属−絶縁体−金属の3層構造を有し、真空中に電子を放出する薄膜型電子源、およびこれを用いた表示装置に関する。
【0002】
【従来の技術】
薄膜型電子源とは、上部電極,絶縁層,下部電極の3層薄膜構造の上部電極と下部電極の間に電圧を印加して、上部電極の表面から真空中に電子を放出させるものである。この薄膜型電子源については、例えば、特願平5−213744 号明細書に述べられている。
【0003】
図2に薄膜型電子源の動作原理を示した。上部電極13と下部電極11との間に駆動電圧30を印加して、絶縁層12内の電界を1〜10MV/cm以上にすると、下部電極11中のフェルミ準位近傍の電子はトンネル現象により障壁を透過し、絶縁層12,上部電極13の伝導帯へ注入されホットエレクトロンとなる。これらのホットエレクトロンのうち、上部電極13の仕事関数φ以上のエネルギーを有するものは、真空16中に放出される。
【0004】
この薄膜電子源は複数本の上部電極と、複数本の下部電極を直交させてマトリクスを形成すると、任意の場所から電子線を発生させることができるので、表示装置の電子源に用いたり、電子源描画装置の電子源に適用することができる。
【0005】
これまで、Au−Al2O3−Al構造のMIM(Metal−Insulator−Metal)構造などから電子放出が観測されている。この例にも見られるように、薄膜電子源の下部電極としてはAlが用いられることが多かった。その理由は、まずAlが低抵抗で基板接着性に優れた良質の配線材料であるためである。さらに、絶縁層として下部電極表面の陽極酸化膜を用いる場合、Alの陽極酸化膜は、他の金属の陽極酸化膜に比べて絶縁性に優れるので、薄膜電子源に適するためである。
【0006】
【発明が解決しようとする課題】
下部電極11にAlを用いる場合、そのAl膜の信頼性が低いことが課題である。Al膜の電極は、高密度の電流を流すとエレクトロマイグレーションにより、ヒロックやウィスカー,ボイド等を生じ易い。MIM電子源等の薄膜電子源では絶縁層12として、3〜10nm程度の極薄絶縁層を用いており、ヒロック等の発生は絶縁層12にとって致命的な問題である。
【0007】
また、薄膜電子源を用いた表示装置を作成する場合、ガラス基板と面板を封じるために400℃程度の加熱に耐える必要がある。しかし、Al膜をこのような温度に加熱するとストレスマイグレーション等により、やはりAl膜にヒロックやボイド等が発生する。
【0008】
このように、薄膜電子源では、下部電極11にAlを用いるのは課題が多い。
【0009】
本発明の目的は、高電流密度動作や加熱処理に対する薄膜電子源の下部電極 11の信頼性を確保することにある。特に、表示装置に適用する場合は、その製造歩留りの向上や、高電流密度動作による高輝度表示を実現することにある。
【0010】
【課題を解決するための手段】
上記目的は、下部電極11の材料として、Al合金、あるいはAl合金とAlの積層膜を用いることにより実現される。
【0011】
【発明の実施の形態】
(実施例1)
本発明の実施の形態を図1,図3ないし図5を用いて説明する。本発明に適用できるAl合金は多種あるが、ここではNbを添加したAl−Nb合金を用いた。添加する合金材料としてはこの他、Si,Cu,Ta,Ti,Hf,Zr, Nd,Pdなども適用可能である。またこれらの材料を複数種類添加したAl合金も有効である。添加量は0.1% 〜10%程度が可能であるが、ここでは2%とした。
【0012】
まず、絶縁性の基板10上にAl−Nb合金膜を形成する。成膜には例えば、スパッタリング法を用いる。膜厚は下部電極11に求められる配線抵抗の要求仕様に合わせ、任意に設定可能である。ここではAl−Nb合金膜の膜厚を300nmとした。成膜後はエッチングにより、薄膜電子源の下部電極11の形状に加工する(図3)。
【0013】
次にこの下部電極11の表面を陽極酸化する。化成電圧を4Vとすれば、約 5.5nmの絶縁層12が形成される(図4)。
【0014】
次に、レジスト膜などをマスクに用い下部電極11の側面のみを選択的に厚く陽極酸化する。これにより電子放出に寄与しない側面からのリーク電流を低減できる(図5)。
【0015】
最後に、スパッタリング法などにより上部電極13を形成する。ここでは上部電極13は高効率で安定な電子放出が可能なIr,Pt,Auの3層膜とし、それぞれ膜厚を1nm,2nm,3nmとした(図1)。
【0016】
Al−Nb合金膜はエレクトロマイグレーション,ストレスマイグレーション耐性が高く、高電流密度駆動や熱処理を行ってもヒロックを生じにくい。そのため、下部電極11の信頼性が向上する。
【0017】
一方、Al−Nb合金の表面を陽極酸化して形成する絶縁層12中には、合金材料のNbが含まれることになるが、その添加量は少なく絶縁特性の劣化は小さい。特に本実施例で用いたNbや、Ta,Hf,Ti,Zrなどは陽極酸化によりAlと同時に酸化され、絶縁体となるので絶縁特性の劣化はさらに小さい。そのため、リーク電流が少なく、下部電極11にAlを用いた場合同様の高効率の電子放出を実現することができる。
【0018】
(実施例2)
本発明の第二実施例を図3,図6ないし図8を用いて説明する。
【0019】
まず絶縁性の基板10上に例えばAl−Nb合金膜を形成する。成膜には例えば、スパッタリング法を用いる。膜厚は下部電極11に求められる配線抵抗の要求使用に合わせ、任意に設定可能である。ここではAl−Nb合金膜の膜厚を 300nmとした。成膜後はエッチングにより、薄膜電子源の下部電極11の形状に加工する(図3)。
【0020】
次にこの下部電極11上にスパッタリング法などにより絶縁層12を積層する(図6)。
【0021】
次に、レジスト膜などをマスクに用い下部電極11の側面を被覆するように厚い保護絶縁層14を形成する。これにより電子放出に寄与しない側面からのリーク電流を低減できる(図7)。
【0022】
最後に、スパッタリング法などにより上部電極13を形成する。ここでは上部電極13は高効率で安定な電子放出が可能なIr,Pt,Auの3層膜とし、それぞれ膜厚を1nm,2nm,3nmとした(図8)。
【0023】
本実施例においてもAl−Nb合金膜はエレクトロマイグレーション,ストレスマイグレーション耐性が高く、高電流密度駆動や熱処理を行ってもヒロックを生じにくい。そのため、下部電極11の信頼性が向上する。
【0024】
なお本実施例では絶縁層12の形成にスパッタリング法を用いたが、これは例えばCVD法,蒸着法、あるいはLB(ラングミュアブロジェット)膜の積層など他の方法で形成してもよい。
【0025】
(実施例3)
本発明の第三実施例を図9ないし図12を用いて説明する。まず絶縁性の基板10上にAl−Nb合金膜21とAl膜22の積層膜を形成する。成膜には例えばスパッタリング法を用い、真空を破らず連続的に成膜する。ここではAl− Nb膜21の膜厚を300nm,Al膜22の膜厚は4nmとした。成膜後はエッチングにより、薄膜電子源の下部電極11の形状に加工する(図9)。
【0026】
次にこの下部電極11の表面を陽極酸化する。上面ではAl膜22が、側面ではAl−Nb膜21とAl膜22の側面が陽極酸化される。化成電圧を4.4Vとすれば、上面のAl膜22が4nm酸化されたところで陽極酸化が止まり、その下のAl−Nb膜21は酸化されない。Al2O3膜23の膜厚は約6nmである。側面ではAl2O3−Nb2O5膜24が形成される(図10)。
【0027】
次に、レジスト膜などをマスクに用い下部電極11の側面のみを選択的に厚く陽極酸化する。これにより電子放出に寄与しない側面からのリーク電流を低減できる(図11)。
【0028】
最後に、スパッタリング法などにより上部電極13を形成する。ここでは上部電極13はIr,Pt,Auの3層膜とし、それぞれ膜厚を1nm,2nm,3nmとした(図12)。
【0029】
この実施例では薄膜電子源の絶縁層として約6nmのAl2O3膜23,下部電極として300nmのAl−Nb合金膜21が形成される。Al−Nb合金膜はエレクトロマイグレーション,ストレスマイグレーション耐性が高く、下部電極からのヒロック形成を防止できる。さらに絶縁層は純粋のAl2O3膜23であるため、絶縁性が高い。したがって薄膜型電子源の信頼性がさらに向上する。
【0030】
なお、本実施例ではAl−Nb合金膜21上のAl膜22をすべて酸化したが、Al−Nb合金膜21上のAl膜はエレクトロマイグレーション,ストレスマイグレーション耐性が高くなるため、その一部だけを酸化し、Al膜22を下部電極の一部として残してもよい。また逆にAl膜22に加えてその下のAl− Nb合金膜21の一部を酸化してもよい。
【0031】
(実施例4)
本発明を用いた表示装置の実施例を図13ないし図16を用いて説明する。ガラスなど絶縁性の基板10上に,スパッタリング法などによりAl−Nb合金とAlの積層膜からなる下部電極11を形成する。膜厚はAl−Nb合金が300nm,Alが10nmとした。この膜をフォトリソグラフィーとエッチングにより,ストライプにパターン化する。続いて,陽極酸化により絶縁層12を形成する。ここでは絶縁層12の膜厚は6nmとした。つづいて保護絶縁層14を形成する。これは下部電極側面だけを選択的に厚く陽極酸化することにより形成した。ここではその膜厚を60nmとした。
【0032】
次にスパッタリング法などにより上部電極13を下部電極11とは直交する方向にストライプに形成する。上部電極13はIr,Pt,Auの3層膜とし、それぞれ膜厚を1nm,2nm,3nmとした。最後に上部電極13への給電線としてMoとAuの積層膜からなる上部電極バスライン15を形成した。以上で薄膜型電子源マトリクスが完成する。
【0033】
一方、表示部となる面板100にはガラスなど透光性のものを用い、表面に透光性の加速電極101としてITO(Indium−Tin Oxide)を面板全面に形成する。加速電極101の上に蛍光体102を塗布する。蛍光体102は、例えばZnO:Znを用いる。このようにして加速電極101と蛍光体102を形成した面板100を、薄膜型電子源を形成した基板10と200μm程度の間隔を保った配置で封着する。封着にはフリットガラスを用い、400℃で封着した。最後に基板10と面板100とで挟まれた空間を真空に排気して、表示装置が完成する。
【0034】
図15はこのようにして製作した表示装置の駆動回路への結線図である。下部電極11は下部電極駆動回路61へ結線し、上部電極バスライン15は上部電極駆動回路62に結線する。n番目の下部電極11 Knと、m番目の上部電極バスライン15 Cmの交点を(n,m)で表すことにする。加速電極101には 400V程度の加速電圧63を常時印加する。
【0035】
図16は、各駆動回路の発生電圧の波形を示す。時刻t0ではいずれの電極も電圧ゼロであるので電子は放出されず、したがって、蛍光体102は発光しない。時刻t1において、下部電極11 K1には−V1なる電圧を、上部電極バスライン15 C1,C2には+V2なる電圧を印加する。交点(1,1),(1,2)の下部電極11−上部電極13間には(V1+V2)なる電圧が印加されるので、(V1+V2)を電子放出開始電圧以上に設定しておけば、この2つの交点の薄膜型電子源からは電子が真空中に放出される。放出された電子は加速電極101に印加された加速電圧63により加速された後、蛍光体102にぶつかり、蛍光体102を発光させる。時刻t2において、下部電極11のK2に−V1なる電圧を印加し、上部電極バスライン15 C1にV2なる電圧を印加すると、同様に交点(2,1)が点灯する。このようにして、上部電極バスライン15に印加する信号を変えることにより所望の画像または情報を表示することができる。また、上部電極バスライン15への印加電圧V1の大きさを適宜変えることにより、階調のある画像を表示することができる。
【0036】
本発明の薄膜型電子源は下部電極11にAl合金を用いているため、面板100と基板10を封じる際の加熱に十分耐え、歩留りよく表示装置を作成できる。またエレクトロマイグレーション耐性も強いため、高電流密度の動作が可能であり、電子放出量も多くとることが可能である。したがって高輝度の表示装置を実現できる。
【0037】
【発明の効果】
本発明の薄膜型電子源は、下部電極にAl合金を用いており、エレクトロマイグレーションやストレスマイグレーション耐性が高い。これにより、安定に高電流密度動作ができ、また加熱処理も可能な薄膜電子源を実現できる。特に表示装置を作成する際、面板と基板を封じる加熱に十分耐え、歩留りを向上できる。さらに高電流密度の動作が可能なため、電子放出量も多くとることができ、高輝度の表示装置を実現できる。
【図面の簡単な説明】
【図1】本発明の薄膜型電子源の一実施例の断面図。
【図2】薄膜型電子源の動作原理を示す説明図。
【図3】本発明の一実施例を示す第一工程の説明図。
【図4】本発明の一実施例を示す第二工程の説明図。
【図5】本発明の一実施例を示す第三工程の説明図。
【図6】本発明の第二実施例を示す第一工程の説明図。
【図7】本発明の第二実施例を示す第二工程の説明図。
【図8】本発明の第二実施例を示す第三工程の説明図。
【図9】本発明の第三実施例を示す第一工程の説明図。
【図10】本発明の第三実施例を示す第二工程の説明図。
【図11】本発明の第三実施例を示す第三工程の説明図。
【図12】本発明の第三実施例を示す第四工程の説明図。
【図13】本発明を用いた表示装置の実施例を示した説明図。
【図14】本発明を用いた表示装置での電極配置を示した説明図。
【図15】本発明を用いた表示装置での駆動回路への結線を示した説明図。
【図16】本発明を用いた表示装置での駆動電圧波形を示したタイミングチャート。
【符号の説明】
10…基板、11…下部電極、12…絶縁層、13…上部電極、14…保護絶縁層、15…上部電極バスライン、16…真空、21…Al−Nb膜、22… Al膜、23…Al2O3膜、24…Al2O3−Nb2O5膜、30…駆動電圧、 61…下部電極駆動回路、62…上部電極駆動回路、63…加速電圧、100…面板、101…加速電極、102…蛍光体。
Claims (4)
- 下部電極、絶縁層、上部電極を積層した構造を有し、上記下部電極と上記上部電極の間に、上部電極が正電圧になる極性の電圧を印加した際に、上部電極の表面から真空中に電子を放出する薄膜型電子源において、上記下部電極がAlに陽極酸化可能な元素を0.1%〜10%添加したAl合金からなり、上記絶縁層が Al に陽極酸化可能な元素を 0.1% 〜 10% 添加した Al 合金からなる上記下部電極表面を陽極酸化して形成した酸化膜からなることを特徴とする薄膜型電子源。
- 上記Al合金の陽極酸化可能な元素組成が、Ta、Nb、Hf、Ti、Zrから選ばれる元素からなる請求項1に記載の薄膜型電子源。
- 下部電極、絶縁層、上部電極を積層した構造を有し、上記下部電極と上記上部電極の間に、上記上部電極が正電圧になる極性の電圧を印加した際に、上記上部電極の表面から真空中に電子を放出する薄膜型電子源において、上記下部電極がAlに陽極酸化可能な元素を 0.1% 〜 10%添加したAl合金を下層とし、Al 合金の1/75と薄いAlを上層とする積層膜からなり、上記絶縁層が上記下部電極表面を陽極酸化して形成した酸化膜からなることを特徴とする薄膜型電子源。
- 請求項1、2または3に記載の上記薄膜型電子源をマトリクス状に形成した基板と、蛍光体を塗布した面板を張り合わせ真空に封じた表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26405996A JP3632324B2 (ja) | 1996-10-04 | 1996-10-04 | 薄膜型電子源およびこれを用いた表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26405996A JP3632324B2 (ja) | 1996-10-04 | 1996-10-04 | 薄膜型電子源およびこれを用いた表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10112254A JPH10112254A (ja) | 1998-04-28 |
JP3632324B2 true JP3632324B2 (ja) | 2005-03-23 |
Family
ID=17397970
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26405996A Expired - Fee Related JP3632324B2 (ja) | 1996-10-04 | 1996-10-04 | 薄膜型電子源およびこれを用いた表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3632324B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007213888A (ja) * | 2006-02-08 | 2007-08-23 | Hitachi Ltd | ダイオード素子およびこのダイオード素子を電子源とした表示装置 |
JP5156295B2 (ja) * | 2007-08-06 | 2013-03-06 | 株式会社日立製作所 | 画像表示装置及び電子放出素子 |
-
1996
- 1996-10-04 JP JP26405996A patent/JP3632324B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10112254A (ja) | 1998-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3633154B2 (ja) | 薄膜型電子源および薄膜型電子源応用機器 | |
US6765347B2 (en) | Display device | |
JP3632324B2 (ja) | 薄膜型電子源およびこれを用いた表示装置 | |
JPH0410392A (ja) | 薄膜el素子 | |
JPH11204024A (ja) | 薄膜型電子源、これを用いた表示パネルおよび表示装置 | |
JP3632317B2 (ja) | 薄膜型電子源およびこれを用いた表示装置 | |
JP3855659B2 (ja) | 薄膜型電子源およびそれを用いた表示装置 | |
JPH01134895A (ja) | 薄膜elパネル | |
JP3605911B2 (ja) | 薄膜型電子源およびそれを用いた表示装置 | |
JP2844964B2 (ja) | El表示装置の製造方法 | |
JP2001084891A (ja) | 薄膜型電子源およびこれを用いた表示装置 | |
JP2000030603A (ja) | 薄膜型電子源、その駆動方法および製造方法並びにこれを用いた表示装置 | |
JP4126987B2 (ja) | 画像表示装置 | |
JP2001052597A (ja) | 薄膜型電子源および表示装置 | |
JP3606513B2 (ja) | 画像表示装置 | |
JP2001023553A (ja) | 表示装置 | |
JP3475023B2 (ja) | 薄膜型電子源及び薄膜型電子源マトリクス並びにそれらの製造方法並びに薄膜型電子源マトリクス表示装置 | |
JPH056793A (ja) | 薄膜el素子の製造方法 | |
JPH056141A (ja) | El表示装置 | |
JP2000188059A (ja) | 電界放射型電子源 | |
JP2005050829A (ja) | 薄膜型電子源および薄膜型電子源応用機器 | |
JPH0516158B2 (ja) | ||
JPS62150690A (ja) | 薄膜el素子 | |
JPS5832393A (ja) | 薄膜電場発光素子 | |
JP2004247229A (ja) | 画像表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040907 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041108 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041130 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041213 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080107 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090107 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100107 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110107 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110107 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120107 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130107 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |