JP3631573B2 - デジタル・システムにおける電磁妨害雑音の放射を抑制するための方法及び装置 - Google Patents

デジタル・システムにおける電磁妨害雑音の放射を抑制するための方法及び装置 Download PDF

Info

Publication number
JP3631573B2
JP3631573B2 JP34982096A JP34982096A JP3631573B2 JP 3631573 B2 JP3631573 B2 JP 3631573B2 JP 34982096 A JP34982096 A JP 34982096A JP 34982096 A JP34982096 A JP 34982096A JP 3631573 B2 JP3631573 B2 JP 3631573B2
Authority
JP
Japan
Prior art keywords
signal
frequency
reference signal
modulation
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34982096A
Other languages
English (en)
Other versions
JPH09289527A (ja
Inventor
ロバート・ビー・イー・パケット
プレストン・ディー・ブラウン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JPH09289527A publication Critical patent/JPH09289527A/ja
Application granted granted Critical
Publication of JP3631573B2 publication Critical patent/JP3631573B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
    • G06F7/62—Performing operations exclusively by counting total number of pulses ; Multiplication, division or derived operations using combined denominational and incremental processing by counters, i.e. without column shift
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
    • H03K23/667—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by switching the base during a counting cycle
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B2215/00—Reducing interference at the transmission system level
    • H04B2215/064—Reduction of clock or synthesizer reference frequency harmonics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B2215/00—Reducing interference at the transmission system level
    • H04B2215/064—Reduction of clock or synthesizer reference frequency harmonics
    • H04B2215/067—Reduction of clock or synthesizer reference frequency harmonics by modulation dispersion

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Physics (AREA)
  • Mathematical Analysis (AREA)
  • Computing Systems (AREA)
  • Computational Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
  • Dc Digital Transmission (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

【０００１】
【産業上の利用分野】
本発明は、一般に、デジタル・システムにおける電磁妨害雑音（「ＥＭＩ」）の放射を抑制するための方法及び装置に関するものであり、とりわけ、計算機または他のデジタル式刻時システムに関するものである。
【０００２】
【従来の技術】
電磁妨害雑音は、直接または間接に、電子受信機または他の電子システムの性能劣化の一因となる、電子装置から放射される電磁エネルギである。シールドが不十分な電子装置は、例えば、ラジオ及びテレビジョン信号を劣化させ、結果として、こうした信号を捕捉する受信機において可聴または可視な空電妨害を生じる。政府機関は、一般に、無線波及び他の電磁波スペクトルの公共使用を強化するため、ＥＭＩ放射を規制している。米国では、例えば、Ｆ．Ｃ．Ｃ．が、装置の試験を要求し、その放射に基づくクラスによって装置の等級分けを行っている。米国のＦ．Ｃ．Ｃ．の事務所では、１２０ｋＨｚの帯域幅にわたってＥＭＩ放射の等級分けを行っている。１２０ｋＨｚの帯域幅は、ＦＭ受信機のような従来の通信受信機の典型的な帯域幅に相当する。こうした帯域幅内におけるＥＭＩの放射を抑制すると、例えば、空電、白色雑音、または、「ゴースト」といった、視聴者が感知する妨害出力が抑制されることになる。
【０００３】
電子製品製造業者がとる一般的な予防措置は、ＥＭＩの放射を最小限にとどめるため、電子装置に遮蔽を施すことである。例えば、計算機製造業者は、一般に、遮蔽ケーブル及び遮蔽ハウジングを用いて、ＥＭＩの放射を最小限に抑える。一方電磁妨害雑音を広い帯域幅にわたって拡散することによって、例えば、商用受信機の１２０ｋＨｚの帯域幅内におけるエネルギ・レベルを低減させることがデジタル的にできれば好ましい。
【０００４】
【発明が解決しようとする課題】
本発明の目的は、電磁妨害雑音を広い帯域幅にわたって拡散して、所望帯域内での電磁妨害雑音レベルをデジタル的に低減することにある。
【０００５】
【課題を解決するための手段】
本発明によれば、デジタル刻時システムにおけるＥＭＩ放射が、デジタル方式で基準信号に変調を施すことによって抑制される。次に、変調基準信号を用いて、１つ以上のクロック信号が導き出される。基準信号を変調すると、基準信号と基準信号から導出された信号は所定の比率だけ変動する。例えば、基準信号が所望の基準周波数の＋／−１％の間で変動するように変調される場合、基準信号から導き出される各クロック信号も、＋／−１％だけ変動することになる。＋／−１％の変動は、特定の実施例に関するクロック信号の精度、ジッタ、及び、定格周波数仕様に基づき、実施例が異なれば異なることになる。基準信号を例えば＋／−１％だけ変動させると、基準信号またはそれから導き出される任意の信号に関するＥＭＩの放射は、対応する＋／−１％の周波数帯域にわたって拡散される。さらに、こうした導き出される信号の高調波におけるＥＭＩの放射も、＋／−１％の周波数帯域にわたって拡散されることになる。従って、１００ＭＨｚの導出信号は、＋／−１％＝２ＭＨｚ（すなわち、９９〜１０１ＭＨｚ）にわたって拡散され、一方、２００ＭＨｚにおける前記信号の高調波は、＋／−１％＝４ＭＨｚ（すなわち、１９８〜２０２ＭＨｚ）にわたって拡散されことになる。
【０００６】
１２０ｋＨｚを超える範囲にわたる任意の信号または信号の高調波に関する周波数帯域によって、一般に商用通信受信機に用いられている１２０ｋＨｚの帯域を超える対応する信号または高調波に関するＥＭＩ放射の拡散が行われる。従って、商用通信受信機に対するＥＭＩ放射の影響が低減される。こうした帯域幅は、米国における電子装置のＥＭＩ放射に対する等級分けに用いられる帯域幅にも対応している。従って、こうした信号に関して測定されるＥＭＩ放射も低減する。
【０００７】
本発明の態様の１つによれば、クロック基準信号は、デジタル方式で所望の基準周波数の上下に信号周波数のランプを生じさせることによって、デジタル方式の変調が施される。変調は、既定の変調周波数で周期的に行われる。こうした変調によって、所望の基準周波数のわずかな百分率を占める帯域にわたって基準信号の電磁エネルギが拡散される。同様に、こうした基準信号及びこうした基準信号から導き出された信号の高調波に関する電磁エネルギが、対応する帯域（すなわち、基準信号の場合と同じ百分率の比帯域）にわたって拡散される。
【０００８】
本発明のもう１つの態様によれば、エネルギの拡散は、ＥＭＩの測定のため、問題となる１２０ＫＨｚの帯域幅を超える帯域幅にわたって、信号または信号の高調波に関して行われる。例えば、２４０ｋＨｚにわたってエネルギを均一に拡散すると、ＥＭＩの影響及び測定されるＥＭＩは１／２に低下する。所定の信号の周波数に関して１２０ｋＨｚ未満の拡散を行ったとしても、こうした所定の信号の高調波において１２０ｋＨｚ以上の拡散が行われることになる可能性がある。従って、所定の信号のエネルギの拡散に関する周波数帯域が１２０ｋＨｚ未満であっても、ＥＭＩ全体が低減することになる。すなわち、有効高調波のエネルギが１２０ｋＨｚを超える帯域幅にわたって拡散するような場合には、ＥＭＩ全体が低減する。
【０００９】
本発明のもう１つの態様によれば、変調を施すべき基準信号は、基底信号から導き出される。変調を施すべき（すなわち、所望の）基準信号は、基底信号の部分分数展開によって、基底信号からデジタル方式で導き出される。こうした部分分数展開によって、任意の基準信号周波数の発生が可能になる。所望の基準周波数は、基底信号の対応する最も近い遷移を所望の基準信号遷移とみなすことによって導き出される。実際には、出力クロック信号周波数にディザが施される。長期間にわたれば、基底信号の周波数を割り切らない所望の平均基準周波数が得られる。
【００１０】
実施例の１つによれば、部分分数展開は、連鎖をなすディバイダとして実施される。各ディバイダには、除数項が含まれている。各除数項は、分数展開の整数部である。この項を導き出すため、基底信号周波数を所望の基準周波数によって割ることになる。こうした除算の整数部は、第１のディバイダの除数項（すなわち、第１の除数項）である。後続のディバイダに関する除数項は、第１の除算からの剰余の逆数をとり、整数部を除数項（すなわち、第２の除数項）として割り当てることによって導き出される。こうした第２の除算の剰余がさらに反転され、第３の整数部が第３の除数項とみなされる。展開は、所定の精度を得るために所望される数のディバイダ段について続けられる。例えば、４０ＭＨｚの基底信号から１４．３１８１８ＭＨｚの所望の基準信号を導き出すため、部分分数展開によって、２に等しい第１の除数項、１に等しい第２の除数項、３に等しい第３の除数項が生じる。こうした除数項は、４０ＭＨｚの基底信号を受信する連鎖をなすディバイダに割り当てられる。結果は、第１のディバイダの出力に生じる１４．３１８１８ＭＨｚの平均基準信号周波数である。以上の技術については、本願出願人が別途出願した特許出願：特願平８ー３３７８１４号に記載がある。
【００１１】
本発明の望ましい実施例によれば、パーソナル・計算機のクロック基準信号（例えば、所望の基準周波数信号）は、既定の変調周波数において、所望の周波数より約１％速い上昇ランプを生じ、所望の周波数より約１％遅い下降ランプを生じる。クロック基準信号の所望の周波数が１４．３１８ＭＨｚである実施例について考察することにする。こうした周波数に＋／−１％の変調を施すことによって、基準信号は、１４．１７５０００ＭＨｚと１４．４６２３６ＭＨｚの間で変動する。これは、２８６．４ｋＨｚにわたる周波数帯域を表している。従って、基準信号のＥＭＩ放射は、１２０ｋＨｚの有効範囲の２倍を超える範囲にわたって拡散され、この結果、有害なＥＭＩ放射が低減する。高調波が高くなると、＋／−１％の拡散によって、周波数帯域幅が２８６．４ｋＨｚよりいっそう広くなる。
【００１２】
本発明のもう１つの態様によれば、変調波形は、基準信号の周波数変動が均等に分布するように整形される。従って、信号エネルギが１２０ｋＨｚの２倍を超える範囲にわたって拡散されると、ＥＭＩ放射の低減は、１／２を超えることになる。望ましい実施例の場合、三角変調波形が用いられる。
【００１３】
本発明のもう１つの態様によれば、変調基準信号から導き出される１つ以上のクロック信号も、周波数が同じ百分率で変動する。基準信号の変調は、基準信号を受信するクロック発生回路要素を通じて進められる。すなわち、位相ロック式ループ及び他の周波数合成装置は、変調基準信号に合わせられ、この結果、変調クロック信号が生じることになる。特定の実施例の場合、こうした変調クロック信号は、クロック発生回路に変更を加えたり、あるいは、回路要素を追加したりすることなく発生する。＋／−１％で変調する基準信号の場合、導き出される１つ以上のクロック信号も、＋／−１％で変調する。例えば、基準信号から導き出される４００ＭＨｚのＣＰＵクロック信号は、従って、３９６ＭＨｚ〜４０４ＭＨｚの周波数範囲にわたって変調する。これは、８ＭＨｚの周波数帯域に相当する。こうした帯域は、ＥＭＩ測定に関する１２０ｋＨｚの有効帯域よりもかなり広い。すなわち、８ＭＨｚにわたるＥＭＩエネルギの拡散は、測定されるＥＭＩ放射の１８ｄＢの低減に相当する。ＥＭＩ放射は、変調基準信号から導き出される他の信号についても同様に低減する。
【００１４】
基準信号の変調によってＥＭＩ放射を低減させる上での問題は、導き出されるクロック信号のジッタと精度の要件を満たすことである。例えば、ＣＰＵクロックは、従来の規格の１つによれば、２００ピコ秒（ｐｓ）未満のサイクル間ジッタを必要とする。もう１つの例として、ディスプレイ出力周波数偏差が１％でさえ、文字がぶれたり、あるいは、滲んで見えたりする。さらにもう１つの例として、時間及び日付を維持するシステム・タイマは、１ｐｐｍ内の精度を必要とする。従って、デジタル・クロックは、安定していることと、発生しやすいことが必要とされる。エネルギを拡散して、測定ＥＭＩ放射を低減しようとするアナログ手法は、こうした問題に対処することができない。しかし、本発明の方法は、システム・クロック信号のジッタ及び精度要件に悪影響を及ぼすことなく、該放射を拡散させることが可能である。
【００１５】
本発明のもう１つの態様によれば、ＶＧＡ出力クロックの変調による予測される悪影響は、ディスプレイ装置の水平帰線時間に整合する変調周波数を用いることによって、克服される。ディスプレイ装置にとっては、垂直方向及び水平方向において整列するようにピクセルを配置することが重要である。ＶＧＡ出力周波数の変動によって、不整列が生じると、イメージがぶれることになる可能性がある。しかし、変調周波数と水平帰線周波数を整合させることによって、ディスプレイ装置に走査される各走査線は、変調波形周期内の同じ相対時間位置から開始される。従って、ピクセルは、全体として、走査線のある部分に対してわずかに近く、走査線の別の部分からは離れているが、それでも、垂直方向及び水平方向において画素は整列している。
【００１６】
本発明のもう１つの態様によれば、ジッタ要件は、変調波形における周波数の変化を均一に変動させることによって満たされる。代替案では、周波数の変化が、小さすぎて、導き出されるクロック信号の位相に影響を及ぼすことのないステップで生じる。例えば、位相ロック式ループ（「ＰＬＬ」）を利用する場合、ＰＬＬ出力は、安定していて、ジッタを生じないことが必要とされる。ＰＬＬは、入力の１つとして基準信号を受信し、もう１つの入力としてフィードバック信号を受信する。安定性を得るため、一般には、フィードバック経路にフィルタが組み込まれる。フィルタの帯域幅を狭くすると、安定性が増す傾向があるが、ジッタを生じさせずに、基準信号の変化を追跡するＰＬＬの能力が衰えることになる。フィルタの帯域幅を広くすると、安定性が低下する傾向があるが、ジッタを生じさせずに、基準信号の変化を追跡するＰＬＬの能力が向上することになる。ステップ周波数（すなわち、基準信号のステップ変化の周波数）がＰＬＬフィルタの帯域幅内に含まれるようにすることによって、ジッタが回避される。従って、ＰＬＬ出力は、変調基準信号を受信する場合でも、平滑に変動（すなわち、変調）することが可能になる。従って、結果生じるＣＰＵクロック信号は、平滑に変動するように、すなわち、任意の２つのＰＬＬサイクルについて生じるサイクル間ジッタが、２００ｐｓといった指定の制約条件未満になるように導入される。
【００１７】
本発明の利点は、電磁エネルギの放射が、より広い帯域幅にわたって拡散されるので、その妨害能力が抑制されるということにある。すなわち、ＥＭＩが、ＦＭ受信機のような従来の通信受信機の帯域幅内において抑制されることになる。また、測定ＥＭＩが大幅に減少する。もう１つの利点は、こうしたＥＭＩの抑制が、本発明の変調方法を適用される信号から導き出されるクロックが加えられるシステムまたはサブシステム全体について得られることにある。本発明に関するこれらの及びその他の態様及び利点については、添付の図面に関連して示される下記の詳細な説明を参照することによってより深く理解することができるであろう。
【００１８】
【実施例】
（ 概要 ）
図１には、本発明の実施例による計算機システムに用いられるクロック信号発生装置１０のブロック図が示されている。デジタル計算システムには、一般に、さまざまなクロック周波数で動作する回路が含まれている。それ自体の独自の発生源（例えば、個別水晶発振器）から各信号を生じるのではなく、個々のクロック信号ができるだけ少ない基準信号源から導き出されることが望ましい。例えば、所定の計算機に対して、または、計算機内の各デジタル計算ボード（例えば、メイン・プロセッサ・ボード、グラフィックス・ボード、ビデオ・ボード）毎に、単一の水晶発振器を設けることが可能である。所定の水晶発振器の基準クロック周波数を利用して、ボードまたは計算機に必要なさまざまなクロック信号が、全て、導き出される。図１には、４０ＭＨｚの信号を発生して、基準信号発振器に送り込む水晶発振器１２が示されている。基準信号発生器１４は、複数クロック信号発生回路１８ａ￣１８ｆに入力される変調基準信号１６を発生する。それぞれのクロック信号発生回路１８ａ￣１８ｆは、従来の位相ロック式ループ及び周波数合成技法及び／または参考までに本書に組み込まれている前掲の関連出願：特願平８ー３３７８１４号に開示のディザ技法など、その他の技法を利用して、所望の周波数でクロック信号を導き出す。
【００１９】
実施例の１つでは、所望の基準クロック周波数が、１４．３１８１８ＭＨｚである。本発明の態様の１つによれば、こうした基準周波数は、４０ＭＨｚの基底信号からデジタル方式で導き出される。１４．３１８１８ＭＨｚ信号は、実際の基準信号がその上下にランプを生じる所望の周波数の働きをする。こうしたランプは、既定の変調周波数において周期的に生じる。周波数変調器は、所望の程度だけ所望の基準信号を変動させる。実施例の１つでは、所望の基準信号は、＋／−１％だけ変調されるが、代替実施例では、他の範囲が利用される。典型的な実施例の場合、変調基準信号１６は、１４．３１８１８ＭＨｚより約１％速い上昇ランプを生じ、１４．３１８１８ＭＨｚより約１％遅い下降ランプを生じる。個々の実施例において、百分率の変動（例えば、＋／−１％）は、変調基準信号１６から導き出されるクロック信号の精度、ジッタ、及び、定格周波数の仕様に応じて異なる。典型的な範囲は、＋／−１％〜＋／−２．５％であるが、実施要件に基づいて、範囲を縮小することも、拡大することも可能である。
【００２０】
所望の基準周波数に対して上下動するランプは、周期的に発生する。実施例の１つでは、変調周波数が、３１．４６ＫＨｚである。基準周波数を変調することによって、電磁妨害雑音（ＥＭＩ）の放射は、ある周波数範囲にわたって拡散されることになる。すなわち、エネルギの発生が、所望の周波数（例えば、１４．３１８１８ＭＨｚ）に限定されなくなる。＋／−１％の例の場合、エネルギは、１４．１７５００ＭＨｚ〜１４．４６１３６ＭＨｚの周波数範囲にわたって発生する。この＋／−１％の帯域は約２８６．４ｋＨｚの範囲に相当する。従来の通信受信機において、１２０ｋＨｚの帯域が用いられているので、ＥＭＩの放射は、一般にこうした帯域にとって望ましくない。より広い周波数範囲にわたって帯域を拡散させることによって、同量のエネルギがより広い帯域幅にわたって拡散する。従って、問題となる１２０ｋＨｚの帯域幅内のエネルギが低減し、この結果、さまざまな無線信号または他の問題となる信号に対する妨害が低減することになる。
【００２１】
三角波形に関する基準信号のランプ変化を規定することによって、エネルギ拡散は周波数帯域（例えば、＋／−１％＝２８６．４ＫＨｚ）にわたって均一になる。従って、１２０ｋＨｚの帯域幅内における望ましくないＥＭＩの放射は、大幅に減少する。１４．３１８ＭＨｚ信号から導き出される４００ＭＨｚで動作するＣＰＵクロックは、ＥＭＩエネルギが８ＭＨｚの範囲（すなわち、２％＊４００ＭＨｚ＝８ＭＨｚ）にわたって拡散される。従って、４００ＭＨｚの信号に関する全てのＥＭＩ放射が４００ＭＨｚにおいて生じるのではなく、該放射は、８ＭＨｚの範囲（例えば、３９６ＭＨｚ〜４０４ＭＨｚ）にわたって拡散される。より重要なことは、拡散が、重要な１２０ｋＨｚの帯域よりも広い帯域にわたって行われることである。さらに、問題となるＥＭＩの放射（例えば、１２０ｋＨｚの帯域内における放射）が、この放射が従来の方法で行われた場合の１２０ｋＨｚ／８ＭＨｚまで低減する。これは、測定ＥＭＩ放射における１８ｄＢの低減に相当する。
【００２２】
さらに、１ＭＨｚの信号が、０．９９ＭＨｚ〜１．０１ＭＨｚの帯域幅にわたって拡散される例について考察することにする。対応する＋／−１％＝１００ＫＨｚは、問題となる１２０ＫＨｚの帯域幅未満である。しかし、２ＭＨｚの信号のように、こうした信号の高調波は、より広い帯域幅（例えば、１．９８ＭＨｚ〜２．０２ＭＨｚ）にわたって拡散される。対応する＋／−１％＝２００ＫＨｚは、問題となる１２０ＫＨｚの帯域を超える。従って、１ＭＨｚの一次信号に関するＥＭＩが、直接的に低減しなくても、一次信号のこうした拡散は、一次信号の高調波のＥＭＩ放射を低減するのに有効である。
【００２３】
（ 変調基準周波数の発生 ）
図２には、本発明の実施例に従って、変調基準周波数を発生するための装置に関するブロック図が示されている。水晶発振器１２からの周期的基底信号１３が、装置１４に受信される。装置１４は、基底信号１３から所望の基準信号２０を導き出して、さらに、所望の基準信号２０に変調を施し、変調クロック基準信号１６を生じさせる。
【００２４】
基底信号１３は、所望の基準周波数発生回路２２において受信される。回路２２は、所望の基準信号２０を発生する。信号２０は、次に、既定の範囲にわたって所望の基準周波数を増減させる変調回路２４に入力される。典型的な実施例の場合、こうした範囲は、＋／−１％である。こうした変動は、周期的に生じさせることになる。この結果、さまざまなクロック信号発生回路に出力される変調クロック基準信号１６が得られる。
【００２５】
（ 所望の基準周波数の発生 ）
図３には、所望の基準周波数発生回路２２の実施例の１つが示されている。所望のクロック基準周波数信号２０は、基底信号１３の対応する最も近い遷移を所望のクロック基準信号２０の遷移とみなすことによって導き出される。実際には、所望の基準周波数信号にディザが施される。長期にわたってディザを施した信号の平均周波数を出すと、所望の基準周波数信号２０の周波数になる。基底信号１３が連鎖をなすディバイダ（例えば、部品番号７４１６１の標準ディバイダ）のクロック入力（ＣＫ）に入力される。各段毎に、除算演算が規定される。
【００２６】
第１段は、ｎで割る演算である。第２段は、ｍで割る演算である。第３段は、ｐで割る演算である。各段毎の除数項は、所望の基準周波数で割る基底周波数の部分分数展開によって規定される。第１段のＴＣからの出力信号は、所望の基準周波数信号２０である。第１段からの出力信号は、各後続段の与能入力（Ｅ１）にも送られる。第１段以外の各後続段の出力信号は、先行段の除数入力（ＤＢ）にフィードバックされ、１サイクルに関する先行段の除数項の調整が行われることになる。望ましい実施例によれば、こうした各段の出力（ＴＣ）からの出力信号によって、１サイクルに関する先行段の除数項がインクリメントする。各段の出力信号は、任意の後続段の与能入力にも送られる。結果として、第１段の除算は、第２段の計数出力毎に変更される。第２段の除算は、第３段の計数出力毎に変更される。従って、所望の基準周波数信号２０に関してある信号パターンが形成される。
【００２７】
通常、装置１４は、基底信号１３のｎ周期毎に、所望の基準信号２０のアクティブ遷移を発生する。これは、第１段において基底信号の原クロック信号１２をｎで割ることによって実施される。一方、ｎ個で１組の原クロック信号周期のｍ組毎に、基底信号１３のｎ＋１の周期の後に所望の基準信号１６のアクティブ遷移が発生する。これは、第２段の出力を第１段にフィードバックし、１サイクルに関する除算カウントをｎからｎ＋１に変更することによって実施される。一方、ｍ個で１組の計数出力のｐ組毎に、１サイクルに関する除算カウントｍが、除算カウントｍ＋１に変更される。これは、第３段の出力を第２段にフィードバックして、除数項をｍからｍ＋１に変更することによって実施される。従って、第３段の計数出力毎に、ｎ＋１の基底信号周期を利用する前に生じる、ｎ個で１組の基底信号周期の組数としてｍ＋１を利用することによって、所望の基準信号２０のアクティブ遷移が発生する。このパターンは、所望の数の段について継続される。段数は、基準信号２０の所望の精度に基づいて選択される。
【００２８】
各ディバイダ段２２ｉの除数項（ｉ＝１乃至ｊ）は、部分分数展開を利用して規定される。すなわち、所望の基準周波数を基底信号１３の周波数で割ることによって整数部と分数部が生じる。整数部だけしかなければ、所望の基準周波数が基底信号周波数を割切ることができるので、単純な基底信号１３の１段除算で十分である。こうした場合は、従来の方法及び装置によって実現される。しかし、所望の基準周波数が基底信号周波数を割切ることができない場合には、その結果は、第１の整数部及び第１の剰余部ということになる。整数部は、第１段（２２１）の除数項「ｎ」とみなされる。次に、第１の剰余部の逆数をとることによって、第２の整数部と、ゼロの剰余部または非ゼロの分数剰余部が生じる。第２の整数は、第２段（２２２）の除数項「ｍ」とみなされる。第２の剰余部が０の場合、所望の基準周波数を得るために用いられるのは、２段（すなわち、ｊ＝２）の実施例だけになる。非ゼロの第２の分数剰余部が存在する場合、こうした剰余部の逆数をとることによって、第３の整数部と、ゼロまたは非ゼロの第３の分数剰余部が生じる。第３の整数部は、第３段２２３の除数項「ｐ」とみなされる。第３の剰余部がゼロの場合、用いられるのは、３段（すなわち、ｊ＝３）の実施例だけになる。別様の場合、逆数及び分数展開が、所望の段数まで、あるいは、ゼロの剰余部が得られるまで続行される。非ゼロの剰余部が存在しても、展開を中止し、それ以上除数項を規定しない場合もあるという点に留意されたい。段２２ｉの数ｊは、所望の基準周波数信号について所望される精度によって決まる。
【００２９】
４０ＭＨｚの基底信号と１４．３１８１８ＭＨｚの所望の基準周波数の場合、連鎖には、ｊ＝３段のディバイダが含まれる。除数項は、ｎ＝２、ｍ＝１、及び、ｐ＝３である。従って、第１段２２１の計数出力毎に、第２段２２２の出力が活性になり、第１段２２１に３で割る変更を知らせる。図４には、除数ｎ＝２信号２６及び除数ｎ＋１＝３信号２８が示されている。第３段２２３のための展開により第３の除数項ｐ＝３が存在する。従って、第２段２２２の第３の計数出力毎に、除算カウントが１から２に変化する。図４には、結果生じる所望の基準周波数信号２０も示されている。所望の基準周波数信号２０が、基底信号１３を３で割った値と２で割った値の間でディザを有するパターンであることに留意されたい。
【００３０】
（ 所望の基準周波数の変調 ）
もう１度、図２を参照すると、所望の基準信号について上下に周波数のランプを生じさせることによって、変調器２４において所望の基準周波数信号２０の変調が行われる。実施例の１つでは、変調器はプログラマブル論理アレイ（ＰＡＬ）によって実施される。ＰＡＬは、所望の変調周期にわたって、信号を所望の百分率だけ変調するフリップ・フロップ及び他の論理を実施するようにプログラムされる。望ましい実施例の場合、変調器２４は、三角変調波形を発生する。三角波形の利点は、波形が均一に変動することにある。実施例の１つでは、変調器２４によって、基準周波数が約１％の上昇ランプと約１％の下降ランプを生じることになる。結果として発生する実際の基準周波数信号１６は、周波数が＋／−１％だけ変動する。実施例の１つでは、搬送波信号の周波数は３１．４６ｋＨｚである。従って、変調周期は、３１．７８６μ秒（すなわち、１／３１，４６０秒）になる。特定の搬送波周波数及び所望の基準周波数の百分率変動は、実施例が異なれば異なることになる。図５には、変調クロック基準信号１６の周波数変動図が示されている。周波数がインクリメンタル・ステップで変化することを示す。
【００３１】
基準周波数を変調することによって、電磁妨害雑音（ＥＭＩ）放射が、拡大された周波数範囲にわたって拡散される。従って、ＥＭＩエネルギの発生は、所望の基準周波数（例えば、１４．３１８１８ＭＨｚ）に限定されず、１４．１７５００ＭＨｚ〜１４．４６１３６ＭＨｚ（例えば、１４．３１８１８ＭＨｚ＋／−１％）にわたって拡散される。これは、１２０ｋＨｚの範囲の２倍を超える、約２８６．４ｋＨｚの範囲に対応する。三角波搬送波の場合、エネルギは、２８６ｋＨｚの範囲にわたってほぼ均一である。従って、測定ＥＭＩ放射は、大幅に減少する。さらに、基準周波数のより高い高調波と特定のより低い高調波に関するＥＭＩ放射も減少する。
【００３２】
基準信号の変調によってＥＭＩの放射を抑制する上での問題は、導き出されるクロック信号のジッタ及び精度要件を満たすことである。例えば、ＣＰＵクロックは、従来の規格の１つによれば、サイクル間ジッタが２００ピコ秒未満であることを必要とする。もう１つの例として、ディスプレイ出力周波数の偏差が１％であっても、文字がぶれたり、あるいは、滲んだりする。さらにもう１つの例として、時間及び日付を維持するシステム時計は、１ｐｐｍ内の精度であることが必要とされる。従って、デジタル・クロックは、安定していて、発生しやすいことが必要とされる。エネルギを拡散して、測定ＥＭＩ放射を低減しようとするアナログ手法は、こうした問題に対処することができない。しかし、本発明の方法は、システム・クロック信号のジッタ及び精度要件に悪影響を及ぼすことなく、該放射を拡散させることが可能である。
【００３３】
実施例が異なれば変調波形周波数も異なるが、実施例の１つでは、ディスプレイ装置の水平帰線周期に整合するように３１．４６ｋＨｚの変調周波数が選択される。すなわち、ディスプレイ装置の出力クロックは、ジッタを回避して、ディスプレイ・スクリーンにクリーンなイメージを形成できるようにしなければならない。例えば、ＶＧＡ出力クロックの変調時に予測される悪影響は、ディスプレイ装置の水平帰線時間に整合する変調周波数を利用することによって克服される。ディスプレイ装置にとっては、垂直方向及び水平方向において整列するようにディスプレイ画素を配置することが重要である。ＶＧＡ出力周波数の変動によって、ミスアライメントが生じると、イメージがぶれることになる可能性がある。しかし、変調周波数と水平帰線周波数を整合させることによって、ディスプレイ装置に走査される各走査線は、変調波形周期内の同じ相対時間位置から開始される。従って、画素は、全体として、走査線のある部分に対してわずかに近く、走査線の別の部分からはわずかに離れているが、それでも、垂直方向及び水平方向における画素のアライメントはとれている。
【００３４】
変調波形を発生する場合のもう１つの関心時は、例えば、ＣＰＵクロックにおける有害なジッタを回避するため、周波数が、均一または小さいステップで変動するということである。例えば、ＰＥＮＴＩＵＭＴＭプロセッサは、２００ｐｓ未満のジッタであることを必要とする。これに従う方法の１つは基準信号周波数を平滑に変動させて、サイクル間のジッタが２００ｐｓ未満になるようにすることである。もう１つの遵守方法は、ＣＰＵクロックが導き出されるＰＬＬ回路を不安定にするには小さすぎるステップで、基準信号周波数を変化させることである。
【００３５】
図６を参照すると、ＣＰＵクロック信号発生回路１８には、位相ロック式ループ回路（「ＰＬＬ」）３０とフィルタ３２が含まれている。ＰＬＬ３０は、入力の１つで基準信号１６を受信し、もう１つの入力でフィードバック信号３４を受信する。フィルタ３２は、出力クロック信号１９に安定性をもたらす働きをする。フィルタ３２の帯域幅を狭くすると、安定性が増す傾向があるが、ジッタを生じさせずに、基準信号の変化を追跡するＰＬＬの能力が衰えることになる。フィルタ３２の帯域幅を広くすると、安定性が低下する傾向があるが、ジッタを生じさせずに、基準信号の変化を追跡するＰＬＬの能力が向上することになる。ステップ周波数（すなわち、基準信号のステップ変化の周波数）がＰＬＬフィルタの帯域幅内に含まれるようにすることによって、ジッタが回避される。従って、ＰＬＬ３０の出力は、変調基準信号を受信する場合でも、平滑に変動（すなわち、変調）することが可能になる。従って、結果生じるＣＰＵクロック信号１９は、平滑に変動するように、すなわち、任意の２つのＰＬＬサイクルについて生じるサイクル間ジッタが、２００ｐｓといった指定の制約条件未満になるように導入される。
【００３６】
クロック信号の発生及びクロック信号におけるＥＭＩの抑制
もう１度図１を参照すると、複数クロック発生回路１８のそれぞれが、変調基準信号１６を受信する。クロック発生回路１８は、所定のデジタル・計算機システムに関してさまざまなシステム・クロック信号を発生する。図解の実施例の場合、クロック信号は、ＰＣＩバス、フロッピ・ディスク・ドライブ、ＣＰＵバス、ＶＧＡコア電子装置、ＶＧＡ出力周波数及びシステム時計のために発生する。実施例の１つでは、クロック信号は、従来のように、位相ロック式ループ及び所望のクロック信号を得るための周波数合成技法を利用して発生する。例えば、変調基準信号は、さまざまな中間信号に分割される。それぞれの中間信号の複数周期を組み合わせることによって、基準周波数を超える所望の周波数まで増倍することになる。
【００３７】
代替実施例の場合、位相ロック式ループ技法を利用する代わりに、ディザ技法を用いて、変調基準信号が分割される。こうしたディザについては、所望の基準周波数信号２０の発生に関して既に説明済みである。
以下に本発明の実施態様のいくつかを示す。
【００３８】
（実施態様１）
基底信号（１３）の対応する最も近い遷移を、所望の平均周波数を有する第１の信号（２０）のアクティブ遷移とみなすことによって、デジタル方式で該基底信号から第１の信号を導き出すステップと、
第１の信号（２０）の周波数に変調を施して、上限と下限の間で周期的に変動する周波数を有する変調基準信号（１６）を得るステップと、
変調基準信号からクロック信号（１９）を発生するステップとが含まれており、
変調基準信号の電磁妨害雑音の放射が、第１の周波数帯域にわたって拡散され、かつ前記クロック信号の電磁妨害雑音の放射が、第２の周波数帯域にわたって拡散されることを特徴とする、
デジタル・システムにおける電磁妨害雑音の放射を抑制するための方法。
【００３９】
（実施態様２）
第１の信号（２０）を変調するステップにおいて、前記発生したクロック信号を受信するディスプレイ装置の水平帰線周期と整合して変調周期が決まることを特徴とする、実施態様１に記載の方法。
（実施態様３）
変調基準信号（１６）の周波数が、インクリメンタル・ステップで変動し、前記ステップが、変調基準信号を受信するＣＰＵクロック発生回路（１８）の安定性を決めるフィルタ（３２）の帯域幅内にあることを特徴とする、実施態様１または２に記載の方法。
【００４０】
（実施態様４）
デジタル方式で導き出すステップにおいて、
基底信号周波数を所望の平均周波数で割った部分分数展開を利用して、組をなすｊ個の除数項を規定するステップと、
ｊ個の除数項の関数として第１の信号周期にディザを施すためのパターンを規定するステップが含まれていることを特徴とする、
実施態様１、２、または、３に記載の方法。
（実施態様５）
パターンを規定するステップが、直列連鎖をなす周波数分割回路段（２２）において基底信号周波数を分周し、周波数分割回路段のそれぞれが、ｊ個の除数項の対応する１つによって決まる除数項を利用して、周波数分周を実施し、最後の段以外の、直列連鎖をなすどの段も、除数項が直接的に連続した次段の計数出力に応答して変更されることを特徴とする、実施態様４に記載の方法。
【００４１】
（実施態様６）
基底信号（１３）を受信し、これに応答して、基底信号の対応する最も近い遷移をそのアクティブ遷移とみなすことによって、所望の平均周波数を有する第１の信号（２０）を導き出すデジタル論理回路要素（２２）と、
第１の信号（２０）の周波数が上限と下限の間で周期的に変動するように変調を施して、変調基準信号（１６）が得られるようにする変調器（２４）と、
変調基準信号（１６）からクロック信号（１９）を発生するクロック発生回路（１８）とが含まれており、
変調基準信号の電磁妨害雑音の放射が、第１の周波数帯域にわたって拡散され、発生したクロック信号の電磁妨害雑音の放射が、第２の周波数帯域にわたって拡散されることを特徴とする、
デジタル・システムにおける電磁妨害雑音の放射を抑制するための装置。
【００４２】
（実施態様７）
変調基準信号の変調周期が、前記発生したクロック信号を受信するディスプレイ装置の水平帰線周期に整合することを特徴とする、実施態様６に記載の装置。
（実施態様８）
変調基準信号周波数が、インクリメンタル・ステップで変動し、前記ステップ変動が、変調基準信号を受信するＣＰＵクロック発生回路（１８）の安定性を決めるフィルタ（３２）の帯域幅内の周波数ステップであることを特徴とする、実施態様６または７に記載の装置。
【００４３】
（実施態様９）
前記デジタル論理回路要素は、基底信号（１３）のｎ周期とｎ＋１周期の間で第１の信号（２０）の信号周期にディザを施すために直列に結合された複数のディバイダ（２２ａ〜２２ｊ）を備え、前記複数のディバイダは、それぞれ、除数項を有し、該複数のディバイダのうち最下位のディバイダが、ｎに等しい除数項を有し、直列をなす複数のディバイダのうち最下位の次のディバイダが、ｍに等しい除数項を有し、第１の信号の所望の周波数で割った基底信号の周波数が、第１の整数部と第１の剰余部を有し、ｎが第１の整数部と規定され、第１の剰余部の逆数が、第２の整数部を有し、ｍが第２の整数部に等しいことを特徴とする、実施態様６、７、または、８に記載の装置。
【００４４】
（実施態様１０）
クロック発生回路が、位相ロック式ループ回路（３０）とフィルタ（３２）を含んでおり、位相ロック式ループ回路が、第１の入力において変調基準信号（１６）を受信すると、これに応答して、出力クロック信号（１９）を発生し、この出力クロック信号が第２の入力に対するフィルタを通って、位相ロック式ループ回路に送り返され、変調基準信号（１６）がインクリメンタル・ステップで変動し、前記ステップ変動がフィルタ（３２）の帯域幅内の周波数ステップであることを特徴とする、実施態様６、７、８、または、９に記載の装置。
【００４５】
【発明の効果】
本発明の利点は、電磁エネルギの放射が、より広い帯域幅にわたって拡散されるので、その妨害能力が抑制されるということにある。すなわち、ＥＭＩが、ＦＭ受信機のような従来の通信受信機の帯域幅内において抑制されることになる。また、測定ＥＭＩが大幅に減少する。もう１つの利点は、こうしたＥＭＩの抑制が、本発明の変調方法を適用される信号から導き出されるクロックが加えられるシステムまたはサブシステム全体について得られることにある。
【図面の簡単な説明】
【図１】本発明のＥＭＩ抑制方法を具現化した、共通基準信号から複数クロック信号を発生するための装置に関するブロック図である。
【図２】本発明の実施例に基づいて、変調クロック基準周波数信号を発生するための装置に関するブロック図である。
【図３】基底信号からディザを施した基準周波数信号を導き出すための装置に関するブロック図である。
【図４】４０ＭＨｚの基底信号と１４．３１８１８ＭＨｚの所望の基準信号に関して、基底信号から基準周波数信号を導き出す過程を説明するための波形図である。
【図５】本発明の実施例による変調基準信号の周波数変動図である。
【図６】図５の変調基準信号を受信するクロック発生回路のブロック図である。
【符号の説明】
１０ クロック信号発生装置
１２ 水晶発振器
１４ 基準信号発生器
１８ クロック信号発生回路
２２ 所望の基準周波数発生回路
２４ 周波数変調回路
３０ 位相ロック式ループ回路
３２ フィルタ

Claims (10)

  1. デジタルシステムにおける電磁妨害雑音の放射を抑制するための方法であって、
    基底信号 (13) を周波数分割し、該基底信号(13)の対応する最も近い遷移を所望の平均周波数を有する第１の信号(20)のアクティブ遷移とみなすことによって、該基底信号(13)から第１の信号(20)をデジタル方式で導き出すステップと、
    前記第１の信号(20)を周期的波形を有する変調信号で変調し、該第１の信号の周波数を上限周波数と下限周波数の間にある第１の周波数帯域内で周期的に変動させ、変調基準信号(16)を得るステップと、
    前記変調基準信号からクロック信号(19)を生成するステップと、
    からなり、前記変調基準信号の電磁妨害雑音の放射が前記第１の周波数帯域にわたって拡散され、前記クロック信号の電磁妨害雑音の放射が第２の周波数帯域にわたって拡散されるようにする方法。
  2. 前記第１の信号の周波数(20)を変調するステップは、前記クロック信号を受信するディスプレイ装置の水平帰線周期と同じ変調周期を規定する、請求項１の方法。
  3. 前記変調基準信号(16)の周波数がインクリメンタル・ステップで変動し、該ステップ変動が前記変調基準信号を受信するＣＰＵクロック発生回路(18)の安定性を決めるフィルタ(32)の帯域幅内で生じる、請求項１または請求項２の方法。
  4. 前記デジタル方式で導き出すステップは、
    基底信号周波数を所望の平均周波数で割ることによる部分分数展開を用いてｊ個の除数項の組を規定するステップと、
    前記ｊ個の除数項の関数として第１の信号周期にディザを施すためのパターンを規定するステップと、
    を含む、請求項１〜３のうちのいずれか一項に記載の方法。
  5. 前記パターンを規定するステップは、直列連鎖をなす周波数分割回路段(22)において前記基底信号周波数を分割し、該周波数分割回路段の各々が前記ｊ個の除数項のうちの対応する除数項によって規定される分割要素を用いて周波数分割を実施し、前記直列連鎖のうちの最後の段以外のいずれの段も直後の段の計数出力に応じて変更される前記分割要素を有する、請求項４の方法。
  6. デジタルシステムにおける電磁妨害雑音の放射を抑制するための装置であって、
    基底信号(13)を受信し、これに応じて該基底信号を周波数分割し、該基底信号の対応する最も近い遷移を第１の信号のアクティブ遷移とみなすことによって、所望の平均周波数を有する第１の信号(20)を導き出すデジタル論理回路(22)と、
    前記第１の信号(20)を周期的波形を有する変調信号で変調し、該第１の信号の周波数を上限周波数と下限周波数の間にある第１の周波数帯域内で周期的に変動させ、変調基準信号(16)を得る変調器(24)と、
    前記変調基準信号からクロック信号(19)を生成するクロック信号発生回路(18)と、
    からなり、前記変調基準信号の電磁妨害雑音の放射が前記第１の周波数帯域にわたって拡散され、前記クロック信号の電磁妨害雑音の電磁妨害雑音の放射が第２の周波数帯域にわたって拡散されるようにする、装置。
  7. 前記変調基準信号の変調周期が前記クロック信号を受信するディスプレイ装置の水平帰線周期と同じである、請求項６の装置。
  8. 前記変調基準信号の周波数がインクリメンタル・ステップで変動し、該ステップ変動が前記変調基準信号を受信するＣＰＵクロック発生回路(18)の安定性を決めるフィルタの帯域幅内で生じる、請求項６または請求項７の装置。
  9. 前記デジタル論理回路は、
    ｎ基底信号周期とｎ＋１基底信号周期との間で前記第１の信号(20)の信号周期にディザを施すために直列接続された複数のディバイダ(22a〜22j)であって、前記複数のディバイダの各々が除数項を有し、前記複数のディバイダのうちの最下位のディバイダがｎに等しい除数項を有し、前記複数のディバイダのうちの最下位から２番目のディバイダがｍに等しい除数項を有し、前記基底信号の周波数を前記第１の信号の所望の周波数で割ったものが第１の整数部と第１の剰余部を有し、ｎが前記第１の整数部として規定され、前記第１の剰余部の逆数が第２の整数部を含み、ｍが第２の整数部に等しい、複数のディバイダ(22a〜22j)を含む、請求項６〜８のうちのいずれか一項に記載の装置。
  10. 前記クロック信号発生回路は位相ロック式ループ回路(30)及びフィルタ(32)を含み、該位相ロック式ループ回路が第１の入力で前記変調基準信号(16)を受信し、これに応じてクロック信号(19)を生成し、該出力クロック信号が第２の入力に対する前記フィルタを通して前記位相ロック式ループ回路にフィードバックされ、前記変調基準信号(16)がインクリメンタルステップで変動し、該ステップ変動が前記フィルタ(32)の帯域幅内である、請求項６〜９のうちのいずれか一項に記載の装置。
JP34982096A 1996-01-29 1996-12-27 デジタル・システムにおける電磁妨害雑音の放射を抑制するための方法及び装置 Expired - Fee Related JP3631573B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/592,975 US5736893A (en) 1996-01-29 1996-01-29 Digital method and apparatus for reducing EMI emissions in digitally-clocked systems
US592,975 1996-01-29

Publications (2)

Publication Number Publication Date
JPH09289527A JPH09289527A (ja) 1997-11-04
JP3631573B2 true JP3631573B2 (ja) 2005-03-23

Family

ID=24372835

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34982096A Expired - Fee Related JP3631573B2 (ja) 1996-01-29 1996-12-27 デジタル・システムにおける電磁妨害雑音の放射を抑制するための方法及び装置

Country Status (4)

Country Link
US (2) US5736893A (ja)
EP (1) EP0786867B1 (ja)
JP (1) JP3631573B2 (ja)
DE (1) DE69720305T2 (ja)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5757338A (en) * 1996-08-21 1998-05-26 Neomagic Corp. EMI reduction for a flat-panel display controller using horizontal-line based spread spectrum
US6442188B1 (en) * 1998-07-20 2002-08-27 Intel Corporation Phase locked loop
TW522354B (en) 1998-08-31 2003-03-01 Semiconductor Energy Lab Display device and method of driving the same
US6294936B1 (en) 1998-09-28 2001-09-25 American Microsystems, Inc. Spread-spectrum modulation methods and circuit for clock generator phase-locked loop
US6405228B1 (en) * 1999-01-14 2002-06-11 Cypress Semiconductor Corp. Self-adjusting optimal delay time filter
JP3267260B2 (ja) 1999-01-18 2002-03-18 日本電気株式会社 位相同期ループ回路及びそれを使用した周波数変調方法
US6687319B1 (en) * 1999-02-04 2004-02-03 Rambus Inc. Spread spectrum clocking of digital signals
KR100326200B1 (ko) 1999-04-12 2002-02-27 구본준, 론 위라하디락사 데이터 중계장치와 이를 이용한 액정패널 구동장치, 모니터 장치 및 표시장치의 구동방법
DE19918026B4 (de) * 1999-04-21 2006-03-09 Infineon Technologies Ag Oszillatorschaltung mit verminderter Störstrahlung
US6229400B1 (en) * 1999-10-22 2001-05-08 Motorola Inc. Method and apparatus for a calibrated frequency modulation phase locked loop
JP3525831B2 (ja) 1999-11-17 2004-05-10 日本電気株式会社 クロック信号伝送方式及びディジタル信号伝送方式並びにクロック信号伝送方法及びディジタル信号伝送方法
TW439318B (en) * 1999-11-30 2001-06-07 Mitac Int Corp Counteracting circuit using a signal generator to depress EMI of high speed circuit
US6876339B2 (en) 1999-12-27 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US6643317B1 (en) * 2000-02-25 2003-11-04 Electronics For Imaging, Inc. Digital spread spectrum circuit
US6665019B1 (en) * 2000-07-28 2003-12-16 Koninklijke Philips Electronics N.V. Method and apparatus for spread spectrum clocking of digital video
US7050478B1 (en) * 2000-08-03 2006-05-23 International Business Machines Corporation Apparatus and method for synchronizing clock modulation with power supply modulation in a spread spectrum clock system
US6970151B1 (en) * 2000-09-01 2005-11-29 Rockwell Collins Display controller with spread-spectrum timing to minimize electromagnetic emissions
US6404834B1 (en) 2000-09-20 2002-06-11 Lexmark International, Inc. Segmented spectrum clock generator apparatus and method for using same
EP1289150A1 (en) * 2001-08-24 2003-03-05 STMicroelectronics S.r.l. A process for generating a variable frequency signal, for instance for spreading the spectrum of a clock signal, and device therefor
US6658043B2 (en) 2001-10-26 2003-12-02 Lexmark International, Inc. Method and apparatus for providing multiple spread spectrum clock generator circuits with overlapping output frequencies
US6501307B1 (en) 2001-11-12 2002-12-31 Pericom Semiconductor Corp. Spread-spectrum clock buffer/driver that modulates clock period by switching loads
US6847247B2 (en) * 2001-11-27 2005-01-25 Sun Microsystems, Inc. Jittery polyphase clock
US6759909B2 (en) * 2002-06-21 2004-07-06 International Business Machines Corporation RF energy dispersal in systems consisting of aggregated computing elements as subsystems
KR100910857B1 (ko) * 2002-10-29 2009-08-06 페어차일드코리아반도체 주식회사 전자기 간섭 방지 방법 및 그 장치
DE10251703B4 (de) * 2002-11-06 2005-08-04 Infineon Technologies Ag Schaltungsanordnung zur Frequenzteilung und Phasenregelschleife mit der Schaltungsanordnung
US7369148B2 (en) * 2003-03-11 2008-05-06 Canon Kabushiki Kaisha Frequency modulation apparatus and frequency modulation method
US7561652B2 (en) * 2003-04-22 2009-07-14 Paul Kevin Hall High frequency spread spectrum clock generation
EP1473861B1 (en) * 2003-04-28 2006-12-13 ACCENT S.p.A. A spread-spectrum clock signal generator
JP3880540B2 (ja) * 2003-05-16 2007-02-14 キヤノン株式会社 表示パネルの駆動制御装置
US7486743B2 (en) * 2003-12-29 2009-02-03 Intel Corporation Device and method of measuring frequency domain response in RF modulator
US7515646B2 (en) 2004-02-05 2009-04-07 Lexmark International, Inc. Method and apparatus for reducing EMI emissions for data signals traveling over a data pathway
US7443221B2 (en) * 2004-05-21 2008-10-28 Broadcom Corporation System and method for fully digital clock divider with non-integer divisor support
US7236059B2 (en) * 2005-06-29 2007-06-26 Intel Corporation Apparatus, system, and method for oscillator network with multiple parallel oscillator circuits
US7221704B2 (en) * 2005-08-01 2007-05-22 Marvell World Trade Ltd. All digital implementation of clock spectrum spreading (dither) for low power/die area
JP5023709B2 (ja) * 2006-04-03 2012-09-12 株式会社デンソー 通信システム及び通信装置
JP2008233304A (ja) * 2007-03-19 2008-10-02 Mitsubishi Electric Corp 画像データ処理装置
JP2008271252A (ja) 2007-04-20 2008-11-06 Toshiba Corp 無線通信装置およびシステム
US20090128213A1 (en) * 2007-11-19 2009-05-21 Broadcom Corporation Integrated circuit clock structure
US8412105B2 (en) 2007-11-26 2013-04-02 Apple Inc. Electronic devices with radio-frequency collision resolution capabilities
DE102008027391B8 (de) 2008-06-09 2011-07-28 Atmel Automotive GmbH, 74072 Schaltung, Verfahren zum Empfangen eines Signals und Verwendung eines Zufallsgenerators
JP4681658B2 (ja) * 2009-01-30 2011-05-11 ザインエレクトロニクス株式会社 クロック制御回路及び送信機
US7944319B2 (en) * 2009-03-31 2011-05-17 Texas Instruments Incorporated Clock spreading systems and methods
US8884663B2 (en) * 2013-02-25 2014-11-11 Advanced Micro Devices, Inc. State machine for low-noise clocking of high frequency clock
KR20150019884A (ko) * 2013-08-16 2015-02-25 삼성전자주식회사 디스플레이 구동 회로 및 디스플레이 장치
WO2018171063A1 (zh) * 2017-03-24 2018-09-27 华为技术有限公司 一种移动终端

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4023116A (en) * 1976-07-08 1977-05-10 Fairchild Camera And Instrument Corporation Phase-locked loop frequency synthesizer
JPS6124321A (ja) * 1984-05-30 1986-02-03 テクトロニツクス・インコ−ポレイテツド デジタル機器の放射低減装置
US4658406A (en) * 1985-08-12 1987-04-14 Andreas Pappas Digital frequency divider or synthesizer and applications thereof
DE3802863A1 (de) * 1988-02-01 1989-08-10 Vdo Schindling Verfahren zum betrieb einer taktgesteuerten einrichtung und taktgesteuerte einrichtung
US4933890A (en) * 1989-06-13 1990-06-12 The Charles Stark Draper Laboratory, Inc. Digital frequency synthesizer
US5185711A (en) * 1989-12-08 1993-02-09 Sony Corporation Apparatus for dividing elements of a finite galois field and decoding error correction codes
US5287296A (en) * 1992-04-22 1994-02-15 At&T Bell Laboratories Clock generators having programmable fractional frequency division
US5305362A (en) * 1992-12-10 1994-04-19 Hewlett-Packard Company Spur reduction for multiple modulator based synthesis
US5305632A (en) * 1993-02-24 1994-04-26 Velcon Filters, Incorporated Method and apparatus for measuring interfacial tension of a liquid using the capillary rise method
US5426392A (en) * 1993-08-27 1995-06-20 Qualcomm Incorporated Spread clock source for reducing electromagnetic interference generated by digital circuits
US5488627A (en) * 1993-11-29 1996-01-30 Lexmark International, Inc. Spread spectrum clock generator and associated method
US5659587A (en) * 1994-11-23 1997-08-19 Tektronix, Inc. Spread spectrum phase-locked loop clock generator with VCO driven by a symmetrical voltage ramp signal
US5565816A (en) * 1995-08-18 1996-10-15 International Business Machines Corporation Clock distribution network

Also Published As

Publication number Publication date
EP0786867A1 (en) 1997-07-30
US5736893A (en) 1998-04-07
JPH09289527A (ja) 1997-11-04
DE69720305T2 (de) 2003-12-11
US5909144A (en) 1999-06-01
EP0786867B1 (en) 2003-04-02
DE69720305D1 (de) 2003-05-08

Similar Documents

Publication Publication Date Title
JP3631573B2 (ja) デジタル・システムにおける電磁妨害雑音の放射を抑制するための方法及び装置
US6643317B1 (en) Digital spread spectrum circuit
US7499690B1 (en) Variable frequency clock generator for synchronizing data rates between clock domains in radio frequency wireless communication systems
US5943382A (en) Dual-loop spread-spectrum clock generator with master PLL and slave voltage-modulation-locked loop
Chang et al. A spread-spectrum clock generator with triangular modulation
JP3899395B2 (ja) 拡散スペクトル・クロック生成装置
US5867524A (en) Spread spectrum clock generator and associated method
US7093177B2 (en) Low-jitter clock for test system
US7508278B2 (en) Asymmetry triangular frequency modulation profiles for spread spectrum clock generations
US7590163B1 (en) Spread spectrum clock generation
US9397647B2 (en) Clock spurs reduction technique
EP0163313A2 (en) Method and apparatus for spectral dispersion of the radiated energy from a digital system
US6697416B1 (en) Digital programmable, spread spectrum clock generator
Li et al. Dual-loop spread-spectrum clock generator
JP4903969B2 (ja) 回転周波数合成器
US8644441B2 (en) Clock generators and clock generation methods thereof
JP2005236536A (ja) 分散変調型クロック発生回路
US7236057B2 (en) Spread spectrum clock generator
US6844785B2 (en) Phase-lock loop for preventing frequency drift and jitter and method thereof
US7078947B2 (en) Phase-locked loop having a spread spectrum clock generator
US10200045B2 (en) Spread spectrum clock generator circuit
Chen et al. A spread spectrum clock generator for EMI reduction
JP2001331236A (ja) ディジタル式プログラム可能拡散スペクトル・クロック発生器
US8106687B2 (en) Spread spectrum clock system and spread spectrum clock generator
US8180006B2 (en) Spread-spectrum generator

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040622

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040906

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041217

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081224

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091224

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091224

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101224

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111224

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121224

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121224

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121224

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121224

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees