JPH09289527A

JPH09289527A - デジタル・システムにおける電磁妨害雑音の放射を抑制するための方法及び装置

Info

Publication number: JPH09289527A
Application number: JP8349820A
Authority: JP
Inventors: Robert B E Puckette; ロバート・ビー・イー・パケット; Preston D Brown; プレストン・ディー・ブラウン
Original assignee: Hewlett Packard Co
Current assignee: HP Inc
Priority date: 1996-01-29
Filing date: 1996-12-27
Publication date: 1997-11-04
Anticipated expiration: 2016-12-27
Also published as: US5909144A; EP0786867A1; DE69720305T2; EP0786867B1; US5736893A; JP3631573B2; DE69720305D1

Abstract

(57)【要約】【課題】電磁妨害雑音を広い帯域幅にわたって拡散し
て、所望帯域内での電磁妨害雑音放射レベルをデジタル
的に低減することにある。【解決手段】基底信号から所望の平均周波数を有する
第１の信号を導き出し、該第１の信号を周波数変調し
て、変調基準信号を得る。変調基準信号からクロック信
号を発生する。変調基準信号の電磁妨害雑音の放射が、
第１の周波数帯域にわたって拡散され、かつクロック信
号の電磁妨害雑音の放射が、第２の周波数帯域にわたっ
て拡散される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、一般に、デジタル・シ
ステムにおける電磁妨害雑音（「ＥＭＩ」）の放射を抑
制するための方法及び装置に関するものであり、とりわ
け、計算機または他のデジタル式刻時システムに関する
ものである。

【０００２】

【従来の技術】電磁妨害雑音は、直接または間接に、電
子受信機または他の電子システムの性能劣化の一因とな
る、電子装置から放射される電磁エネルギである。シー
ルドが不十分な電子装置は、例えば、ラジオ及びテレビ
ジョン信号を劣化させ、結果として、こうした信号を捕
捉する受信機において可聴または可視な空電妨害を生じ
る。政府機関は、一般に、無線波及び他の電磁波スペク
トルの公共使用を強化するため、ＥＭＩ放射を規制して
いる。米国では、例えば、Ｆ．Ｃ．Ｃ．が、装置の試験
を要求し、その放射に基づくクラスによって装置の等級
分けを行っている。米国のＦ．Ｃ．Ｃ．の事務所では、
１２０kHzの帯域幅にわたってＥＭＩ放射の等級分けを
行っている。１２０kＨｚの帯域幅は、ＦＭ受信機のよ
うな従来の通信受信機の典型的な帯域幅に相当する。こ
うした帯域幅内におけるＥＭＩの放射を抑制すると、例
えば、空電、白色雑音、または、「ゴースト」といっ
た、視聴者が感知する妨害出力が抑制されることにな
る。

【０００３】電子製品製造業者がとる一般的な予防措置
は、ＥＭＩの放射を最小限にとどめるため、電子装置に
遮蔽を施すことである。例えば、計算機製造業者は、一
般に、遮蔽ケーブル及び遮蔽ハウジングを用いて、ＥＭ
Ｉの放射を最小限に抑える。一方電磁妨害雑音を広い帯
域幅にわたって拡散することによって、例えば、商用受
信機の１２０kＨｚの帯域幅内におけるエネルギ・レベ
ルを低減させることがデジタル的にできれば好ましい。

【０００４】

【発明が解決しようとする課題】本発明の目的は、電磁
妨害雑音を広い帯域幅にわたって拡散して、所望帯域内
での電磁妨害雑音レベルをデジタル的に低減することに
ある。

【０００５】

【課題を解決するための手段】本発明によれば、デジタ
ル刻時システムにおけるＥＭＩ放射が、デジタル方式で
基準信号に変調を施すことによって抑制される。次に、
変調基準信号を用いて、１つ以上のクロック信号が導き
出される。基準信号を変調すると、基準信号と基準信号
から導出された信号は所定の比率だけ変動する。例え
ば、基準信号が所望の基準周波数の＋／−１％の間で変
動するように変調される場合、基準信号から導き出され
る各クロック信号も、＋／−１％だけ変動することにな
る。＋／−１％の変動は、特定の実施例に関するクロッ
ク信号の精度、ジッタ、及び、定格周波数仕様に基づ
き、実施例が異なれば異なることになる。基準信号を例
えば＋／−１％だけ変動させると、基準信号またはそれ
から導き出される任意の信号に関するＥＭＩの放射は、
対応する＋／−１％の周波数帯域にわたって拡散され
る。さらに、こうした導き出される信号の高調波におけ
るＥＭＩの放射も、＋／−１％の周波数帯域にわたって
拡散されることになる。従って、１００ＭＨｚの導出信
号は、＋／−１％＝２ＭＨｚ（すなわち、９９〜１０１
ＭＨｚ）にわたって拡散され、一方、２００ＭＨｚにお
ける前記信号の高調波は、＋／−１％＝４ＭＨｚ（すな
わち、１９８〜２０２ＭＨｚ）にわたって拡散されこと
になる。

【０００６】１２０kＨｚを超える範囲にわたる任意の
信号または信号の高調波に関する周波数帯域によって、
一般に商用通信受信機に用いられている１２０kＨｚの
帯域を超える対応する信号または高調波に関するＥＭＩ
放射の拡散が行われる。従って、商用通信受信機に対す
るＥＭＩ放射の影響が低減される。こうした帯域幅は、
米国における電子装置のＥＭＩ放射に対する等級分けに
用いられる帯域幅にも対応している。従って、こうした
信号に関して測定されるＥＭＩ放射も低減する。

【０００７】本発明の態様の１つによれば、クロック基
準信号は、デジタル方式で所望の基準周波数の上下に信
号周波数のランプを生じさせることによって、デジタル
方式の変調が施される。変調は、既定の変調周波数で周
期的に行われる。こうした変調によって、所望の基準周
波数のわずかな百分率を占める帯域にわたって基準信号
の電磁エネルギが拡散される。同様に、こうした基準信
号及びこうした基準信号から導き出された信号の高調波
に関する電磁エネルギが、対応する帯域（すなわち、基
準信号の場合と同じ百分率の比帯域）にわたって拡散さ
れる。

【０００８】本発明のもう１つの態様によれば、エネル
ギの拡散は、ＥＭＩの測定のため、問題となる１２０K
Ｈｚの帯域幅を超える帯域幅にわたって、信号または信
号の高調波に関して行われる。例えば、２４０kＨｚに
わたってエネルギを均一に拡散すると、ＥＭＩの影響及
び測定されるＥＭＩは１／２に低下する。所定の信号の
周波数に関して１２０kＨｚ未満の拡散を行ったとして
も、こうした所定の信号の高調波において１２０kＨｚ
以上の拡散が行われることになる可能性がある。従っ
て、所定の信号のエネルギの拡散に関する周波数帯域が
１２０kＨｚ未満であっても、ＥＭＩ全体が低減するこ
とになる。すなわち、有効高調波のエネルギが１２０k
Ｈｚを超える帯域幅にわたって拡散するような場合に
は、ＥＭＩ全体が低減する。

【０００９】本発明のもう１つの態様によれば、変調を
施すべき基準信号は、基底信号から導き出される。変調
を施すべき（すなわち、所望の）基準信号は、基底信号
の部分分数展開によって、基底信号からデジタル方式で
導き出される。こうした部分分数展開によって、任意の
基準信号周波数の発生が可能になる。所望の基準周波数
は、基底信号の対応する最も近い遷移を所望の基準信号
遷移とみなすことによって導き出される。実際には、出
力クロック信号周波数にディザが施される。長期間にわ
たれば、基底信号の周波数を割り切らない所望の平均基
準周波数が得られる。

【００１０】実施例の１つによれば、部分分数展開は、
連鎖をなすディバイダとして実施される。各ディバイダ
には、除数項が含まれている。各除数項は、分数展開の
整数部である。この項を導き出すため、基底信号周波数
を所望の基準周波数によって割ることになる。こうした
除算の整数部は、第１のディバイダの除数項（すなわ
ち、第１の除数項）である。後続のディバイダに関する
除数項は、第１の除算からの剰余の逆数をとり、整数部
を除数項（すなわち、第２の除数項）として割り当てる
ことによって導き出される。こうした第２の除算の剰余
がさらに反転され、第３の整数部が第３の除数項とみな
される。展開は、所定の精度を得るために所望される数
のディバイダ段について続けられる。例えば、４０ＭＨ
ｚの基底信号から１４．３１８１８ＭＨｚの所望の基準
信号を導き出すため、部分分数展開によって、２に等し
い第１の除数項、１に等しい第２の除数項、３に等しい
第３の除数項が生じる。こうした除数項は、４０ＭＨｚ
の基底信号を受信する連鎖をなすディバイダに割り当て
られる。結果は、第１のディバイダの出力に生じる１
４．３１８１８ＭＨｚの平均基準信号周波数である。以
上の技術については、本願出願人が別途出願した特許出
願：特願平８ー３３７８１４号に記載がある。

【００１１】本発明の望ましい実施例によれば、パーソ
ナル・計算機のクロック基準信号（例えば、所望の基準
周波数信号）は、既定の変調周波数において、所望の周
波数より約１％速い上昇ランプを生じ、所望の周波数よ
り約１％遅い下降ランプを生じる。クロック基準信号の
所望の周波数が１４．３１８ＭＨｚである実施例につい
て考察することにする。こうした周波数に＋／−１％の
変調を施すことによって、基準信号は、１４．１７５０
００ＭＨｚと１４．４６２３６ＭＨｚの間で変動する。
これは、２８６．４kＨｚにわたる周波数帯域を表して
いる。従って、基準信号のＥＭＩ放射は、１２０kＨｚ
の有効範囲の２倍を超える範囲にわたって拡散され、こ
の結果、有害なＥＭＩ放射が低減する。高調波が高くな
ると、＋／−１％の拡散によって、周波数帯域幅が２８
６．４kＨｚよりいっそう広くなる。

【００１２】本発明のもう１つの態様によれば、変調波
形は、基準信号の周波数変動が均等に分布するように整
形される。従って、信号エネルギが１２０kＨｚの２倍
を超える範囲にわたって拡散されると、ＥＭＩ放射の低
減は、１／２を超えることになる。望ましい実施例の場
合、三角変調波形が用いられる。

【００１３】本発明のもう１つの態様によれば、変調基
準信号から導き出される１つ以上のクロック信号も、周
波数が同じ百分率で変動する。基準信号の変調は、基準
信号を受信するクロック発生回路要素を通じて進められ
る。すなわち、位相ロック式ループ及び他の周波数合成
装置は、変調基準信号に合わせられ、この結果、変調ク
ロック信号が生じることになる。特定の実施例の場合、
こうした変調クロック信号は、クロック発生回路に変更
を加えたり、あるいは、回路要素を追加したりすること
なく発生する。＋／−１％で変調する基準信号の場合、
導き出される１つ以上のクロック信号も、＋／−１％で
変調する。例えば、基準信号から導き出される４００Ｍ
ＨｚのＣＰＵクロック信号は、従って、３９６ＭＨｚ〜
４０４ＭＨｚの周波数範囲にわたって変調する。これ
は、８ＭＨｚの周波数帯域に相当する。こうした帯域
は、ＥＭＩ測定に関する１２０kＨｚの有効帯域よりも
かなり広い。すなわち、８ＭＨｚにわたるＥＭＩエネル
ギの拡散は、測定されるＥＭＩ放射の１８ｄＢの低減に
相当する。ＥＭＩ放射は、変調基準信号から導き出され
る他の信号についても同様に低減する。

【００１４】基準信号の変調によってＥＭＩ放射を低減
させる上での問題は、導き出されるクロック信号のジッ
タと精度の要件を満たすことである。例えば、ＣＰＵク
ロックは、従来の規格の１つによれば、２００ピコ秒(p
s)未満のサイクル間ジッタを必要とする。もう１つの例
として、ディスプレイ出力周波数偏差が１％でさえ、文
字がぶれたり、あるいは、滲んで見えたりする。さらに
もう１つの例として、時間及び日付を維持するシステム
・タイマは、１ppm内の精度を必要とする。従って、デ
ジタル・クロックは、安定していることと、発生しやす
いことが必要とされる。エネルギを拡散して、測定ＥＭ
Ｉ放射を低減しようとするアナログ手法は、こうした問
題に対処することができない。しかし、本発明の方法
は、システム・クロック信号のジッタ及び精度要件に悪
影響を及ぼすことなく、該放射を拡散させることが可能
である。

【００１５】本発明のもう１つの態様によれば、ＶＧＡ
出力クロックの変調による予測される悪影響は、ディス
プレイ装置の水平帰線時間に整合する変調周波数を用い
ることによって、克服される。ディスプレイ装置にとっ
ては、垂直方向及び水平方向において整列するようにピ
クセルを配置することが重要である。ＶＧＡ出力周波数
の変動によって、不整列が生じると、イメージがぶれる
ことになる可能性がある。しかし、変調周波数と水平帰
線周波数を整合させることによって、ディスプレイ装置
に走査される各走査線は、変調波形周期内の同じ相対時
間位置から開始される。従って、ピクセルは、全体とし
て、走査線のある部分に対してわずかに近く、走査線の
別の部分からは離れているが、それでも、垂直方向及び
水平方向において画素は整列している。

【００１６】本発明のもう１つの態様によれば、ジッタ
要件は、変調波形における周波数の変化を均一に変動さ
せることによって満たされる。代替案では、周波数の変
化が、小さすぎて、導き出されるクロック信号の位相に
影響を及ぼすことのないステップで生じる。例えば、位
相ロック式ループ（「ＰＬＬ」）を利用する場合、ＰＬ
Ｌ出力は、安定していて、ジッタを生じないことが必要
とされる。ＰＬＬは、入力の１つとして基準信号を受信
し、もう１つの入力としてフィードバック信号を受信す
る。安定性を得るため、一般には、フィードバック経路
にフィルタが組み込まれる。フィルタの帯域幅を狭くす
ると、安定性が増す傾向があるが、ジッタを生じさせず
に、基準信号の変化を追跡するＰＬＬの能力が衰えるこ
とになる。フィルタの帯域幅を広くすると、安定性が低
下する傾向があるが、ジッタを生じさせずに、基準信号
の変化を追跡するＰＬＬの能力が向上することになる。
ステップ周波数（すなわち、基準信号のステップ変化の
周波数）がＰＬＬフィルタの帯域幅内に含まれるように
することによって、ジッタが回避される。従って、ＰＬ
Ｌ出力は、変調基準信号を受信する場合でも、平滑に変
動（すなわち、変調）することが可能になる。従って、
結果生じるＣＰＵクロック信号は、平滑に変動するよう
に、すなわち、任意の２つのＰＬＬサイクルについて生
じるサイクル間ジッタが、２００ｐｓといった指定の制
約条件未満になるように導入される。

【００１７】本発明の利点は、電磁エネルギの放射が、
より広い帯域幅にわたって拡散されるので、その妨害能
力が抑制されるということにある。すなわち、ＥＭＩ
が、ＦＭ受信機のような従来の通信受信機の帯域幅内に
おいて抑制されることになる。また、測定ＥＭＩが大幅
に減少する。もう１つの利点は、こうしたＥＭＩの抑制
が、本発明の変調方法を適用される信号から導き出され
るクロックが加えられるシステムまたはサブシステム全
体について得られることにある。本発明に関するこれら
の及びその他の態様及び利点については、添付の図面に
関連して示される下記の詳細な説明を参照することによ
ってより深く理解することができるであろう。

【００１８】

【実施例】

（概要）図１には、本発明の実施例による計算機シス
テムに用いられるクロック信号発生装置１０のブロック
図が示されている。デジタル計算システムには、一般
に、さまざまなクロック周波数で動作する回路が含まれ
ている。それ自体の独自の発生源（例えば、個別水晶発
振器）から各信号を生じるのではなく、個々のクロック
信号ができるだけ少ない基準信号源から導き出されるこ
とが望ましい。例えば、所定の計算機に対して、また
は、計算機内の各デジタル計算ボード（例えば、メイン
・プロセッサ・ボード、グラフィックス・ボード、ビデ
オ・ボード）毎に、単一の水晶発振器を設けることが可
能である。所定の水晶発振器の基準クロック周波数を利
用して、ボードまたは計算機に必要なさまざまなクロッ
ク信号が、全て、導き出される。図１には、４０ＭＨｚ
の信号を発生して、基準信号発振器に送り込む水晶発振
器１２が示されている。基準信号発生器１４は、複数ク
ロック信号発生回路１８_a~１８_fに入力される変調基準
信号１６を発生する。それぞれのクロック信号発生回路
１８_a~１８_fは、従来の位相ロック式ループ及び周波数
合成技法及び／または参考までに本書に組み込まれてい
る前掲の関連出願：特願平８ー３３７８１４号に開示の
ディザ技法など、その他の技法を利用して、所望の周波
数でクロック信号を導き出す。

【００１９】実施例の１つでは、所望の基準クロック周
波数が、１４．３１８１８ＭＨｚである。本発明の態様
の１つによれば、こうした基準周波数は、４０ＭＨｚの
基底信号からデジタル方式で導き出される。１４．３１
８１８ＭＨｚ信号は、実際の基準信号がその上下にラン
プを生じる所望の周波数の働きをする。こうしたランプ
は、既定の変調周波数において周期的に生じる。周波数
変調器は、所望の程度だけ所望の基準信号を変動させ
る。実施例の１つでは、所望の基準信号は、＋／−１％
だけ変調されるが、代替実施例では、他の範囲が利用さ
れる。典型的な実施例の場合、変調基準信号１６は、１
４．３１８１８ＭＨｚより約１％速い上昇ランプを生
じ、１４．３１８１８ＭＨｚより約１％遅い下降ランプ
を生じる。個々の実施例において、百分率の変動（例え
ば、＋／−１％）は、変調基準信号１６から導き出され
るクロック信号の精度、ジッタ、及び、定格周波数の仕
様に応じて異なる。典型的な範囲は、＋／−１％〜＋／
−２．５％であるが、実施要件に基づいて、範囲を縮小
することも、拡大することも可能である。

【００２０】所望の基準周波数に対して上下動するラン
プは、周期的に発生する。実施例の１つでは、変調周波
数が、３１．４６KＨｚである。基準周波数を変調する
ことによって、電磁妨害雑音（ＥＭＩ）の放射は、ある
周波数範囲にわたって拡散されることになる。すなわ
ち、エネルギの発生が、所望の周波数（例えば、１４．
３１８１８ＭＨｚ）に限定されなくなる。＋／−１％の
例の場合、エネルギは、１４．１７５００ＭＨｚ〜１
４．４６１３６ＭＨｚの周波数範囲にわたって発生す
る。この＋／−１％の帯域は約２８６．４kＨｚの範囲
に相当する。従来の通信受信機において、１２０ｋＨｚ
の帯域が用いられているので、ＥＭＩの放射は、一般に
こうした帯域にとって望ましくない。より広い周波数範
囲にわたって帯域を拡散させることによって、同量のエ
ネルギがより広い帯域幅にわたって拡散する。従って、
問題となる１２０ｋＨｚの帯域幅内のエネルギが低減
し、この結果、さまざまな無線信号または他の問題とな
る信号に対する妨害が低減することになる。

【００２１】三角波形に関する基準信号のランプ変化を
規定することによって、エネルギ拡散は周波数帯域（例
えば、＋／−１％＝２８６．４KＨｚ）にわたって均一
になる。従って、１２０ｋＨｚの帯域幅内における望ま
しくないＥＭＩの放射は、大幅に減少する。１４．３１
８ＭＨｚ信号から導き出される４００ＭＨｚで動作する
ＣＰＵクロックは、ＥＭＩエネルギが８ＭＨｚの範囲
（すなわち、２％*４００ＭＨｚ＝８ＭＨｚ）にわたっ
て拡散される。従って、４００ＭＨｚの信号に関する全
てのＥＭＩ放射が４００ＭＨｚにおいて生じるのではな
く、該放射は、８ＭＨｚの範囲（例えば、３９６ＭＨｚ
〜４０４ＭＨｚ）にわたって拡散される。より重要なこ
とは、拡散が、重要な１２０ｋＨｚの帯域よりも広い帯
域にわたって行われることである。さらに、問題となる
ＥＭＩの放射（例えば、１２０ｋＨｚの帯域内における
放射）が、この放射が従来の方法で行われた場合の１２
０ｋＨｚ／８ＭＨｚまで低減する。これは、測定ＥＭＩ
放射における１８ｄＢの低減に相当する。

【００２２】さらに、１ＭＨｚの信号が、０．９９ＭＨ
ｚ〜１．０１ＭＨｚの帯域幅にわたって拡散される例に
ついて考察することにする。対応する＋／−１％＝１０
０KＨｚは、問題となる１２０KＨｚの帯域幅未満であ
る。しかし、２ＭＨｚの信号のように、こうした信号の
高調波は、より広い帯域幅（例えば、１．９８ＭＨｚ〜
２．０２ＭＨｚ）にわたって拡散される。対応する＋／
−１％＝２００KＨｚは、問題となる１２０KＨｚの帯域
を超える。従って、１ＭＨｚの一次信号に関するＥＭＩ
が、直接的に低減しなくても、一次信号のこうした拡散
は、一次信号の高調波のＥＭＩ放射を低減するのに有効
である。

【００２３】（変調基準周波数の発生）図２には、本
発明の実施例に従って、変調基準周波数を発生するため
の装置に関するブロック図が示されている。水晶発振器
１２からの周期的基底信号１３が、装置１４に受信され
る。装置１４は、基底信号１３から所望の基準信号２０
を導き出して、さらに、所望の基準信号２０に変調を施
し、変調クロック基準信号１６を生じさせる。

【００２４】基底信号１３は、所望の基準周波数発生回
路２２において受信される。回路２２は、所望の基準信
号２０を発生する。信号２０は、次に、既定の範囲にわ
たって所望の基準周波数を増減させる変調回路２４に入
力される。典型的な実施例の場合、こうした範囲は、＋
／−１％である。こうした変動は、周期的に生じさせる
ことになる。この結果、さまざまなクロック信号発生回
路に出力される変調クロック基準信号１６が得られる。

【００２５】（所望の基準周波数の発生）図３には、
所望の基準周波数発生回路２２の実施例の１つが示され
ている。所望のクロック基準周波数信号２０は、基底信
号１３の対応する最も近い遷移を所望のクロック基準信
号２０の遷移とみなすことによって導き出される。実際
には、所望の基準周波数信号にディザが施される。長期
にわたってディザを施した信号の平均周波数を出すと、
所望の基準周波数信号２０の周波数になる。基底信号１
３が連鎖をなすディバイダ（例えば、部品番号７４１６
１の標準ディバイダ）のクロック入力（ＣＫ）に入力さ
れる。各段毎に、除算演算が規定される。

【００２６】第１段は、ｎで割る演算である。第２段
は、ｍで割る演算である。第３段は、ｐで割る演算であ
る。各段毎の除数項は、所望の基準周波数で割る基底周
波数の部分分数展開によって規定される。第１段のＴＣ
からの出力信号は、所望の基準周波数信号２０である。
第１段からの出力信号は、各後続段の与能入力（Ｅ１）
にも送られる。第１段以外の各後続段の出力信号は、先
行段の除数入力（ＤＢ）にフィードバックされ、１サイ
クルに関する先行段の除数項の調整が行われることにな
る。望ましい実施例によれば、こうした各段の出力（Ｔ
Ｃ）からの出力信号によって、１サイクルに関する先行
段の除数項がインクリメントする。各段の出力信号は、
任意の後続段の与能入力にも送られる。結果として、第
１段の除算は、第２段の計数出力毎に変更される。第２
段の除算は、第３段の計数出力毎に変更される。従っ
て、所望の基準周波数信号２０に関してある信号パター
ンが形成される。

【００２７】通常、装置１４は、基底信号１３のｎ周期
毎に、所望の基準信号２０のアクティブ遷移を発生す
る。これは、第１段において基底信号の原クロック信号
１２をｎで割ることによって実施される。一方、ｎ個で
１組の原クロック信号周期のｍ組毎に、基底信号１３の
ｎ＋１の周期の後に所望の基準信号１６のアクティブ遷
移が発生する。これは、第２段の出力を第１段にフィー
ドバックし、１サイクルに関する除算カウントをｎから
ｎ＋１に変更することによって実施される。一方、ｍ個
で１組の計数出力のｐ組毎に、１サイクルに関する除算
カウントｍが、除算カウントｍ＋１に変更される。これ
は、第３段の出力を第２段にフィードバックして、除数
項をｍからｍ＋１に変更することによって実施される。
従って、第３段の計数出力毎に、ｎ＋１の基底信号周期
を利用する前に生じる、ｎ個で１組の基底信号周期の組
数としてｍ＋１を利用することによって、所望の基準信
号２０のアクティブ遷移が発生する。このパターンは、
所望の数の段について継続される。段数は、基準信号２
０の所望の精度に基づいて選択される。

【００２８】各ディバイダ段２２_iの除数項（ｉ＝１乃
至ｊ）は、部分分数展開を利用して規定される。すなわ
ち、所望の基準周波数を基底信号１３の周波数で割るこ
とによって整数部と分数部が生じる。整数部だけしかな
ければ、所望の基準周波数が基底信号周波数を割切るこ
とができるので、単純な基底信号１３の１段除算で十分
である。こうした場合は、従来の方法及び装置によって
実現される。しかし、所望の基準周波数が基底信号周波
数を割切ることができない場合には、その結果は、第１
の整数部及び第１の剰余部ということになる。整数部
は、第１段（２２₁）の除数項「ｎ」とみなされる。次
に、第１の剰余部の逆数をとることによって、第２の整
数部と、ゼロの剰余部または非ゼロの分数剰余部が生じ
る。第２の整数は、第２段（２２₂）の除数項「ｍ」と
みなされる。第２の剰余部が０の場合、所望の基準周波
数を得るために用いられるのは、２段（すなわち、ｊ＝
２）の実施例だけになる。非ゼロの第２の分数剰余部が
存在する場合、こうした剰余部の逆数をとることによっ
て、第３の整数部と、ゼロまたは非ゼロの第３の分数剰
余部が生じる。第３の整数部は、第３段２２₃の除数項
「ｐ」とみなされる。第３の剰余部がゼロの場合、用い
られるのは、３段（すなわち、ｊ＝３）の実施例だけに
なる。別様の場合、逆数及び分数展開が、所望の段数ま
で、あるいは、ゼロの剰余部が得られるまで続行され
る。非ゼロの剰余部が存在しても、展開を中止し、それ
以上除数項を規定しない場合もあるという点に留意され
たい。段２２_iの数jは、所望の基準周波数信号について
所望される精度によって決まる。

【００２９】４０ＭＨｚの基底信号と１４．３１８１８
ＭＨｚの所望の基準周波数の場合、連鎖には、ｊ＝３段
のディバイダが含まれる。除数項は、ｎ＝２、ｍ＝１、
及び、ｐ＝３である。従って、第１段２２₁の計数出力
毎に、第２段２２₂の出力が活性になり、第１段２２₁に
３で割る変更を知らせる。図４には、除数ｎ＝２信号２
６及び除数ｎ＋１＝３信号２８が示されている。第３段
２２₃のための展開により第３の除数項ｐ＝３が存在す
る。従って、第２段２２₂の第３の計数出力毎に、除算
カウントが１から２に変化する。図４には、結果生じる
所望の基準周波数信号２０も示されている。所望の基準
周波数信号２０が、基底信号１３を３で割った値と２で
割った値の間でディザを有するパターンであることに留
意されたい。

【００３０】（所望の基準周波数の変調）もう１度、
図２を参照すると、所望の基準信号について上下に周波
数のランプを生じさせることによって、変調器２４にお
いて所望の基準周波数信号２０の変調が行われる。実施
例の１つでは、変調器はプログラマブル論理アレイ（Ｐ
ＡＬ）によって実施される。ＰＡＬは、所望の変調周期
にわたって、信号を所望の百分率だけ変調するフリップ
・フロップ及び他の論理を実施するようにプログラムさ
れる。望ましい実施例の場合、変調器２４は、三角変調
波形を発生する。三角波形の利点は、波形が均一に変動
することにある。実施例の１つでは、変調器２４によっ
て、基準周波数が約１％の上昇ランプと約１％の下降ラ
ンプを生じることになる。結果として発生する実際の基
準周波数信号１６は、周波数が＋／−１％だけ変動す
る。実施例の１つでは、搬送波信号の周波数は３１．４
６kＨｚである。従って、変調周期は、３１．７８６μ
秒（すなわち、１／３１，４６０秒）になる。特定の搬
送波周波数及び所望の基準周波数の百分率変動は、実施
例が異なれば異なることになる。図５には、変調クロッ
ク基準信号１６の周波数変動図が示されている。周波数
がインクリメンタル・ステップで変化することを示す。

【００３１】基準周波数を変調することによって、電磁
妨害雑音（ＥＭＩ）放射が、拡大された周波数範囲にわ
たって拡散される。従って、ＥＭＩエネルギの発生は、
所望の基準周波数（例えば、１４．３１８１８ＭＨｚ）
に限定されず、１４．１７５００ＭＨｚ〜１４．４６１
３６ＭＨｚ（例えば、１４．３１８１８ＭＨｚ＋／−１
％）にわたって拡散される。これは、１２０ｋＨｚの範
囲の２倍を超える、約２８６．４ｋＨｚの範囲に対応す
る。三角波搬送波の場合、エネルギは、２８６ｋＨｚの
範囲にわたってほぼ均一である。従って、測定ＥＭＩ放
射は、大幅に減少する。さらに、基準周波数のより高い
高調波と特定のより低い高調波に関するＥＭＩ放射も減
少する。

【００３２】基準信号の変調によってＥＭＩの放射を抑
制する上での問題は、導き出されるクロック信号のジッ
タ及び精度要件を満たすことである。例えば、ＣＰＵク
ロックは、従来の規格の１つによれば、サイクル間ジッ
タが２００ピコ秒未満であることを必要とする。もう１
つの例として、ディスプレイ出力周波数の偏差が１％で
あっても、文字がぶれたり、あるいは、滲んだりする。
さらにもう１つの例として、時間及び日付を維持するシ
ステム時計は、１ppm内の精度であることが必要とされ
る。従って、デジタル・クロックは、安定していて、発
生しやすいことが必要とされる。エネルギを拡散して、
測定ＥＭＩ放射を低減しようとするアナログ手法は、こ
うした問題に対処することができない。しかし、本発明
の方法は、システム・クロック信号のジッタ及び精度要
件に悪影響を及ぼすことなく、該放射を拡散させること
が可能である。

【００３３】実施例が異なれば変調波形周波数も異なる
が、実施例の１つでは、ディスプレイ装置の水平帰線周
期に整合するように３１．４６ｋＨｚの変調周波数が選
択される。すなわち、ディスプレイ装置の出力クロック
は、ジッタを回避して、ディスプレイ・スクリーンにク
リーンなイメージを形成できるようにしなければならな
い。例えば、ＶＧＡ出力クロックの変調時に予測される
悪影響は、ディスプレイ装置の水平帰線時間に整合する
変調周波数を利用することによって克服される。ディス
プレイ装置にとっては、垂直方向及び水平方向において
整列するようにディスプレイ画素を配置することが重要
である。ＶＧＡ出力周波数の変動によって、ミスアライ
メントが生じると、イメージがぶれることになる可能性
がある。しかし、変調周波数と水平帰線周波数を整合さ
せることによって、ディスプレイ装置に走査される各走
査線は、変調波形周期内の同じ相対時間位置から開始さ
れる。従って、画素は、全体として、走査線のある部分
に対してわずかに近く、走査線の別の部分からはわずか
に離れているが、それでも、垂直方向及び水平方向にお
ける画素のアライメントはとれている。

【００３４】変調波形を発生する場合のもう１つの関心
時は、例えば、ＣＰＵクロックにおける有害なジッタを
回避するため、周波数が、均一または小さいステップで
変動するということである。例えば、ＰＥＮＴＩＵＭTM
プロセッサは、２００ｐｓ未満のジッタであることを必
要とする。これに従う方法の１つは基準信号周波数を平
滑に変動させて、サイクル間のジッタが２００ｐｓ未満
になるようにすることである。もう１つの遵守方法は、
ＣＰＵクロックが導き出されるＰＬＬ回路を不安定にす
るには小さすぎるステップで、基準信号周波数を変化さ
せることである。

【００３５】図６を参照すると、ＣＰＵクロック信号発
生回路１８には、位相ロック式ループ回路（「ＰＬ
Ｌ」）３０とフィルタ３２が含まれている。ＰＬＬ３０
は、入力の１つで基準信号１６を受信し、もう１つの入
力でフィードバック信号３４を受信する。フィルタ３２
は、出力クロック信号１９に安定性をもたらす働きをす
る。フィルタ３２の帯域幅を狭くすると、安定性が増す
傾向があるが、ジッタを生じさせずに、基準信号の変化
を追跡するＰＬＬの能力が衰えることになる。フィルタ
３２の帯域幅を広くすると、安定性が低下する傾向があ
るが、ジッタを生じさせずに、基準信号の変化を追跡す
るＰＬＬの能力が向上することになる。ステップ周波数
（すなわち、基準信号のステップ変化の周波数）がＰＬ
Ｌフィルタの帯域幅内に含まれるようにすることによっ
て、ジッタが回避される。従って、ＰＬＬ３０の出力
は、変調基準信号を受信する場合でも、平滑に変動（す
なわち、変調）することが可能になる。従って、結果生
じるＣＰＵクロック信号１９は、平滑に変動するよう
に、すなわち、任意の２つのＰＬＬサイクルについて生
じるサイクル間ジッタが、２００ｐｓといった指定の制
約条件未満になるように導入される。

【００３６】クロック信号の発生及びクロック信号にお
けるＥＭＩの抑制もう１度図１を参照すると、複数クロック発生回路１８
のそれぞれが、変調基準信号１６を受信する。クロック
発生回路１８は、所定のデジタル・計算機システムに関
してさまざまなシステム・クロック信号を発生する。図
解の実施例の場合、クロック信号は、ＰＣＩバス、フロ
ッピ・ディスク・ドライブ、ＣＰＵバス、ＶＧＡコア電
子装置、ＶＧＡ出力周波数及びシステム時計のために発
生する。実施例の１つでは、クロック信号は、従来のよ
うに、位相ロック式ループ及び所望のクロック信号を得
るための周波数合成技法を利用して発生する。例えば、
変調基準信号は、さまざまな中間信号に分割される。そ
れぞれの中間信号の複数周期を組み合わせることによっ
て、基準周波数を超える所望の周波数まで増倍すること
になる。

【００３７】代替実施例の場合、位相ロック式ループ技
法を利用する代わりに、ディザ技法を用いて、変調基準
信号が分割される。こうしたディザについては、所望の
基準周波数信号２０の発生に関して既に説明済みであ
る。以下に本発明の実施態様のいくつかを示す。

【００３８】（実施態様１）基底信号（１３）の対応す
る最も近い遷移を、所望の平均周波数を有する第１の信
号（２０）のアクティブ遷移とみなすことによって、デ
ジタル方式で該基底信号から第１の信号を導き出すステ
ップと、第１の信号（２０）の周波数に変調を施して、
上限と下限の間で周期的に変動する周波数を有する変調
基準信号（１６）を得るステップと、変調基準信号から
クロック信号（１９）を発生するステップとが含まれて
おり、変調基準信号の電磁妨害雑音の放射が、第１の周
波数帯域にわたって拡散され、かつ前記クロック信号の
電磁妨害雑音の放射が、第２の周波数帯域にわたって拡
散されることを特徴とする、デジタル・システムにおけ
る電磁妨害雑音の放射を抑制するための方法。

【００３９】（実施態様２）第１の信号（２０）を変調
するステップにおいて、前記発生したクロック信号を受
信するディスプレイ装置の水平帰線周期と整合して変調
周期が決まることを特徴とする、実施態様１に記載の方
法。（実施態様３）変調基準信号（１６）の周波数が、イン
クリメンタル・ステップで変動し、前記ステップが、変
調基準信号を受信するＣＰＵクロック発生回路（１８）
の安定性を決めるフィルタ（３２）の帯域幅内にあるこ
とを特徴とする、実施態様１または２に記載の方法。

【００４０】（実施態様４）デジタル方式で導き出すス
テップにおいて、基底信号周波数を所望の平均周波数で
割った部分分数展開を利用して、組をなすｊ個の除数項
を規定するステップと、ｊ個の除数項の関数として第１
の信号周期にディザを施すためのパターンを規定するス
テップが含まれていることを特徴とする、実施態様１、
２、または、３に記載の方法。（実施態様５）パターンを規定するステップが、直列連
鎖をなす周波数分割回路段（２２）において基底信号周
波数を分周し、周波数分割回路段のそれぞれが、ｊ個の
除数項の対応する１つによって決まる除数項を利用し
て、周波数分周を実施し、最後の段以外の、直列連鎖を
なすどの段も、除数項が直接的に連続した次段の計数出
力に応答して変更されることを特徴とする、実施態様４
に記載の方法。

【００４１】（実施態様６）基底信号（１３）を受信
し、これに応答して、基底信号の対応する最も近い遷移
をそのアクティブ遷移とみなすことによって、所望の平
均周波数を有する第１の信号（２０）を導き出すデジタ
ル論理回路要素（２２）と、第１の信号（２０）の周波
数が上限と下限の間で周期的に変動するように変調を施
して、変調基準信号（１６）が得られるようにする変調
器（２４）と、変調基準信号（１６）からクロック信号
（１９）を発生するクロック発生回路（１８）とが含ま
れており、変調基準信号の電磁妨害雑音の放射が、第１
の周波数帯域にわたって拡散され、発生したクロック信
号の電磁妨害雑音の放射が、第２の周波数帯域にわたっ
て拡散されることを特徴とする、デジタル・システムに
おける電磁妨害雑音の放射を抑制するための装置。

【００４２】（実施態様７）変調基準信号の変調周期
が、前記発生したクロック信号を受信するディスプレイ
装置の水平帰線周期に整合することを特徴とする、実施
態様６に記載の装置。（実施態様８）変調基準信号周波数が、インクリメンタ
ル・ステップで変動し、前記ステップ変動が、変調基準
信号を受信するＣＰＵクロック発生回路（１８）の安定
性を決めるフィルタ（３２）の帯域幅内の周波数ステッ
プであることを特徴とする、実施態様６または７に記載
の装置。

【００４３】（実施態様９）前記デジタル論理回路要素
は、基底信号（１３）のｎ周期とｎ＋１周期の間で第１
の信号（２０）の信号周期にディザを施すために直列に
結合された複数のディバイダ（２２_a〜２２_j）を備え、
前記複数のディバイダは、それぞれ、除数項を有し、該
複数のディバイダのうち最下位のディバイダが、ｎに等
しい除数項を有し、直列をなす複数のディバイダのうち
最下位の次のディバイダが、ｍに等しい除数項を有し、
第１の信号の所望の周波数で割った基底信号の周波数
が、第１の整数部と第１の剰余部を有し、ｎが第１の整
数部と規定され、第１の剰余部の逆数が、第２の整数部
を有し、ｍが第２の整数部に等しいことを特徴とする、
実施態様６、７、または、８に記載の装置。

【００４４】（実施態様１０）クロック発生回路が、位
相ロック式ループ回路（３０）とフィルタ（３２）を含
んでおり、位相ロック式ループ回路が、第１の入力にお
いて変調基準信号（１６）を受信すると、これに応答し
て、出力クロック信号（１９）を発生し、この出力クロ
ック信号が第２の入力に対するフィルタを通って、位相
ロック式ループ回路に送り返され、変調基準信号（１
６）がインクリメンタル・ステップで変動し、前記ステ
ップ変動がフィルタ（３２）の帯域幅内の周波数ステッ
プであることを特徴とする、実施態様６、７、８、また
は、９に記載の装置。

【００４５】

【発明の効果】本発明の利点は、電磁エネルギの放射
が、より広い帯域幅にわたって拡散されるので、その妨
害能力が抑制されるということにある。すなわち、ＥＭ
Ｉが、ＦＭ受信機のような従来の通信受信機の帯域幅内
において抑制されることになる。また、測定ＥＭＩが大
幅に減少する。もう１つの利点は、こうしたＥＭＩの抑
制が、本発明の変調方法を適用される信号から導き出さ
れるクロックが加えられるシステムまたはサブシステム
全体について得られることにある。

【図面の簡単な説明】

【図１】本発明のＥＭＩ抑制方法を具現化した、共通基
準信号から複数クロック信号を発生するための装置に関
するブロック図である。

【図２】本発明の実施例に基づいて、変調クロック基準
周波数信号を発生するための装置に関するブロック図で
ある。

【図３】基底信号からディザを施した基準周波数信号を
導き出すための装置に関するブロック図である。

【図４】４０ＭＨｚの基底信号と１４．３１８１８ＭＨ
ｚの所望の基準信号に関して、基底信号から基準周波数
信号を導き出す過程を説明するための波形図である。

【図５】本発明の実施例による変調基準信号の周波数変
動図である。

【図６】図５の変調基準信号を受信するクロック発生回
路のブロック図である。

【符号の説明】

１０クロック信号発生装置１２水晶発振器１４基準信号発生器１８クロック信号発生回路２２所望の基準周波数発生回路２４周波数変調回路３０位相ロック式ループ回路３２フィルタ

Claims

【特許請求の範囲】

【請求項１】基底信号の対応する最も近い遷移を、所望
の平均周波数を有する第１の信号のアクティブ遷移とみ
なすことによって、デジタル方式で該基底信号から第１
の信号を導き出すステップと、第１の信号の周波数に変調を施して、上限と下限の間で
周期的に変動する周波数を有する変調基準信号を得るス
テップと、変調基準信号からクロック信号を発生するステップとが
含まれており、変調基準信号の電磁妨害雑音の放射が、第１の周波数帯
域にわたって拡散され、かつ前記クロック信号の電磁妨
害雑音の放射が、第２の周波数帯域にわたって拡散され
ることを特徴とする、デジタル・システムにおける電磁妨害雑音の放射を抑制
するための方法。