JP3602963B2 - Ｍｏｓトランジスタ - Google Patents
Ｍｏｓトランジスタ Download PDFInfo
- Publication number
- JP3602963B2 JP3602963B2 JP06974998A JP6974998A JP3602963B2 JP 3602963 B2 JP3602963 B2 JP 3602963B2 JP 06974998 A JP06974998 A JP 06974998A JP 6974998 A JP6974998 A JP 6974998A JP 3602963 B2 JP3602963 B2 JP 3602963B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate
- mos transistor
- region
- gate insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 23
- 229920005591 polysilicon Polymers 0.000 description 23
- 230000000694 effects Effects 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 238000000034 method Methods 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 241000293849 Cordylanthus Species 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はＭＯＳトランジスタに係り、特にゲート領域構造に関するものである。
【０００２】
【従来の技術】
既存のＭＯＳトランジスタにおいては、ドレインエッジでの高電界によるホットキャリヤ効果に起因する信頼性低下を改善するために、一般にＬＤＤ領域を形成した。しかし、素子の高速特性を追求してＬＤＤ領域のドーピング濃度が増加することに伴い、ゲートエッジで再度電界が増加した。そこで、ゲートエッジ付近を部分的に酸化（ＧＰＯＸ：ｇａｔｅ ｐｏｌｙ ｏｘｉｄａｔｉｏｎ ）させて、ゲートエッジ部のゲート絶縁膜両端部のゲート絶縁膜を厚くすることにより、この部分の電界を最小化させてホットキャリヤ効果を抑制させることが行われており、これをＧＰＯＸ構造と呼ぶ。
【０００３】
図３は、ＧＰＯＸ構造を採用した従来のＭＯＳトランジスタを示す。この図において、１はｐ型シリコン基板であり、このシリコン基板１のチャンネル領域上にゲート絶縁膜２を介してポリシリコンゲート３が形成される。このポリシリコンゲート３エッジのゲート絶縁膜２両端部およびその外側の基板１表面部には厚い絶縁膜４が形成される。この絶縁膜４の下において、シリコン基板１内には、ソースおよびドレインを構成するｎ− 領域５とｎ＋ 領域６が形成される。ポリシリコンゲート３の側面には側壁７が形成される。
【０００４】
このようなＭＯＳトランジスタは、次のような工程により製造される。まず、ｐ型シリコン基板１上にゲート絶縁膜２を形成した後、ポリシリコンをその上に堆積し、所定のゲートパターンマスク（図示せず）を用いて前記ポリシリコン層をパターニングしてポリシリコンゲート３を形成する。次いで、ゲートポリ酸化工程を施して７〜１７ｎｍほどの厚い酸化膜４を形成する。次いで、ＬＤＤイオン注入工程を実施してｎ− 領域５を形成した後、ポリシリコンゲート３の側面に側壁７を形成し、しかる後、再びイオン注入工程を施してｎ＋ 領域６を形成することによりＬＤＤ構造のソースおよびドレインを完成させる。
【０００５】
【発明が解決しようとする課題】
上記のような従来の構造および方法において、厚い絶縁膜４は、ゲート絶縁膜２よりも相当に厚く形成されるため、この絶縁膜４を形成するためのＧＰＯＸ工程は、長時間の熱酸化工程となる。しかるに、熱酸化工程時間が長くなると、酸化時の酸化源のＨ２ ／Ｏ２ がポリシリコンゲートとゲート絶縁膜の界面、およびゲート絶縁膜とシリコン基板の界面に沿ってポリシリコンゲート３のエッジからポリシリコンゲート３の中央部側に拡散するため、図３に示すように、厚い絶縁膜４にバーズビークＢＢが発生し、厚い絶縁膜４がポリシリコンゲート３のエッジから内側に深く入り込むようになる。この従来例のように厚い絶縁膜４を７〜１７ｎｍ厚に形成した場合、厚い絶縁膜４は、ポリシリコンゲート３のエッジから５０ｎｍも深く入り込み、ｎ− 領域５（ＬＤＤ領域）を越えてその内側のチャンネル領域まで入り込む。したがって、従来のＭＯＳトランジスタでは、ＧＰＯＸ構造によりホットキャリヤ効果は改善されるが、厚い絶縁膜４がポリシリコンゲート３の内側に深く形成される結果、動作速度を代弁するドレイン飽和電流（Ｉｄｓａｔ） 特性が劣化し、高速回路を実現する上で障害が発生する問題点があった。
【０００６】
本発明は上記の点に鑑みなされたもので、ホットキャリヤ効果を防止しながら、ドレイン飽和電流特性も良好となるＭＯＳトランジスタを提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明は上述の課題を解決するために、ＬＤＤ構造を有するＭＯＳトランジスタにおいて、半導体基板のチャンネル領域上にゲート絶縁膜を介してゲートを形成し、該ゲートエッジ部のゲート絶縁膜両端部にゲート絶縁膜よりも厚い絶縁膜を形成し、該厚い絶縁膜は前記チャンネル領域側にＬＤＤ領域を越えない範囲で形成されることを特徴とするＭＯＳトランジスタとする。
【０００８】
また、本発明は、ＬＤＤ構造を有するＭＯＳトランジスタにおいて、半導体基板のチャンネル領域上にゲート絶縁膜を介してゲートを形成し、該ゲートエッジ部のゲート絶縁膜両端部にゲート絶縁膜よりも厚い絶縁膜を形成し、該厚い絶縁膜は、ＬＤＤ領域が終わる地点からチャンネル領域側に１０ｎｍ以内に位置することを特徴とするＭＯＳトランジスタとする。
【０００９】
【発明の実施の形態】
次に添付図面を参照して本発明のＭＯＳトランジスタの実施の形態を詳細に説明する。図１は本発明の第１の実施の形態を示す断面図である。この図において、１１はｐ型シリコン基板であり、このシリコン基板１１のチャンネル領域上にゲート絶縁膜１２を介してポリシリコンゲート１３が形成される。このポリシリコンゲート１３エッジのゲート絶縁膜１２両端部およびその外側の基板１１表面部には厚い絶縁膜１４が形成される。この絶縁膜１４は、ゲート絶縁膜１２と類似の性質の絶縁膜であり、例えばシリコン酸化膜である。前記ポリシリコンゲート１３のエッジ部分の下においてシリコン基板１１の表面部内には、ＬＤＤ領域であるｎ− 領域１５が形成される。さらに、このｎ− 領域１５に接続して、その外側の基板１１表面部内にはｎ＋ 領域１６が形成される。このｎ− 領域１５とｎ＋ 領域１６とによりソースおよびドレイン領域が形成される。ポリシリコンゲート１３の側面には側壁１７が形成される。
【００１０】
以上のような構造において、厚い絶縁膜１４は、ポリシリコンゲート１３のエッジからポリシリコンゲート１３の中央部（内側）に入り込んで形成されるが、図１の第１の実施の形態では、厚い絶縁膜１４は、ＬＤＤ領域であるｎ− 領域１５を越えない範囲で形成される。例えばポリシリコンゲート１３のエッジからｎ− 領域１５の縁までを２５ｎｍとすると、厚い絶縁膜１４は、ポリシリコンゲート１３のエッジからチャンネル方向に２０ｎｍ未満の位置まで形成される。すなわち、厚い絶縁膜１４は、ｎ− 領域１５の内側のチャンネル領域には形成されないようにする。その結果、図１の第１の実施の形態では、ホットキャリヤ効果を防止できる上に、チャンネル領域でのゲート絶縁膜１２の厚さを元来の厚さのままとすることによりドレイン飽和電流特性を向上させることができ、高速回路を実現できる。なお、厚い絶縁膜１４を２〜３ｎｍの厚さに形成することにより、上記のような入り込み状態で厚い絶縁膜１４を形成できる。
【００１１】
図２は本発明の第２の実施の形態を示す。この第２の実施の形態において、図１と同一部分は図１と同一符号を付してその説明を省略する。この第２の実施の形態では、ポリシリコンゲート１３のエッジからポリシリコンゲート１３の中央部方向へのｎ− 領域１５の入り込みが少ないため、厚い絶縁膜１４がｎ− 領域１５を越えてチャンネル領域側まで入り込んでいるが、このように入り込んでも、ｎ− 領域１５が終わった地点からチャンネル領域側に１０ｎｍ以内に入り込み部が留まるように厚い絶縁膜１４が形成される。したがって、この第２の実施の形態においても、ホットキャリヤ効果を防止でき、かつ、ドレイン飽和電流特性を向上させることができる。
【００１２】
シミュレーションで、厚い絶縁膜１４の厚さを２〜３ｎｍにして、図１および図２の厚い絶縁膜１４の形成状態でＭＯＳトランジスタを製造したところ、厚い絶縁膜の厚さを７〜１７ｎｍにして図３の状態で厚い絶縁膜を形成した従来のＭＯＳトランジスタに比較して、ドレイン飽和電流が約１５％以上向上することを確認した。従来の構造ではＮ−ＭＯＳＦＥＴで Ｉｄｓａｔ＝５８０μＡ／μｍ であり、本発明の構造ではＩｄｓａｔ＝６５０μＡ／μｍ の結果が得られた。また、実際製造した場合は、従来の構造がＮ−ＭＯＳＦＥＴで Ｉｄｓａｔ＝６００μＡ／μｍ 、本発明の構造がＩｄｓａｔ＝７１０μＡ／μｍ であり、実際製造時は前記のシミュレーションの結果よりも一層良好な結果を本発明は得た。このような本発明での性能向上はポリシリコンゲートの大きさが８０％スケールダウンされる効果と同様な効果を生み出すものであって、本発明の構造によればスケールダウンに伴う特性劣化を防止し得る。
【００１３】
また、本発明によるＭＯＳトランジスタ特性の改善効果はショ−トチャンネル構造になればなるほど一層大きくなる。これはゲート長さが１／２サブミクロンになるに従い、ゲート長さに対する絶縁膜のバーズビーク長さが占める比重が大きくなり、バーズビークがＭＯＳトランジスタ特性に与える影響が大きくなるためである。ゲート長さが短くなればなるほどバーズビーク長さに伴うドレイン飽和電流の変化は一層大きくなる。したがって、本発明の構造は、ゲート長さが１／２サブミクロンの素子になるに従い一層重要な要素として作用する。
【００１４】
なお、本発明は、上述の実施の形態に限定されるものではなく、本発明の技術的思想を外れない限り多様な置換、変形および変更が可能であることは本発明の属する技術分野で通常の知識を有する者においては明白である。
【００１５】
【発明の効果】
以上詳述したように本発明のＭＯＳトランジスタによれば、ホットキャリヤ効果を防止しながら、ドレイン飽和電流特性も良好となり、高速回路を実現できる。
【図面の簡単な説明】
【図１】本発明のＭＯＳトランジスタの第１の実施の形態を示す断面図。
【図２】本発明のＭＯＳトランジスタの第２の実施の形態を示す断面図。
【図３】従来のＭＯＳトランジスタを示す断面図。
【符号の説明】
１１ ｐ型シリコン基板
１２ ゲート絶縁膜
１３ ポリシリコンゲート
１４ 絶縁膜
１５ ｎ− 領域
１６ ｎ＋ 領域
【発明の属する技術分野】
本発明はＭＯＳトランジスタに係り、特にゲート領域構造に関するものである。
【０００２】
【従来の技術】
既存のＭＯＳトランジスタにおいては、ドレインエッジでの高電界によるホットキャリヤ効果に起因する信頼性低下を改善するために、一般にＬＤＤ領域を形成した。しかし、素子の高速特性を追求してＬＤＤ領域のドーピング濃度が増加することに伴い、ゲートエッジで再度電界が増加した。そこで、ゲートエッジ付近を部分的に酸化（ＧＰＯＸ：ｇａｔｅ ｐｏｌｙ ｏｘｉｄａｔｉｏｎ ）させて、ゲートエッジ部のゲート絶縁膜両端部のゲート絶縁膜を厚くすることにより、この部分の電界を最小化させてホットキャリヤ効果を抑制させることが行われており、これをＧＰＯＸ構造と呼ぶ。
【０００３】
図３は、ＧＰＯＸ構造を採用した従来のＭＯＳトランジスタを示す。この図において、１はｐ型シリコン基板であり、このシリコン基板１のチャンネル領域上にゲート絶縁膜２を介してポリシリコンゲート３が形成される。このポリシリコンゲート３エッジのゲート絶縁膜２両端部およびその外側の基板１表面部には厚い絶縁膜４が形成される。この絶縁膜４の下において、シリコン基板１内には、ソースおよびドレインを構成するｎ− 領域５とｎ＋ 領域６が形成される。ポリシリコンゲート３の側面には側壁７が形成される。
【０００４】
このようなＭＯＳトランジスタは、次のような工程により製造される。まず、ｐ型シリコン基板１上にゲート絶縁膜２を形成した後、ポリシリコンをその上に堆積し、所定のゲートパターンマスク（図示せず）を用いて前記ポリシリコン層をパターニングしてポリシリコンゲート３を形成する。次いで、ゲートポリ酸化工程を施して７〜１７ｎｍほどの厚い酸化膜４を形成する。次いで、ＬＤＤイオン注入工程を実施してｎ− 領域５を形成した後、ポリシリコンゲート３の側面に側壁７を形成し、しかる後、再びイオン注入工程を施してｎ＋ 領域６を形成することによりＬＤＤ構造のソースおよびドレインを完成させる。
【０００５】
【発明が解決しようとする課題】
上記のような従来の構造および方法において、厚い絶縁膜４は、ゲート絶縁膜２よりも相当に厚く形成されるため、この絶縁膜４を形成するためのＧＰＯＸ工程は、長時間の熱酸化工程となる。しかるに、熱酸化工程時間が長くなると、酸化時の酸化源のＨ２ ／Ｏ２ がポリシリコンゲートとゲート絶縁膜の界面、およびゲート絶縁膜とシリコン基板の界面に沿ってポリシリコンゲート３のエッジからポリシリコンゲート３の中央部側に拡散するため、図３に示すように、厚い絶縁膜４にバーズビークＢＢが発生し、厚い絶縁膜４がポリシリコンゲート３のエッジから内側に深く入り込むようになる。この従来例のように厚い絶縁膜４を７〜１７ｎｍ厚に形成した場合、厚い絶縁膜４は、ポリシリコンゲート３のエッジから５０ｎｍも深く入り込み、ｎ− 領域５（ＬＤＤ領域）を越えてその内側のチャンネル領域まで入り込む。したがって、従来のＭＯＳトランジスタでは、ＧＰＯＸ構造によりホットキャリヤ効果は改善されるが、厚い絶縁膜４がポリシリコンゲート３の内側に深く形成される結果、動作速度を代弁するドレイン飽和電流（Ｉｄｓａｔ） 特性が劣化し、高速回路を実現する上で障害が発生する問題点があった。
【０００６】
本発明は上記の点に鑑みなされたもので、ホットキャリヤ効果を防止しながら、ドレイン飽和電流特性も良好となるＭＯＳトランジスタを提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明は上述の課題を解決するために、ＬＤＤ構造を有するＭＯＳトランジスタにおいて、半導体基板のチャンネル領域上にゲート絶縁膜を介してゲートを形成し、該ゲートエッジ部のゲート絶縁膜両端部にゲート絶縁膜よりも厚い絶縁膜を形成し、該厚い絶縁膜は前記チャンネル領域側にＬＤＤ領域を越えない範囲で形成されることを特徴とするＭＯＳトランジスタとする。
【０００８】
また、本発明は、ＬＤＤ構造を有するＭＯＳトランジスタにおいて、半導体基板のチャンネル領域上にゲート絶縁膜を介してゲートを形成し、該ゲートエッジ部のゲート絶縁膜両端部にゲート絶縁膜よりも厚い絶縁膜を形成し、該厚い絶縁膜は、ＬＤＤ領域が終わる地点からチャンネル領域側に１０ｎｍ以内に位置することを特徴とするＭＯＳトランジスタとする。
【０００９】
【発明の実施の形態】
次に添付図面を参照して本発明のＭＯＳトランジスタの実施の形態を詳細に説明する。図１は本発明の第１の実施の形態を示す断面図である。この図において、１１はｐ型シリコン基板であり、このシリコン基板１１のチャンネル領域上にゲート絶縁膜１２を介してポリシリコンゲート１３が形成される。このポリシリコンゲート１３エッジのゲート絶縁膜１２両端部およびその外側の基板１１表面部には厚い絶縁膜１４が形成される。この絶縁膜１４は、ゲート絶縁膜１２と類似の性質の絶縁膜であり、例えばシリコン酸化膜である。前記ポリシリコンゲート１３のエッジ部分の下においてシリコン基板１１の表面部内には、ＬＤＤ領域であるｎ− 領域１５が形成される。さらに、このｎ− 領域１５に接続して、その外側の基板１１表面部内にはｎ＋ 領域１６が形成される。このｎ− 領域１５とｎ＋ 領域１６とによりソースおよびドレイン領域が形成される。ポリシリコンゲート１３の側面には側壁１７が形成される。
【００１０】
以上のような構造において、厚い絶縁膜１４は、ポリシリコンゲート１３のエッジからポリシリコンゲート１３の中央部（内側）に入り込んで形成されるが、図１の第１の実施の形態では、厚い絶縁膜１４は、ＬＤＤ領域であるｎ− 領域１５を越えない範囲で形成される。例えばポリシリコンゲート１３のエッジからｎ− 領域１５の縁までを２５ｎｍとすると、厚い絶縁膜１４は、ポリシリコンゲート１３のエッジからチャンネル方向に２０ｎｍ未満の位置まで形成される。すなわち、厚い絶縁膜１４は、ｎ− 領域１５の内側のチャンネル領域には形成されないようにする。その結果、図１の第１の実施の形態では、ホットキャリヤ効果を防止できる上に、チャンネル領域でのゲート絶縁膜１２の厚さを元来の厚さのままとすることによりドレイン飽和電流特性を向上させることができ、高速回路を実現できる。なお、厚い絶縁膜１４を２〜３ｎｍの厚さに形成することにより、上記のような入り込み状態で厚い絶縁膜１４を形成できる。
【００１１】
図２は本発明の第２の実施の形態を示す。この第２の実施の形態において、図１と同一部分は図１と同一符号を付してその説明を省略する。この第２の実施の形態では、ポリシリコンゲート１３のエッジからポリシリコンゲート１３の中央部方向へのｎ− 領域１５の入り込みが少ないため、厚い絶縁膜１４がｎ− 領域１５を越えてチャンネル領域側まで入り込んでいるが、このように入り込んでも、ｎ− 領域１５が終わった地点からチャンネル領域側に１０ｎｍ以内に入り込み部が留まるように厚い絶縁膜１４が形成される。したがって、この第２の実施の形態においても、ホットキャリヤ効果を防止でき、かつ、ドレイン飽和電流特性を向上させることができる。
【００１２】
シミュレーションで、厚い絶縁膜１４の厚さを２〜３ｎｍにして、図１および図２の厚い絶縁膜１４の形成状態でＭＯＳトランジスタを製造したところ、厚い絶縁膜の厚さを７〜１７ｎｍにして図３の状態で厚い絶縁膜を形成した従来のＭＯＳトランジスタに比較して、ドレイン飽和電流が約１５％以上向上することを確認した。従来の構造ではＮ−ＭＯＳＦＥＴで Ｉｄｓａｔ＝５８０μＡ／μｍ であり、本発明の構造ではＩｄｓａｔ＝６５０μＡ／μｍ の結果が得られた。また、実際製造した場合は、従来の構造がＮ−ＭＯＳＦＥＴで Ｉｄｓａｔ＝６００μＡ／μｍ 、本発明の構造がＩｄｓａｔ＝７１０μＡ／μｍ であり、実際製造時は前記のシミュレーションの結果よりも一層良好な結果を本発明は得た。このような本発明での性能向上はポリシリコンゲートの大きさが８０％スケールダウンされる効果と同様な効果を生み出すものであって、本発明の構造によればスケールダウンに伴う特性劣化を防止し得る。
【００１３】
また、本発明によるＭＯＳトランジスタ特性の改善効果はショ−トチャンネル構造になればなるほど一層大きくなる。これはゲート長さが１／２サブミクロンになるに従い、ゲート長さに対する絶縁膜のバーズビーク長さが占める比重が大きくなり、バーズビークがＭＯＳトランジスタ特性に与える影響が大きくなるためである。ゲート長さが短くなればなるほどバーズビーク長さに伴うドレイン飽和電流の変化は一層大きくなる。したがって、本発明の構造は、ゲート長さが１／２サブミクロンの素子になるに従い一層重要な要素として作用する。
【００１４】
なお、本発明は、上述の実施の形態に限定されるものではなく、本発明の技術的思想を外れない限り多様な置換、変形および変更が可能であることは本発明の属する技術分野で通常の知識を有する者においては明白である。
【００１５】
【発明の効果】
以上詳述したように本発明のＭＯＳトランジスタによれば、ホットキャリヤ効果を防止しながら、ドレイン飽和電流特性も良好となり、高速回路を実現できる。
【図面の簡単な説明】
【図１】本発明のＭＯＳトランジスタの第１の実施の形態を示す断面図。
【図２】本発明のＭＯＳトランジスタの第２の実施の形態を示す断面図。
【図３】従来のＭＯＳトランジスタを示す断面図。
【符号の説明】
１１ ｐ型シリコン基板
１２ ゲート絶縁膜
１３ ポリシリコンゲート
１４ 絶縁膜
１５ ｎ− 領域
１６ ｎ＋ 領域
Claims (4)
- ＬＤＤ構造を有するＭＯＳトランジスタにおいて、
半導体基板のチャンネル領域上にゲート絶縁膜を介してゲートを形成し、該ゲートエッジ部のゲート絶縁膜両端部にゲート絶縁膜よりも厚い絶縁膜を形成し、該厚い絶縁膜は２〜３ｎｍの厚さに形成することにより、前記チャンネル領域側にＬＤＤ領域を越えない範囲で形成されることを特徴とするＭＯＳトランジスタ。 - 前記厚い絶縁膜は、前記ゲート絶縁膜と類似な性質を有することを特徴とする請求項１記載のＭＯＳトランジスタ。
- ＬＤＤ構造を有するＭＯＳトランジスタにおいて、
半導体基板のチャンネル領域上にゲート絶縁膜を介してゲートを形成し、該ゲートエッジ部のゲート絶縁膜両端部にゲート絶縁膜よりも厚い絶縁膜を形成し、該厚い絶縁膜は２〜３ｎｍの厚さに形成することにより、ＬＤＤ領域が終わる地点からチャンネル領域側に１０ｎｍ以内に位置することを特徴とするＭＯＳトランジスタ。 - 前記厚い絶縁膜は、前記ゲート絶縁膜と類似な性質を有することを特徴とする請求項３記載のＭＯＳトランジスタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970051507A KR19990030993A (ko) | 1997-10-08 | 1997-10-08 | 고속동작을 위한 모스트랜지스터구조 |
| KR1997P-51507 | 1997-10-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11121738A JPH11121738A (ja) | 1999-04-30 |
| JP3602963B2 true JP3602963B2 (ja) | 2004-12-15 |
Family
ID=19522349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06974998A Expired - Fee Related JP3602963B2 (ja) | 1997-10-08 | 1998-03-19 | Ｍｏｓトランジスタ |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6218715B1 (ja) |
| JP (1) | JP3602963B2 (ja) |
| KR (1) | KR19990030993A (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6355580B1 (en) | 1998-09-03 | 2002-03-12 | Micron Technology, Inc. | Ion-assisted oxidation methods and the resulting structures |
| KR100393205B1 (ko) * | 2000-05-30 | 2003-07-31 | 삼성전자주식회사 | 자기정렬 콘택구조를 가진 메모리영역과 샐리사이디드된듀얼 게이트 구조의 로직영역이 병합된 ｍｍｌ 반도체소자 및 그 제조방법 |
| KR100438772B1 (ko) * | 2001-08-07 | 2004-07-05 | 삼성전자주식회사 | 버블 디펙트를 방지할 수 있는 반도체 소자의 제조방법 |
| KR20030044343A (ko) * | 2001-11-29 | 2003-06-09 | 주식회사 하이닉스반도체 | 반도체 소자의 트랜지스터 및 그 제조 방법 |
| KR100557531B1 (ko) * | 2004-03-11 | 2006-03-03 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
| KR100628642B1 (ko) * | 2004-12-31 | 2006-09-26 | 동부일렉트로닉스 주식회사 | 고전압 모스 트랜지스터 및 고전압 모스 트랜지스터의형성방법 |
| US20070241372A1 (en) * | 2006-04-18 | 2007-10-18 | Ching-Hung Kao | Image sensor device and method of manufacturing the same |
| KR100840661B1 (ko) * | 2006-09-13 | 2008-06-24 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그의 제조방법 |
| JP5435720B2 (ja) * | 2009-12-21 | 2014-03-05 | パナソニック株式会社 | 半導体装置 |
| US11195754B2 (en) | 2018-10-09 | 2021-12-07 | International Business Machines Corporation | Transistor with reduced gate resistance and improved process margin of forming self-aligned contact |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5146291A (en) * | 1988-08-31 | 1992-09-08 | Mitsubishi Denki Kabushiki Kaisha | MIS device having lightly doped drain structure |
| US5543646A (en) * | 1988-09-08 | 1996-08-06 | Mitsubishi Denki Kabushiki Kaisha | Field effect transistor with a shaped gate electrode |
| KR970011744B1 (ko) * | 1992-11-04 | 1997-07-15 | 마쯔시다덴기산교 가부시기가이샤 | 상보형 반도체장치 및 그 제조방법 |
| US5554544A (en) * | 1995-08-09 | 1996-09-10 | United Microelectronics Corporation | Field edge manufacture of a T-gate LDD pocket device |
-
1997
- 1997-10-08 KR KR1019970051507A patent/KR19990030993A/ko not_active Application Discontinuation
-
1998
- 1998-03-19 JP JP06974998A patent/JP3602963B2/ja not_active Expired - Fee Related
- 1998-09-08 US US09/149,642 patent/US6218715B1/en not_active Expired - Lifetime
-
2001
- 2001-01-10 US US09/757,747 patent/US20010001296A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US6218715B1 (en) | 2001-04-17 |
| KR19990030993A (ko) | 1999-05-06 |
| US20010001296A1 (en) | 2001-05-17 |
| JPH11121738A (ja) | 1999-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3602963B2 (ja) | Ｍｏｓトランジスタ | |
| JP3057436B2 (ja) | 半導体デバイス及びその製造方法 | |
| JPH1187704A (ja) | 半導体装置およびその製造方法 | |
| JP3057439B2 (ja) | 半導体デバイスの製造方法 | |
| JP2000138375A (ja) | 半導体装置およびその製造方法 | |
| JPH0661481A (ja) | Ｍｏｓ型半導体装置 | |
| JP4592193B2 (ja) | 半導体装置の製造方法 | |
| JP2578662B2 (ja) | 半導体装置の製造方法 | |
| JPS6025028B2 (ja) | 半導体装置の製造方法 | |
| JPH06268057A (ja) | 半導体装置の製造方法 | |
| KR100549941B1 (ko) | 반도체소자의 게이트전극 구조 | |
| JPH11163163A (ja) | 半導体装置の製造方法 | |
| JPS6126264A (ja) | 半導体装置の製造方法 | |
| JPS62248256A (ja) | 半導体装置 | |
| JP2001250941A (ja) | 半導体装置およびその製法 | |
| JPH1126766A (ja) | Ｍｏｓ型電界効果トランジスタおよびその製造方法 | |
| JP2984846B2 (ja) | Ｍｉｓ電界効果トランジスタ及びその製造方法 | |
| JPH09307102A (ja) | 半導体装置 | |
| JPS63292678A (ja) | Ｍｏｓトランジスタ | |
| JPH0244734A (ja) | Ｍｉｓトランジスタの製造方法 | |
| JPH0424876B2 (ja) | ||
| JPH10189952A (ja) | 半導体装置およびその製造方法 | |
| JPH01289168A (ja) | 半導体装置の製造方法 | |
| JPS63122272A (ja) | Ｍｏｓ型電界効果トランジスタ及びその製造方法 | |
| JPH02240934A (ja) | Ｍｏｓ型半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040423 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040511 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040806 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040831 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040927 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081001 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091001 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101001 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111001 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121001 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |