JP3600052B2

JP3600052B2 - 左右糸巻き歪補正回路

Info

Publication number: JP3600052B2
Application number: JP37286898A
Authority: JP
Inventors: 隆司畑
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1998-12-28
Filing date: 1998-12-28
Publication date: 2004-12-08
Anticipated expiration: 2018-12-28
Also published as: JP2000196911A

Description

【０００１】
【産業上の利用分野】
この発明は左右糸巻き歪補正回路に関し、特にたとえばテレビジョン受像機およびモニタなどの陰極線管（ＣＲＴ）に適用される、左右糸巻き歪補正回路に関する。
【０００２】
【従来の技術】
図３に示す従来のこの種の左右糸巻き歪補正回路１では、水平ドライブパルスが入力端子２に入力され、垂直パラボラ電圧が入力端子３に入力される。ＦＥＴ５は、ＰＷＭ（ＰｕｌｓｅＷｉｄｅＭｏｄｕｌａｔｉｏｎ）回路４の出力電圧に応じてオン／オフされ、ＦＥＴ５がオンのとき、Ｓ字コンデンサＣ_Ｓ′に充電された電圧がチョークコイルＬ１を介して接地面に放電される。Ｓ字コンデンサＣ_Ｓ′の電圧が低くなれば、水平偏向コイルＬ２に流れる水平偏向電流が増加し、Ｓ字コンデンサＣ_Ｓ′の電圧が高くなれば水平偏向電流は減少する。このようなＳ字コンデンサＣ_Ｓ′の電圧によって、左右の糸巻き歪が補正されていた
【０００３】
【発明が解決しようとする課題】
しかし、この従来技術では、ＰＷＭ回路４およびＦＥＴ５が温度特性などでばらついてしまう。このため、Ｓ字コンデンサＣ_Ｓ′の端子電圧を適切に制御できず、糸巻き歪の補正ができないという問題があった。
それゆえに、この発明の主たる目的は、素子のばらつきや温度変化に拘わらず適切に動作する、左右糸巻き歪補正回路を提供することである。
【０００４】
【課題を解決するための手段】
この発明は、水平偏向電流を制御する第１コンデンサ、第１コンデンサに並列接続されかつ第１コンデンサの不要電荷を放電するためのトランジスタ、およびトランジスタの導通時間を制御するためのＰＷＭ信号を出力するＰＷＭ回路を備えるダイオード変調方式の左右糸巻き歪補正回路において、第１コンデンサの端子電圧を波形整形する波形整形手段、波形整形手段の出力が印加される第１入力端，垂直パラボラ電圧が入力される第２入力端，および第１入力端に対する印加電圧と第２入力端に対する印加電圧との差分に応じた電圧を出力する出力端を有する差動アンプ、および出力端と第２入力端との間に介挿される、第１抵抗とこの第１抵抗に並列接続されるかつ水平周波数成分を除去する第２コンデンサとを含む並列回路をさらに備え、波形整形手段は、端子電圧を分圧する第２抵抗および第３抵抗、および第３抵抗に並列接続されるかつ分圧された電圧の水平周波数成分を除去する第３コンデンサを含み、ＰＷＭ回路は、出力端からの出力電圧に基づいてＰＷＭ信号を生成することを特徴とする、左右糸巻き歪補正回路である。
【０００５】
【作用】
左右糸巻き歪補正回路はダイオード変調方式であり、水平偏向電流を制御するコンデンサが設けられる。トランジスタはコンデンサに並列接続され、かつコンデンサの不要電荷を放電する。波形整形手段は、コンデンサの端子電圧を波形整形する。制御手段は、波形成形手段の出力と垂直パラボラ電圧とに基づいてトランジスタの導通時間を制御する。
【０００６】
この発明のある局面では、波形整形手段は分圧手段および第１除去手段を含む。分圧手段は端子電圧を分圧し、第１除去手段は分圧された電圧の高周波成分を除去する。
この発明のある実施例では、制御手段は生成手段を含み、生成手段は波形整形手段の出力と垂直パラボラ電圧との差に応じた出力を生成する。
【０００７】
この発明の他の実施例では、制御手段は第２除去手段をさらに含み、第２除去手段は生成手段の出力に含まれる水平周波数成分を除去する。
【０００８】
【発明の効果】
この発明によれば、制御手段が端子電圧と垂直パラボラ電圧とに基づいてトランジスタの導通時間を制御するので、素子のばらつきや温度変化に拘わらず適切に動作することができる。
この発明の上述の目的，その他の目的，特徴および利点は、図面を参照して行う以下の実施例の詳細な説明から一層明らかとなろう。
【０００９】
【実施例】
図１を参照して、この実施例の左右糸巻き歪補正回路１０は入力端子１２を含み、入力端子１２はトランジスタＴ１のベースに接続される。トランジスタＴ１のコレクタはダンパダイオードＤ１のカソードに接続される。トランジスタＴ１とダンパダイオードＤ１との接続点には、コンデンサＣ１の一方端および水平偏向コイルＬ１１の一方端が接続される。トランジスタＴ１のエミッタは、接地面に接続される。ダンパダイオードＤ１のアノードはダンパダイオードＤ２のカソードに接続され、ダンパダイオードＤ２のアノードは接地面に接続される。ダンパダイオードＤ１とダンパダイオードＤ２との接続点には、コンデンサＣ１の他方端、コンデンサＣ２の一方端、コンデンサＣ３の一方端およびコイルＬ１２の一方端が接続される。コンデンサＣ２の他方端は接地面に接続される。コンデンサＣ３の他方端は水平偏向コイルＬ１１の他方端と接続される。コイルＬ１２の他方端は、Ｓ字コンデンサＣ_Ｓの一方端に接続され、Ｓ字コンデンサＣ_Ｓの他方端は接地面に接続される。コイルＬ１２とＳ字コンデンサＣ_Ｓとの接続点にはチョークコイルＬ１３の一方端が接続される。
【００１０】
チョークコイルＬ１３の他方端は、電界効果トランジスタ（ＦＥＴ）１４のドレインに接続される。ＦＥＴ１４のソースは接地面に接続され、ＦＥＴ１４のゲートはＰＷＭ回路１６に接続される。また、コイルＬ１２とＳ字コンデンサＣ_Ｓとの接続点には、抵抗Ｒ１の一方端が接続される。抵抗Ｒ１の他方端は、抵抗Ｒ２を介して接地面に接続される。抵抗Ｒ１と抵抗Ｒ２との接続点にはコンデンサＣ４の一方端が接続され、コンデンサＣ４の他方端は接地面に接続される。また、抵抗Ｒ１と抵抗Ｒ２との接続点は差動アンプ１８のプラス入力端に接続される。差動アンプ１８のマイナス入力端には入力端子２０が接続され、差動アンプ１８と入力端子２０との接続点には抵抗Ｒ３の一方端およびコンデンサＣ５の一方端が接続される。抵抗Ｒ３の他方端は差動アンプ１８の出力端に接続されるとともに、コンデンサＣ５の他方端に接続される。また、差動アンプ１８の出力端は、ＰＷＭ回路１６に接続される。
【００１１】
入力端子１２には水平ドライブパルスが与えられ、水平ドライブパルスがハイレベルの場合にはトランジスタＴ１がオンし、ダンパダイオードＤ１およびＤ２がオンする。このとき、鋸波電流Ｉ１が水平偏向コイルＬ１１に流れ、また鋸波電流Ｉ２がコイルＬ１２に流れる。鋸波電流Ｉ１およびＩ２は走査期間の時間の経過とともに直線的に減少し、走査期間のほぼ中間でその向きが逆転（図面の矢印と反対方向に）される。
【００１２】
走査期間の後半では、鋸波電流Ｉ１はトランジスタＴ１を介して接地面に流れる。鋸波電流Ｉ１が鋸波電流Ｉ２より大きいときには、ダンパダイオードＤ２には差電流Ｉ１−Ｉ２が流れ、ダンパダイオードＤ１の電流は０になる。一方、鋸波電流Ｉ１が鋸波電流Ｉ２より小さいときには、ダンパダイオードＤ１には差電流Ｉ２−Ｉ１が流れ、ダンパダイオードＤ２の電流は０になる。
【００１３】
垂直帰線期間では、トランジスタＴ１にはローレベルの水平ドライブパルスが与えられ、トランジスタＴ１はオフする。したがって、ダンパダイオードＤ１およびＤ２もオフする。すると、鋸波電流Ｉ１はコンデンサＣ１を充電し、鋸波電流Ｉ２はコンデンサＣ２を充電する。コンデンサＣ１およびＣ２の充電が完了すると、コンデンサＣ１およびＣ２は放電を開始する。つまり、コンデンサＣ１と水平偏向コイルＬ１１およびコンデンサＣ３の直列回路とが並列共振し、コンデンサＣ２とコイルＬ１２およびＳ字コンデンサＣ_Ｓの直列回路とが並列共振する。コンデンサＣ１およびＣ２の両端子間には、ほぼ正弦波形の帰線パルス電圧が発生する。この帰線パルス電圧が０になると、ダンパダイオードＤ１およびＤ２が導通し、再び走査期間の前半の動作に移行する。このような動作が繰り返し行われる。
【００１４】
Ｓ字コンデンサＣ_Ｓの端子電圧は抵抗Ｒ１およびＲ２によって分圧され、抵抗Ｒ２の端子電圧に含まれる高周波成分がコンデンサＣ４によって除去される。このような抵抗Ｒ２の端子電圧が差動アンプ１８のプラス入力端に与えられる。また、チョークコイルＬ１３で取り出された直流成分はＦＥＴ１４のドレインに与えられる。
【００１５】
また、差動アンプ１８のマイナス入力端には、入力端子２０を介して入力された垂直パラボラ電圧が与えられる。なお、垂直パラボラ電圧はミラー積分回路（図示せず）で生成される。差動アンプ１８は、Ｓ字コンデンサＣ_Ｓの端子電圧を分圧し高周波成分を除去した電圧と垂直パラボラ電圧との差を検出し、差に比例した増幅電圧を出力する。差動アンプ１８の閉ループは抵抗Ｒ３で形成され、抵抗Ｒ３と並列に接続されたコンデンサＣ５によって差動アンプ１８の出力に含まれる水平周波数成分（水平成分）が除去される。つまり、図２に示すように、垂直帰線期間ではＳ字コンデンサＣ_Ｓの端子電圧には水平成分が含まれるため、差動アンプ１８は水平成分についても差動増幅してしまう。このため、コンデンサＣ５を用いて水平成分が除去される。
【００１６】
差動アンプ１８の出力電圧はＰＷＭ回路１６でパルス幅を変調され、変調された差動アンプ１８の出力電圧がＦＥＴ１４のゲートに与えられる。ＰＷＭ回路１６からの出力電圧がハイレベルの場合にはＦＥＴ１４はオンし、ソース電流は接地面に与えられる。つまり、Ｓ字コンデンサＣ_Ｓの不要電荷が放電される。一方、ＰＷＭ回路１６からの出力電圧がローレベルの場合にはＦＥＴ１４はオフであるため、ＦＥＴ１４には電流は流れない。
【００１７】
たとえば、Ｓ字コンデンサＣ_Ｓの電圧が上昇すると、差動アンプ１８のプラス入力端の入力電圧が上昇し、差動アンプ１８の出力電圧が高くなる。このとき、ＰＷＭ回路１６からの出力電圧のハイレベルの期間が長くなる。したがって、ＦＥＴ１４のオン期間が長くなり、チョークコイルＬ１３からＦＥＴ１４を介して接地面に流れる電流の量が増加する。このため、Ｓ字コンデンサＣ_Ｓの端子電圧は下がる。このように、差動アンプ１８のプラス入力端に入力される電圧とマイナス入力端に入力される電圧とが一致する電圧で、Ｓ字コンデンサＣ_Ｓの端子電圧が制御される。
【００１８】
この実施例によれば、Ｓ字コンデンサＣ_Ｓの端子電圧と垂直パラボラ電圧とに基づいてＰＷＭ回路１６の出力電圧によってＦＥＴ１４のオン／オフ期間のデューティ比を制御するので、素子のばらつきや温度変化に拘わらず適切に動作することができる。したがって、適切に左右糸巻歪み補正をかけることができる。
なお、この実施例では、ＰＷＭ回路１６でＦＥＴ１４のオン／オフ期間を制御するようにしたが、ＰＷＭ回路１６に変えてトランジスタを用いてもよい。この場合、たとえばｎｐｎ型のトランジスタを用いてエミッタフォロワ回路を構成し、差動アンプ１８の出力電圧をベースに入力し、エミッタ電圧をＦＥＴ１４のゲートに入力すればよい。
【図面の簡単な説明】
【図１】この発明の一実施例を示す図解図である。
【図２】図１実施例のＳ字コンデンサの端子電圧を示す波形図である。
【図３】従来の左右糸巻き歪補正回路を示す図解図である。
【符号の説明】
１０ …左右糸巻き歪補正回路
１４ …ＦＥＴ
１６ …ＰＷＭ回路
１８ …差動アンプ

Claims

水平偏向電流を制御する第１コンデンサ、
前記第１コンデンサに並列接続されかつ前記第１コンデンサの不要電荷を放電するためのトランジスタ、および
前記トランジスタの導通時間を制御するためのＰＷＭ信号を出力するＰＷＭ回路を備えるダイオード変調方式の左右糸巻き歪補正回路において、
前記第１コンデンサの端子電圧を波形整形する波形整形手段、
前記波形整形手段の出力が印加される第１入力端，垂直パラボラ電圧が入力される第２入力端，および前記第１入力端に対する印加電圧と前記第２入力端に対する印加電圧との差分に応じた電圧を出力する出力端を有する差動アンプ、および
前記出力端と前記第２入力端との間に介挿される、第１抵抗とこの第１抵抗に並列接続されるかつ水平周波数成分を除去する第２コンデンサとを含む並列回路をさらに備え、
前記波形整形手段は、前記端子電圧を分圧する第２抵抗および第３抵抗、および前記第３抵抗に並列接続されるかつ分圧された電圧の水平周波数成分を除去する第３コンデンサを含み、
前記ＰＷＭ回路は、前記出力端からの出力電圧に基づいて前記ＰＷＭ信号を生成することを特徴とする、左右糸巻き歪補正回路。