JP3551323B2 - データ転送装置 - Google Patents
データ転送装置 Download PDFInfo
- Publication number
- JP3551323B2 JP3551323B2 JP18943693A JP18943693A JP3551323B2 JP 3551323 B2 JP3551323 B2 JP 3551323B2 JP 18943693 A JP18943693 A JP 18943693A JP 18943693 A JP18943693 A JP 18943693A JP 3551323 B2 JP3551323 B2 JP 3551323B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- data transfer
- unit
- audio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【目次】
以下の順序で本発明を説明する。
産業上の利用分野
従来の技術（図３及び図４）
発明が解決しようとする課題（図３）
課題を解決するための手段（図１及び図２）
作用（図２）
実施例（図１及び図２）
発明の効果
【０００２】
【産業上の利用分野】
本発明はデータ転送装置に関し、例えば複数の子機に対してデータを転送するデータ転送装置に適用して好適なものである。
【０００３】
【従来の技術】
従来、例えばＬＬ（ランゲージラボラトリ）システムを用いた学習装置においては、教材として音声教材が用いられ、音声教材の記録再生をする手段としてメモリを用いるものがある。
【０００４】
この種の学習装置においては、メモリに記憶する際に音声教材を所定の音声単位ごとに分割し、記録順序データを付してそれぞれ順次メモリの所定記憶領域に記録くするようになされている。
【０００５】
また生徒は当該音声教材を一旦再生して聴いた後、当該音声教材に沿つて発音練習を行つて当該練習音声を記録し、これを再生することにより練習結果を確認するようになされている。
【０００６】
ところでかかる構成の学習装置においては、図３に示すように発振器３から出力される発振出力に基づいてカウンタ４を動作させ、当該カウンタ４の出力をアドレス計算器部５に入力する。アドレス計算部５は時刻０〜Ｍにそれぞれカウンタによつて割り当てられたアドレス値を時刻０〜Ｍごとに順次循環的に発生して、これを続くＲＡＭ６に送出する。ＲＡＭ（音声データを格納したボイスメモリ）６は、複数の子機にそれぞれ対応したアドレスエリア（ 256ch）を有し、アドレス計算部５において発生したアドレス値に応じたアドレスエリアから音声データを読み出し又は書き込み、続くデータバスＢＵＳとの間で当該音声データの送受を行うようになされている。
このＲＡＭ６は16MByte の容量でなり、64kbp × 256chのデータの蓄積及び交換が可能であり、 256chの完全に独立な動作ができるようになされている。
【０００７】
【発明が解決しようとする課題】
ところがかかる構成のカウンタ４及びアドレス計算部５は 256chすべてについて１対１に対応しているため、64kbp ×Ｎ倍速のデータを扱うためには制限と特別な注意を必要とした。
【０００８】
すなわち第１に、倍速は２倍、４倍、８倍、１６倍及び６４倍のみしかできず、第２にアドレスを＋２、＋４、＋８、＋１６、＋６４するための回路が必要であり、第３に倍速を２倍、４倍、８倍又は１６倍とする場合にはデータ順を守るためソフトは１フレーム内にそのch分のアドレス計算部の内容を更新する必要がある。また第４に倍速を６４倍とする場合には64ch同時に動作を始めるための回路が必要であつた。
【０００９】
因に図４はデータ転送を４倍速で行う場合を示し、４つのスロツトＳＬＯＴ１、ＳＬＯＴ２、ＳＬＯＴ３及びＳＬＯＴ４においてそれぞれＲＡＭ６のアドレスを順次指定する状態を示し、各スロツトに対して設けられた専用の回路によつてアドレスは＋４され、これらの４つのスロツトを受ける子機にはアドレス０、１、２、３、４、５……の順にデータが届く。
【００１０】
また始めに制御回路のＣＰＵが各スロツトに対し、ＲＡＭ６のアドレスをそれぞれ０、１、２、３に設定することになるが、第１のスロツトＳＬＯＴ１に対して設定を行つた後、当該スロツトの動作が始まる前に第２〜第４のスロツトＳＬＯＴ２、ＳＬＯＴ３及びＳＬＯＴ４の設定も終わつていなければならず、処理プログラム（ソフト）の調停が必要となる。
【００１１】
このように従来においては、その倍速に応じた回路及びデータ順を守るためのソフトの調停が必要であつた。
【００１２】
本発明は以上の点を考慮してなされたもので、64kbp ×Ｎ倍速のデータ転送を任意に行うことができるデータ転送装置を提案しようとするものである。
【００１３】
【課題を解決するための手段】
かかる課題を解決するため本発明においては、複数の機器１５に対応したアドレスエリアを有するメモリ４７のデータを複数の機器１５に対して選択的に転送するデータ転送装置１２において、カウンタ４と、複数の機器１５のうちデータを転送する機器に対応する番号を書き込むための複数のスロツトを有し、カウンタ４によつてスロツトの情報を順次読み出すスロツトテーブル１００と、スロツトの情報に基づいてメモリ４７のアドレスを発生するアドレス発生手段４６とを設け、単位時間当たりにおけるスロツトに対する同一の番号の書き込み回数をＮ回とした。
【００１４】
また本発明においては、メモリ４７に格納されるデータは音声データでなるようにする。
【００１５】
【作用】
スロツトテーブル１００に同一機器の番号をＮ個書き込むことにより、任意のＮ倍速でデータを転送し得る。
【００１６】
【実施例】
以下図面について、本発明の一実施例を詳述する。
【００１７】
図１において１０は全体として学習装置を示し、教師が操作するコンソール部１６及び当該コンソール部１６からの指令に基づいて当該学習装置１０全体を制御する主制御部１１、音声を記憶するための音声記憶部１２、外部記憶装置５２（光磁気デイスク装置）を制御するための外部記憶装置制御部１３、生徒側に設けられ当該生徒が操作する複数の子機１５及び当該子機１５を制御するための子機インタフエイス１４によつて構成され、主制御部１１、音声記憶部１２、外部記憶装置制御部１３及び子機インタフエイス１４はそれぞれ制御データ転送用バスＢＵＳ１及び音声データ転送用バスＢＵＳ２に接続されている。
【００１８】
コンソール部１６においては、教師が操作する入力装置２２から制御データが制御部２３及び制御回路２４を介して主制御部１１の直列入出力インタフエイス３３に送出される。主制御部１１は制御回路２４からの制御データを直列入出力インタフエイス３３を介して制御回路４１に送出する。
【００１９】
制御回路４１は共有ＲＡＭ（random access memory) ４２を介して制御データ転送用バスＢＵＳ１との間で制御データを送受するようになされている。
また制御データ転送用バスＢＵＳ１の制御データは共有ＲＡＭ４２、制御回路４１、直列入出力インタフエイス３３、制御回路２４、制御部２３を介してコンソール部１６の表示部２１に入力される。
【００２０】
またコンソール部１６にはヘツドフオンセツト２５が設けられており、教師の音声は当該ヘツドフオンセツト２５のマイクロフオンから増幅回路２６を介して主制御部１１のアナログデイジタル変換回路（Ａ／Ｄ）３６に送出され、デイジタル化された音声データとして音声データ転送用バスＢＵＳ２に送出される。
【００２１】
また音声データ転送用バスＢＵＳ２の音声データは、主制御部１１のデイジタルアナログ変換回路（Ｄ／Ａ）３７を介してアナログ音声信号に変換され、コンソール部１６の増幅回路２７を介してヘツドフオンセツト２５のスピーカ部に送出される。
【００２２】
従つて主制御部１１はコンソール部１６からの制御データに基づいて、音声記憶部１２への音声データの記憶及び当該音声記憶部１２からの音声データの再生を指示し得るようになされている。
【００２３】
また主制御部１１は外部に設けられた再生装置３２の再生信号Ｓを増幅回路３４を介してアナログデイジタル変換回路３８に入力し、これをデイジタル音声データに変換した後、音声転送用バスＢＵＳ２に送出すると共に、音声転送用バスＢＵＳ２の音声データをデイジタルアナログ変換回路３９を介してアナログ音声信号に変換し、増幅回路３５を介して外部拡声装置３１に送出する。
【００２４】
また音声記憶部１２は、音声データ転送用バスＢＵＳ２の音声データをタイムスイツチ（ＴＳＷ）４８を介して音声記憶メモリ（ＲＡＭ）４７に入力すると共に、制御データ転送用バスＢＵＳ１の制御データを共有ＲＡＭ４９を介してタイムスイツチ４８及び制御回路４５に入力する。この音声記憶メモリ（ＲＡＭ）４７は、図３に記載のＲＡＭ６に相当するものであり、複数の子機１５にそれぞれ対応したアドレスエリア（ 例えば 256ch ）を有し、例えば 64kbp × 256ch のデータの蓄積及び交換可能になされている。
【００２５】
タイムスイツチ４８は共有ＲＡＭ４９を介して入力される制御データに基づいて、音声データ転送用バスＢＵＳ２及び音声記憶メモリ４７間で音声データの送受を行うようになされている。また制御回路４５は共有ＲＡＭ４９を介して入力される制御データに基づいて音声記憶メモリ４７に対する音声データの格納及び読み出しを制御するようになされており、アドレス計算部４６において音声記憶メモリ４７の記憶領域を算出するようになされている。
【００２６】
また外部記憶装置制御部１３は、音声データ転送用バスＢＵＳ２の音声データを音声記憶メモリ（ＲＡＭ）５６及び外部記憶装置駆動部５４に入力すると共に、制御データ転送用バスＢＵＳ１の制御データを共有ＲＡＭ５１を介してアドレス計算部５５、制御回路５３及び外部記憶装置駆動部５４に入力する。
【００２７】
制御回路４５は共有ＲＡＭ５１を介して入力される制御データに基づいて音声記憶メモリ５６に対する音声データの格納及び読み出しを制御するようになされており、アドレス計算部５５において音声記憶メモリ５６の記憶領域を算出するようになされている。また外部記憶装置駆動部５４は制御データに基づいて外部記憶装置５２及び音声データ転送用バスＢＵＳ２間で音声データを送受するようになされている。
【００２８】
また子機１５は、生徒が操作する入力装置６２から制御データが制御部６３及び制御回路６４を介して子機インタフエイス１４の直列入出力インタフエイス６８に送出される。子機インタフエイス１４は制御回路６４からの制御データを直列入出力インタフエイス６８を介して制御回路７２に送出する。
【００２９】
制御回路７２は共有ＲＡＭ７３を介して制御データ転送用バスＢＵＳ１との間で制御データを送受するようになされている。
【００３０】
また制御データ転送用バスＢＵＳ１の制御データは共有ＲＡＭ７３、制御回路７２、直列入出力インタフエイス６８、制御回路６４、制御部６３を介して子機１５の表示部６１に入力される。
【００３１】
また子機１５にはそれぞれヘツドフオンセツト６５が設けられており、生徒の音声は当該ヘツドフオンセツト６５のマイクロフオンから増幅回路６７を介して子機インタフエイス１４のアナログデイジタル変換回路（Ａ／Ｄ）７１に送出され、デイジタル化された音声データとして音声データ転送用バスＢＵＳ２に送出される。
【００３２】
また音声データ転送用バスＢＵＳ２の音声データは、子機インタフエイス１４のデイジタルアナログ変換回路（Ｄ／Ａ）６９を介してアナログ音声信号に変換され、子機１５の増幅回路６６を介してヘツドフオンセツト６５のスピーカ部に送出される。
【００３３】
従つて子機インタフエイス１４は子機１５又はコンソール部１６からの制御データに基づいて、音声記憶部１２への音声データの記憶及び当該音声記憶部１２からの音声データの再生を指示し得るようになされている。
【００３４】
ここで音声記憶部１２の制御回路４５には図２に示すような発振器３、カウンタ４及びスロツトテーブル１００が設けられている。すなわちカウンタ４は発振器３から出力される発振出力に基づいて動作し、当該カウンタ４の出力をスロツトテーブル１００に入力する。
【００３５】
スロツトテーブル１００は時刻０〜Ｍにそれぞれカウンタによつて割り当てられたアドレス値を時刻０〜Ｍごとに順次循環的に発生して、これを続くアドレス計算部４６に送出し、当該アドレス値によつて指定されるアドレス計算部４６のアドレスエリアのデータを読み出す。
【００３６】
アドレス計算部４６に格納されたデータは続くＲＡＭ（ボイスメモリ）４７のアドレス値を表しており、スロツトテーブル１００からのアドレス値に基づいて当該アドレス計算部４６において指定されたＲＡＭ４７のアドレス領域の音声データを音声データ転送用バスＢＵＳ２との間で送受するようになされている。
【００３７】
ここでスロツトテーブル１００の各スロツトにはアドレス計算部４６における任意のアドレスエリアのアドレスを書き込むようになされており、当該アドレスとして具体的には子機番号を書き込むことができるようになされている。例えば図２に示すように時刻０及び１において同一のアドレス値を書き込んだ場合、時刻０〜Ｍの間においてスロツトテーブル１００のアドレス値を順次読み出す間に時刻０及び１において２回アドレス計算部４６のアドレス「１」を読み出すことになる。
【００３８】
従つて当該時刻０〜Ｍの間にＲＡＭ４７の各アドレスエリアに記録されている音声データのうち、アドレス計算部４６のアドレス「１」によつて指定されたアドレスエリアＡＲ１の音声データが２回順次読み出される（又は書き込む）ことになる。
【００３９】
従つてスロツトテーブル１００の各スロツトに書き込むアドレス計算部４６のアドレス値として複数のスロツトに同一のアドレス値を書き込めば、当該スロツトテーブル１００を時刻０〜Ｍの間に一巡して読み出す間に、同一のアドレス値を書き込むスロツトの数を増加させるほどこれに応じて対応するＲＡＭ４７のアドレスエリアからの読み出し（又は書き込み）回数が増加し、この結果当該ＲＡＭ４７の当該アドレスエリアのデータの転送速度を高速化することができる。
【００４０】
このようにスロツトテーブル１００の各スロツトに書き込むデータの書き込み数に応じてＲＡＭ４７から読み出される（又は書き込まれる）データの転送速度を任意に可変することができる。
【００４１】
以上の構成によれば、スロツトテーブル１００に同一の子機番号をＮ個書き込むことにより、当該子機は時刻０〜Ｍの間にＲＡＭ４７を有する音声記憶部１２に対してＮ回アクセスすることができ、この結果Ｎ×64kbpsのデータ転送速度を容易に行うことができる。
【００４２】
なお上述の実施例においては、本発明を学習装置に適用した場合について述べたが、本発明はこれに限らず、他の種々の装置のデータ転送装置に適用することができる。
【００４３】
【発明の効果】
上述のように本発明によれば、複数の機器１５に対応したアドレスエリアを有するメモリ４７のデータを複数の機器１５に対して選択的に転送するデータ転送装置１２において、カウンタ４と、複数の機器１５のうちデータを転送する機器に対応する番号を書き込むための複数のスロツトを有し、カウンタ４によつてスロツトの情報を順次読み出すスロツトテーブル１００と、スロツトの情報に基づいてメモリ４７のアドレスを発生するアドレス発生手段４６とを設け、単位時間当たりにおけるスロツトに対する同一の番号の書き込み回数をＮ回としたことにより、当該番号に対応する機器へのデータ転送を任意のＮ倍速で実現することができる。
【図面の簡単な説明】
【図１】本発明による学習装置を示すブロツク図である。
【図２】音声記憶部の構成を示すブロツク図である。
【図３】従来の音声記憶部の構成を示すブロツク図である。
【図４】４倍速のデータ転送状態を示す略線図である。
【符号の説明】
４……カウンタ、１０……学習装置、１２……音声記憶部、４６……アドレス計算部、４７……ＲＡＭ、１００……スロツトテーブル。
【目次】
以下の順序で本発明を説明する。
産業上の利用分野
従来の技術（図３及び図４）
発明が解決しようとする課題（図３）
課題を解決するための手段（図１及び図２）
作用（図２）
実施例（図１及び図２）
発明の効果
【０００２】
【産業上の利用分野】
本発明はデータ転送装置に関し、例えば複数の子機に対してデータを転送するデータ転送装置に適用して好適なものである。
【０００３】
【従来の技術】
従来、例えばＬＬ（ランゲージラボラトリ）システムを用いた学習装置においては、教材として音声教材が用いられ、音声教材の記録再生をする手段としてメモリを用いるものがある。
【０００４】
この種の学習装置においては、メモリに記憶する際に音声教材を所定の音声単位ごとに分割し、記録順序データを付してそれぞれ順次メモリの所定記憶領域に記録くするようになされている。
【０００５】
また生徒は当該音声教材を一旦再生して聴いた後、当該音声教材に沿つて発音練習を行つて当該練習音声を記録し、これを再生することにより練習結果を確認するようになされている。
【０００６】
ところでかかる構成の学習装置においては、図３に示すように発振器３から出力される発振出力に基づいてカウンタ４を動作させ、当該カウンタ４の出力をアドレス計算器部５に入力する。アドレス計算部５は時刻０〜Ｍにそれぞれカウンタによつて割り当てられたアドレス値を時刻０〜Ｍごとに順次循環的に発生して、これを続くＲＡＭ６に送出する。ＲＡＭ（音声データを格納したボイスメモリ）６は、複数の子機にそれぞれ対応したアドレスエリア（ 256ch）を有し、アドレス計算部５において発生したアドレス値に応じたアドレスエリアから音声データを読み出し又は書き込み、続くデータバスＢＵＳとの間で当該音声データの送受を行うようになされている。
このＲＡＭ６は16MByte の容量でなり、64kbp × 256chのデータの蓄積及び交換が可能であり、 256chの完全に独立な動作ができるようになされている。
【０００７】
【発明が解決しようとする課題】
ところがかかる構成のカウンタ４及びアドレス計算部５は 256chすべてについて１対１に対応しているため、64kbp ×Ｎ倍速のデータを扱うためには制限と特別な注意を必要とした。
【０００８】
すなわち第１に、倍速は２倍、４倍、８倍、１６倍及び６４倍のみしかできず、第２にアドレスを＋２、＋４、＋８、＋１６、＋６４するための回路が必要であり、第３に倍速を２倍、４倍、８倍又は１６倍とする場合にはデータ順を守るためソフトは１フレーム内にそのch分のアドレス計算部の内容を更新する必要がある。また第４に倍速を６４倍とする場合には64ch同時に動作を始めるための回路が必要であつた。
【０００９】
因に図４はデータ転送を４倍速で行う場合を示し、４つのスロツトＳＬＯＴ１、ＳＬＯＴ２、ＳＬＯＴ３及びＳＬＯＴ４においてそれぞれＲＡＭ６のアドレスを順次指定する状態を示し、各スロツトに対して設けられた専用の回路によつてアドレスは＋４され、これらの４つのスロツトを受ける子機にはアドレス０、１、２、３、４、５……の順にデータが届く。
【００１０】
また始めに制御回路のＣＰＵが各スロツトに対し、ＲＡＭ６のアドレスをそれぞれ０、１、２、３に設定することになるが、第１のスロツトＳＬＯＴ１に対して設定を行つた後、当該スロツトの動作が始まる前に第２〜第４のスロツトＳＬＯＴ２、ＳＬＯＴ３及びＳＬＯＴ４の設定も終わつていなければならず、処理プログラム（ソフト）の調停が必要となる。
【００１１】
このように従来においては、その倍速に応じた回路及びデータ順を守るためのソフトの調停が必要であつた。
【００１２】
本発明は以上の点を考慮してなされたもので、64kbp ×Ｎ倍速のデータ転送を任意に行うことができるデータ転送装置を提案しようとするものである。
【００１３】
【課題を解決するための手段】
かかる課題を解決するため本発明においては、複数の機器１５に対応したアドレスエリアを有するメモリ４７のデータを複数の機器１５に対して選択的に転送するデータ転送装置１２において、カウンタ４と、複数の機器１５のうちデータを転送する機器に対応する番号を書き込むための複数のスロツトを有し、カウンタ４によつてスロツトの情報を順次読み出すスロツトテーブル１００と、スロツトの情報に基づいてメモリ４７のアドレスを発生するアドレス発生手段４６とを設け、単位時間当たりにおけるスロツトに対する同一の番号の書き込み回数をＮ回とした。
【００１４】
また本発明においては、メモリ４７に格納されるデータは音声データでなるようにする。
【００１５】
【作用】
スロツトテーブル１００に同一機器の番号をＮ個書き込むことにより、任意のＮ倍速でデータを転送し得る。
【００１６】
【実施例】
以下図面について、本発明の一実施例を詳述する。
【００１７】
図１において１０は全体として学習装置を示し、教師が操作するコンソール部１６及び当該コンソール部１６からの指令に基づいて当該学習装置１０全体を制御する主制御部１１、音声を記憶するための音声記憶部１２、外部記憶装置５２（光磁気デイスク装置）を制御するための外部記憶装置制御部１３、生徒側に設けられ当該生徒が操作する複数の子機１５及び当該子機１５を制御するための子機インタフエイス１４によつて構成され、主制御部１１、音声記憶部１２、外部記憶装置制御部１３及び子機インタフエイス１４はそれぞれ制御データ転送用バスＢＵＳ１及び音声データ転送用バスＢＵＳ２に接続されている。
【００１８】
コンソール部１６においては、教師が操作する入力装置２２から制御データが制御部２３及び制御回路２４を介して主制御部１１の直列入出力インタフエイス３３に送出される。主制御部１１は制御回路２４からの制御データを直列入出力インタフエイス３３を介して制御回路４１に送出する。
【００１９】
制御回路４１は共有ＲＡＭ（random access memory) ４２を介して制御データ転送用バスＢＵＳ１との間で制御データを送受するようになされている。
また制御データ転送用バスＢＵＳ１の制御データは共有ＲＡＭ４２、制御回路４１、直列入出力インタフエイス３３、制御回路２４、制御部２３を介してコンソール部１６の表示部２１に入力される。
【００２０】
またコンソール部１６にはヘツドフオンセツト２５が設けられており、教師の音声は当該ヘツドフオンセツト２５のマイクロフオンから増幅回路２６を介して主制御部１１のアナログデイジタル変換回路（Ａ／Ｄ）３６に送出され、デイジタル化された音声データとして音声データ転送用バスＢＵＳ２に送出される。
【００２１】
また音声データ転送用バスＢＵＳ２の音声データは、主制御部１１のデイジタルアナログ変換回路（Ｄ／Ａ）３７を介してアナログ音声信号に変換され、コンソール部１６の増幅回路２７を介してヘツドフオンセツト２５のスピーカ部に送出される。
【００２２】
従つて主制御部１１はコンソール部１６からの制御データに基づいて、音声記憶部１２への音声データの記憶及び当該音声記憶部１２からの音声データの再生を指示し得るようになされている。
【００２３】
また主制御部１１は外部に設けられた再生装置３２の再生信号Ｓを増幅回路３４を介してアナログデイジタル変換回路３８に入力し、これをデイジタル音声データに変換した後、音声転送用バスＢＵＳ２に送出すると共に、音声転送用バスＢＵＳ２の音声データをデイジタルアナログ変換回路３９を介してアナログ音声信号に変換し、増幅回路３５を介して外部拡声装置３１に送出する。
【００２４】
また音声記憶部１２は、音声データ転送用バスＢＵＳ２の音声データをタイムスイツチ（ＴＳＷ）４８を介して音声記憶メモリ（ＲＡＭ）４７に入力すると共に、制御データ転送用バスＢＵＳ１の制御データを共有ＲＡＭ４９を介してタイムスイツチ４８及び制御回路４５に入力する。この音声記憶メモリ（ＲＡＭ）４７は、図３に記載のＲＡＭ６に相当するものであり、複数の子機１５にそれぞれ対応したアドレスエリア（ 例えば 256ch ）を有し、例えば 64kbp × 256ch のデータの蓄積及び交換可能になされている。
【００２５】
タイムスイツチ４８は共有ＲＡＭ４９を介して入力される制御データに基づいて、音声データ転送用バスＢＵＳ２及び音声記憶メモリ４７間で音声データの送受を行うようになされている。また制御回路４５は共有ＲＡＭ４９を介して入力される制御データに基づいて音声記憶メモリ４７に対する音声データの格納及び読み出しを制御するようになされており、アドレス計算部４６において音声記憶メモリ４７の記憶領域を算出するようになされている。
【００２６】
また外部記憶装置制御部１３は、音声データ転送用バスＢＵＳ２の音声データを音声記憶メモリ（ＲＡＭ）５６及び外部記憶装置駆動部５４に入力すると共に、制御データ転送用バスＢＵＳ１の制御データを共有ＲＡＭ５１を介してアドレス計算部５５、制御回路５３及び外部記憶装置駆動部５４に入力する。
【００２７】
制御回路４５は共有ＲＡＭ５１を介して入力される制御データに基づいて音声記憶メモリ５６に対する音声データの格納及び読み出しを制御するようになされており、アドレス計算部５５において音声記憶メモリ５６の記憶領域を算出するようになされている。また外部記憶装置駆動部５４は制御データに基づいて外部記憶装置５２及び音声データ転送用バスＢＵＳ２間で音声データを送受するようになされている。
【００２８】
また子機１５は、生徒が操作する入力装置６２から制御データが制御部６３及び制御回路６４を介して子機インタフエイス１４の直列入出力インタフエイス６８に送出される。子機インタフエイス１４は制御回路６４からの制御データを直列入出力インタフエイス６８を介して制御回路７２に送出する。
【００２９】
制御回路７２は共有ＲＡＭ７３を介して制御データ転送用バスＢＵＳ１との間で制御データを送受するようになされている。
【００３０】
また制御データ転送用バスＢＵＳ１の制御データは共有ＲＡＭ７３、制御回路７２、直列入出力インタフエイス６８、制御回路６４、制御部６３を介して子機１５の表示部６１に入力される。
【００３１】
また子機１５にはそれぞれヘツドフオンセツト６５が設けられており、生徒の音声は当該ヘツドフオンセツト６５のマイクロフオンから増幅回路６７を介して子機インタフエイス１４のアナログデイジタル変換回路（Ａ／Ｄ）７１に送出され、デイジタル化された音声データとして音声データ転送用バスＢＵＳ２に送出される。
【００３２】
また音声データ転送用バスＢＵＳ２の音声データは、子機インタフエイス１４のデイジタルアナログ変換回路（Ｄ／Ａ）６９を介してアナログ音声信号に変換され、子機１５の増幅回路６６を介してヘツドフオンセツト６５のスピーカ部に送出される。
【００３３】
従つて子機インタフエイス１４は子機１５又はコンソール部１６からの制御データに基づいて、音声記憶部１２への音声データの記憶及び当該音声記憶部１２からの音声データの再生を指示し得るようになされている。
【００３４】
ここで音声記憶部１２の制御回路４５には図２に示すような発振器３、カウンタ４及びスロツトテーブル１００が設けられている。すなわちカウンタ４は発振器３から出力される発振出力に基づいて動作し、当該カウンタ４の出力をスロツトテーブル１００に入力する。
【００３５】
スロツトテーブル１００は時刻０〜Ｍにそれぞれカウンタによつて割り当てられたアドレス値を時刻０〜Ｍごとに順次循環的に発生して、これを続くアドレス計算部４６に送出し、当該アドレス値によつて指定されるアドレス計算部４６のアドレスエリアのデータを読み出す。
【００３６】
アドレス計算部４６に格納されたデータは続くＲＡＭ（ボイスメモリ）４７のアドレス値を表しており、スロツトテーブル１００からのアドレス値に基づいて当該アドレス計算部４６において指定されたＲＡＭ４７のアドレス領域の音声データを音声データ転送用バスＢＵＳ２との間で送受するようになされている。
【００３７】
ここでスロツトテーブル１００の各スロツトにはアドレス計算部４６における任意のアドレスエリアのアドレスを書き込むようになされており、当該アドレスとして具体的には子機番号を書き込むことができるようになされている。例えば図２に示すように時刻０及び１において同一のアドレス値を書き込んだ場合、時刻０〜Ｍの間においてスロツトテーブル１００のアドレス値を順次読み出す間に時刻０及び１において２回アドレス計算部４６のアドレス「１」を読み出すことになる。
【００３８】
従つて当該時刻０〜Ｍの間にＲＡＭ４７の各アドレスエリアに記録されている音声データのうち、アドレス計算部４６のアドレス「１」によつて指定されたアドレスエリアＡＲ１の音声データが２回順次読み出される（又は書き込む）ことになる。
【００３９】
従つてスロツトテーブル１００の各スロツトに書き込むアドレス計算部４６のアドレス値として複数のスロツトに同一のアドレス値を書き込めば、当該スロツトテーブル１００を時刻０〜Ｍの間に一巡して読み出す間に、同一のアドレス値を書き込むスロツトの数を増加させるほどこれに応じて対応するＲＡＭ４７のアドレスエリアからの読み出し（又は書き込み）回数が増加し、この結果当該ＲＡＭ４７の当該アドレスエリアのデータの転送速度を高速化することができる。
【００４０】
このようにスロツトテーブル１００の各スロツトに書き込むデータの書き込み数に応じてＲＡＭ４７から読み出される（又は書き込まれる）データの転送速度を任意に可変することができる。
【００４１】
以上の構成によれば、スロツトテーブル１００に同一の子機番号をＮ個書き込むことにより、当該子機は時刻０〜Ｍの間にＲＡＭ４７を有する音声記憶部１２に対してＮ回アクセスすることができ、この結果Ｎ×64kbpsのデータ転送速度を容易に行うことができる。
【００４２】
なお上述の実施例においては、本発明を学習装置に適用した場合について述べたが、本発明はこれに限らず、他の種々の装置のデータ転送装置に適用することができる。
【００４３】
【発明の効果】
上述のように本発明によれば、複数の機器１５に対応したアドレスエリアを有するメモリ４７のデータを複数の機器１５に対して選択的に転送するデータ転送装置１２において、カウンタ４と、複数の機器１５のうちデータを転送する機器に対応する番号を書き込むための複数のスロツトを有し、カウンタ４によつてスロツトの情報を順次読み出すスロツトテーブル１００と、スロツトの情報に基づいてメモリ４７のアドレスを発生するアドレス発生手段４６とを設け、単位時間当たりにおけるスロツトに対する同一の番号の書き込み回数をＮ回としたことにより、当該番号に対応する機器へのデータ転送を任意のＮ倍速で実現することができる。
【図面の簡単な説明】
【図１】本発明による学習装置を示すブロツク図である。
【図２】音声記憶部の構成を示すブロツク図である。
【図３】従来の音声記憶部の構成を示すブロツク図である。
【図４】４倍速のデータ転送状態を示す略線図である。
【符号の説明】
４……カウンタ、１０……学習装置、１２……音声記憶部、４６……アドレス計算部、４７……ＲＡＭ、１００……スロツトテーブル。
Claims (2)
- 複数の機器に対応したアドレスエリアを有するメモリのデータを上記複数の機器に対して選択的に転送するデータ転送装置において、
カウンタと、
上記複数の機器のうち上記データを転送する機器に対応する番号を書き込むための複数のスロツトを有し、上記カウンタによつて上記スロツトの情報を順次読み出すスロツトテーブルと、
上記スロツトの情報に基づいて上記メモリのアドレスを発生するアドレス発生手段とを具え、
単位時間当たりにおける上記スロツトに対する同一の上記番号の書き込み回数をＮ回とした
ことを特徴とするデータ転送装置。 - 上記メモリに格納されるデータは音声データでなる
ことを特徴とする請求項１に記載のデータ転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18943693A JP3551323B2 (ja) | 1993-06-30 | 1993-06-30 | データ転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18943693A JP3551323B2 (ja) | 1993-06-30 | 1993-06-30 | データ転送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0721108A JPH0721108A (ja) | 1995-01-24 |
| JP3551323B2 true JP3551323B2 (ja) | 2004-08-04 |
Family
ID=16241222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18943693A Expired - Fee Related JP3551323B2 (ja) | 1993-06-30 | 1993-06-30 | データ転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3551323B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07219849A (ja) * | 1994-01-31 | 1995-08-18 | Sony Corp | データ転送方法及びデータ転送装置 |
-
1993
- 1993-06-30 JP JP18943693A patent/JP3551323B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0721108A (ja) | 1995-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0253655B1 (en) | Group education system | |
| KR100315884B1 (ko) | 데이타전송방법및장치 | |
| JP3551323B2 (ja) | データ転送装置 | |
| JPH0378783A (ja) | 学習装置 | |
| JP2004527802A5 (ja) | ||
| JP2004527802A (ja) | 言語学習システムおよびデジタル記憶装置 | |
| JP3252426B2 (ja) | ディジタル音響記録再生装置 | |
| JP2605722B2 (ja) | 学習装置 | |
| JP2789607B2 (ja) | 集団学習装置 | |
| JPS6324276A (ja) | 学習装置 | |
| JP3384497B2 (ja) | 集団音声学習装置及び集団音声学習装置の制御方法 | |
| JP3608216B2 (ja) | 情報信号送受装置、情報信号送受方法及び情報信号送受システム | |
| JPS6028389A (ja) | 静止画像再生装置 | |
| JPS59121433A (ja) | 音声デ−タ録音再生方式 | |
| JPS6040171U (ja) | ビデオ信号記憶装置 | |
| JP2661354B2 (ja) | 映像調整装置 | |
| JPH0755572Y2 (ja) | 教育機器システム | |
| JPH0214464A (ja) | リピート再生装置 | |
| JP3332639B2 (ja) | 音声記録再生装置用メモリのリード／ライト制御方法及び制御回路 | |
| JP2000020093A (ja) | Ｉｃレコーダ | |
| JPS6325681A (ja) | 学習装置 | |
| JPH01103899U (ja) | ||
| JPH02161697A (ja) | 音声録音再生装置 | |
| JPS63312758A (ja) | 伝言装置 | |
| JPH0588474B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040213 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040309 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040402 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040415 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |