JP3539901B2 - フリッカ検出・補正装置およびフリッカ検出・補正方法 - Google Patents
フリッカ検出・補正装置およびフリッカ検出・補正方法 Download PDFInfo
- Publication number
- JP3539901B2 JP3539901B2 JP28831099A JP28831099A JP3539901B2 JP 3539901 B2 JP3539901 B2 JP 3539901B2 JP 28831099 A JP28831099 A JP 28831099A JP 28831099 A JP28831099 A JP 28831099A JP 3539901 B2 JP3539901 B2 JP 3539901B2
- Authority
- JP
- Japan
- Prior art keywords
- flicker
- averaging
- flicker detection
- frame
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 title claims description 94
- 238000000034 method Methods 0.000 title claims description 6
- 238000012935 Averaging Methods 0.000 claims description 82
- 230000010354 integration Effects 0.000 claims description 32
- 238000003384 imaging method Methods 0.000 claims description 28
- 238000004458 analytical method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 33
- 101100004031 Mus musculus Aven gene Proteins 0.000 description 26
- 230000000694 effects Effects 0.000 description 12
- 238000009825 accumulation Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000005286 illumination Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000006731 degradation reaction Methods 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000000737 periodic effect Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 125000004122 cyclic group Chemical group 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000010485 coping Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Images
Landscapes
- Picture Signal Circuits (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Color Television Image Signal Generators (AREA)
- Studio Devices (AREA)
Description
【発明の属する技術分野】
本発明は、フリッカを検出し、補正する技術に関し、特にMOS型撮像素子のようなXYアドレス方式の撮像素子を用い、電源周波数で明るさが変動する照明光のもとで撮像された映像に発生するフリッカを検出し、補正することを可能としたフリッカ検出・補正装置に関する。
【0002】
【従来の技術】
まず、図19〜図20を用いて、前記フリッカの発生する原理を説明する。
【0003】
図19は電源周波数が50Hzの場合の、フリッカの発生原理を説明するための図である。
【0004】
この図の(a)に示すような周波数が50Hzの交流電源で蛍光灯などを点灯した場合、その照明光は電源電流の振幅が最も大きくなったときに最も明るくなるので、(b)に示すように、電源周波数の2倍の周波数(ここでは100Hz)で光量が変動する。
【0005】
このように明るさが周期的に変動する蛍光灯の下で、l/30秒蓄積のMOS型撮像素子で撮像した場合の蓄積タイミングと撮像素子出力を(c),(d)に示す。この場合、(c)に示すように、読み出し点A1からB1までの入射光量を積分した値が撮像素子の第1ラインの出力信号になる。同様にして、読み出し点A2からB2までの入射光量の積分が第2ラインの出力信号となり、以下最終ラインまで同様の結果となる。
【0006】
このとき、入射される光量に対応して、撮像素子出力に(d)に示すような変動が現れ、画面上で輝度レベルの変動となるため、フリッカとして認識される。フレーム周期が30Hzの場合、3フレーム周期で照明の明るさの位相が揃うため、3フレーム周期毎の輝度レベルの変動となる。さらにMOS型撮像素子の場合は、(b)に示したように、1ライン毎に蓄積タイミングが異なるため、1フレーム内にこのフリッカが現れ、画面上で黒い縞模様として認識されることになり、画質劣化を引き起こす。
【0007】
図20は、電源周波数が60Hzの場合の、フリッカの発生原理を説明するための図である。
【0008】
この図の(a)に示すように、周波数が60Hzの交流電源で蛍光灯などを点灯した場合、50Hzの場合と同様、(b)に示すように、電源周波数の2倍の周波数(この場合は120Hz)で光量が変動する。
【0009】
このように明るさが120Hzの周期で変動する蛍光灯の下で、1/50秒蓄積のMOS型撮像素子で撮像した場合、(c)に示すように読み出し点A1からB1までの入射光量を積分した値が撮像素子の第1ラインの出力信号になる。同様にして、読み出し点A2からB2までの入射光量の積分が第2ラインの出力信号となり、以下最終ラインまで同様の結果となる。
【0010】
このとき、入射される光量に対応して、撮像素子出力に(d)に示すような変動が現れ、画面上で輝度レベルの変動となるため、フリッカとして認識される。
【0011】
電源周波数が60Hzの場合は、フレーム周期が光量変動周期の整数倍であるため、50Hzの場合に発生するようなフレーム毎の輝度レベルの変動は発生しない。しかし、電源周波数が60Hz付近で変動すると、画面上の黒い縞模様がフレーム毎に動くように見え、画質劣化を引き起こす。さらにMOS型撮像素子の場合は、50Hzの場合と同様に1ライン毎に蓄積タイミングが異なるため、1フレーム内にこのフリッカが現れ、画面上で黒い縞模様として認識されることになり、画質劣化を引き起こす。
【0012】
次に、図21を用いてフリッカを補正する原理を説明する。ここで、(a)〜(c)は電源周波数が50Hzの場合、(d)〜(f)は電源周波数が60Hzの場合の図である。
【0013】
電源周波数が50Hzの場合は、(a)に示すように1/100秒で照明の明るさが変動する。このとき、(b)に示すように、シャッター速度(撮像素子の蓄積時間)を1/100秒の整数倍(図示は2倍の例であるが、1倍または3倍でもよい)に設定する。このように設定すると、第1ラインの読み出しタイミング(A1からB1)と、第2ラインの読み出しタイミング(A2からB2)は、入射光量が同一となる。同様に、第3ライン以下最終ラインまで入射光量が同一となる。このため、(c)に示すように、撮像素子出力は一定量となり、フリッカは発生しない。
【0014】
また、電源周波数が60Hzの場合は、50Hzの場合と同様に、シャッター速度を1/120秒の整数倍(1倍〜4倍)に設定する。(e)は1/120秒の2倍の1/60秒に設定した場合を示している。この図に示すように、第1ラインの読み出しタイミング(A1からB1)と、第2ラインの読み出しタイミング(A2からB2)は、入射光量が同一となる。同様に、第3ライン以下最終ラインまで入射光量が同一となる。このため、撮像素子出力は一定量となり、フリッカは発生しない。
【0015】
つまり、シャッター速度を電源周期の整数倍であり、かつフレーム周期以内に設定することで、フリッカの発生を抑圧しているわけである。
【0016】
そして、このような補正原理に基づいてフリッカの補正を行う撮像装置としては、例えば特公平8-15324 号公報に記載されたものがあった。この撮像装置においては、撮像素子で生成された映像信号の現フィールドの積分結果と前フィールドの積分結果との差分結果を所定のしきい値と比較することでフリッカの有無を検出し、検出されたフリッカの有無に応じてシャッター速度を切り替える構成を有している。
【0017】
【発明が解決しようとする課題】
しかしながら、前記従来の撮像装置では以下の(1)〜(4)に記載する問題点があった。
【0018】
(1)現フィールドと前フィールドとの差分をとるため、MOS型撮像素子を用いた場合に発生するフィールド(またはフレーム)内のフリッカを検出することができない。
【0019】
(2)現フィールドと前フィールドとの差分をとるため、被写体の動きなどにより映像信号の輝度レベルに変動があった場合、それを誤ってフリッカと判定するおそれがあり、正確にフリッカを検出することができない。
【0020】
(3)電源周波数が60Hzの場合に発生するフリッカは、フィールド毎の変動が殆どないため、現フィールドと前フィールドとの差分をとることにより検出することはできない。このため、フリッカなしと判定してしまう。
【0021】
(4)フリッカ補正のためにシャッター速度を1/100秒または1/60秒に設定すると、入射光量が大きくなったときに映像信号レベルが飽和してしまい、映像が表示されない。
【0022】
本発明はこのような問題点に鑑みてなされたものであり、被写体の動きなどにより映像信号の輝度レベルに変動があった場合でも正確にフリッカを検出することが可能なフリッカ検出装置を提供することを目的とする。
【0023】
また、電源周波数が60Hzの場合に発生するフリッカの検出が可能なフリッカ検出装置を提供することを目的とする。
【0024】
さらに、フリッカの補正を実現し、かつ入射光量が大きくなったときに映像が表示されなくなる状態を回避することの可能なフリッカ検出・補正装置を提供することを目的とする。
【0025】
【課題を解決するための手段】
本発明のフリッカ検出装置は、フレームまたはフィールド内の所定の領域毎の画素レベルを積算する積算手段と、複数フレームまたはフィールドにおける同一の画像位置の前記領域毎の積算結果を平均化する平均化手段と、前記積算手段の前記領域毎の積算結果を前記平均化手段の前記領域毎の平均化結果で除算する除算手段と、前記除算手段の除算結果を周波数分析してフリッカの有無を判定するフリッカ判定手段とを備えたフリッカ検出装置であって、前記フリッカ判定手段は、映像信号を生成する撮像手段のシャッター速度に応じてフリッカの有無の判定のしきい値を変化させる。この構成により、被写体の動きなどにより映像信号の輝度レベルに変動があった場合であっても正確にフリッカを検出することが可能となり、かつ、光源の電源周波数が60Hzの場合に発生するフリッカも検出することが可能となり、さらに、シャッター速度を変化させてもフリッカ成分を精度良く検出可能である。
【0026】
本発明のフリッカ検出・補正装置は、本発明のフリッカ検出装置と、前記フリッカ検出装置の出力をもとに、映像信号を生成する撮像手段のシャッター速度を制御する制御信号、および前記映像信号のゲインを制御する制御信号を作成するフリッカ補正制御手段とを備えた。この構成により、被写体の動きなどにより映像信号の輝度レベルに変動がある場合、光源の電源周波数が60Hzの場合、および被写体のパターンによる輝度変動の影響がある場合のフリッカの補正を実現し、かつ入射光量が大きくなったときに映像が表示されなくなる状態を回避することができる。
【0027】
本発明のフリッカ検出方法は、フレームまたはフィールド内の所定の領域毎の画素レベルを積算し、複数フレームまたはフィールドにおける同一の画像位置の前記領域毎の積算結果を平均化し、前記領域毎の積算結果を前記領域毎の平均化結果で除算し、前記除算結果を周波数分析してフリッカの有無を判定するフリッカ検出方法であって、映像信号を生成する撮像手段のシャッター速度に応じてフリッカの有無の判定のしきい値を変化させる。この構成により、被写体の動きなどにより映像信号の輝度レベルに変動があった場合であっても正確にフリッカを検出することが可能となり、かつ、光源の電源周波数が60Hzの場合に発生するフリッカも検出することが可能となり、さらに、シャッター速度を変化させてもフリッカ成分を精度良く検出可能である。
【0028】
本発明のフリッカ検出・補正方法は、本発明のフリッカ検出方法で検出されたフリッカ周波数をもとに、映像信号を生成する撮像装置のシャッター速度の制御と、前記映像信号のレベルの制御とを行う。この構成により、被写体の動きなどにより映像信号の輝度レベルに変動がある場合、光源の電源周波数が60Hzの場合、および被写体のパターンによる輝度変動の影響がある場合のフリッカの補正を実現し、かつ入射光量が大きくなったときに映像が表示されなくなる状態を回避することができる。
【0029】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を用いて説明する。なお、本発明はフレーム処理またはフィールド処理のいずれにも適用可能であるが、以下の説明はフレーム処理の場合について記載する。
【0030】
(第1の実施の形態)
本発明の第1の実施の形態のフリッカ検出装置は、フレーム内の映像信号の画素レベルを1ライン毎に積算する積算手段と、現在のフレームおよび過去の複数フレームにわたって、各フレームの同一のラインに対し、前記1ライン毎の積算結果を平均化する平均化手段と、前記積算手段の1ライン毎の積算結果を前記平均化手段の1ライン毎の平均化結果で除算する除算手段と、前記除算手段の除算結果を周波数分析してフリッカの有無を判定するフリッカ判定手段とを備えている。
【0031】
図1は、本発明の第1の実施の形態のフリッカ検出装置の構成を示すブロック図である。このフリッカ検出装置は、積算手段1と、積算手段1の出力が入力される記憶手段2と、積算手段1の出力および記憶手段2の出力が入力される平均化手段3と、積算手段1の出力および平均化手段3の出力が入力される除算手段4と、除算手段4の出力が入力されるフリッカ判定手段5とから構成されている。ここで、積算手段1、平均化手段3、除算手段4、およびフリッカ判定手段5は、ハードロジック、DSP、またはコンピュータによるソフト処理のいずれを用いて実現しても良い。
【0032】
積算手段1には、図示されていないMOS型撮像素子で撮像された有効走査期間の映像信号が入力される。この映像信号は明るさが50Hzまたは60Hzで変動する光源の下で生成されたものである。積算手段1は1フレームの有効走査期間の映像信号の画素をライン毎に加算または平均化する。図2(a)に示すように、第nフレームの第iラインの画素レベルをライン毎に加算または平均化した結果をSUMn,iと記述する。したがって、映像信号の1フレームが480ラインで構成されている場合には、i=1〜480について、SUMn,1〜SUMn,480を演算する。
【0033】
記憶手段2は、積算手段1の出力を一時的に予め定められたフレーム分記憶する。平均化手段3は、積算手段1から出力されたSUMn,iと、SUMn,iが出力される以前に積算手段1から出力され、記憶手段2に記憶されていたSUMn-1,i、SUMn-2,i、SUMn-3,iとの加算または平均化を行う。ここで、SUMn-1,i、SUMn-2,i、SUMn-3,iは、図2(b)に示すように、それぞれ第n−1フレーム、第n−2フレーム、第n−3フレームの第iラインにおける画素レベルを加算または平均化したものである。この場合、記憶手段2は積算手段1の出力を3フレーム分蓄積している。ここで、SUMn,iと、SUMn-1,iと、SUMn-2,iと、SUMn-3,iとを加算または平均化した値をAVEn,iと記述する。なお、ここでは過去の3フレーム分との加算または平均化を行ったが、2フレーム分以上であればよい。
【0034】
除算手段4は、積算手段1の出力であるSUMn,iと平均化手段3の出力であるAVEn,iとを用いてSUMn,i/AVEn,iを算出する。フリッカ判定手段5は除算手段2の出力を用いてフリッカの有無を判定する。図3にフリッカ判定手段5の構成例を示す。このフリッカ判定手段5は、除算手段4の出力が入力されるDFT(Discrete Fourier Transform:離散フーリエ変換)手段21と、その出力をしきい値処理してフリッカの有無を判定するしきい値処理手段22とから構成されている。
【0035】
図4(a)は、除算手段4の出力であるSUMn,i/AVEn,iを波形で示した一例である。ここで、横軸はライン数、すなわちiであり、縦軸は除算結果のレベル、すなわちSUMn,i/AVEn,iを示している。
【0036】
図4(b)はDFT手段21の出力の一例である。ここで、横軸は周波数、縦軸は周波数成分のレベルの大きさを示している。そして、50Hzの周波数成分を検出するために、50Hz用のDFT演算を行ったときの周波数成分レベルが図中のF50であり、60Hzの周波数成分を検出するために、60Hz用のDFT演算を行ったときの周波数成分レベルが図中のF60である。
【0037】
しきい値処理手段22では、DFT部21の出力に対して、4つのしきい値、TH50-ON、TH60-ON、TH50-OFF、TH60-0FFを予め設定しておく。これらのしきい値には、TH50-ON>TH50-OFF、TH60-ON>TH60-0FFの関係が成り立つ。そのしきい値と、前述した50Hzの周波数成分および60Hzの周波数成分とを比較し、その大小関係により、フリッカの有無の判定を行う。
【0038】
すなわち、
F50<TH50-OFFかつF60<TH60-0FF
のときフリッカ無しと判定し、
α×F60<F50かつF50>TH50-ONのとき
50Hzのフリッカ有りと判定し、
β×F50<F60かつF60>TH60-ONのとき
60Hzのフリッカ有りと判定し、
上記以外の場合は不明と判定する。
【0039】
上記の判定式において、αは50Hzのフリッカ検出用の重み係数、βは60Hzのフリッカ検出用の重み係数である。これらの係数はいずれも1より十分大きな値に設定されているので、50Hz(または60Hz)の周波数成分が60Hz(または50Hz)の周波数成分よりも予め設定された重み係数倍より大きい場合に、50Hz(または60Hz)のフリッカが有ると判定していることになる。これによって、被写体のパターンによるフレーム内の輝度レベルの変化がフリッカと判定されるおそれを低減している。
【0040】
このように、本発明の第1の実施の形態によれば、現在のフレームおよび過去の複数フレームの平均値をフリッカ有無の判定に用いているので、被写体の動きなどによる輝度レベルの変動に影響されずにフリッカ検出が可能となり、かつフレーム毎の変動の少ない60Hzのフリッカも検出可能となる。
【0041】
なお、上記の実施の形態では、積算手段1においてフレーム内の全ラインについて積算しているが、フリッカ成分の周期に対して十分に短い間隔で間引きしたラインに対して積算を行っても良い。この場合は、積算手段以降の平均化、除算、およびフリッカ検出手段も間引きしたラインの信号に対して処理を行う。このように構成することで、記憶手段2の容量を削減することができる。
【0042】
(第2の実施の形態)
本発明の第2の実施の形態のフリッカ検出装置では、積算手段が映像信号の画素レベルを1ライン毎に積算する代わりに、フレーム内のフリッカ成分がほぼ等しいとみなせる複数ライン毎に積算するように構成した。積算手段の積算演算の内容以外は第1の実施の形態と同様である。
【0043】
図5は、本発明の第2の実施の形態における積算手段の積算演算を説明するための図である。この図に示すように、フレーム内のフリッカ成分がほぼ等しいとみなせる複数ライン(ここでは、第iライン、第i+1ライン、第i+2ラインの計3ライン)の全有効画素のレベルを加算または平均化している。ここで、第nフレームの第iライン、第i+1ライン、第i+2ラインの全有効画素のレベルを加算または平均化した値をSUMn,Iと記述する。そして、第nフレームの第i+3ライン、第i+4ライン、第i+5ラインの全有効画素のレベルを加算または平均化した値をSUMn,I+1と記述する。
【0044】
本発明の第2の実施の形態では、フリッカ成分がほぼ等しいとみなせる複数ライン毎の画素データを積算し、それを現在のフレームおよび過去の複数フレームにわたって平均化した値をもとにフリッカの有無を判定しているため、被写体のパターンによる輝度変動の影響が低減され、精度の高いフリッカ検出が可能となる。また、積算結果SUMn,Iの数が第1の実施の形態の積算結果SUMn,iの1/3となるため、記憶手段2の容量を1/3に削減することができる。
【0045】
なお、以上の説明では、第nフレームの第i+3ライン、第i+4ライン、第i+5ラインの全有効画素のレベルを加算または平均化した値をSUMn,I+1としたが、積算するラインを重複させ、第nフレームの第i+1ライン、第i+2ライン、第i+3ラインの全有効画素のレベルを加算または平均化した値をSUMn,I+1としてもよい。
【0046】
本実施の形態は、特に色フィルタを用いた撮像素子にて撮像された信号に有効である。図6に単板撮像素子用色フィルタの配列の様子を示す。ここで、(a)は補色フィルタ配列であり、(b)は原色フィルタの一種であるベイヤー配列の一部を示したものである。これらの図に示すように、撮像素子の画素毎にそれぞれ異なる色フィルタが貼られている。
【0047】
図6(a)に示す補色フィルタでは、シアンCyと黄色Yeとが1画素ずつ交互に配列されたラインと、マゼンタMgと緑Gとが1画素ずつ交互に配列されたラインとが、1ラインずつ交互に配列されている。この色フィルタを用いた撮像素子の出力の2ラインを加算する際に、点線で囲んだ4画素を1ブロックとし、同じブロックを複数個積算する。1ブロック内の信号は、
Cy+Mg+Ye+G=2R+3G+2B・Y
となり、ほぼ輝度信号Yと同じ信号が得られる。この輝度信号に近い信号がいくつも積算された信号を用いることにより、輝度信号を用いてフリッカ検出ができるため、精度の高いフリッカ検出が可能となる。
【0048】
次に、図6(b)に示すベイヤー配列の場合は、赤Rと緑Gとが1画素ずつ交互に配列されたラインと、緑Gと青Bとが1画素ずつ交互に配列されたラインとが、1ラインずつ交互に配列されている。この色フィルタを用いた撮像素子の出力の2ラインを加算する際に、点線で囲んだ4画素を1ブロックとし、同じブロックを複数個積算する。1ブロック内の信号は、
R+G+G+B=R+2G+B・Y
となり、ほぼ輝度信号Yと同じ信号が得られる。この輝度信号に近い信号がいくつも積算された信号を用いることにより、輝度信号を用いてフリッカ検出ができるため、精度の高いフリッカ検出が可能となる。
【0049】
このように、本発明の第2の実施の形態によれば、フレーム内のフリッカ成分がほぼ等しいとみなせる複数ライン毎に処理を行うことにより、第1の実施の形態の効果に加え、被写体のパターンによる輝度変動の影響が低減され、精度の高いフリッカ検出が可能となる。
【0050】
(第3の実施の形態)
本発明の第3の実施の形態のフリッカ検出装置では、積算手段が映像信号の画素レベルを1ライン毎に積算する代わりに、フレーム内のフリッカ成分のビート周期における同一位相を有する複数ライン毎に積算するように構成した。積算手段の積算演算の内容以外は第1の実施の形態と同様である。
【0051】
図19(d)と図20(d)に示したように、50Hzの場合、撮像素子出力には1フレーム内に3+1/3個の周期的なレベル変動があり、60Hzの場合には4個の周期的なレベル変動がある。
【0052】
そこで、本発明の第3の実施の形態では、図7に示すように、前記周期的なレベル変動における同一位相を有するライン(フレーム内のフリッカ成分のビート周期における同一位相を有する複数のライン)である第jライン、第j+pライン、第j+2pラインの全有効画素のレベルを加算または平均化している。ここで、第nフレーム第jライン、第j+pライン、第j+2pラインの全有効画素のレベルを加算または平均化した値をSUMn,Jと記述する。そして、第nフレームの第j+1ライン、第j+1+pライン、第j+1+2pラインの全有効画素のレベルを加算または平均化した値をSUMn,J+1と記述する。
【0053】
本発明の第3の実施の形態では、フレーム内のフリッカ成分のビート周期における同一位相を有する複数ライン毎の画素データを積算し、それを現在のフレームおよび過去の複数フレームにわたって平均化した値をもとにフリッカの有無を判定しているため、被写体のパターンによる輝度変動の影響が低減され、精度の高いフリッカ検出が可能となる。また、積算結果SUMn,Jの数が第1の実施の形態の積算結果SUMn,iの1/3となるため、記憶手段2の容量を1/3に削減することができる。
【0054】
このように、本発明の第3の実施の形態によれば、フレーム内のフリッカ成分のビート周期における同一位相を有する複数ライン毎に処理を行うことにより、第1の実施の形態の効果に加え、被写体のパターンによる輝度変動の影響が低減され、精度の高いフリッカ検出が可能となる。
【0055】
(第4の実施の形態)
本発明の第4の実施の形態のフリッカ検出装置では、平均化手段として巡回型フィルタを用いたものである。平均化手段以外の構成要素は第1の実施の形態と同様である。
【0056】
図8は、本発明の第4の実施の形態のフリッカ検出装置における平均化手段の構成を示すブロック図である。この平均化手段は、図1における積算手段1の出力SUMn,iに(1−k)を乗算する乗算器31と、乗算器31の出力と、後述する乗算器34の出力とを加算する加算器32と、加算器32の出力を一時的に蓄積するメモリ33と、メモリ33の出力であるAVEn,iにkを乗算する乗算器34とから構成されている。ここで、k(0≦k≦1)は予め設定されている巡回係数である。
【0057】
図8において、乗算器31は積算手段1の出力であるSUMn,iを入力し、それを(1−k)倍して加算器32へ出力する。メモリ33は加算器32の出力を1フレーム分記憶し、AVEn,iを出力する。乗算器34はメモリ33の出力をk倍して加算器32へ出力する。加算器32は乗算器31の出力である(1−k)×SUMn,iと、乗算器34の出力であるk×AVEn,iとを加算してメモリ33へ出力する。
【0058】
したがって、この平均化手段の入力をSUMn,iと出力AVEn,iとは、
AVEn,i=(1−k)×SUMn,i+k×AVEn-1,i
=(1−k)×SUMn,i+k×(1−k)×SUMn-1,i+k2×(1−k)×SUMn-2,i+・・・
の関係式を満たしている。また、メモリ33は図1の記憶手段2として機能している。
【0059】
このように、本発明の第4の実施の形態では、巡回型フィルタを用いて過去の無限大のフレームで平均化することより、第1の実施の形態の効果を加え、より安定した値で除算できるため、被写体の動きなどによる輝度レベルの変動に影響されずにフリッカ検出が可能となる。また、無限大のフレームの平均化を1フレーム分のメモリを用いて実現できるため、メモリの容量を少なくすることができる。
【0060】
(第5の実施の形態)
本発明の第5の実施の形態のフリッカ検出装置は、平均化手段としてFIR(Finite Impulse Response )フィルタを用いたものである。平均化手段以外の構成要素は第1の実施の形態と同様である。
【0061】
図9は、本発明の第5の実施の形態のフリッカ検出装置における平均化手段の構成を示すブロック図である。この平均化手段は、それぞれ積算手段1または記憶手段2の出力であるSUMn,i、SUMn-1,i、SUMn-2,i、SUMn-3,iに対して、フィルタ係数αn、αn-1、αn-2、αn-3を乗算する乗算器35、36、37、38と、乗算器35、36、37、38の出力を加算する加算器39とから構成されている。
【0062】
以上の構成を有する平均化手段の入力と出力AVEn,iとは、
AVEn,i=αn×SUMn,i+αn-1×SUMn-1,i+αn-2×SUMn-2,i+αn-3×SUMn-3,i
の関係式を満たしている。
【0063】
図20を参照しながら説明したように、電源周波数が60Hz付近、映像信号のフレーム周期が1/30秒の場合、フレーム毎のフリッカ成分は緩やかに変化する。この緩やかな変動にも対応できるような特性でフィルタをかけることにより、電源周波数が60Hz付近の場合でも精度の良いフリッカ検出が可能となる。
【0064】
このように、本発明の第5の実施の形態ではFIRフィルタを用いて平均化するので、第1の実施の形態の効果に加え、所望の特性で平均化でき、精度の高いフリッカ検出が可能となる。
【0065】
(第6の実施の形態)
本発明の第6の実施の形態のフリッカ検出装置では、図1の除算手段4に相当する除算手段ブロックが、光源の電源周波数と映像信号のフレーム周波数とで定まるフリッカの周期毎に、同一ラインの積算手段1の出力、平均化手段3の出力をそれぞれを加算した後、除算し、フリッカの有無の判定を行う。除算手段ブロック以外の構成要素は第1の実施の形態と同様である。
【0066】
図10は本発明の第6の実施の形態のフリッカ検出装置における除算手段ブロックの構成を示す図である。この除算手段ブロックは、図1における積算手段1の出力SUMn,iを一時的に蓄積するフレームメモリ41と、フレームメモリ41に過去(ここでは3フレーム前)に蓄積され、SUMn,iの入力と同時に読み出されるSUMn-3,iと、積算手段1の出力SUMn,iとを加算する第1の加算部42と、図1における平均化手段3の出力であるAVEn,iを一時的に蓄積するフレームメモリ43と、フレームメモリ43に過去(ここでは3フレーム前)に蓄積され、AVEn,iの入力と同時に読み出されるAVEn-3,i と、平均化手段3の出力AVEn,iとを加算する第2の加算部44と、第1の加算部42の加算出力を第2の加算部44の加算出力で除算する除算部45とから構成されている。
【0067】
以上の構成を有する除算手段ブロックの出力信号は、
(SUMn,i+SUMn-3,i)/(AVEn,i+AVEn-3,i)
となる。
【0068】
図19を参照しながら説明したように、電源周波数が50Hz、映像素子の蓄積期間(=映像信号のフレーム周期)が1/30秒の場合、フリッカ成分は3フレームの周期を有するため、積算手段1の出力、平均化手段4の出力のそれぞれを3フレーム前のものと加算した後、除算することにより、被写体のパターンによる輝度変動の影響が低減され、安定した値で除算できるため精度の高いフリッカ検出が可能となる。
【0069】
なお、ここでは3フレーム前のものと加算する場合を例示したが、このフレーム数は光源の電源周波数と映像信号のフレーム周波数との関係で定まる値であって、3フレームに限定されるものではない。
【0070】
また、除算手段ブロックを図11のように構成することにより、積算手段1の出力、平均化手段4の出力のそれぞれを3フレーム前の値と単純に加算するのではなく、巡回係数k(0≦k≦1)の巡回型フィルタを通した3フレーム前の値を加算してもよい。この場合、除算手段の出力信号は、
{(1−k)×SUMn,i+k×SUMn-3,i}/{(1−k)×AVEn,i+k×AVEn-3,i}
となる。
【0071】
このように、本発明の第6の実施の形態では、積算手段の積算結果および平均化手段の平均化結果をそれぞれ3フレーム前の値と加算した後に除算することにより、より安定した値で除算できる。このため、第1の実施の形態の効果に加え、被写体のパターンによる輝度変動の影響が低減され、特に50Hzのフリッカに対して精度の高いフリッカ検出が可能となる。
【0072】
(第7の実施の形態)
本発明の第7の実施の形態のフリッカ検出装置では、図1の除算手段4に相当する除算手段ブロックは、現在のフレームと、光源の電源周波数と映像信号のフレーム周波数とで定まる数の過去のフレームに対して、同一ラインの積算手段1の出力、平均化手段3の出力をそれぞれを加算した後、除算し、フリッカの有無の判定を行う。除算手段ブロック以外の構成要素は第1の実施の形態と同様である。
【0073】
図12は、本発明の第7の実施の形態における除算手段ブロックの構成を示す図である。この除算手段ブロックは、図1における積算手段1の出力SUMn,iを一時的に蓄積するフレームメモリ61と、フレームメモリ61に過去(ここでは2フレーム前と1フレーム前)に蓄積され、SUMn,iの入力と同時に読み出されるSUMn-2,i およびSUMn-1,iと、積算手段1の出力SUMn,iとを加算する第1の加算部62と、図1における平均化手段3の出力であるAVEn,iを一時的に蓄積するフレームメモリ63と、フレームメモリ63に過去(ここでは2フレーム前と1フレーム前)に蓄積され、AVEn,iの入力と同時に読み出されるAVEn-2,iおよびAVEn-1,iと、平均化手段3の出力AVEn,iとを加算する第2の加算部64と、第1の加算部62の加算出力を第2の加算部64の加算出力で除算する除算部65とから構成されている。ここで、積算手段1に入力される映像信号は、電源周波数が60Hzの光源の下、蓄積期間が1/30秒の撮像素子により生成されたものである。
【0074】
以上の構成を有する除算手段ブロックの出力信号は、
(SUMn,i+SUMn-1,i+SUMn-2,i)/(AVEn,i+AVEn-1,i+AVEn-2,i)
となる。
【0075】
図20を参照しながら説明したように、電源周波数が60Hz、映像素子の蓄積期間(=映像信号のフレーム周期)が1/30秒の場合、フレーム周期が光量変動周期の整数倍であるため、50Hzの場合に発生するようなフレーム毎の輝度レベルの変動は発生しない。しかし、電源周波数が60Hz付近で変動すると、画面上の黒い縞模様がフレーム毎に動くように見え、画質劣化を引き起こす。
【0076】
そこで、本実施の形態では、同一ラインの積算手段1の出力と平均化手段3の出力のそれぞれを現フレームと過去の複数フレーム(図では2フレーム)に対して加算した後、除算する。電源周波数が60Hz付近で変動した場合、時間的に近傍のフレーム(ここでは前フレームと前々フレーム)の映像信号のレベルは緩やかに変化するから、それらのフレームにおける同一ラインの映像信号のレベルはほぼ等しい。したがって、現フレームを含めて3フレーム分に対し、同一ラインの積算手段1の出力および平均化手段3の出力をそれぞれ加算し、加算結果を除算することにより、より安定した値で除算が可能となり、フリッカ検出精度が高くなる。
【0077】
なお、ここでは現フレームを含めて3フレーム分を加算する場合を例示したが、このフレーム数は光源の電源周波数と映像信号のフレーム周波数との関係で定まる値であって、3フレームに限定されるものではない。
【0078】
このように、本発明の第7の実施の形態では、積算手段の積算結果および平均化手段の平均化結果のそれぞれをフレーム毎に発生するフリッカ成分がほぼ等しいフレーム数加算した後に除算することにより、より安定した値で除算できる。このため、第1の実施の形態の効果を加え、被写体のパターンによる輝度変動の影響が低減され、特に60Hzのフリッカに対して精度の高いフリッカ検出が可能となる。
【0079】
(第8の実施の形態)
本発明の第8の実施の形態では、図1の除算手段4とフリッカ判定手段5との間に、フリッカ成分のビート周期における同一位相を有する複数のラインに対する除算結果を平均化する手段を付加したものである。
【0080】
図13は、本発明の第8の実施の形態における平均化ブロックの構成を示す図である。この平均化ブロックは、図1の除算手段4から入力されるSUMn,i/AVEn,iを一時的に1フレーム分蓄積するメモリ72と、前記SUMn,i/AVEn,iとメモリ72の読み出し出力とから、フリッカ成分のビート周期における同一位相を有する3本のライン(図7に示した第jライン、第j+pライン、第j+2pラインに相当)に対する除算結果を平均化する平均化手段73とから構成されている。
【0081】
以上の構成を有する平均化ブロックの出力信号は、
{(SUMn,j/AVEn,j)+(SUMn,j+p/AVEn,j+p)+(SUMn,j+2p/AVEn,j+2p)}×1/3
となる。
【0082】
なお、平均化手段73は、フリッカ成分のビート周期における同一位相にあるラインの除算結果に対し、1フレーム内でメディアンフィルタをかけてもよい。メディアンフィルタとは、複数の値を大きい順に並べ、中央値を出力するフィルタのことである。
【0083】
このように、本発明の第8の実施の形態によれば、除算結果を、フリッカ成分のビート周期における同一位相を有する複数のラインに対して平均化しているので、第1の実施の形態の効果に加え、被写体のパターンによる輝度変動の影響が低減され、精度の高いフリッカ検出が可能となる。
【0084】
(第9の実施の形態)
本発明の第9の実施の形態のフリッカ検出装置では、第1の実施の形態におけるフリッカ判定手段5のしきい値を、撮像素子のシャッター速度に応じて変化させる。フリッカ判定手段5以外の部分の構成要素は第1の実施の形態と同様である。
【0085】
図14は、本発明の第9の実施の形態のフリッカ検出装置におけるフリッカ判定手段5の構成を示す図である。このフリッカ判定手段5は、DFT手段81と、その出力をしきい値処理してフリッカの有無を識別するしきい値処理手段82とから構成される。
【0086】
DFT手段81は、第1の実施の形態で示したDFT手段21と同じ構成を有し、同じ処理を行う。しきい値処理手段82は、図4と同様な4種類のしきい値を設定する際に、映像信号を撮像したときのシャッター速度に応じて、しきい値を変化させる。
【0087】
図15(a)は、シャッター速度が速い場合の、除算手段4の出力であり、この出力をDFT処理したものが図15(b)である。また、図15(c)はシャッター速度が遅い場合の,除算手段4の出力であり、この出力をDFT処理したものが図15(d)である。
【0088】
図15(b)と図15(d)を比較して分かるように、同じ映像を撮像した際に、シャッター速度が速いとフリッカ成分が大きく、シャッター速度が遅いとフリッカ成分が小さい。そこで、本実施の形態では、シャッター速度が遅いときはしきい値を小さく設定し、シャッター速度が速いときにはしきい値を大きく設定することにより、シャッター速度を変化させても、フリッカ成分を精度良く検出できるようにした。
【0089】
このように、本発明の第9の実施の形態のフリッカ検出装置では、撮像素子のシャッター速度に応じてフリッカ判定手段のしきい値を変化させることにより、第1の実施の形態の効果に加え、シャッター速度を変化させてもフリッカ成分を精度良く検出可能である。
【0090】
(第10の実施の形態)
本発明の第10の実施の形態のフリッカ検出・補正装置では、第1〜第9の実施の形態のフリッカ検出装置の出力をもとに、撮像素子のシャッター速度、および撮像素子で生成された映像信号のゲインを制御する。
【0091】
図16は、本発明の第10の実施の形態のフリッカ検出・補正装置を備えた撮像装置の構成を示すブロック図である。このフリッカ検出・補正装置は、撮像装置の一部として構成されている。
【0092】
この撮像装置は、MOS型撮像素子などの撮像手段93と、撮像手段93で生成された映像信号のレベルを制御するAGC増幅手段94と、AGC増幅手段94の出力をデジタル化するAD変換手段95と、撮像手段93を駆動する駆動手段96と、AD変換手段95の出力からフリッカを検出するフリッカ検出手段91と、フリッカ検出手段91のフリッカ検出出力と、AD変換手段95の出力とを用いて、撮像素子93のシャッター速度制御信号、およびAGC増幅手段94AGCゲイン制御信号を作成するフリッカ補正制御手段92とから構成されている。ここで、フリッカ検出手段91と、フリッカ補正制御手段92とにより、フリッカ検出・補正装置が構成されている。
【0093】
撮像装置において、撮像手段93は、明るさが周期的に変化する光源の下で被写体を撮像し、映像信号を生成する。撮像手段93は駆動手段96により駆動される。AGC増幅手段94は、後述するAGCゲイン制御信号に従ってゲインが制御され、入力映像信号のレベルを制御する。AD変換手段95は、AGC増幅手段94から出力される映像信号をデジタル映像信号に変換する。フリッカ検出手段91は、第1乃至第9の実施の形態で示したフリッカ検出手段と同様な構成を有しており、AD変換手段95の出力であるデジタル映像信号を用いてフリッカ検出を行う。フリッカ補正制御手段92は、フリッカ検出手段91の出力と、AD変換手段95の出力とを用いて、シャッター速度制御信号を作成して駆動手段96に供給するとともに、AGCゲイン制御信号を作成してAGC増幅手段94に供給する。
【0094】
フリッカ補正制御手段92は図17に示すフローチャートに従って下記処埋を行う。
【0095】
(1)電源投入時にmode=50に初期設定する(ステップS1→S2)。以後、下記(2)〜(7)のループ動作を行う。
【0096】
(2)映像信号レベルを取得する(ステップS3)。
【0097】
(3)映像信号レベルとmodeに従って、自動ゲイン制御信号とシャッター速度を設定する(ステップS4)。
【0098】
(4)フリッカ検出結果を取得する(ステップS5)。
【0099】
(5)フリッカ検出結果より、50Hzのフリッカ有りの場合は、mode=50に設定する(ステップS6→S8)。
【0100】
(6)フリッカ検出結果より、60Hzのフリッカ有りの場合は、mode=60に設定する(ステップS6→S7→S9)。
【0101】
(7)フリッカ検出結果より、フリッカ無しあるいは不明の場合は、modeを保持する(ステップS6→S7→S10)。
【0102】
次に、AGCゲイン、およびシャッター速度の設定方法について図18を用いて説明する。この図の(a)は光量に応じたAGCゲインの設定値を示したものであり、(b)は光量に応じた、mode=50の場合のシャッター速度の設定値を示したものである。映像信号レベルは撮像時の光量に比例するため、シャッター速度とAGCを制御することにより、光量が変動しても映像信号レベルを一定に保つようにしている。
【0103】
まず、光量に応じて、AGCゲインを図18(a)のように制御する。ここで、MINはAGCゲインの取り得る範囲の最小値であり、MAXは最大値である。
【0104】
光量が少ない場合、シャッター速度はフレーム周波数(この場合は30Hz)と光源の電源周波数(この場合は50Hz)とに応じて決まる、フリッカの発生しない最も遅いシャッター速度、すなわち電源周波数の整数倍でかつフレーム周波数以下の最も遅い速度である3/100秒とする。
【0105】
光量が大きくなるにつれて、AGCゲインを徐々に下げていき、MINをとったら、シャッター速度を電源周波数の整数倍でかつ現在値よりも速い速度(2/100秒)に設定する。同時に、AGC利得をMINに対し、シャッター速度の変化量の比率の逆数である3/2倍変化させる。このように、シャッター速度とAGCゲインとを連動制御することで、シャッター速度が変化した際に映像レベルが急激に変化することを回避し、画質劣化を防止する。
【0106】
光量が十分大きくなり、シャッター速度がフリッカの発生しない最も速い速度(50Hzの場合には1/100秒)となり、かつAGCゲインがMINになったら、光量に比例して、シャッター速度を速くしていく。このとき、AGCゲインはMINに固定する。このように設定することで、光量が高くなっても映像信号レベルが飽和することがなくなるため、ダイナミックレンジが広がり、映像が表示されるようになる。
【0107】
1/100秒とそれ以上の値(例えば1/250秒)との間は、頻繁に往復しないように、ヒステリシスを持たせておくことが好適である。
【0108】
以上は、電源周波数が50Hzの場合のシャッター速度であったが、電源周波数が60Hzの場合も同様に、電源周波数の整数倍、すなわち1/120秒、2/120秒、3/120秒、・・・に設定すればよい。
【0109】
なお、図16ではAGC増幅手段94はアナログ映像信号のレベルを制御しているが、図16のAGC増幅手段94に代えて、AD変換手段95の後段にデジタルAGC増幅手段を設け、デジタル的にゲイン制御を行う構成にしても良い。
【0110】
このように本発明の第10の実施の形態によれば、第1〜第9の実施の形態で示した、50Hz、60Hzのフリッカを精度良く検出できるフリッカ検出装置を用いて検出されたフリッカ周波数と、入力映像信号レベルとに応じて、撮像素子のシャッター速度、および映像信号のゲインを制御することにより、精度の高いフリッカ補正が可能となる。また、シャッター速度の変化と同時に、映像信号のゲインを前記変化量の逆数分変化させることにより、シャッター速度の変化によって輝度レベルが急激に変化することを回避し、画質劣化を防止することが可能となる。さらに、入射光量が大きくなった場合でも、映像が表示されなくなる状態を回避することができる。
【0111】
なお、上記各実施の形態では、平均化手段において現在のフレームと過去の複数フレームとを平均化したが、現在のフレームを用いず、過去の複数フレームだけを平均化しても同様な効果が得られる。
【0112】
また、上記実施の形態では、MOS型撮像素子で生成された映像信号からフリッカを検出し、補正する場合について説明したが、本発明はCCD型撮像素子で生成された映像信号に対しても同様にしてフリッカ検出・補正を行うことが可能である。
【0113】
【発明の効果】
以上のように、本発明のフリッカ検出装置およびフリッカ検出方法によれば、フレームまたはフィールド内の所定の領域毎の画素レベルを積算し、複数フレームまたはフィールドにおける同一の画像位置の前記領域毎の積算結果を平均化し、前記領域毎の積算結果を前記領域毎の平均化結果で除算し、前記除算結果を周波数分析してフリッカの有無を判定するときに、映像信号を生成する撮像手段のシャッター速度に応じてフリッカの有無の判定のしきい値を変化させることにより、被写体の動きなどにより映像信号の輝度レベルに変動があった場合であっても正確にフリッカを検出することが可能となり、かつ、光源の電源周波数が60Hzの場合に発生するフリッカも検出することが可能となり、さらに、シャッター速度を変化させてもフリッカ成分を精度良く検出可能である。
【0114】
さらに、本発明のフリッカ検出・補正装置およびフリッカ検出・補正方法によれば、本発明のフリッカ検出装置およびフリッカ検出方法で検出されたフリッカ周波数をもとに、映像信号を生成する撮像装置のシャッター速度の制御と、前記映像信号のレベルの制御とを行うことにより、被写体の動きなどにより映像信号の輝度レベルに変動がある場合、光源の電源周波数が60Hzの場合、および被写体のパターンによる輝度変動の影響がある場合のフリッカの補正を実現し、かつ入射光量が大きくなったときに映像が表示されなくなる状態を回避することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態のフリッカ検出装置の構成を示すブロック図、
【図2】図1における積算手段と平均化手段の演算を説明するための図、
【図3】図1におけるフリッカ判定手段の構成例を示す図、
【図4】図1における除算手段およびDFT手段の出力の一例を示す図、
【図5】本発明の第2の実施の形態のフリッカ検出装置における積算手段の演算を説明するための図、
【図6】本発明の第2の実施の形態のフリッカ検出装置の映像信号源の撮像素子に用い
る色フィルタの配列の例を示す図、
【図7】本発明の第3の実施の形態のフリッカ検出装置における積算手段の演算を説明するための図、
【図8】本発明の第4の実施の形態のフリッカ検出装置における平均化手段の構成を示すブロック図、
【図9】本発明の第5の実施の形態のフリッカ検出装置における平均化手段の構成を示すブロック図、
【図10】本発明の第6の実施の形態のフリッカ検出装置における除算手段ブロックの構成を示す図、
【図11】本発明の第6の実施の形態のフリッカ検出装置における除算手段ブロックの別の構成を示す図、
【図12】本発明の第7の実施の形態における除算手段ブロックの構成を示す図、
【図13】本発明の第8の実施の形態における除算手段ブロックの構成を示す図、
【図14】本発明の第9の実施の形態のフリッカ検出装置におけるフリッカ判定手段ブロックの構成を示す図、
【図15】図13のフリッカ判定手段ブロックにおけるDFT手段およびしきい値処理手段の出力波形の例を示す図、
【図16】本発明の第10の実施の形態のフリッカ検出・補正装置を備えた撮像装置の構成を示すブロック図、
【図17】図15におけるフリッカ補正制御手段の処理を示すフローチャート、
【図18】図15におけるフリッカ補正制御手段の動作を説明するための図、
【図19】電源周波数が50Hzの場合の、フリッカの発生原理を説明するための図、
【図20】電源周波数が60Hzの場合の、フリッカの発生原理を説明するための図、
【図21】フリッカを補正する原理を説明するための図である。
【符号の説明】
1 積算手段
2 記憶手段
3、73 平均化手段
4、45、65、71 除算手段
5 フリッカ判定手段
21、81 DFT手段
22、82 しきい値処理手段
31、34、35〜38、51、54、55、58 乗算器
32、39、52、56 加算器
33、41、43、53、57、61、63、72 メモリ
42、44、62、64 加算手段
59 除算器
91 フリッカ検出手段
92 フリッカ補正制御手段
Claims (12)
- フレームまたはフィールド内の所定の領域毎の画素レベルを積算する積算手段と、複数フレームまたはフィールドにおける同一の画像位置の前記領域毎の積算結果を平均化する平均化手段と、前記積算手段の前記領域毎の積算結果を前記平均化手段の前記領域毎の平均化結果で除算する除算手段と、前記除算手段の除算結果を周波数分析してフリッカの有無を判定するフリッカ判定手段とを備えたフリッカ検出装置であって、前記フリッカ判定手段は、映像信号を生成する撮像手段のシャッター速度に応じてフリッカの有無の判定のしきい値を変化させるフリッカ検出装置。
- 前記領域は1ラインである請求項1記載のフリッカ検出装置。
- 前記領域はフレームまたはフィールド内のフリッカ成分がほぼ等しいとみなせる複数ラインである請求項1記載のフリッカ検出装置。
- 前記平均化手段は、巡回型フィルタにより平均化を行う請求項1記載のフリッカ検出装置。
- 前記平均化手段は、FIRフィルタにより平均化を行う請求項1記載のフリッカ検出装置。
- 請求項1記載のフリッカ検出装置と、前記フリッカ検出装置の出力をもとに、映像信号を生成する撮像手段のシャッター速度を制御する制御信号、および前記映像信号のゲインを制御する制御信号を作成するフリッカ補正制御手段とを備えたフリッカ検出・補正装置。
- フレームまたはフィールド内の所定の領域毎の画素レベルを積算し、複数フレームまたはフィールドにおける同一の画像位置の前記領域毎の積算結果を平均化し、前記領域毎の積算結果を前記領域毎の平均化結果で除算し、前記除算結果を周波数分析してフリッカの有無を判定するフリッカ検出方法であって、映像信号を生成する撮像手段のシャッター速度に応じてフリッカの有無の判定のしきい値を変化させるフリッカ検出方法。
- 前記領域は1ラインである請求項7記載のフリッカ検出方法。
- 前記領域はフレームまたはフィールド内のフリッカ成分がほぼ等しいとみなせる複数ラインである請求項7記載のフリッカ検出方法。
- 巡回型フィルタにより平均化を行う請求項7記載のフリッカ検出方法。
- FIRフィルタにより平均化を行う請求項7記載のフリッカ検出方法。
- 請求項7記載のフリッカ検出方法で検出されたフリッカ周波数をもとに、映像信号を生成する撮像装置のシャッター速度の制御と、前記映像信号のレベルの制御とを行うフリッカ検出・補正方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28831099A JP3539901B2 (ja) | 1999-10-08 | 1999-10-08 | フリッカ検出・補正装置およびフリッカ検出・補正方法 |
CA002322593A CA2322593C (en) | 1999-10-08 | 2000-10-06 | Method and apparatus for detection and correction of illumination flicker |
US09/680,216 US6710818B1 (en) | 1999-10-08 | 2000-10-06 | Illumination flicker detection apparatus, an illumination flicker compensation apparatus, and an ac line frequency detection apparatus, methods of detecting illumination flicker, compensating illumination flicker, and measuring ac line frequency |
CNB001306359A CN1156152C (zh) | 1999-10-08 | 2000-10-06 | 照明闪烁检测、补偿装置和交流电源频率检测装置及其方法 |
EP00308844A EP1091571B1 (en) | 1999-10-08 | 2000-10-06 | Apparatus and methods for detection and compensation of illumination flicker, detection and measurement of AC line frequency |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28831099A JP3539901B2 (ja) | 1999-10-08 | 1999-10-08 | フリッカ検出・補正装置およびフリッカ検出・補正方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001111887A JP2001111887A (ja) | 2001-04-20 |
JP3539901B2 true JP3539901B2 (ja) | 2004-07-07 |
Family
ID=17728532
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28831099A Expired - Fee Related JP3539901B2 (ja) | 1999-10-08 | 1999-10-08 | フリッカ検出・補正装置およびフリッカ検出・補正方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3539901B2 (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3370979B2 (ja) * | 2000-09-08 | 2003-01-27 | 三菱電機株式会社 | 撮像装置および自動レベル調整方法 |
JP3522674B2 (ja) * | 2000-09-08 | 2004-04-26 | 三菱電機株式会社 | 撮像装置および自動レベル調整方法 |
JP4759877B2 (ja) * | 2001-08-10 | 2011-08-31 | コニカミノルタビジネステクノロジーズ株式会社 | 画像処理プログラム及びその記録媒体、画像処理方法並びに画像処理装置 |
JP4106554B2 (ja) * | 2003-09-08 | 2008-06-25 | ソニー株式会社 | 撮影環境判定方法および撮像装置 |
KR100557660B1 (ko) | 2004-07-29 | 2006-03-10 | 매그나칩 반도체 유한회사 | 영상 신호에서의 플리커 검출 방법 |
KR100585154B1 (ko) | 2004-08-13 | 2006-05-30 | 삼성전자주식회사 | 모션 검출기를 이용한 플리커 검출 장치 및 플리커 검출방법 |
JP4646655B2 (ja) * | 2005-03-01 | 2011-03-09 | キヤノン株式会社 | 固体撮像装置及びその駆動方法並びに撮像システム |
JP4207926B2 (ja) * | 2005-05-13 | 2009-01-14 | ソニー株式会社 | フリッカ補正方法、フリッカ補正装置及び撮像装置 |
JP4453648B2 (ja) | 2005-06-13 | 2010-04-21 | ソニー株式会社 | 画像処理装置および撮像装置 |
JP2007074435A (ja) * | 2005-09-07 | 2007-03-22 | Funai Electric Co Ltd | 固体撮像装置およびその駆動方法 |
JP5094248B2 (ja) * | 2007-07-06 | 2012-12-12 | キヤノン株式会社 | 光電変換装置の駆動方法及び撮像システム |
JP2010114674A (ja) | 2008-11-06 | 2010-05-20 | Sanyo Electric Co Ltd | ビデオカメラ |
WO2010058567A1 (ja) * | 2008-11-20 | 2010-05-27 | パナソニック株式会社 | フリッカ低減装置、集積回路及びフリッカ低減方法 |
JP5218239B2 (ja) | 2009-04-14 | 2013-06-26 | ソニー株式会社 | 画像データ処理装置および撮像装置 |
JP2011030093A (ja) | 2009-07-28 | 2011-02-10 | Sanyo Electric Co Ltd | ビデオカメラ |
JP5896558B2 (ja) * | 2012-03-06 | 2016-03-30 | 株式会社日立国際電気 | フリッカー抑圧装置及び高速度カメラ |
US9367907B2 (en) | 2013-04-12 | 2016-06-14 | Panasonic Intellectual Property Corporation Of America | Flicker reducing device, imaging device, and flicker reducing method |
JP6060824B2 (ja) * | 2013-06-20 | 2017-01-18 | 株式会社Jvcケンウッド | 撮像装置、及びフリッカ低減方法 |
JP6597960B2 (ja) * | 2015-10-30 | 2019-10-30 | カシオ計算機株式会社 | 撮像装置、フリッカ検出方法及びプログラム |
JP6337948B2 (ja) * | 2016-12-05 | 2018-06-06 | 株式会社Jvcケンウッド | 画像処理装置、及びフリッカ低減方法 |
JP2018050346A (ja) * | 2017-12-19 | 2018-03-29 | 株式会社ニコン | 撮像装置 |
-
1999
- 1999-10-08 JP JP28831099A patent/JP3539901B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001111887A (ja) | 2001-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3539901B2 (ja) | フリッカ検出・補正装置およびフリッカ検出・補正方法 | |
US6710818B1 (en) | Illumination flicker detection apparatus, an illumination flicker compensation apparatus, and an ac line frequency detection apparatus, methods of detecting illumination flicker, compensating illumination flicker, and measuring ac line frequency | |
JP4487640B2 (ja) | 撮像装置 | |
JP4904749B2 (ja) | フリッカ低減方法、フリッカ低減回路及び撮像装置 | |
KR101007464B1 (ko) | 촬영 환경 판정 방법 및 촬상 장치 | |
KR100515225B1 (ko) | 플리커 보정 장치, 플리커 보정 방법 및 플리커 보정 프로그램을 저장한 기록 매체 | |
JP4423889B2 (ja) | フリッカ低減方法、撮像装置およびフリッカ低減回路 | |
EP2076026B1 (en) | Image processing apparatus and image processing method | |
KR101007427B1 (ko) | 촬상 장치 및 플리커 저감 방법 | |
JP3476400B2 (ja) | フリッカ検出・補正装置およびフリッカ検出・補正方法 | |
US9036060B2 (en) | Imaging device, image processing method and program for correction of blooming | |
US7764312B2 (en) | Flicker correction method and device, and imaging device | |
US20090219409A1 (en) | Image processing apparatus, flicker reduction method, imaging apparatus, and flicker reduction program | |
US7489347B2 (en) | Method and circuit for detecting flicker noise | |
JP3522674B2 (ja) | 撮像装置および自動レベル調整方法 | |
JP2007158964A (ja) | 画像処理装置および撮像装置 | |
JP5377068B2 (ja) | 撮像装置 | |
JP2001186407A (ja) | 撮像装置 | |
JPH10257381A (ja) | フリッカ補正装置 | |
JP3150988B2 (ja) | カラー撮像装置 | |
JPH08331573A (ja) | 映像信号処理装置 | |
JP2006174315A (ja) | 映像信号処理装置、映像信号の処理方法、映像信号の処理プログラム及び映像信号の処理プログラムを記録した記録媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040323 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040323 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080402 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110402 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120402 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140402 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |