JP3530767B2 - 液晶素子の駆動方法 - Google Patents

液晶素子の駆動方法

Info

Publication number
JP3530767B2
JP3530767B2 JP11159099A JP11159099A JP3530767B2 JP 3530767 B2 JP3530767 B2 JP 3530767B2 JP 11159099 A JP11159099 A JP 11159099A JP 11159099 A JP11159099 A JP 11159099A JP 3530767 B2 JP3530767 B2 JP 3530767B2
Authority
JP
Japan
Prior art keywords
liquid crystal
voltage
transmittance
polarity
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11159099A
Other languages
English (en)
Other versions
JP2000019485A (ja
Inventor
一典 片倉
豊 榎本
聖志 三浦
隆雄 滝口
潤 伊庭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP11159099A priority Critical patent/JP3530767B2/ja
Publication of JP2000019485A publication Critical patent/JP2000019485A/ja
Application granted granted Critical
Publication of JP3530767B2 publication Critical patent/JP3530767B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、アクティブマトリ
クス方式により、高速駆動で階調表示を行う液晶素子の
駆動方法に関する発明である。
【0002】
【従来の技術】液晶表示装置に用いられる液晶として
は、ネマチック液晶、スメクチック液晶、高分子分散型
液晶等、様々な液晶材料が用いられている。
【0003】特に、自発分極を有し、双安定性を持った
液晶素子がクラーク(Clark)及びラガーウォル
(Lagerwall)の両者により特開昭56−10
7216号公報、米国特許第4,362,924号明細
書等で提案されている。双安定性液晶としては、一般に
カイラルスメクチックC相(SmC*)またはH相(S
mH*)を有する強誘電性液晶が用いられ、これらの状
態において印加された電界に応答して第1の光学的安定
状態と第2の光学的安定状態、いわゆる双安定状態を示
し、且つ電圧が印加されていない時はその状態を維持す
る性質、即ち安定性を有し、また電界の変化に対する応
答が速やかで、高速且つ記憶型の表示装置等の分野にお
ける広い利用が期待されている。
【0004】また、自発分極を有する液晶としては、近
年では二つの強誘電状態と一つの反強誘電状態を有する
反強誘電性液晶素子(J.J.A.P.,28,L12
65,1989)や、光学軸が印加電界の強度と極性に
応じて基板と平行な面内で連続的に変化する、いわゆる
しきい値を持たない反強誘電性液晶素子(AsiaDi
splay ’95 Digest,p.61,199
5)が知られている。
【0005】前者の反強誘電性液晶素子は、当該反強誘
電性液晶が備える配向状態の安定性を利用して画像を表
示するものである。即ち、該反強誘電性液晶は、液晶分
子の配向に三つの安定状態を有し、第1のしきい値以上
の電圧を印加した時に、印加電圧の極性に応じて液晶分
子が第1の方向に配列する第1の強誘電相または第2の
方向に配列する第2の強誘電相に配向し、前記第1のし
きい値より低い第2のしきい値以下の電圧を印加した
時、第1と第2の強誘電相の中間の配列状態である反強
誘電相に配向する。液晶素子の両側に配置する一対の偏
光板の透過軸の方向を反強誘電相の光学軸を基準にして
設定することにより、光の透過率を制御して画像を表示
することができる。
【0006】上記反強誘電性液晶素子とアクティブ素子
を組み合わせた表示素子の駆動法としては、特開平7−
64056号公報に液晶を強誘電相または反強誘電相に
設定した後、書き込み電圧を印加する方式が開示されて
いる。
【0007】また、上記したしきい値を持たない反強誘
電性液晶素子の高速応答性、広視野角特性を生かしてア
クティブマトリクス駆動する研究が行われている。例え
ば、以下の文献が挙げられる。
【0008】(1)A full−color thr
esholdless Antiferroelect
ric LCD exhibiting wide v
iewing angle with fast re
sponse time,T.Yoshida et
al,SID 97(Society for Inf
ormation Display 97)DIGES
T p.841〜844 (2)Voltage−holding proper
ties of thresholdless Ant
iferroelectric liquidcris
tals driven by active mat
rices,T.Saishu et al,SID
96(Society for Informatio
n Display 96)DIGEST p.703
〜706
【0009】
【発明が解決しようとする課題】上記した強誘電性液晶
や反強誘電性液晶といった液晶は自発分極を有している
ため、液晶分子のスイッチングに伴って、自発分極の反
転に起因した電流(反転電流)が発生する。この反転電
流は外部電場を妨げる方向に流れるため、アクティブマ
トリクス駆動においては、スイッチング素子を介して液
晶容量に蓄積された電荷を消費する方向に働く。そのた
め、スイッチング素子がオンの状態、即ち走査選択期間
内に全ての液晶分子がスイッチングし、反転電流によっ
て消費された電荷が補充された場合には問題はないが、
走査選択期間内にスイッチングが終了しなかった場合に
は、非選択期間にスイッチングした液晶分子による反転
電流によって液晶層にかかる電圧が降下してしまう。こ
の様子を図6に示す。
【0010】図6は上記したしきい値を持たない反強誘
電性液晶素子をアクティブマトリクス方式で駆動する際
の従来のタイミングチャートの一例である。図6におい
て、(a)は任意の走査信号線のスイッチング素子に印
加される走査信号の電圧波形で、TGが走査選択期間で
ある。また、(b)は当該走査信号線の任意の画素のス
イッチング素子を介して画素電極に印加される情報信号
の電圧波形、(c)は当該画素の液晶層に印加される電
圧波形、(d)は当該画素の透過率(最暗状態0%、最
明状態を100%とする)を示す。
【0011】図6は、TF1において100%表示、TF2
において0%表示する画素を示しているが、液晶のスイ
ッチングがTG期間内で終了しない場合、図6に示した
ように、非選択期間においてスイッチングした液晶分子
によって液晶層にかかる電圧が上昇し、0%表示するこ
とができない。これを防止する手段として、図7に示す
ように液晶のスイッチングが終了するまでTGを延長し
た場合には、フレーム周波数が低下してしまうという問
題があった。
【0012】本発明の目的は、自発分極を有する液晶を
用いた液晶素子において高速駆動で所望の階調表示を実
施し得る駆動方法を提供することにある。
【0013】
【課題を解決するための手段】本発明は、一対の基板間
に自発分極を有する液晶を挟持してなり、二次元状に配
置した画素毎にスイッチング素子を配し、該スイッチン
グ素子により各画素の液晶への電圧印加を制御するアク
ティブマトリクス方式の液晶素子の駆動方法であって、
各ラインの走査選択期間において、当該走査選択期間を
2分割し、第1の期間において前フレームで印加された
書き込みパルスの電圧とは逆極性で、|振幅×パルス幅
|が上記前フレームの書き込みパルスの|振幅×パルス
幅|と等しいリセットパルスを各画素の液晶に印加して
当該ラインの全画素を当該期間内に第一の透過率にリセ
ットした後、第2の期間において各画素の液晶に所定の
電圧値の書き込みパルスを印加して画素毎に現フレーム
の表示にかかる透過率とすることを特徴とする液晶素子
の駆動方法である。
【0014】
【0015】好ましくは、本発明は、上記液晶が、電圧
無印加で第一の配向状態にあり、該配向状態では第一の
透過率を示し、該液晶に第一の極性の電圧を加えたとき
には、液晶分子が第一の配向状態から一方の方向の第二
の配向状態にチルトし、所定の電圧値V0で第二の透過
率を示し、且つ第一の極性とは逆の第二の極性の電圧を
加えたときには、液晶分子が第一の配向状態から他方の
方向の第三の配向状態にチルトし、所定の電圧値−V0
で第二の透過率を示し、印加電圧値に応じて上記第一の
透過率と第二の透過率との間で連続的に透過率が変化す
る電圧−透過率特性を有する液晶素子の駆動方法であ
る。
【0016】また好ましくは、本発明は、上記液晶が、
電圧無印加時では、該液晶の平均分子軸が単安定化され
た第一の透過率を示す第一の状態を示し、第一の極性の
電圧印加時には、該液晶の平均分子軸は印加電圧の大き
さに応じた角度で該単安定化された位置から一方の側に
チルトした第二の透過率を示す第二の状態を示し、該第
一の極性とは逆極性の第二の極性の電圧印加時には、該
液晶の平均分子軸は該単安定化された第一の透過率を示
す第一の状態を維持し、印加電圧値に応じて該第一の透
過率と第二の透過率との間で連続的に透過率が変化する
電圧−透過率特性を有する液晶素子の駆動方法である。
【0017】また好ましくは、本発明は、上記液晶が、
電圧無印加時では、該液晶の平均分子軸が単安定化され
た第一の状態を示し、第一の極性の電圧印加時には、該
液晶の平均分子軸は印加電圧の大きさに応じた角度で該
安定化された位置から一方の側にチルトし、該第一の極
性とは逆極性の第二の極性の電圧印加時には、該液晶の
平均分子軸は該安定化された位置から第一の極性の電圧
を印加したときとは逆側にチルトし、第一の極性の電圧
印加時と第二の極性の電圧印加時の液晶の平均分子軸の
該第一の状態における単安定化された位置を基準とした
最大チルト状態のチルトの角度が互いに異なる液晶素子
の駆動方法である。
【0018】本発明においては、上記液晶素子におい
て、画素の書き換えの際に、逆極性のリセットパルスを
印加することにより短期間に該当ラインの画素を全て第
一の透過率にリセットすることができ、書き換えにかか
る時間を大幅に短縮して高速駆動を行うことが可能とな
る。
【0019】
【0020】さらに本発明においては、上記リセットパ
ルスを印加する第1の期間と書き込みパルスを印加する
第2の期間の間に非選択期間を設けることにより、画素
が完全に第一の透過率となるまでの時間を他のラインの
走査選択に用いることができ、1フレームの走査時間を
より短縮することができる。
【0021】
【0022】
【0023】
【発明の実施の形態】図1に、本発明の駆動方法を実施
するアクティブマトリクス方式の液晶素子の一例の断面
模式図を示す。また、図2に、当該液晶素子を組み込ん
だ液晶表示装置の平面模式図を示す。
【0024】図1、2に示すように、当該液晶素子は、
封止材16で封止した一対の基板1、2間に液晶15を
挟持してなる。基板1、2は通常ガラス等の絶縁性透明
基板から構成され、基板1上には画素電極9とスイッチ
ング素子としてTFT8が二次元状にマトリクス配置さ
れている。
【0025】画素電極9は、ITO等の透明導電材料か
ら形成され、例えば200〜100μm×200〜10
0μm程度の面積を有している。TFT8は、基板1上
に形成されたゲート電極3と、該ゲート電極3を覆って
窒化シリコン(SiN)等から形成されたゲート絶縁膜
5と、ゲート電極3に対向してゲート絶縁膜5上に形成
された半導体層4と、半導体層4の一端に接続されたソ
ース電極7、半導体層4の他端に接続されたドレイン電
極6とより構成される。TFT8は、ゲート電極3にゲ
ートパルス(走査選択信号)が印加された時にオンし、
そのオン抵抗Ronは、例えば100kΩ程度である。
【0026】各画素のTFT8のゲート電極3は対応す
る行の走査信号線23に接続され、ドレイン電極6は対
応する画素電極9に接続され、ソース電極7は対応する
列の情報信号線24に接続され、各走査信号線23は走
査信号印加回路21に、情報信号線24及びITO膜か
らなる保持容量(補助容量)電極10は情報信号印加回
路22に接続されている。走査信号印加回路21は各走
査信号線23に順次TFT8のゲートをオンする走査選
択信号を印加して走査する。情報信号印加回路22は、
表示階調等に対応した絶対値を有する階調パルスを各情
報信号線24に印加する。各画素電極9及びTFT8の
上には配向膜12が形成されている。
【0027】基板2には、画素電極9と対向し、基準電
圧Vcomが印加される共通電極13と、共通電極13上
に形成された配向膜14が設けられている。共通電極1
3はITO透明導電材料からなる。
【0028】また、配向膜12、14は、例えば、ポリ
イミド系配向材等の水平配向材で形成され、その表面は
所定方向にラビング等による配向処理が施されている。
【0029】また、セル作製時には、一方の基板上に、
スペーサーとして、例えば平均粒径2.0μmのシリカ
ビーズを散布し、均一なセルギャップを得る。
【0030】上記のような構成で、例えば、走査信号線
を200本、情報信号線を960本設け、画面サイズ6
インチ、320×200画素×R・G・Bの液晶素子が
構成される。
【0031】さらに、上記液晶素子は通常(透過型の場
合)一対の偏光板間に挟持して用いる。
【0032】本発明の駆動方法を実施する液晶素子構成
は上記構成に限定されるものではなく、本発明にかかる
電圧−透過率特性を有し、スイッチング素子を用いて画
素毎に液晶に印加される電圧を制御して駆動するアクテ
ィブマトリクス方式の液晶素子であれば、本発明の駆動
方法を適用することが可能である。
【0033】本発明の液晶素子において用いられる液晶
15としては、自発分極を有する液晶であり、液晶材料
や素子構成を適宜設定して液晶15が、電圧無印加で第
一の配向状態にあり、該配向状態では第一の透過率を示
し、該液晶に第一の極性の電圧を加えたときには、液晶
分子が第一の配向状態から一方の方向の第二の配向状態
にチルトし、所定の電圧値V0で第二の透過率を示し、
且つ第一の極性とは逆の第二の極性の電圧を加えたとき
には、液晶分子が第一の配向状態から他方の方向の第三
の配向状態にチルトし、所定の電圧値−V0で第二の透
過率を示し、印加電圧値に応じて上記第一の透過率と第
二の透過率との間で連続的に透過率が変化する電圧−透
過率特性を示すものが用いられる。具体的には、先に示
したようなしきい値を持たない反強誘電性液晶素子を構
成し得る反強誘電性液晶(以下、「TLAFLC」と記
す)やその他強誘電性液晶が好ましく用いられる。以
下、TLAFLCを用いた場合を例に挙げて本発明を説
明する。
【0034】図3に本発明に係る液晶素子における液晶
の平均分子軸方向を、図4に電圧−透過率特性を示す。
TLAFLCは、その螺旋ピッチが基板間隔よりも大き
いため、螺旋構造を消失した状態で基板間に封入されて
いる。この液晶素子に一方の極性で且つ絶対値が飽和電
圧値Vsat以上の電圧を印加した場合、全ての液晶分子
の長軸が図3の第2の方向32aに向き、全ての液晶分
子の双極子がそろって強誘電相を示す。次に、他方の極
性で且つ絶対値がVsat以上の電圧を印加した場合、ほ
とんど全ての液晶分子の長軸が第3の方向32bを向
き、やはり強誘電相を示す。一方、印加電圧が0の時、
液晶分子は層毎に第2の方向32aと第3の方向32b
を交互に向き、双極子も互いに相殺し合い、反強誘電相
を示す。この時、分子長軸の平均的方向(ダイレクタ)
は、液晶スメクチック相の層のほぼ法線方向、即ち、第
2の方向32aと第3の方向32bのほぼ中間の第1の
方向32cとなる。
【0035】図3中31a、31bは偏光板の透過軸の
方向であり、一方の偏光板の透過軸31aをスメクチッ
ク相の層の法線方向とほぼ平行に設定し、他方の偏光板
の透過軸31bを上記透過軸31aに直交するように設
定する。
【0036】図3に示すように、透過軸31a、31b
を設定すると、液晶のダイレクタを第2または第3の方
向32a、32bに向かせた第2または第3の配向状態
の時に透過率が最も高く(表示が最も明るく)なり、液
晶分子をスメクチック相の層の法線方向とほぼ平行な中
間方向32cに配向させた時(第1の配向状態)に透過
率が最も低く(表示が暗く)なる。
【0037】液晶のダイレクタは、印加電圧の極性と電
圧値(絶対値)に応じて、第2の方向32aと第3の方
向32bの間で連続的に変化する。このため、当該液晶
素子は、図4に示すように、液晶への印加電圧を制御す
ることにより、各画素の透過率を連続的に変化させるこ
とが可能である。尚、偏光板の偏光軸の設定を変えれ
ば、印加電圧が0の時に透過率を最高とし、飽和電圧値
以上で透過率を最低とすることも可能である。
【0038】図5に、本発明の駆動方法の第1の実施形
態のタイミングチャートを示す。尚、図5〜12に示す
タイミングチャート中の情報信号線に印加される電圧波
形については、便宜上、走査選択信号に同期するパルス
についてのみ示し、他の走査信号線に印加されるパルス
については省略する。
【0039】図5中、(a)は任意のラインの画素に印
加される走査信号の電圧波形、(b)は当該ラインの画
素の一つが接続された情報信号線に印加される情報信号
の電圧波形、(c)は当該画素の液晶に印加される電圧
波形、(d)は当該画素の透過率を示す。尚、(d)の
透過率は最も透過率が高い表示を100%、0%とす
る。また、本実施形態では、1フレーム毎に表示にかか
る書き込み電圧の極性を反転するフレーム反転駆動とす
る。
【0040】図4に示す電圧−透過率特性を有する液晶
素子においては、任意の画素の書き換えに際し、暗状態
から明状態へ書き換える場合よりも、明状態から暗状態
へ書き換える場合の方が要する時間が長い。これは、液
晶層にかかる電圧を低減或いは0とすることで液晶が安
定状態に戻る駆動力を利用していたためである。
【0041】図5に示されるように、本発明において
は、走査選択期間TGをt1とt2に等分割し、t1におい
て逆極性のリセットパルスを印加してt1期間中に0%
表示とする。具体的には、TF1において正極性で100
%表示を書き込んだ場合には、負極性のリセットパルス
を印加する。逆極性のリセットパルスを印加された液晶
分子は反対側の方向に配向すべく(図3において、32
aから32bに向かって、或いは32bから32aに向
かって)スイッチングを行うため、単に液晶に印加され
る電圧値を0Vとした場合よりも速い速度で表示の書き
換えが行われ、図7のTG期間よりも大幅に短いt1期間
で十分に0%表示に達する。t2期間ではTF2での表示
に応じた書き込みパルスが液晶に印加される。t2期間
では、0%表示から明状態への書き換えであるため、も
ともと書き換え速度が速くt2期間において十分に所望
の表示に書き換えることができる。よって、従来よりも
大幅に短い選択期間TGにおいて良好に書き換えが終了
し、1フレーム中に実質的に所望の階調を表示している
時間を長くして正確な階調表示を行うことができる。
【0042】次に、図8に具体的なリセットパルスの電
圧値の設定方法を示す。図4に示したように、本発明に
かかる液晶素子は、液晶に印加される電圧値が0Vの時
を最低として、印加される電圧値の絶対値の大きさに応
じて透過率が増加する特性を有している。従って、リセ
ットパルスの電圧値が大きすぎた場合には、t1期間に
おいて、0%表示を通り越して明状態を表示してしま
う。この様子を図10に示す。図中、(a)は任意のラ
インの画素に印加される走査選択信号、(b)、
(e)、(h)は当該ラインの画素の一つが接続された
情報信号線に印加される情報信号の電圧波形、(c)、
(f)、(i)は当該画素の液晶に印加される電圧波
形、(d)、(g)、(j)は当該画素の透過率を示
す。また、(b)〜(d)はTF1において100%表
示、(e)〜(g)は50%表示、(h)〜(j)は0
%表示した場合に、TF2でいずれも0%表示する場合を
示す。
【0043】0%〜100%表示していた画素に、同じ
電圧値−VRのリセットパルスを印加した場合、100
%表示していた画素については、t1期間でほぼ0%表
示に落ち着くが、50%表示及び0%表示してい画素に
ついては、リセットパルスによって液晶分子のスイッチ
ングが起こりすぎ、0%表示を通り越して0%以上の明
状態を表示してしまう。前記した通り、明状態から暗状
態への書き換え速度はその逆よりも遅いため、0%表示
に至るまでに長時間を要し、実質的に0%表示となる時
間が短く、画面としては本来の階調表示からずれた表示
となる。
【0044】そこで、本発明においては、TF2で印加す
るリセットパルスの電圧値を、前フレームのTF1での表
示を参照して選択する。即ち、図8に示すように、TF1
で100%表示をした画素には100%表示の書き込み
パルスの電圧値V100と同じ絶対値で逆極性の電圧値−
R100のリセットパルスをTF2のt1期間に印加し、T
F1で0%表示をした画素には0VのリセットパルスをT
F2のt1期間に印加し、その中間の50%表示の画素に
は50%表示の書き込みパルスの電圧値V50と同じ絶対
値で逆極性の電圧値のリセットパルスを印加することに
より、TF2のt1期間において、0%表示を通り越して
明状態に至ることなくほぼ0%表示とすることができ
る。
【0045】図9は、50%表示していた画素を0%、
50%、100%表示に書き換える場合のタイミングチ
ャートであり、(a)は任意のラインの画素に印加され
る走査選択信号、(b)、(e)、(h)は当該ライン
の画素の一つが接続された情報信号線に印加される情報
信号の電圧波形、(c)、(f)、(i)は当該画素の
液晶に印加される電圧波形、(d)、(g)、(j)は
当該画素の透過率を示す。また、(b)〜(d)はTF2
において0%表示、(e)〜(g)は50%表示、
(h)〜(j)は100%表示する場合を示す。
【0046】いずれの場合にも、TF1における50%表
示を参照したリセットパルスをTF2のt1において印加
し、0%表示にリセットした後、t2において0%〜1
00%表示応じた電圧値の書き込みパルスを印加してT
F2の表示を行っている。
【0047】尚、本実施形態においては、書き込みパル
スの極性をフレーム毎に反転するフレーム反転駆動を例
に挙げて説明しているが、当該実施形態はこれに限ら
ず、極性反転を行わない場合や、複数フレーム毎に極性
を反転する場合にも適用できる。
【0048】次に、本発明第2の実施形態の駆動方法に
ついて説明する。本実施形態は、先の第1の実施形態よ
りもより短い選択期間で書き換えを行うものである。そ
のタイミングチャートを図11に示す。図中、(a)は
任意のラインの画素に印加される走査選択信号、
(b)、(e)、(h)は当該ラインの画素の一つが接
続された情報信号線に印加される情報信号の電圧波形、
(c)、(f)、(i)は当該画素の液晶に印加される
電圧波形、(d)、(g)、(j)は当該画素の透過率
を示す。また、(b)〜(d)はTF1において100%
表示、(e)〜(g)は50%表示、(h)〜(j)は
0%表示した場合に、TF2でいずれも0%表示する場合
を示す。
【0049】本実施形態においては、分割された走査選
択期間t1とt2の間に非選択期間t3を設ける。t1期間
においては、第1の実施形態と同様に、前フレームの表
示を参照したリセットパルスを印加し、画素の表示を0
%表示にリセットする。画素の表示が完全に0%表示と
なるまでの時間を利用するため、ここで、一旦TFTを
オフし、上記リセットパルスの電圧値を印加した状態を
維持する。画素の表示が0%となった時にあらためてT
FTをオンするt2期間を設け、書き込みパルスを印加
する。上記t1期間とt2期間との間の非選択期間は、他
のラインの走査に利用することができるため、実質的に
1ライン当たりの選択期間を短くしてフレーム周波数を
向上することができる。
【0050】尚、本実施形態においては、書き込みパル
スの極性をフレーム毎に反転するフレーム反転駆動を例
に挙げて説明しているが、当該実施形態はこれに限ら
ず、極性反転を行わない場合や、複数フレーム毎に極性
を反転する場合にも適用できる。
【0051】また、本発明の参考実施形態は、上記第2
の実施形態と同様に、走査選択期間TGをより短くして
フレーム周波数を向上し得る駆動方法である。そのタイ
ミングチャートを図12に示す。図中、(a)は任意の
ラインの画素に印加される走査選択信号、(b)、
(e)、(h)は当該ラインの画素の一つが接続された
情報信号線に印加される情報信号の電圧波形、(c)、
(f)、(i)は当該画素の液晶に印加される電圧波
形、(d)、(g)、(j)は当該画素の透過率を示
す。また、いずれもTF1において50%表示の画素を、
(b)〜(d)はTF2において0%表示、(e)〜
(g)は50%表示、(h)〜(j)は100%表示す
る場合を示す。
【0052】本実施形態においては、前フレームと現フ
レームのそれぞれの表示を参照してリセットパルスを設
定する。前記第1の実施形態において説明したように、
リセットパルスの電圧値が大きすぎると0%表示を通り
越して0%以上の明状態を表示してしまう。本実施形態
はこの特性を逆に利用し、前フレームの表示を参照して
設定された電圧値に、現フレームの表示に応じた電圧値
を加算して、リセットパルスにより、より現フレームの
表示に近い状態まで書き換えるものである。
【0053】具体的には、図12に示すように、現フレ
ームの表示が0%の場合(c)には、50%表示からの
リセットパルスは第1の実施形態と同様に前フレームの
50%表示に対応した電圧値−VR50に設定するが、同
じ50%表示からの書き換えにおいても、現フレームの
表示が50%の場合(g)には、50%表示の書き込み
パルスの電圧値−V50をリセットパルスに加算して印加
し、t1期間内において速い時期に0%表示にリセット
した後、該0%表示を通り越して明状態を表示し始め
る。引き続き書き込み期間であるt2期間において、本
来の50%表示の電圧値−V50の書き込みパルスを印加
することにより、透過率の増加し始めた画素を50%表
示に維持する。同様に、現フレームの表示が100%の
場合(j)には、100%表示の書き込みパルスの電圧
値−V100をリセットパルスに加算して印加し、50%
表示よりもより速い時期に0%表示のリセットを行った
後、100%表示に向けて明状態を表示し始める。この
場合、リセットパルスの電圧値は100%表示に必要な
飽和電圧値を超えているので、本来の100%表示に必
要な電圧値−V100の書き込みパルスを印加して表示を
維持する。
【0054】本実施形態では、t1期間中の0%表示と
なった時間より実質的に現フレームの書き込みが始まっ
ているため、t2期間としては第1の実施形態よりも短
くすることができるため、実質的な1ラインの走査選択
期間を短くすることができ、フレーム周波数を向上する
ことができる。
【0055】また、図13に示す電圧V−透過率T特性
を示す液晶素子を用いて、本発明の図8、図9、図1
1、図12の駆動方法を行っても図4に示す電圧V−透
過率T特性を示す液晶素子と同様な効果を得ることがで
きる。
【0056】図13に示す液晶素子の特性を以下に詳し
く説明する。
【0057】図13の液晶素子では、カイラルスメクチ
ック相を示す液晶が用いられ、その材料の組成を調整
し、好ましくはエステル骨格を有している化合物の含有
比率が50%以下であれば、さらに液晶材料の処理や素
子構成、例えば配向制御膜の材料、処理条件等を適宜設
定することにより、前述の図13に示すように、電圧無
印加時では、該液晶の平均分子軸(液晶分子)が平均一
軸配向処理軸と実質的に一致し単安定化されている配向
状態を示し、駆動時では一方の極性(第一の極性)の電
圧印加時に印加電圧の大きさに応じて平均分子軸の単安
定化される位置を基準としたチルト角度が連続的に変化
し、他方の極性(第二の極性)の電圧印加時には液晶の
平均分子軸は、電圧無印加時と同様に平均一軸配向処理
軸と実質的に一致し、印加電圧の大きさによってもチル
トしないような特性を示すようにする。好ましくは、カ
イラルスメクチック相を示す液晶材料として降温下でI
相−Ch相−SmC*相の相転移系列又はI相−SmC*
相の相転移系列を示すものを用い、SmC*相でメモリ
性を消失された状態を形成する。
【0058】また、図14に示す電圧V−透過率T特性
を示す液晶素子を用いて、本発明の図8、図9、図1
1、図12の駆動方法を行っても図4に示す電圧V−透
過率T特性を示す液晶素子と同様な効果を得ることがで
きる。
【0059】図14に示す液晶素子の特性を以下に詳し
く説明する。
【0060】図14の液晶素子では、液晶としてカイラ
ルスメクチック相を示す液晶を用いる場合については、
その材料の組成を調整し、さらに液晶材料の処理や素子
構成、例えば配向制御膜の材料、処理条件等を適宜設定
することにより、前述の図14に示すように、電圧無印
加時では、該液晶の平均分子軸(液晶分子)が単安定化
されている配向状態を示し、駆動時では一方の極性(第
一の極性)の電圧印加時に印加電圧の大きさに応じて平
均分子軸の単安定化される位置を基準としたチルト角度
が連続的に変化し、他方の極性(第二の極性)の電圧印
加時には液晶の平均分子軸は、印加電圧の大きさに応じ
た角度でチルトし、且つ第一の極性の電圧印加による最
大チルト角度が、第二の極性の電圧印加による最大チル
ト角度より大きいような特性を示すようにする。好まし
くは、カイラルスメクチック相を示す液晶材料として降
温下でI相−Ch相−SmC*相の相転移系列又はI相
−SmC*相の相転移系列を示すものを用い、SmC*
でメモり性を消失された状態を形成する。
【0061】
【実施例】図1、図2に示す構成の液晶素子を作製し、
本発明の駆動方法を実施した。本実施例で用いた液晶
は、下記構造式を有する液晶化合物(1)、(2)を下
記組成で混合した液晶組成物であり、自発分極は72℃
において56nC/cm2であった。
【0062】
【化1】
【0063】尚、自発分極については、K.ミヤサト他
「三角波による強誘電性液晶の自発分極の直接測定方
法」(日本応用物理学会誌、22、10号(661)1
983、”Direct Method with T
riangular Waves for Measu
ring Spontaneous Polariza
tion in Ferroelectric Liq
uid Crystal”,as described
by K.Miyasato et al.(Ja
p.J.appl.Phys.22.No.10,L6
61(1983)))によって測定した。
【0064】本液晶素子を、図7の従来の駆動方法で駆
動したところ、100%表示の際に液晶に印加される電
圧値Vs=V100=6V、50%表示の電圧値Vs=V50
=3V、0%表示の電圧値Vs=V0=0Vと設定したと
ころ、TF1期間としては50ms、TG期間としては2
50μs必要であった。
【0065】次に、図9の本発明第1の実施形態の駆動
方法で、駆動条件を、TF1=TF2=24ms=(t1
2)×200本、t1=t2=60μs、V100=6V、
50=3V、V0=Vcom=0V、及び100%表示から
のリセットパルスの電圧値VR100=6V、50%表示か
らのリセットパルスの電圧値VR50=3V、0%表示か
らのリセットパルスの電圧値VR0=Vcom=0Vと設定
したところ、良好な階調表示を行うことができた。
【0066】また、図11の本発明第2の実施形態の駆
動方法で、駆動条件を、TF1=TF2=4ms、t1=t2
=10μs、t1とt2間の非選択期間=20μs、V
100=6V、V50=3V、V0=VR0=Vcom=0V、及
びVR100=6V、VR50=3Vに設定したところ、図9
の駆動方法と同様の良好な階調表示を行うことができ、
フレーム周波数を向上させることができた。
【0067】さらに、図12の本発明の参考実施形態の
駆動方法で、駆動条件を、TF1=TF2=12ms、t1
=50μs、t2=10μs、V100=6V、V50=3
V、V0=Vcom=0V、及び、リセットパルスの電圧値
については、それぞれ前フレームでの書き込みパルスの
電圧値の絶対値に現フレームでの書き込みパルスの電圧
値の絶対値を加算し、且つ前フレームの書き込みパルス
とは逆極性の電圧値とする。例えば、図12において5
0%表示から0%表示の書き換えのリセットパルスの電
圧値−VR50-0=−3V、50%表示から50%表示の
書き換えのリセットパルスの電圧値−VR50-50=−6
V、50%表示から100%表示の書き換えの−VR
50-100=−9Vである。
【0068】本実施形態においても、上記駆動条件で、
図9の駆動方法と同様の良好な階調表示を行うことがで
き、フレーム周波数を向上させることができた。
【0069】
【発明の効果】以上説明したように、本発明によれば、
短い走査選択期間において画素の書き換えを終了するこ
とができるため、高速駆動、或いは画素数を増加した高
精細化が可能となる。また、本発明においては、リセッ
トパルスを印加する期間と書き込みパルスを印加する期
間の間に非選択期間を設けることにより、より短い走査
選択期間で画素の書き換えを行うことが可能となるた
め、フレーム周波数を向上してより高精細な画像表示を
実現することができる。
【図面の簡単な説明】
【図1】本発明の駆動方法を実施する液晶素子の一例の
断面模式図である。
【図2】図1の液晶素子を組み込んだ液晶表示装置の一
例の平面模式図である。
【図3】本発明にかかる、TLAFLCを用いた液晶素
子における、液晶分子の平均分子軸方向と偏光板の偏光
軸との関係を示した図である。
【図4】本発明にかかる液晶素子の電圧−透過率特性を
示す図である。
【図5】本発明第1の実施形態のタイミングチャートで
ある。
【図6】TLAFLCを用いた液晶素子の従来の駆動方
法のタイミングチャートである。
【図7】TLAFLCを用いた液晶素子の従来の駆動方
法のタイミングチャートである。
【図8】本発明第1の実施形態におけるリセットパルス
の設定方法を示すタイミングチャートである。
【図9】本発明第1の実施形態において、50%表示の
画素を0〜100%表示に書き換える場合のタイミング
チャートである。
【図10】本発明第1の実施形態において、同じ電圧値
のリセットパルスを印加した場合のタイミングチャート
である。
【図11】本発明第2の実施形態のタイミングチャート
である。
【図12】 本発明の参考実施形態のタイミングチャー
トである。
【図13】本発明の別の液晶素子の電圧−透過率特性を
示す。
【図14】本発明の別の液晶素子の電圧−透過率特性を
示す。
【符号の説明】
1、2 基板 3 ゲート電極 4 半導体層 5 ゲート絶縁膜 6 ドレイン電極 7 ソース電極 8 TFT 9 画素電極 10 保持容量電極 12、14 配向膜 13 共通電極 15 液晶 16 封止材 21 走査信号印加回路 22 情報信号印加回路 23 走査信号線 24 情報信号線 31a、31b 偏光板の偏光軸方向 32a〜32c 液晶分子の平均分子軸方向
───────────────────────────────────────────────────── フロントページの続き (72)発明者 滝口 隆雄 東京都大田区下丸子3丁目30番2号 キ ヤノン株式会社内 (72)発明者 伊庭 潤 東京都大田区下丸子3丁目30番2号 キ ヤノン株式会社内 (56)参考文献 特開 平5−100208(JP,A) (58)調査した分野(Int.Cl.7,DB名) G02F 1/133 560 G02F 1/133 550 G09G 3/36

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 一対の基板間に自発分極を有する液晶を
    挟持してなり、二次元状に配置した画素毎にスイッチン
    グ素子を配し、該スイッチング素子により各画素の液晶
    への電圧印加を制御するアクティブマトリクス方式の液
    晶素子の駆動方法であって、 各ラインの走査選択期間において、当該走査選択期間を
    2分割し、 第1の期間において前フレームで印加された書き込みパ
    ルスの電圧とは逆極性で、|振幅×パルス幅|が上記前
    フレームの書き込みパルスの|振幅×パルス幅|と等し
    リセットパルスを各画素の液晶に印加して当該ライン
    の全画素を当該期間内に第一の透過率にリセットした
    後、第2の期間において各画素の液晶に所定の電圧値の
    書き込みパルスを印加して画素毎に現フレームの表示に
    かかる透過率とすることを特徴とする液晶素子の駆動方
    法。
  2. 【請求項2】 上記液晶が、電圧無印加で第一の配向状
    態にあり、該配向状態では第一の透過率を示し、該液晶
    に第一の極性の電圧を加えたときには、液晶分子が第一
    の配向状態から一方の方向の第二の配向状態にチルト
    し、所定の電圧値V0で第二の透過率を示し、且つ第一
    の極性とは逆の第二の極性の電圧を加えたときには、液
    晶分子が第一の配向状態から他方の方向の第三の配向状
    態にチルトし、所定の電圧値−V0で第二の透過率を示
    し、印加電圧値に応じて上記第一の透過率と第二の透過
    率との間で連続的に透過率が変化する電圧−透過率特性
    を有する請求項1に記載の液晶素子の駆動方法。
  3. 【請求項3】 上記液晶が、電圧無印加時では、該液晶
    の平均分子軸が単安定化された第一の透過率を示す第一
    の状態を示し、第一の極性の電圧印加時には、該液晶の
    平均分子軸は印加電圧の大きさに応じた角度で該単安定
    化された位置から一方の側にチルトした第二の透過率を
    示す第二の状態を示し、該第一の極性とは逆極性の第二
    の極性の電圧印加時には、該液晶の平均分子軸は該単安
    定化された第一の透過率を示す第一の状態を維持し、印
    加電圧値に応じて該第一の透過率と第二の透過率との間
    で連続的に透過率が変化する電圧−透過率特性を有する
    請求項1に記載の液晶素子の駆動方法。
  4. 【請求項4】 上記液晶が、電圧無印加時では、該液晶
    の平均分子軸が単安定化された第一の状態を示し、第一
    の極性の電圧印加時には、該液晶の平均分子軸は印加電
    圧の大きさに応じた角度で該安定化された位置から一方
    の側にチルトし、該第一の極性とは逆極性の第二の極性
    の電圧印加時には、該液晶の平均分子軸は該安定化され
    た位置から第一の極性の電圧を印加したときとは逆側に
    チルトし、第一の極性の電圧印加時と第二の極性の電圧
    印加時の液晶の平均分子軸の該第一の状態における単安
    定化された位置を基準とした最大チルト状態のチルトの
    角度が互いに異なる請求項1に記載の液晶素子の駆動方
    法。
  5. 【請求項5】 上記書き込みパルスの極性をフレーム毎
    に反転する請求項1に記載の液晶素子の駆動方法。
  6. 【請求項6】 上記第1の期間と第2の期間との間に、
    非選択期間を設ける請求項1に記載の液晶素子の駆動方
    法。
JP11159099A 1998-04-30 1999-04-20 液晶素子の駆動方法 Expired - Fee Related JP3530767B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11159099A JP3530767B2 (ja) 1998-04-30 1999-04-20 液晶素子の駆動方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10-120656 1998-04-30
JP12065698 1998-04-30
JP11159099A JP3530767B2 (ja) 1998-04-30 1999-04-20 液晶素子の駆動方法

Publications (2)

Publication Number Publication Date
JP2000019485A JP2000019485A (ja) 2000-01-21
JP3530767B2 true JP3530767B2 (ja) 2004-05-24

Family

ID=26450945

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11159099A Expired - Fee Related JP3530767B2 (ja) 1998-04-30 1999-04-20 液晶素子の駆動方法

Country Status (1)

Country Link
JP (1) JP3530767B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60025296T2 (de) * 1999-05-14 2006-07-13 Semiconductor Energy Laboratory Co., Ltd., Atsugi Brillenartiges Anzeige-Gerät
EP1180714A4 (en) * 2000-03-27 2002-10-02 Citizen Watch Co Ltd FLÜSSIGKRISTALVERSCHLUSS
JP2002014319A (ja) * 2000-03-31 2002-01-18 Canon Inc 液晶素子及びその駆動方法
US8564514B2 (en) 2001-04-18 2013-10-22 Fujitsu Limited Driving method of liquid crystal display device and liquid crystal display device
JP2008209482A (ja) * 2007-02-23 2008-09-11 Seiko Epson Corp 電気泳動表示装置、電気泳動表示装置の駆動方法、及び電子機器

Also Published As

Publication number Publication date
JP2000019485A (ja) 2000-01-21

Similar Documents

Publication Publication Date Title
JP3342341B2 (ja) 液晶装置及び液晶装置の駆動方法
JPS6261931B2 (ja)
US6208403B1 (en) Antiferroelectric liquid crystal display device
EP0542518B1 (en) Liquid crystal element and driving method thereof
JPH10307304A (ja) 液晶表示素子とその駆動方法
US6323850B1 (en) Driving method for liquid crystal device
JP3305990B2 (ja) 液晶表示装置およびその駆動方法
JP3530767B2 (ja) 液晶素子の駆動方法
JP3259633B2 (ja) 反強誘電性液晶表示素子
JP2984789B2 (ja) 表示素子装置及び表示素子の駆動方法
JP3259634B2 (ja) 反強誘電性液晶表示素子
JP3424149B2 (ja) 表示素子及び表示素子装置
JP3259600B2 (ja) 反強誘電性液晶表示素子
JP2984788B2 (ja) 表示素子装置及び表示素子の駆動方法
JP3123704B2 (ja) 自発分極を有する液晶を用いた液晶表示素子
JP3259632B2 (ja) 反強誘電性液晶表示素子
JP2985125B2 (ja) 表示素子及び表示素子装置
JPH06194625A (ja) 強誘電性液晶表示素子の駆動方法
JP2984790B2 (ja) 表示素子装置及び表示素子の駆動方法
JP3005936B2 (ja) 液晶表示素子
JP3259601B2 (ja) 反強誘電性液晶表示素子
JPH10301091A (ja) 液晶表示素子とその駆動方法
JPH10307306A (ja) 液晶表示素子とその駆動方法
JPH0950047A (ja) 反強誘電性液晶表示素子
JPH10307285A (ja) 液晶表示素子とその駆動方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040301

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080305

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090305

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100305

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees