JP3530205B2 - 薄膜トランジスタ及びその製造方法 - Google Patents
薄膜トランジスタ及びその製造方法Info
- Publication number
- JP3530205B2 JP3530205B2 JP10548593A JP10548593A JP3530205B2 JP 3530205 B2 JP3530205 B2 JP 3530205B2 JP 10548593 A JP10548593 A JP 10548593A JP 10548593 A JP10548593 A JP 10548593A JP 3530205 B2 JP3530205 B2 JP 3530205B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- metal layer
- film
- forming
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
- H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Landscapes
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Weting (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、特にＬＣＤ（液晶表示
装置）用に有効な薄膜トランジスタ及びその製造方法に
関する。
装置）用に有効な薄膜トランジスタ及びその製造方法に
関する。
【０００２】
【従来の技術】薄膜トランジスタ（ＴＦＴ）は、ＬＣＤ
のスイッチング素子として広く使用される。
のスイッチング素子として広く使用される。
【０００３】図１は一般的なＴＦＴの断面構造図であ
る。図１に示されるように、絶縁基板１１上にゲート電
極用金属を全面にわたって蒸着しパターニングして基板
の一端にゲート電極１２を形成し、基板の全面にわたっ
てゲート絶縁膜１３を蒸着し、連続して非晶質シリコン
膜１４をゲート絶縁膜上に蒸着した後、ゲート電極１２
の上方部に非晶質シリコン膜のパターンを形成し、ゲー
ト絶縁膜１３上に前記非晶質シリコン膜１４から距離を
おいて画素電極用透明電極１５を形成し、ついでドレイ
ン電極１６を前記非晶質シリコン膜１４および透明電極
１５の一方上面と重なるようにゲート絶縁膜１３上に形
成すると共に、ソース電極１７は前記非晶質シリコン膜
１４の他方の上面に重なるようにゲート絶縁膜１３上に
形成し、基板上の全面にわたってＴＦＴの保護膜として
非活性層１８を形成することにより図１のＴＦＴが製造
される。
る。図１に示されるように、絶縁基板１１上にゲート電
極用金属を全面にわたって蒸着しパターニングして基板
の一端にゲート電極１２を形成し、基板の全面にわたっ
てゲート絶縁膜１３を蒸着し、連続して非晶質シリコン
膜１４をゲート絶縁膜上に蒸着した後、ゲート電極１２
の上方部に非晶質シリコン膜のパターンを形成し、ゲー
ト絶縁膜１３上に前記非晶質シリコン膜１４から距離を
おいて画素電極用透明電極１５を形成し、ついでドレイ
ン電極１６を前記非晶質シリコン膜１４および透明電極
１５の一方上面と重なるようにゲート絶縁膜１３上に形
成すると共に、ソース電極１７は前記非晶質シリコン膜
１４の他方の上面に重なるようにゲート絶縁膜１３上に
形成し、基板上の全面にわたってＴＦＴの保護膜として
非活性層１８を形成することにより図１のＴＦＴが製造
される。
【０００４】前記のようなＴＦＴの特性および歩留まり
（yield）を向上させるために、図２に示すように、２
重構造のゲート絶縁膜２３−１、２３−２を有するＴＦ
Ｔおよび図３に示すように、２重構造のゲート電極２３
−１、３２−２を有するＴＦＴが提案された。
（yield）を向上させるために、図２に示すように、２
重構造のゲート絶縁膜２３−１、２３−２を有するＴＦ
Ｔおよび図３に示すように、２重構造のゲート電極２３
−１、３２−２を有するＴＦＴが提案された。
【０００５】図２、図３において、絶縁基板２１、３１
としては、ガラス基板や石英基板を使用し、ゲート電極
２２、３２としては、Ａｌ，ＴＡ，Ｔｉ，Ｎｂなどの金
属またはこれらの合金が使用され、第１ゲート絶縁膜２
３−１は、Ａｌ2Ｏ5やＴａ2Ｏ5などの透明な陽極酸化膜
（anodized film）を、第２ゲート絶縁膜２３−２とし
ては窒化膜（ＳｉＮ）や酸化膜（ＳｉＯ2）などを使用
する。
としては、ガラス基板や石英基板を使用し、ゲート電極
２２、３２としては、Ａｌ，ＴＡ，Ｔｉ，Ｎｂなどの金
属またはこれらの合金が使用され、第１ゲート絶縁膜２
３−１は、Ａｌ2Ｏ5やＴａ2Ｏ5などの透明な陽極酸化膜
（anodized film）を、第２ゲート絶縁膜２３−２とし
ては窒化膜（ＳｉＮ）や酸化膜（ＳｉＯ2）などを使用
する。
【０００６】図２のＴＦＴにおいて、２重構造のゲート
絶縁膜を形成する工程を概略的に説明する。
絶縁膜を形成する工程を概略的に説明する。
【０００７】まず、絶縁基板２１上に陽極酸化が可能な
金属をほぼ３０００Åの厚さで全面にわたって蒸着した
後パターニングして金属パターン２２を形成する。
金属をほぼ３０００Åの厚さで全面にわたって蒸着した
後パターニングして金属パターン２２を形成する。
【０００８】陽極酸化の技術により、厚さ３０００Åの
金属パターン２２のうち厚さ１５００Å程のみ一部陽極
酸化して２０００Åの厚さを有する第１ゲート絶縁膜２
３−１を形成する。このとき、陽極酸化されない金属パ
ターン２２はゲート電極になり、その厚さはほぼ１５０
０Åである。
金属パターン２２のうち厚さ１５００Å程のみ一部陽極
酸化して２０００Åの厚さを有する第１ゲート絶縁膜２
３−１を形成する。このとき、陽極酸化されない金属パ
ターン２２はゲート電極になり、その厚さはほぼ１５０
０Åである。
【０００９】陽極酸化として第１ゲート絶縁膜２３−１
を形成した後、窒化膜や酸化膜のような第２ゲート絶縁
膜２３−２を形成すれば、２重構造のゲート絶縁膜が形
成される。
を形成した後、窒化膜や酸化膜のような第２ゲート絶縁
膜２３−２を形成すれば、２重構造のゲート絶縁膜が形
成される。
【００１０】
【発明が解決しようとする課題】上述したように、陽極
酸化の技術を利用してゲート絶縁膜として透明な陽極酸
化膜を形成する場合において、陽極酸化の前に、図４
（ａ）のように初期の金属パターン２２の厚さをＤ0と
して、陽極酸化後の絶縁膜に変換される金属パターン２
２の厚さをＤ1とし、陽極酸化されなくゲート電極とし
て使用される金属パターン２２の厚さをＤ2とする場
合、陽極酸化の前の厚さＤ1の金属パターンが、陽酸化
後図４（ｂ）のように陽極酸化膜２３−１に変形され
る。
酸化の技術を利用してゲート絶縁膜として透明な陽極酸
化膜を形成する場合において、陽極酸化の前に、図４
（ａ）のように初期の金属パターン２２の厚さをＤ0と
して、陽極酸化後の絶縁膜に変換される金属パターン２
２の厚さをＤ1とし、陽極酸化されなくゲート電極とし
て使用される金属パターン２２の厚さをＤ2とする場
合、陽極酸化の前の厚さＤ1の金属パターンが、陽酸化
後図４（ｂ）のように陽極酸化膜２３−１に変形され
る。
【００１１】この時、陽極酸化膜２３ー１は、陽極酸化
の時体積が膨張するので、その厚さが陽極酸化の前の金
属パターンの厚さ（Ｄ1）のままに維持することはな
く、体積膨張率をαとすると、陽極酸化膜２３−１の後
さは、αＤ1になる。
の時体積が膨張するので、その厚さが陽極酸化の前の金
属パターンの厚さ（Ｄ1）のままに維持することはな
く、体積膨張率をαとすると、陽極酸化膜２３−１の後
さは、αＤ1になる。
【００１２】したがって、陽極酸化の前の初期段差（Ｓ
ｉ）は、Ｓｉ＝Ｄ1＋Ｄ2であるが、陽極酸化後の最終段
差（Ｓｆ1）は、Ｓｆ1＝Ｄ1＋αＤ2になって、陽極酸化
後の段差はさらに増加することとなる。陽極酸化の時、
Ａｌの体積膨張率は１．５、Ｔａは２．５、Ｎｂは２．
５になる。
ｉ）は、Ｓｉ＝Ｄ1＋Ｄ2であるが、陽極酸化後の最終段
差（Ｓｆ1）は、Ｓｆ1＝Ｄ1＋αＤ2になって、陽極酸化
後の段差はさらに増加することとなる。陽極酸化の時、
Ａｌの体積膨張率は１．５、Ｔａは２．５、Ｎｂは２．
５になる。
【００１３】結局、陽極酸化の技術を利用してゲート絶
縁膜を２重構造と形成する場合、陽極酸化による体積膨
張により、絶縁基板表面とゲート電極表面との高さの差
が増加することとなる。このような高い段差があると、
ゲート電極とソース／ドレイン電極との交叉部分におけ
る断線の発生率が増加する。
縁膜を２重構造と形成する場合、陽極酸化による体積膨
張により、絶縁基板表面とゲート電極表面との高さの差
が増加することとなる。このような高い段差があると、
ゲート電極とソース／ドレイン電極との交叉部分におけ
る断線の発生率が増加する。
【００１４】また、ＴＦＴの特性および歩留まりを向上
するために、ゲート絶縁膜として使用される透明な陽極
酸化膜は電流を流して陽極にして化学的反応を起こさせ
ることにより形成される。
するために、ゲート絶縁膜として使用される透明な陽極
酸化膜は電流を流して陽極にして化学的反応を起こさせ
ることにより形成される。
【００１５】一つの基板上に複数のＴＦＴを製造する時
には複数のゲート電極を全て連結した状態で陽極酸化膜
を形成する。
には複数のゲート電極を全て連結した状態で陽極酸化膜
を形成する。
【００１６】したがって、ゲート電極の線幅（line wid
th）が非常に狭くなり、図５（ａ）に示すように、ゲー
ト電極のデザインや線欠陥（line defect）により線幅
が一定しない場合には、図５（ｂ）に示すように、線幅
が減少する部分に、陽極酸化の時ゲート電極を通じて流
れる電流の集中が起こり、または絶縁基板とゲート電極
間との取付不良によりゲート電極が断線される場合があ
る。
th）が非常に狭くなり、図５（ａ）に示すように、ゲー
ト電極のデザインや線欠陥（line defect）により線幅
が一定しない場合には、図５（ｂ）に示すように、線幅
が減少する部分に、陽極酸化の時ゲート電極を通じて流
れる電流の集中が起こり、または絶縁基板とゲート電極
間との取付不良によりゲート電極が断線される場合があ
る。
【００１７】したがって、陽極酸化技術を利用して絶縁
膜を形成する場合には、このような断線問題を考慮し
て、ゲート電極の線幅および厚さを制限しなければなら
ないという問題点があった。
膜を形成する場合には、このような断線問題を考慮し
て、ゲート電極の線幅および厚さを制限しなければなら
ないという問題点があった。
【００１８】図６は図２のＴＦＴを採用したアクティブ
マトリックス液晶表示装置（activematrix LCD）の断面
図である。
マトリックス液晶表示装置（activematrix LCD）の断面
図である。
【００１９】液晶表示装置は、ＴＦＴが形成されている
下板６０と、上板７０および下板６０と上板７０との間
に封入された液晶８０とからなる。このような液晶表示
装置を製造する方法は、下側の絶縁基板６１上に図２で
説明したようなＴＦＴを形成して下板６０を作製する段
階と、下板６０から距離をおいて上板７０を作製する段
階とを含む。上板７０は、上側の絶縁基板７１のＴＦＴ
に対応する部分にブラックマトリックス７２を形成し、
その後、基板全面にわたって上部の共通電極７３を形成
して作製する。その後、下板６０と上板７０との間に液
晶８０を注入する段階と、を含む。
下板６０と、上板７０および下板６０と上板７０との間
に封入された液晶８０とからなる。このような液晶表示
装置を製造する方法は、下側の絶縁基板６１上に図２で
説明したようなＴＦＴを形成して下板６０を作製する段
階と、下板６０から距離をおいて上板７０を作製する段
階とを含む。上板７０は、上側の絶縁基板７１のＴＦＴ
に対応する部分にブラックマトリックス７２を形成し、
その後、基板全面にわたって上部の共通電極７３を形成
して作製する。その後、下板６０と上板７０との間に液
晶８０を注入する段階と、を含む。
【００２０】前述した液晶表示装置は、上板７０にブラ
ックマトリックス７２を形成するので、上板と下板との
合着の時、合着公差によって開口率の減少を招来し、上
板７０のブラックマトリックス７２の光反射により下板
６０のＴＦＴに光が照射されてＴＦＴの特性が低下され
る問題点があった。
ックマトリックス７２を形成するので、上板と下板との
合着の時、合着公差によって開口率の減少を招来し、上
板７０のブラックマトリックス７２の光反射により下板
６０のＴＦＴに光が照射されてＴＦＴの特性が低下され
る問題点があった。
【００２１】
【発明が解決しようとする課題】本発明の目的は、陽極
酸化の際のゲート電極の微細な線幅の変化による断線問
題を解消し、線幅を細くすると開口率が改良させること
ができるＴＦＴ及びその製造方法を提供することにあ
る。
酸化の際のゲート電極の微細な線幅の変化による断線問
題を解消し、線幅を細くすると開口率が改良させること
ができるＴＦＴ及びその製造方法を提供することにあ
る。
【００２２】本発明の他の目的は、陽極酸化の際の絶縁
基板表面とゲート電極表面との高さの差を減してゲート
電極とソース／ドレイン電極とに重なる部分からの短絡
を防止させることができるＴＦＴおよびその製造方法を
提供するにある。
基板表面とゲート電極表面との高さの差を減してゲート
電極とソース／ドレイン電極とに重なる部分からの短絡
を防止させることができるＴＦＴおよびその製造方法を
提供するにある。
【００２３】
【課題を解決するための手段】上記の目的を達成するた
めに、絶縁基板と；傾斜側面を有し、かつ予め定められ
た大きさの線幅を有する絶縁基板の一側上に形成された
金属層と；前記金属層より大きい線幅を有し、かつ前記
金属層を覆うように絶縁基板上に形成された第１絶縁膜
と；基板の全ての表面にわたって形成された第２絶縁膜
と；前記金属層の上部の第２絶縁膜上の一側に形成され
た非晶質シリコン膜と；前記第２絶縁膜の他側に形成さ
れた画素電極と；前記画素電極と非晶質シリコン膜の一
側の上面とに重なるように前記第２絶縁膜上に形成され
たドレイン電極と；前記非晶質シリコン膜の他側の上面
に重なるように前記第２絶縁膜上に形成されたソース電
極と；基板上の全ての表面を覆うように形成された保護
膜と；を含むＴＦＴを提供する。
めに、絶縁基板と；傾斜側面を有し、かつ予め定められ
た大きさの線幅を有する絶縁基板の一側上に形成された
金属層と；前記金属層より大きい線幅を有し、かつ前記
金属層を覆うように絶縁基板上に形成された第１絶縁膜
と；基板の全ての表面にわたって形成された第２絶縁膜
と；前記金属層の上部の第２絶縁膜上の一側に形成され
た非晶質シリコン膜と；前記第２絶縁膜の他側に形成さ
れた画素電極と；前記画素電極と非晶質シリコン膜の一
側の上面とに重なるように前記第２絶縁膜上に形成され
たドレイン電極と；前記非晶質シリコン膜の他側の上面
に重なるように前記第２絶縁膜上に形成されたソース電
極と；基板上の全ての表面を覆うように形成された保護
膜と；を含むＴＦＴを提供する。
【００２４】また、傾斜側面を有し、かつ予め定められ
た大きさの線幅を有するように絶縁基板上の一側に金属
層を形成するステップと；前記第１金属層の線幅より２
倍以上の大きい線幅を有し、かつ前記第１金属層を覆う
ように絶縁基板上に形成された第２金属層を形成するス
テップと；第１絶縁膜を形成するステップと；第２絶縁
膜を基板の全ての面にわたって形成するステップと；前
記金属層上部の前記第２絶縁膜上の一側に、非晶質シリ
コン膜を形成するステップと；前記第２絶縁膜上の他側
に、画素電極を形成するステップと；前記画素電極およ
び非晶質シリコン膜の一側上面に重なるように前記第２
絶縁膜上にドレイン電極を形成し、前記非晶質シリコン
膜の他側の上面と重なるように前記第２絶縁膜上にソー
ス電極を形成するステップと；基板の全ての表面にわた
って保護膜を形成するステップと；を含むＴＦＴの製造
方法を提供する。
た大きさの線幅を有するように絶縁基板上の一側に金属
層を形成するステップと；前記第１金属層の線幅より２
倍以上の大きい線幅を有し、かつ前記第１金属層を覆う
ように絶縁基板上に形成された第２金属層を形成するス
テップと；第１絶縁膜を形成するステップと；第２絶縁
膜を基板の全ての面にわたって形成するステップと；前
記金属層上部の前記第２絶縁膜上の一側に、非晶質シリ
コン膜を形成するステップと；前記第２絶縁膜上の他側
に、画素電極を形成するステップと；前記画素電極およ
び非晶質シリコン膜の一側上面に重なるように前記第２
絶縁膜上にドレイン電極を形成し、前記非晶質シリコン
膜の他側の上面と重なるように前記第２絶縁膜上にソー
ス電極を形成するステップと；基板の全ての表面にわた
って保護膜を形成するステップと；を含むＴＦＴの製造
方法を提供する。
【００２５】
【実施例】図７は、本発明の薄膜トランジスタをスイッ
チング素子として使用したアクティブマトリックス液晶
表示装置の等価回路図を図示したものである。
チング素子として使用したアクティブマトリックス液晶
表示装置の等価回路図を図示したものである。
【００２６】スイッチング素子であるＴＦＴ１と、電荷
蓄積用コンデンサ２および液晶セル３が一つの単位画素
を構成し、このような単位画素マトリックス形態で配列
されている。
蓄積用コンデンサ２および液晶セル３が一つの単位画素
を構成し、このような単位画素マトリックス形態で配列
されている。
【００２７】したがって、同一の行（Column）に配列さ
れている各単位画素を構成するＴＦＴのゲート電極が、
一つのゲートライン（ＧＬ）に同様に連結されるゲート
電極を有するので、各ゲートラインに一定の電圧が印加
されると印加される電圧に応じてそれぞれのトランジス
タのソース端子とドレイン端子との間に流れる電流が調
節され、これにより液晶セル３が駆動される。
れている各単位画素を構成するＴＦＴのゲート電極が、
一つのゲートライン（ＧＬ）に同様に連結されるゲート
電極を有するので、各ゲートラインに一定の電圧が印加
されると印加される電圧に応じてそれぞれのトランジス
タのソース端子とドレイン端子との間に流れる電流が調
節され、これにより液晶セル３が駆動される。
【００２８】図８は、図７の液晶表示装置の平面図で、
電荷蓄積用コンデンサ２の図示は省略された。
電荷蓄積用コンデンサ２の図示は省略された。
【００２９】図９及び１０は本発明の第１実施例による
ＴＦＴの製造工程図で、陽極酸化の時、ゲート電極の微
細な線幅の変化により発生されるゲート電極の断線問題
を解消し、開口率を向上させたものである。
ＴＦＴの製造工程図で、陽極酸化の時、ゲート電極の微
細な線幅の変化により発生されるゲート電極の断線問題
を解消し、開口率を向上させたものである。
【００３０】第１実施例によるＴＦＴは、予め定められ
た線幅を有するゲート電極を覆うように前記ゲート電極
より大きい線幅を有する陽極酸化膜が第１ゲート絶縁膜
として絶縁基板上に形成された。
た線幅を有するゲート電極を覆うように前記ゲート電極
より大きい線幅を有する陽極酸化膜が第１ゲート絶縁膜
として絶縁基板上に形成された。
【００３１】第１実施例によれば、図９（ａ）のよう
に、絶縁基板１１１上に陽極酸化されない金属をほぼ１
０００Åの厚さで蒸着した後、予め定められた大きさの
線幅（ＷＬ1）を有するようにパターニングして第１ゲ
ート電極１１２−１を形成する。
に、絶縁基板１１１上に陽極酸化されない金属をほぼ１
０００Åの厚さで蒸着した後、予め定められた大きさの
線幅（ＷＬ1）を有するようにパターニングして第１ゲ
ート電極１１２−１を形成する。
【００３２】図９（ｂ）のように、陽極酸化が可能な金
属をその上にほぼ２０００Åの厚さで蒸着した後、前記
第１ゲート電極１１２−１の線幅（ＷＬ１）より２倍以
上の大きい線幅を有するようにパターニングして第２ゲ
ート電極１１２−１を形成する。
属をその上にほぼ２０００Åの厚さで蒸着した後、前記
第１ゲート電極１１２−１の線幅（ＷＬ１）より２倍以
上の大きい線幅を有するようにパターニングして第２ゲ
ート電極１１２−１を形成する。
【００３３】第２ゲート電極として、Ａｌ，Ｔａ，Ｔ
ｉ，Ｓｉ，Ｖ，Ｎｂ，Ｈｆ又はＺｒのような金属を使用
する。
ｉ，Ｓｉ，Ｖ，Ｎｂ，Ｈｆ又はＺｒのような金属を使用
する。
【００３４】この時、第１ゲート電極１１２−１が５μ
ｍの線幅（ＷＬ１）を有するようにパターニングし、第
２ゲート電極１１２−２が２０μｍ程の線幅（ＷＬ１）
を有するようにパターニングするのが好ましい。
ｍの線幅（ＷＬ１）を有するようにパターニングし、第
２ゲート電極１１２−２が２０μｍ程の線幅（ＷＬ１）
を有するようにパターニングするのが好ましい。
【００３５】ゲート電極１１２−１、１１２−２を形成
した後、図９（ｃ）のように、第２ゲート電極１１２−
２を陽極酸化して透明な陽極酸化膜１１３−１に変換す
る。この陽極酸化膜１１３−１は、体積膨張によりその
厚さがほぼ３０００Å程度増加する。
した後、図９（ｃ）のように、第２ゲート電極１１２−
２を陽極酸化して透明な陽極酸化膜１１３−１に変換す
る。この陽極酸化膜１１３−１は、体積膨張によりその
厚さがほぼ３０００Å程度増加する。
【００３６】したがって、前記第１、第２ゲート電極の
中、第２ゲート電極１１２−２が陽極酸化により、陽極
酸化膜に変換されて第１ゲート絶縁膜になるので、第１
ゲート電極１１２−１のみ実質的にゲート電極になる。
中、第２ゲート電極１１２−２が陽極酸化により、陽極
酸化膜に変換されて第１ゲート絶縁膜になるので、第１
ゲート電極１１２−１のみ実質的にゲート電極になる。
【００３７】この時、第１ゲート電極１１２−１は陽極
酸化されず、第２ゲート電極１１２−２のみ陽極酸化が
可能であるので、陽極酸化の時第１ゲート電極１１２−
１は保護される。従って、第１ゲート電極１１２−１に
おける線欠陥の発生が第２ゲート電極１１２−２の蒸着
により阻止される。
酸化されず、第２ゲート電極１１２−２のみ陽極酸化が
可能であるので、陽極酸化の時第１ゲート電極１１２−
１は保護される。従って、第１ゲート電極１１２−１に
おける線欠陥の発生が第２ゲート電極１１２−２の蒸着
により阻止される。
【００３８】図１０（ｄ）のように、ほぼ３０００Åの
程の厚さで窒化膜や酸化膜のような第２ゲート絶縁膜１
１３−２を基板の全面にわたって蒸着した後、非晶質シ
リコン膜１１４を基板の全面にわたって連続蒸着し、図
１０（ｅ）のように、第１ゲート電極１１２−１の上部
に非晶質シリコン膜１１４のパターンを形成する。
程の厚さで窒化膜や酸化膜のような第２ゲート絶縁膜１
１３−２を基板の全面にわたって蒸着した後、非晶質シ
リコン膜１１４を基板の全面にわたって連続蒸着し、図
１０（ｅ）のように、第１ゲート電極１１２−１の上部
に非晶質シリコン膜１１４のパターンを形成する。
【００３９】図１０（ｆ）のように、画素電極１１５を
形成し、ドレイン電極１１６およびソース電極１１７を
形成すると、本発明のＴＦＴが作製される。
形成し、ドレイン電極１１６およびソース電極１１７を
形成すると、本発明のＴＦＴが作製される。
【００４０】図１０（ｆ）は図８のＢ−Ｂ’線に沿った
断面図であり、図１０（ｇ）は図８のＡ−Ａ’線に沿っ
た断面図である。
断面図であり、図１０（ｇ）は図８のＡ−Ａ’線に沿っ
た断面図である。
【００４１】図１１は図３の２重ゲート電極の構造を有
するＴＦＴと図１０（ｆ）に示すＴＦＴとの構造的な差
異点を説明するための図面である。
するＴＦＴと図１０（ｆ）に示すＴＦＴとの構造的な差
異点を説明するための図面である。
【００４２】図１１（ａ）は図３（ａ）のＴＦＴのゲー
ト電極構造、図１１（ｂ）は陽極酸化前の本発明のＴＦ
Ｔの構造、図１１（ｃ）は陽極酸化後のゲート構造を各
々示したものである。
ト電極構造、図１１（ｂ）は陽極酸化前の本発明のＴＦ
Ｔの構造、図１１（ｃ）は陽極酸化後のゲート構造を各
々示したものである。
【００４３】本発明の第１実施例によるＴＦＴと図３の
ＴＦＴとの構造的な違いは、第２ゲート電極の部分と下
方の絶縁基板との直接的な接触面積の差である。すなわ
ち、図１１（ａ）の従来のＴＦＴは、ゲート電極が、線
幅がＷＬ１である第１ゲート電極３２−１と線幅ＷＬ２
である第２ゲート電極３２−２からなって実際のゲート
電極の線幅はＷＬ２になる。
ＴＦＴとの構造的な違いは、第２ゲート電極の部分と下
方の絶縁基板との直接的な接触面積の差である。すなわ
ち、図１１（ａ）の従来のＴＦＴは、ゲート電極が、線
幅がＷＬ１である第１ゲート電極３２−１と線幅ＷＬ２
である第２ゲート電極３２−２からなって実際のゲート
電極の線幅はＷＬ２になる。
【００４４】一方、図１１（ｃ）の本発明のＴＦＴは、
陽極酸化前には図１１（ｂ）のように線幅がＷＬ1であ
る第１ゲート電極１１２−１と線幅がＷＬ2である第２
ゲート電極１１２−２とからなるが、陽極酸化により第
２ゲート電極１１２−２が全て陽極酸化膜に変換される
と、実質的なゲート電極の部分は、線幅がＷＬ1である
第１ゲート電極になって、従来のＴＦＴより開口率が増
加（線幅を細くすると開口率が改良すること）すること
になる。
陽極酸化前には図１１（ｂ）のように線幅がＷＬ1であ
る第１ゲート電極１１２−１と線幅がＷＬ2である第２
ゲート電極１１２−２とからなるが、陽極酸化により第
２ゲート電極１１２−２が全て陽極酸化膜に変換される
と、実質的なゲート電極の部分は、線幅がＷＬ1である
第１ゲート電極になって、従来のＴＦＴより開口率が増
加（線幅を細くすると開口率が改良すること）すること
になる。
【００４５】図１２及び１３は本発明の第２実施例によ
るＴＦＴの製造工程図である。
るＴＦＴの製造工程図である。
【００４６】 図１２（ａ）を参照すれば、絶縁基板１
２１上に陽極酸化の可能のＡｌ，Ｔａ，Ｔｉ，Ｓｉ，
Ｖ，Ｎｂ，Ｈｆ，Ｚｒまたはこれらの合金をゲート電極
用金属１２２として予め定められた厚さ（Ｄ0）で蒸着
する。予め定められた厚さ（Ｄ0）を有するゲート電極
用金属１２２のうち予め定められた厚さ（Ｄ1）だけ一
部を陽極酸化して図１２（ｂ）のようにαＤ1の厚さを
有する１次陽極酸化膜１２３−１に変換する。
２１上に陽極酸化の可能のＡｌ，Ｔａ，Ｔｉ，Ｓｉ，
Ｖ，Ｎｂ，Ｈｆ，Ｚｒまたはこれらの合金をゲート電極
用金属１２２として予め定められた厚さ（Ｄ0）で蒸着
する。予め定められた厚さ（Ｄ0）を有するゲート電極
用金属１２２のうち予め定められた厚さ（Ｄ1）だけ一
部を陽極酸化して図１２（ｂ）のようにαＤ1の厚さを
有する１次陽極酸化膜１２３−１に変換する。
【００４７】ゲート電極が形成される位置に、予め定め
られた線幅を有するゲートパターン形成層１２９を図１
２（ｃ）のように形成し、図１３（ｄ）のように、一次
陽極酸化の時に変換されない厚さ（Ｄ2）を有するゲー
ト電極用金属１２２を２次陽極酸化する。
られた線幅を有するゲートパターン形成層１２９を図１
２（ｃ）のように形成し、図１３（ｄ）のように、一次
陽極酸化の時に変換されない厚さ（Ｄ2）を有するゲー
ト電極用金属１２２を２次陽極酸化する。
【００４８】これにより、ゲートパターン形成層１２９
の下方部分を除外した、ゲート電極用金属１２２が全て
陽極酸化膜に変換されてαＤ1＋αＤ2に厚さを有する第
１ゲート絶縁膜１２３’−１が形成される。
の下方部分を除外した、ゲート電極用金属１２２が全て
陽極酸化膜に変換されてαＤ1＋αＤ2に厚さを有する第
１ゲート絶縁膜１２３’−１が形成される。
【００４９】陽極酸化されず残存している金属１２２’
はゲート電極となり、ゲートパターン形成層１２９と同
一の線幅を有する。
はゲート電極となり、ゲートパターン形成層１２９と同
一の線幅を有する。
【００５０】ゲートパターン形成層として、Ｃｒまたは
Ｔａのような単一の金属層、窒化膜や酸化膜のような単
一の絶縁膜の他に、単一の非晶質シリコン膜や感光性の
高分子化合物使用することができ、二重金属層、二重絶
縁膜または絶縁膜と膜非晶質シリコン膜との二重構造を
形成することもできる。
Ｔａのような単一の金属層、窒化膜や酸化膜のような単
一の絶縁膜の他に、単一の非晶質シリコン膜や感光性の
高分子化合物使用することができ、二重金属層、二重絶
縁膜または絶縁膜と膜非晶質シリコン膜との二重構造を
形成することもできる。
【００５１】図１３（ｅ）のように、ゲートパターン形
成層１２９を除去すれば、ゲートパターン形成層１２９
の下部は陽極酸化の時、体積が膨張されないので、第１
ゲート絶縁膜１２３−１はゲート電極１２２に対応する
部分がくぼみ（recess）の構造となる。
成層１２９を除去すれば、ゲートパターン形成層１２９
の下部は陽極酸化の時、体積が膨張されないので、第１
ゲート絶縁膜１２３−１はゲート電極１２２に対応する
部分がくぼみ（recess）の構造となる。
【００５２】第２ゲート絶縁層１２３−２、非晶質シリ
コン膜１２４、画素電極１２５およびドレイン電極１２
６とソース電極１２７を形成すれば、図１３（ｆ）のよ
うに、本発明のＴＦＴが完成される。
コン膜１２４、画素電極１２５およびドレイン電極１２
６とソース電極１２７を形成すれば、図１３（ｆ）のよ
うに、本発明のＴＦＴが完成される。
【００５３】図１３（ｅ）を参照すれば、第２実施例の
ＴＦＴの第１ゲート絶縁膜１２３'−１である陽極酸化
膜の厚さがαＤ1＋αＤ2になるので最終段差Ｓｆ２＝Ｄ
２（α−１）になる。
ＴＦＴの第１ゲート絶縁膜１２３'−１である陽極酸化
膜の厚さがαＤ1＋αＤ2になるので最終段差Ｓｆ２＝Ｄ
２（α−１）になる。
【００５４】一方、図４（ｂ）の従来のＴＦＴの最終段
差（Ｓｆ１）は、Ｓｆ１＝αＤ1＋Ｄ2であるので体積膨
張率（α）が２未満である場合には、従来のＴＦＴの最
終段差（Ｓｆ１）が発明のＴＦＴの最終段差（Ｓｆ２）
より大きく、αが２以上である場合でも従来のＴＦＴに
おいてαＤ１が増加するので、本発明のＴＦＴの最終段
差（Ｓｆ２）より増加することとなる。
差（Ｓｆ１）は、Ｓｆ１＝αＤ1＋Ｄ2であるので体積膨
張率（α）が２未満である場合には、従来のＴＦＴの最
終段差（Ｓｆ１）が発明のＴＦＴの最終段差（Ｓｆ２）
より大きく、αが２以上である場合でも従来のＴＦＴに
おいてαＤ１が増加するので、本発明のＴＦＴの最終段
差（Ｓｆ２）より増加することとなる。
【００５５】一例として、Ａｌを利用して初期のゲート
電極用金属１２２をほぼ３０００Åの厚さで蒸着し、Ｄ
１＝２０００Å、Ｄ２＝１０００Åとすれば、Ｓｆ２＝
５００Å程、Ｓｆ１＝４０００Å程になる。
電極用金属１２２をほぼ３０００Åの厚さで蒸着し、Ｄ
１＝２０００Å、Ｄ２＝１０００Åとすれば、Ｓｆ２＝
５００Å程、Ｓｆ１＝４０００Å程になる。
【００５６】第２実施例として、ゲート電極用金属を２
回にわたって陽極酸化してゲート電極を形成する代わり
に、金属層と絶縁層との２重構造として形成して１回の
陽極酸化によりゲート電極を形成することもできる。
回にわたって陽極酸化してゲート電極を形成する代わり
に、金属層と絶縁層との２重構造として形成して１回の
陽極酸化によりゲート電極を形成することもできる。
【００５７】図１４及び１５は本発明の第３実施例によ
るＴＦＴの製造工程図である。
るＴＦＴの製造工程図である。
【００５８】第３実施例においては、ゲートパターン形
成層を別に形成せず、第２ゲート絶縁膜を利用して金属
層を陽極酸化する。
成層を別に形成せず、第２ゲート絶縁膜を利用して金属
層を陽極酸化する。
【００５９】図１４（ａ）のように、絶縁基板１３１上
に陽極酸化の可能なゲート電極用金属１３２を予め定め
られた厚さ（Ｄ0）で基板の全面にわたって形成し、前
記ゲート電極用金属１３２をほぼＤ1の厚さのみ一部陽
極酸化してαＤ1の厚さを有する陽極酸化膜１３３−１
を図１４（ｂ）のように形成する。
に陽極酸化の可能なゲート電極用金属１３２を予め定め
られた厚さ（Ｄ0）で基板の全面にわたって形成し、前
記ゲート電極用金属１３２をほぼＤ1の厚さのみ一部陽
極酸化してαＤ1の厚さを有する陽極酸化膜１３３−１
を図１４（ｂ）のように形成する。
【００６０】金属層１３２として、Ａｌ，Ｔａ，Ｔｉ，
Ｓｉ，Ｖ，Ｎｂ，Ｈｆ，Ｚｒまたはこれらの合金のいず
れかを使用する。
Ｓｉ，Ｖ，Ｎｂ，Ｈｆ，Ｚｒまたはこれらの合金のいず
れかを使用する。
【００６１】陽極酸化を施した後、第２ゲート電極１３
３−２を基板の全面にわたって形成し、次の工程により
形成されるゲート金属のパターンと同一の線幅を有する
ようにパターンを形成する。
３−２を基板の全面にわたって形成し、次の工程により
形成されるゲート金属のパターンと同一の線幅を有する
ようにパターンを形成する。
【００６２】ついで２次陽極酸化を施せば、第２ゲート
電極１３３−２の下部を除去したゲート電極用金属１３
２が、透明酸化膜に変化するのでαＤ1＋Ｄ2の厚さを有
する陽極酸化膜１３３'−１が形成される。
電極１３３−２の下部を除去したゲート電極用金属１３
２が、透明酸化膜に変化するのでαＤ1＋Ｄ2の厚さを有
する陽極酸化膜１３３'−１が形成される。
【００６３】この時、第２ゲート電極１３３−２の下部
に陽極酸化されずに残存する金属層１３２’はゲート電
極になる。
に陽極酸化されずに残存する金属層１３２’はゲート電
極になる。
【００６４】図１５（ｅ）のように、第２ゲート電極１
３３−２を覆うように、非晶質シリコン膜１３４を形成
した後、図１５（ｆ）のように、画素電極１３５、ドレ
イン電極１３６およびソース電極１３７を形成すること
によりＴＦＴを作製する。
３３−２を覆うように、非晶質シリコン膜１３４を形成
した後、図１５（ｆ）のように、画素電極１３５、ドレ
イン電極１３６およびソース電極１３７を形成すること
によりＴＦＴを作製する。
【００６５】第２実施例、第３実施例によれば、金属層
の上部にゲートパターン形成層やゲート絶縁膜パターン
を形成した後、これを利用して金属層を陽極酸化するこ
とにより陽極酸化膜を形成する。
の上部にゲートパターン形成層やゲート絶縁膜パターン
を形成した後、これを利用して金属層を陽極酸化するこ
とにより陽極酸化膜を形成する。
【００６６】したがって、下部に残存する金属層はゲー
ト電極となり、陽極酸化膜はゲート絶縁膜となるので、
段差ない構造である。
ト電極となり、陽極酸化膜はゲート絶縁膜となるので、
段差ない構造である。
【００６７】図１６及び１７は本発明の第４実施例によ
るＴＦＴの製造工程図です。
るＴＦＴの製造工程図です。
【００６８】図１６（ａ）のように、絶縁基板１４１上
にゲート電極用金属１４２−１をほぼ２０００Åないし
３０００Åの厚さで蒸着した後パターニングして、第１
ゲート電極パターンを形成する。
にゲート電極用金属１４２−１をほぼ２０００Åないし
３０００Åの厚さで蒸着した後パターニングして、第１
ゲート電極パターンを形成する。
【００６９】さらに基板の全面にわたってゲート電極用
金属として陽極酸化が可能な金属１４２−２を、図１６
（ｂ）のようにほぼ２０００Åないし３０００Åの厚さ
で蒸着し、第２ゲート電極用金属１４２−２を陽極酸化
して酸化膜１４３'−１を図１６（ｃ）のように形成す
る。
金属として陽極酸化が可能な金属１４２−２を、図１６
（ｂ）のようにほぼ２０００Åないし３０００Åの厚さ
で蒸着し、第２ゲート電極用金属１４２−２を陽極酸化
して酸化膜１４３'−１を図１６（ｃ）のように形成す
る。
【００７０】ついで基板の全面にわたって感光膜１４９
を塗布した後ホトエッチングして第１ゲート電極パター
ン１４２−１の上部感光膜１４９を除去する。前記感光
膜１４９のマスクのない露出された第１陽極酸化膜１４
３'−１を除去して段差を除去し、感光膜１４９を除去
すると、図１６（ｄ）のような状態になる。感光膜１４
９として、酸化物や窒化物が用いられる。
を塗布した後ホトエッチングして第１ゲート電極パター
ン１４２−１の上部感光膜１４９を除去する。前記感光
膜１４９のマスクのない露出された第１陽極酸化膜１４
３'−１を除去して段差を除去し、感光膜１４９を除去
すると、図１６（ｄ）のような状態になる。感光膜１４
９として、酸化物や窒化物が用いられる。
【００７１】図１７（ｅ）のように、露出された第１ゲ
ート電極１４２−１の一部をさらに陽極酸化して第２陽
極酸化膜１３３''−１を形成する。これにより体積が膨
張し図１７（ｅ）のようにその上面の平面が第１ゲート
絶縁膜１４３−１となる。
ート電極１４２−１の一部をさらに陽極酸化して第２陽
極酸化膜１３３''−１を形成する。これにより体積が膨
張し図１７（ｅ）のようにその上面の平面が第１ゲート
絶縁膜１４３−１となる。
【００７２】ついで、図１７（ｆ）のように、第２ゲー
ト絶縁膜１４３−２、非晶質シリコン膜１４４を連続蒸
着した後非晶質シリコン膜１４４のパターンを形成す
る。
ト絶縁膜１４３−２、非晶質シリコン膜１４４を連続蒸
着した後非晶質シリコン膜１４４のパターンを形成す
る。
【００７３】上述したように、画素電極１４５を形成し
た後ドレイン電極１４６およびソース電極１４７を形成
すれば、図１７（ｇ）のように、ＴＦＴが作製される。
た後ドレイン電極１４６およびソース電極１４７を形成
すれば、図１７（ｇ）のように、ＴＦＴが作製される。
【００７４】図１８は本発明の第５実施例によるＴＦＴ
の製造工程図である。
の製造工程図である。
【００７５】第５実施例によるＴＦＴは第２ゲート電極
の代わりに保護膜１５９を使用したものである。
の代わりに保護膜１５９を使用したものである。
【００７６】まず、絶縁基板１５１上に陽極酸化の可能
なＡｌ，Ｔａ，Ｔｉ，Ｓｉ，Ｖ，Ｎｂ，Ｈｆ，Ｚｒまた
はこれらの合金などのような金属１５２をほぼ２０００
Åないし３０００Åの厚さで蒸着した後、ゲート電極用
金属パターンを形成し、基板保護および陽極酸化時のゲ
ート電極の断線防止用絶縁膜１５９をほぼ３０００Åな
いし４０００Åの厚さで蒸着する。
なＡｌ，Ｔａ，Ｔｉ，Ｓｉ，Ｖ，Ｎｂ，Ｈｆ，Ｚｒまた
はこれらの合金などのような金属１５２をほぼ２０００
Åないし３０００Åの厚さで蒸着した後、ゲート電極用
金属パターンを形成し、基板保護および陽極酸化時のゲ
ート電極の断線防止用絶縁膜１５９をほぼ３０００Åな
いし４０００Åの厚さで蒸着する。
【００７７】前記第４実施例の図１６（ｃ）のように、
感光膜パターンを形成した後、これをマスクとしてゲー
ト電極パターンの上部の前記絶縁膜１５９をエッチング
して段差を除去する。
感光膜パターンを形成した後、これをマスクとしてゲー
ト電極パターンの上部の前記絶縁膜１５９をエッチング
して段差を除去する。
【００７８】感光膜は、基板保護および陽極酸化時のゲ
ート電極の断線防止用に用いられる。また、該膜とし
て、酸化膜や窒化膜を用いる。
ート電極の断線防止用に用いられる。また、該膜とし
て、酸化膜や窒化膜を用いる。
【００７９】前記ゲート電極用金属１５２を陽極酸化し
て第１ゲート絶縁膜１５３−１を形成する。
て第１ゲート絶縁膜１５３−１を形成する。
【００８０】以後後続工程は前記第１実施例と同一であ
る。
る。
【００８１】図１９及び２０は本発明の第６実施例によ
るＴＦＴの製造工程図である。
るＴＦＴの製造工程図である。
【００８２】図１９（ａ）のように、絶縁基板１６１上
にブラックマトリックスとして利用される金属層１６９
を一定の厚さで蒸着する。
にブラックマトリックスとして利用される金属層１６９
を一定の厚さで蒸着する。
【００８３】前記第１金属層１６９の一部を陽極酸化し
て図１９（ｂ）のように、陽極酸化膜１７０に変換す
る。
て図１９（ｂ）のように、陽極酸化膜１７０に変換す
る。
【００８４】図１９（ｃ）のように、所定の線幅を有す
る第１ゲート電極用金属１６２−１を形成し、図２０
（ｄ）のように、第２ゲート電極用金属１６２ー２を蒸
着した後、後続工程により形成されるブラックマトリッ
クスパターンと同一の線幅を有するようようにパターン
を形成する。
る第１ゲート電極用金属１６２−１を形成し、図２０
（ｄ）のように、第２ゲート電極用金属１６２ー２を蒸
着した後、後続工程により形成されるブラックマトリッ
クスパターンと同一の線幅を有するようようにパターン
を形成する。
【００８５】図２０（ｅ）のように、２次陽極酸化を施
せば、第２ゲート電極用金属１６２−２が全て陽極酸化
膜に変換されて第１ゲート絶縁膜１６３−１が形成さ
れ、前記陽極酸化されず残存する金属層１６９は第２ゲ
ート絶縁膜１６３−２の下部を除外し、みんな陽極酸化
膜と変換されて絶縁膜１７０′が形成される。
せば、第２ゲート電極用金属１６２−２が全て陽極酸化
膜に変換されて第１ゲート絶縁膜１６３−１が形成さ
れ、前記陽極酸化されず残存する金属層１６９は第２ゲ
ート絶縁膜１６３−２の下部を除外し、みんな陽極酸化
膜と変換されて絶縁膜１７０′が形成される。
【００８６】この時、酸化されず残存する金属層１６
９'はブラックマトリックスとなる。以後の工程は上述
した実施例と同一である。
９'はブラックマトリックスとなる。以後の工程は上述
した実施例と同一である。
【００８７】結果的に、第６実施例によるＴＦＴは２次
陽極酸化の後に形成された第１ゲート絶縁膜１６３−１
のパターンとブラックマトリックスパターンと同一の大
きさの線幅を有する。
陽極酸化の後に形成された第１ゲート絶縁膜１６３−１
のパターンとブラックマトリックスパターンと同一の大
きさの線幅を有する。
【００８８】図２１は、第６実施例によるＴＦＴのブラ
ックマトリックスの平面構造を示したもので、図２１
（ａ）はゲート配線が屈曲形状である場合、図２１
（ｂ）はゲート電極配線が直線形状である場合のブラッ
クマトリックスの構造図である。
ックマトリックスの平面構造を示したもので、図２１
（ａ）はゲート配線が屈曲形状である場合、図２１
（ｂ）はゲート電極配線が直線形状である場合のブラッ
クマトリックスの構造図である。
【００８９】図２２は本発明の第７実施例によるＴＦＴ
の製造工程図である。
の製造工程図である。
【００９０】図２２（ａ）のように、絶縁基板１６１上
にマトリックス形成用金属層１８９を基板の全面にわた
って蒸着する。
にマトリックス形成用金属層１８９を基板の全面にわた
って蒸着する。
【００９１】ついで第６実施例と同様に第１金属層１８
２を陽極酸化して陽極酸化膜を形成することに変わり
に、第１絶縁膜１９０をその上に蒸着する。
２を陽極酸化して陽極酸化膜を形成することに変わり
に、第１絶縁膜１９０をその上に蒸着する。
【００９２】ついで第１ゲート電極用金属１８２−１を
蒸着した後、パターンを形成し、基板の全面にわたって
陽極酸化の可能な第２ゲート電極用金属１８２ー２を蒸
着した後、次の工程により形成されるブラックマトリッ
クスパターンと同一の大きさの線幅を有するパターンを
形成する。
蒸着した後、パターンを形成し、基板の全面にわたって
陽極酸化の可能な第２ゲート電極用金属１８２ー２を蒸
着した後、次の工程により形成されるブラックマトリッ
クスパターンと同一の大きさの線幅を有するパターンを
形成する。
【００９３】陽極酸化を施せば、第２ゲート電極用金属
１８２−２は全て陽極酸化され透明な陽極酸化膜と変換
されて第１ゲート絶縁膜１８３−１が形成される。
１８２−２は全て陽極酸化され透明な陽極酸化膜と変換
されて第１ゲート絶縁膜１８３−１が形成される。
【００９４】一方、金属層１８２は前記第１ゲート絶縁
膜１８３−１の下部を除外し、全て陽極酸化され陽極酸
化膜と変換されて第２絶縁膜１９０'となり、陽極酸化
されずそのまま残存する金属層１８９'はブラックマト
リックスとして作用する。
膜１８３−１の下部を除外し、全て陽極酸化され陽極酸
化膜と変換されて第２絶縁膜１９０'となり、陽極酸化
されずそのまま残存する金属層１８９'はブラックマト
リックスとして作用する。
【００９５】以後の工程は上述した実施例と同一であ
る。
る。
【００９６】第６及び第７の実施例において、金属層お
よび第２ゲート電極用金属は、全て陽極酸化の可能の金
属としてＡｌ，Ｔａ，Ｔｉ，Ｓｉ，Ｖ，Ｈｆ，Ｚｒまた
はこれらの合金を使用し、第１ゲート電極用金属は陽極
酸化が不可能な金属である。
よび第２ゲート電極用金属は、全て陽極酸化の可能の金
属としてＡｌ，Ｔａ，Ｔｉ，Ｓｉ，Ｖ，Ｈｆ，Ｚｒまた
はこれらの合金を使用し、第１ゲート電極用金属は陽極
酸化が不可能な金属である。
【００９７】第１絶縁膜１９０として窒化膜や酸化膜が
使用される。
使用される。
【００９８】図２３は本発明の第７実施例によるＴＦＴ
を採用した断面図である。
を採用した断面図である。
【００９９】図２３を参照すれば、ＬＣＤは下板６００
にブラックマトリックス６０９が形成されているので、
上板７００は上側絶縁基板７０１上に透明電極７０２の
み形成されている。
にブラックマトリックス６０９が形成されているので、
上板７００は上側絶縁基板７０１上に透明電極７０２の
み形成されている。
【０１００】
【発明の効果】以上説明したように、本発明によれば、
陽極酸化の時、ゲート電極の微細な線幅の変化によるゲ
ート電極の短絡を防止することができ、開口率を向上
（線幅を細くすると開口率が改良すること）させること
ができる。
陽極酸化の時、ゲート電極の微細な線幅の変化によるゲ
ート電極の短絡を防止することができ、開口率を向上
（線幅を細くすると開口率が改良すること）させること
ができる。
【０１０１】また陽極酸化によるゲート絶縁膜の形成時
体積膨張による基板とゲート電極間の段差を減してゲー
ト電極とソース／ドレインとが重畳される部分における
短絡を防止し、これにより、ＴＦＴ歩留まりを向上させ
ることができる。
体積膨張による基板とゲート電極間の段差を減してゲー
ト電極とソース／ドレインとが重畳される部分における
短絡を防止し、これにより、ＴＦＴ歩留まりを向上させ
ることができる。
【０１０２】またブラックマトリックスを下側絶縁基板
上に薄膜トランジスタと共に形成するので、薄膜トラン
ジスタをＬＣＤに採用する場合、上下板の合着工程時に
おける合着公差による開口率の減少を防止することがで
き、薄膜トランジスタへの光照射および反射によるその
特性低下を防止することによりＬＣＤの特性を向上させ
ることができる。本発明の実施態様は、次のとおりであ
る。 １。 絶縁基板と；傾斜側面を有し、かつ予め定められ
た大きさの線幅を有する絶縁基板の一側上に形成された
金属層と；前記金属層より大きい線幅を有し、かつ前記
金属層を覆うように絶縁基板上に形成された第１絶縁膜
と；基板上の全ての表面にわたって形成された第２絶縁
膜と；前記金属層の上部の第２絶縁膜上の一側に形成さ
れた非晶質シリコン膜と；前記第２絶縁膜の他側に形成
された画素電極と；前記画素電極と非晶質シリコン膜の
一側の上面とに重なるように前記第２絶縁膜上に形成さ
れたドレイン電極と；前記非晶質シリコン膜の他側の上
面と重なるように前記第２絶縁膜上に形成されたソース
電極と；基板上の全ての表面を覆うように形成された保
護膜と；を含むことを特徴とする薄膜トランジスタ。 ２。 金属層は、ゲート電極層として作用しかつ陽極酸
化されない金属層であることを特徴とする上記１記載の
薄膜トランジスタ。 ３。 第１絶縁膜の線幅は、金属層の線幅より２倍以上
大きいことを特徴とする上記１記載の薄膜トランジス
タ。 ４。 第１絶縁膜の線幅が２０μｍであり、金属層の線
幅が５μｍであることを特徴とする上記３記載の薄膜ト
ランジスタ。 ５。 第１絶縁膜は、第１ゲート絶縁膜として作用しか
つ透明な陽極酸化膜であることを特徴とする上記１記載
の薄膜トランジスタ。 ６。 第２絶縁膜は、第２ゲート絶縁膜として作用しか
つ窒化膜または酸化膜のいずれかであることを特徴とす
る上記１記載の薄膜トランジスタ。 ７。 傾斜側面を有し、かつ予め定められた大きさの線
幅を有するように絶縁基板上の一側に金属層を形成する
ステップと；前記第１金属層の線幅より２倍以上大きい
線幅を有し、かつ前記第１金属層を覆うように絶縁基板
上に第２金属層を形成するステップと;第１絶縁膜を形
成するステップと；第２絶縁膜を基板上の全ての面にわ
たって形成するステップと；前記金属層上部の前記第２
絶縁膜上の一側に、非晶質シリコン膜を形成するステッ
プと；前記第２絶縁膜上の他側に、画素電極を形成する
ステップと；前記画素電極と非晶質シリコン膜の一側上
面とに重なるように前記第２絶縁膜上にドレイン電極を
形成し、前記非晶質シリコン膜の他側の上面と重なるよ
うに前記第２絶縁膜上にソース電極を形成するステップ
と；基板上の全ての表面にわたって保護膜を形成するス
テップと；を含むことを特徴とする薄膜トランジスタの
製造方法。 ８。 第２金属層として、陽極酸化が可能な金属層を使
用することを特徴とする上記７記載の薄膜トランジスタ
製造方法。 ９。 第２ゲート電極として、Ａｌ，Ｔａ，Ｔｉ，Ｓ
ｉ，Ｖ，Ｎｂ，ＨｆまたはＺｒのいずれかを使用するこ
とを特徴とする上記８記載の薄膜トランジスタの製造方
法。 １０。 第１絶縁膜を、前記第２金属層を陽極酸化する
ことにより形成することを特徴とする上記８記載の薄膜
トランジスタの製造方法。 １１。 第１金属層は、ゲート電極として作用しかつ陽
極酸化されない金属層であることを特徴とする上記７記
載の薄膜トランジスタ製造方法。 １２。 第２絶縁膜は、第２ゲート絶縁膜として作用し
かつ窒化膜または酸化膜のいずれかであることを特徴と
する第７項記載の薄膜トランジスタの製造方法。 １３。 絶縁基板と；傾斜側面を有し、絶縁基板の一側
上に形成された予め定められた大きさの線幅を有する金
属層と；前記金属層に対応する部分の上面がくぼみ構造
であり、かつ前記金属層を覆うように前記金属層より大
きい厚さを有する絶縁基板上に形成された第１絶縁膜
と；前記第１絶縁膜上に形成され、前記第１絶縁膜のく
ぼみ構造に対応する部分にくぼみ構造を有する第２絶縁
膜と；第２絶縁膜のくぼみ構造の上面に形成された非晶
質シリコン膜と；前記非晶質シリコン膜から一定距離を
おいて前記第２絶縁膜上に形成された画素電極と；前記
画素電極と非晶質シリコン膜の一側の上面とに重なるよ
うに前記第２絶縁膜上に形成されたドレイン電極と；前
記非晶質シリコン膜の他側の上面に重なるように前記第
２絶縁膜上に形成されたソース電極と；基板上の全ての
表面を覆うように形成された保護膜と；を含むことを特
徴とする薄膜トランジスタ。 １４。 金属層は、ゲート電極層として作用しかつ陽極
酸化が可能な金属層であることを特徴とする上記１３記
載の薄膜トランジスタ。 １５。 金属層として、Ａｌ，Ｔａ，Ｔｉ，Ｓｉ，Ｖ，
Ｎｂ，Ｈｆ，Ｚｒまたはこれらの合金のいずれかを使用
することを特徴とする上記１３記載の薄膜トランジス
タ。 １６。 第１絶縁膜は、第１ゲート絶縁膜として作用し
かつ陽極酸化膜であることを特徴とする上記１３記載の
薄膜トランジスタ。 １７。 第２絶縁膜は、第２ゲート絶縁膜として作用し
かつ窒化膜または酸化膜のいずれかであることを特徴と
する上記１３記載の薄膜トランジスタ。 １８。絶縁基板上に予め定められた厚さの金属層を形成
するステップと；前記金属層の一部を、１次陽極酸化す
ることにより、第１絶縁膜を形成するステップと；予め
定められた線幅を有するゲートパターン形成層を前記第
１絶縁膜上の一側に形成するステップと；前記金属層の
すべての部分を、２次陽極酸化することにより第２絶縁
膜を形成するとともにゲートパターン形成層の下部の絶
縁基板上にゲートパターン形成層と同一の線幅を有する
ゲート電極を形成するステップと；前記ゲートパターン
形成層を除去するステップと；前記第１絶縁膜上の全て
の表面上にわたって第３絶縁膜を形成するステップと；
前記ゲート電極上部の前記第３絶縁膜上の一側に非晶質
シリコン膜を形成するステップと；前記第３絶縁膜の他
側に画素電極を形成するステップと；前記画素電極と非
晶質シリコン膜の一側の上面とが重なるように前記第２
絶縁膜上にドレイン電極を形成し、前記非晶質シリコン
膜の他側上面に重なるように前記第２絶縁膜上にソース
電極を形成するステップと；基板上の全ての表面にわた
って保護膜を形成するステップと；を含むことを特徴と
する薄膜トランジスタの製造方法。 １９。 金属層として，陽極酸化が可能なＡｌ，Ｔａ，
Ｔｉ，Ｓｉ，Ｖ，Ｎｂ，Ｈｆ，Ｚｒまたはこれらの合金
を使用することを特徴とする上記１８記載の薄膜トラン
ジスタの製造方法。 ２０。 第１絶縁膜および第２絶縁膜は、第１ゲート絶
縁膜として作用しかつ陽極酸化膜であることを特徴とす
る上記１８記載の薄膜トランジスタ製造方法。 ２１。 ゲートパターン形成層として、単一の金属層、
単一の絶縁層、または単一の非晶質シリコン層のいずれ
かを使用することを特徴とする上記１８記載の薄膜トラ
ンジスタ製造方法。 ２２。 ゲートパターン形成層として、Ｃｒ層またはＴ
ａ層のいずれかを使用することを特徴とする上記２１記
載の薄膜トランジスタの製造方法。 ２３。 ゲートパターン形成層として、窒化膜または酸
化膜のいずれかを使用することを特徴とする上記２１記
載の薄膜トランジスタの製造方法。 ２４。 ゲートパターン形成層として、二重の金属層、
二重の絶縁層、金属層と絶縁層との二重層または非晶質
シリコン層と絶縁増との二重層のいずれかを使用するこ
とを特徴とする上記１８記載の薄膜トランジスタの製造
方法。 ２５。 ゲートパターン形成層として、感光性の高分子
化合物を使用することを特徴とする上記１８記載の薄膜
トランジスタの製造方法。 ２６。 絶縁基板と；絶縁基板の一側上に形成された予
め定められた大きさの線幅を有する金属層と；前記金属
層に対応する部分の上面がくぼみ構造であり、かつ前記
金属層を覆うように絶縁基板上に形成された前記金属層
より大きい厚さを有する第１絶縁膜と；前記金属層との
同一の線幅を有し、かつ前記第１絶縁膜上のくぼみ構造
になっている上面に形成された第２絶縁膜と；前記第２
絶縁膜を覆うように前記第１絶縁膜上の一側に形成され
た非晶質シリコン膜と；前記第１絶縁膜の他側に形成さ
れた画素電極と；前記画素電極と非晶質シリコン膜の一
側の上面とに重なるように前記第１絶縁膜上に形成され
たドレイン電極と；前記非晶質シリコン膜の他側の上面
と重なるように前記第１絶縁膜上に形成されたソース電
極と；基板上の全ての表面を覆うように形成された保護
膜と；を含むことを特徴とする薄膜トランジスタ。 ２７。絶縁基板上に予め定められた厚さの金属層を形成
するステップと；前記金属層の一部を、１次陽極酸化す
ることにより、第１絶縁膜を形成するステップと；前記
第１絶縁膜の一側に予め定められた線幅を有する第２絶
縁膜を形成するステップと；前記金属層を全て２次陽極
酸化することにより、第３絶縁膜を形成するとともに第
２絶縁膜の下部の絶縁基板上に前記第２絶縁膜と同一の
線幅を有するゲート電極を形成するステップと；前記第
２絶縁膜を覆うように非晶質シリコン膜を前記第１絶縁
膜上に形成するステップと；第１絶縁膜の他側に画素電
極を形成するステップと；前記画素電極と非晶質シリコ
ン膜の一側の上面とが重なるように前記第１絶縁膜上に
ドレイン電極を形成し、前記非晶質シリコン膜の他側の
上面と重なるように前記第１絶縁膜上にソース電極を形
成するステップと；基板上の全ての表面にわたって保護
膜を形成するステップと；を含むことを特徴とする薄膜
トランジスタの製造方法。 ２８。 絶縁基板と；絶縁基板の一側上に形成された予
め定められた大きさの線幅を有する金属層と；その上面
は平面であり、かつ前記金属層を覆うように絶縁基板上
に形成された前記金属層より大きい厚さを有する第１絶
縁膜と；前記金属層との同一の線幅を有し、かつ前記金
属層上の第１絶縁膜上の一側に形成された第２絶縁膜
と；前記第２絶縁膜を覆うように前記第１絶縁膜上に形
成された非晶質シリコン膜と；前記第１絶縁膜の他側に
形成された画素電極と；前記画素電極と非晶質シリコン
膜の一側の上面とに重なるように前記第１絶縁膜上に形
成されたドレイン電極と；前記非晶質シリコン膜の他側
の上面と重なるように前記第１絶縁膜上に形成されたソ
ース電極と；基板上の全ての表面を覆うように形成され
た保護膜と；を含むことを特徴とする薄膜トランジス
タ。 ２９。 金属層は、陽極酸化が可能な金属層であること
を特徴とする上記２８記載の薄膜トランジスタ。 ３０。 金属層として、Ａｌ，Ｔａ，Ｔｉ，Ｓｉ，Ｖ，
Ｎｂ，Ｈｆ，Ｚｒまたはこれらの合金を使用することを
特徴とする上記２９記載の薄膜トランジスタ。 ３１。 第１絶縁膜は、第１ゲート絶縁膜として作用し
かつ透明な酸化膜であることを特徴とする上記２８記載
の薄膜トランジスタ。 ３２。 第２絶縁膜は、第２ゲート絶縁膜として作用し
かつ窒化膜または酸化膜のいずれかであることを特徴と
する上記２８記載の薄膜トランジスタ。 ３３。 傾斜側面を有し、かつ予め定められた大きさの
線幅を有する第１金属層を絶縁基板上の一側に形成する
ステップと；前記第１金属層を覆うように絶縁基板上に
第２金属層を形成するステップと；前記第２金属層を全
て陽極酸化することにより、第１絶縁膜を形成するステ
ップと；前記第１絶縁膜上に感光膜を塗布した後、ホト
エッチングにより第１金属層の上部の第１絶縁膜を露出
させるステップと；前記露出された第１絶縁膜を除去し
て第１金属層を露出させるステップと；露出された第１
金属層の一部を陽極酸化することにより、前記第１絶縁
膜の上面と同一の平面を有する第２絶縁膜およびゲート
電極を形成するステップと；前記感光膜を除去するステ
ップと；基板上の全面にわたって第３絶縁膜を形成する
ステップと；金属層の上部の第３絶縁膜上の一側に非晶
質シリコン膜を形成するステップと；前記第３絶縁膜上
の他側に、画素電極を形成するステップと；前記画素電
極と非晶質シリコン膜の一側の上面とに重なるように前
記第３絶縁膜上にドレイン電極を形成するステップと；
前記非晶質シリコン膜の他側の上面と重なるように前記
第３絶縁膜上にソース電極を形成するステップと；基板
上の全ての表面を覆うように保護膜を形成するステップ
と；を含むことを特徴とする薄膜トランジスタの製造方
法。 ３４。 第１絶縁膜および第２絶縁膜は、第１ゲート絶
縁膜として作用しかつすべて陽極酸化膜であることを特
徴とする上記３３記載の薄膜トランジスタの製造方法。 ３５。 第３絶縁膜は、第１ゲート絶縁膜として作用し
かつ窒化膜または酸化膜のいずれかであることを特徴と
する上記３３記載の薄膜トランジスタの製造方法。 ３６。 第２金属層として、Ａｌ，Ｔａ，Ｓｉ，Ｖ，Ｎ
ｂ，Ｈｆ，Ｚｒまたはこれらの合金のいずれかであるこ
とを特徴とする第３３項記載の薄膜トランジスタの製造
方法。 ３７。 第２金属層を陽極酸化せずに、代わりに窒化膜
または酸化膜のいずれかを直接形成することにより第１
絶縁膜を形成することを特徴とする上記３３記載の薄膜
トランジスタの製造方法。 ３８。 前記絶縁膜は、基板保護および陽極酸化の際の
ゲート電極の断線防止用であるとを特徴とする上記３３
項記載の薄膜トランジスタの製造方法。 ３９。 第１金属層は、陽極酸化が可能な金属であるＡ
ｌ，Ｔａ，Ｔｉ，Ｓｉ，Ｖ，Ｎｂ，ＨｆまたはＺｒのい
ずれかであることを特徴とする第３３項記載の薄膜トラ
ンジスタの製造方法。 ４０。 絶縁基板と；絶縁基板の一側上に形成された予
め定められた大きさの線幅を有する第１金属層と；その
上面は平面であり、かつ前記第１金属層を覆うように絶
縁基板上に形成された第１絶縁膜と；傾斜側面を有し、
前記第１金属層より小さい線幅を有し、かつ第１金属層
の上部の第１絶縁膜上に形成された第２金属層と；前記
第１金属層と同一の線幅を有し、かつ前記第２金属層を
覆うように前記第１絶縁膜上に形成された第２絶縁膜
と；基板上の全面にわたって形成された第３絶縁膜と；
第２絶縁膜の上部の前記第３絶縁膜の一側に形成された
非晶質シリコン膜と；第３絶縁膜の他側に形成された画
素電極；前記画素電極と非晶質シリコン膜の一側の上面
とに重なるように前記第３絶縁膜上に形成されたドレイ
ン電極と；前記非晶質シリコン膜の他側の上面と重なる
ように前記第３絶縁膜上に形成されたソース電極と；基
板上の全ての表面を覆うように形成された保護膜と；前
記第２金属層の上部の保護膜上に形成された光遮蔽層
と；を含むことを特徴とする薄膜トランジスタ。 ４１。 第１金属層は、ブラックマトリックスであるこ
とを特徴とする上記４０記載の薄膜トランジスタ。 ４２。 第１金属層が、陽極酸化が可能な金属であるこ
とを特徴とする上記４０記載の薄膜トランジスタ。 ４３。 第１金属層が、Ａｌ，Ｔａ，Ｔｉ，Ｓｉ，Ｖ，
Ｎｂ，Ｈｆ，Ｚｒまたはこれらの合金のいずれかである
ことを特徴とする上記４２記載の薄膜トランジスタ。 ４４。 第１絶縁膜は、陽極酸化膜であることを特徴と
する上記４０記載の薄膜トランジスタ。 ４５。 第３絶縁膜は、第２ゲート絶縁膜として作用し
かつ窒化膜または酸化膜のいずれかであることを特徴と
する上記４０記載の薄膜トランジスタ。 ４６。 第２金属層は、ゲート電極として作用しかつ陽
極酸化されない金属であることを特徴とする第４０項記
載の薄膜トランジスタ。 ４７。 絶縁基板上に第１金属層を形成するステップ
と；前記第１金属層の一部を陽極酸化することにより、
第１金属層上に第１絶縁膜を形成するステップと；前記
第１絶縁膜の一側上に予め定められた線幅を有する第２
金属層を形成するステップと；前記第２金属層より大き
い線幅を有し、かつ前記第２金属層を覆うように第１絶
縁膜上に、第３金属層を形成するステップと；第３金属
層を陽極酸化することにより、第２絶縁膜を形成すると
ともに、第１金属層をの一部を２次陽極酸化することに
より、第２絶縁膜下部を除外した部分に第３絶縁膜を形
成するステップと；基板上の全面にわたって第４絶縁膜
を形成するステップと；前記第２絶縁膜より小さく、第
２金属層より線幅が大きい非晶質シリコン膜を前記第２
絶縁膜上部の第４絶縁膜の一側上に形成するステップ
と；第４絶縁膜の他側上に、画素電極を形成するステッ
プと；前記画素電極と非晶質ソシリコン膜の一側の上面
とに重畳なるように前記第４絶縁膜上にドレイン電極を
形成するステップと；前記非晶質シリコン膜の他側の上
面に重なるように前記第４絶縁膜上にソース電極を形成
するステップと；基板上の全ての表面を覆うように保護
膜を形成するステップと；前記残存する第１金属層上部
の保護膜上に、光遮蔽層を形成するステップと；を含む
ことを特徴とする薄膜トランジスタ製造方法。 ４８。 第１金属層の一部を陽極酸化することにより第
１金属層上に第１絶縁膜を形成することに代わりに、窒
化膜または酸化膜のいずれかを直接第１絶縁膜として形
成することを特徴とする上記４７記載の薄膜トランジス
タの製造方法。 ４９。 第２金属層は、ゲート電極として作用しかつ陽
極酸化されない金属であることを特徴とする上記４７記
載の薄膜トランジスタの製造方法。 ５０。 第３絶縁膜は、第１ゲート絶縁膜として作用し
かつ陽極酸化膜であることを特徴とする上記４７記載の
薄膜トランジスタの製造方法。 ５１。 第４絶縁膜は、第２ゲート絶縁膜として作用し
かつ窒化膜または酸化膜のいずれかであることを特徴と
する上記４７記載の薄膜トランジスタの製造方法。 ５２。 第１金属層および第２金属層は、陽極酸化の可
能な金属であるＡｌ，Ｔａ，Ｔｉ，Ｓｉ，Ｖ，Ｎｂ，Ｈ
ｆ，Ｚｒまたはこれらの合金のいずれかであることを特
徴とする第４７項記載の薄膜トランジスタの製造方法。
上に薄膜トランジスタと共に形成するので、薄膜トラン
ジスタをＬＣＤに採用する場合、上下板の合着工程時に
おける合着公差による開口率の減少を防止することがで
き、薄膜トランジスタへの光照射および反射によるその
特性低下を防止することによりＬＣＤの特性を向上させ
ることができる。本発明の実施態様は、次のとおりであ
る。 １。 絶縁基板と；傾斜側面を有し、かつ予め定められ
た大きさの線幅を有する絶縁基板の一側上に形成された
金属層と；前記金属層より大きい線幅を有し、かつ前記
金属層を覆うように絶縁基板上に形成された第１絶縁膜
と；基板上の全ての表面にわたって形成された第２絶縁
膜と；前記金属層の上部の第２絶縁膜上の一側に形成さ
れた非晶質シリコン膜と；前記第２絶縁膜の他側に形成
された画素電極と；前記画素電極と非晶質シリコン膜の
一側の上面とに重なるように前記第２絶縁膜上に形成さ
れたドレイン電極と；前記非晶質シリコン膜の他側の上
面と重なるように前記第２絶縁膜上に形成されたソース
電極と；基板上の全ての表面を覆うように形成された保
護膜と；を含むことを特徴とする薄膜トランジスタ。 ２。 金属層は、ゲート電極層として作用しかつ陽極酸
化されない金属層であることを特徴とする上記１記載の
薄膜トランジスタ。 ３。 第１絶縁膜の線幅は、金属層の線幅より２倍以上
大きいことを特徴とする上記１記載の薄膜トランジス
タ。 ４。 第１絶縁膜の線幅が２０μｍであり、金属層の線
幅が５μｍであることを特徴とする上記３記載の薄膜ト
ランジスタ。 ５。 第１絶縁膜は、第１ゲート絶縁膜として作用しか
つ透明な陽極酸化膜であることを特徴とする上記１記載
の薄膜トランジスタ。 ６。 第２絶縁膜は、第２ゲート絶縁膜として作用しか
つ窒化膜または酸化膜のいずれかであることを特徴とす
る上記１記載の薄膜トランジスタ。 ７。 傾斜側面を有し、かつ予め定められた大きさの線
幅を有するように絶縁基板上の一側に金属層を形成する
ステップと；前記第１金属層の線幅より２倍以上大きい
線幅を有し、かつ前記第１金属層を覆うように絶縁基板
上に第２金属層を形成するステップと;第１絶縁膜を形
成するステップと；第２絶縁膜を基板上の全ての面にわ
たって形成するステップと；前記金属層上部の前記第２
絶縁膜上の一側に、非晶質シリコン膜を形成するステッ
プと；前記第２絶縁膜上の他側に、画素電極を形成する
ステップと；前記画素電極と非晶質シリコン膜の一側上
面とに重なるように前記第２絶縁膜上にドレイン電極を
形成し、前記非晶質シリコン膜の他側の上面と重なるよ
うに前記第２絶縁膜上にソース電極を形成するステップ
と；基板上の全ての表面にわたって保護膜を形成するス
テップと；を含むことを特徴とする薄膜トランジスタの
製造方法。 ８。 第２金属層として、陽極酸化が可能な金属層を使
用することを特徴とする上記７記載の薄膜トランジスタ
製造方法。 ９。 第２ゲート電極として、Ａｌ，Ｔａ，Ｔｉ，Ｓ
ｉ，Ｖ，Ｎｂ，ＨｆまたはＺｒのいずれかを使用するこ
とを特徴とする上記８記載の薄膜トランジスタの製造方
法。 １０。 第１絶縁膜を、前記第２金属層を陽極酸化する
ことにより形成することを特徴とする上記８記載の薄膜
トランジスタの製造方法。 １１。 第１金属層は、ゲート電極として作用しかつ陽
極酸化されない金属層であることを特徴とする上記７記
載の薄膜トランジスタ製造方法。 １２。 第２絶縁膜は、第２ゲート絶縁膜として作用し
かつ窒化膜または酸化膜のいずれかであることを特徴と
する第７項記載の薄膜トランジスタの製造方法。 １３。 絶縁基板と；傾斜側面を有し、絶縁基板の一側
上に形成された予め定められた大きさの線幅を有する金
属層と；前記金属層に対応する部分の上面がくぼみ構造
であり、かつ前記金属層を覆うように前記金属層より大
きい厚さを有する絶縁基板上に形成された第１絶縁膜
と；前記第１絶縁膜上に形成され、前記第１絶縁膜のく
ぼみ構造に対応する部分にくぼみ構造を有する第２絶縁
膜と；第２絶縁膜のくぼみ構造の上面に形成された非晶
質シリコン膜と；前記非晶質シリコン膜から一定距離を
おいて前記第２絶縁膜上に形成された画素電極と；前記
画素電極と非晶質シリコン膜の一側の上面とに重なるよ
うに前記第２絶縁膜上に形成されたドレイン電極と；前
記非晶質シリコン膜の他側の上面に重なるように前記第
２絶縁膜上に形成されたソース電極と；基板上の全ての
表面を覆うように形成された保護膜と；を含むことを特
徴とする薄膜トランジスタ。 １４。 金属層は、ゲート電極層として作用しかつ陽極
酸化が可能な金属層であることを特徴とする上記１３記
載の薄膜トランジスタ。 １５。 金属層として、Ａｌ，Ｔａ，Ｔｉ，Ｓｉ，Ｖ，
Ｎｂ，Ｈｆ，Ｚｒまたはこれらの合金のいずれかを使用
することを特徴とする上記１３記載の薄膜トランジス
タ。 １６。 第１絶縁膜は、第１ゲート絶縁膜として作用し
かつ陽極酸化膜であることを特徴とする上記１３記載の
薄膜トランジスタ。 １７。 第２絶縁膜は、第２ゲート絶縁膜として作用し
かつ窒化膜または酸化膜のいずれかであることを特徴と
する上記１３記載の薄膜トランジスタ。 １８。絶縁基板上に予め定められた厚さの金属層を形成
するステップと；前記金属層の一部を、１次陽極酸化す
ることにより、第１絶縁膜を形成するステップと；予め
定められた線幅を有するゲートパターン形成層を前記第
１絶縁膜上の一側に形成するステップと；前記金属層の
すべての部分を、２次陽極酸化することにより第２絶縁
膜を形成するとともにゲートパターン形成層の下部の絶
縁基板上にゲートパターン形成層と同一の線幅を有する
ゲート電極を形成するステップと；前記ゲートパターン
形成層を除去するステップと；前記第１絶縁膜上の全て
の表面上にわたって第３絶縁膜を形成するステップと；
前記ゲート電極上部の前記第３絶縁膜上の一側に非晶質
シリコン膜を形成するステップと；前記第３絶縁膜の他
側に画素電極を形成するステップと；前記画素電極と非
晶質シリコン膜の一側の上面とが重なるように前記第２
絶縁膜上にドレイン電極を形成し、前記非晶質シリコン
膜の他側上面に重なるように前記第２絶縁膜上にソース
電極を形成するステップと；基板上の全ての表面にわた
って保護膜を形成するステップと；を含むことを特徴と
する薄膜トランジスタの製造方法。 １９。 金属層として，陽極酸化が可能なＡｌ，Ｔａ，
Ｔｉ，Ｓｉ，Ｖ，Ｎｂ，Ｈｆ，Ｚｒまたはこれらの合金
を使用することを特徴とする上記１８記載の薄膜トラン
ジスタの製造方法。 ２０。 第１絶縁膜および第２絶縁膜は、第１ゲート絶
縁膜として作用しかつ陽極酸化膜であることを特徴とす
る上記１８記載の薄膜トランジスタ製造方法。 ２１。 ゲートパターン形成層として、単一の金属層、
単一の絶縁層、または単一の非晶質シリコン層のいずれ
かを使用することを特徴とする上記１８記載の薄膜トラ
ンジスタ製造方法。 ２２。 ゲートパターン形成層として、Ｃｒ層またはＴ
ａ層のいずれかを使用することを特徴とする上記２１記
載の薄膜トランジスタの製造方法。 ２３。 ゲートパターン形成層として、窒化膜または酸
化膜のいずれかを使用することを特徴とする上記２１記
載の薄膜トランジスタの製造方法。 ２４。 ゲートパターン形成層として、二重の金属層、
二重の絶縁層、金属層と絶縁層との二重層または非晶質
シリコン層と絶縁増との二重層のいずれかを使用するこ
とを特徴とする上記１８記載の薄膜トランジスタの製造
方法。 ２５。 ゲートパターン形成層として、感光性の高分子
化合物を使用することを特徴とする上記１８記載の薄膜
トランジスタの製造方法。 ２６。 絶縁基板と；絶縁基板の一側上に形成された予
め定められた大きさの線幅を有する金属層と；前記金属
層に対応する部分の上面がくぼみ構造であり、かつ前記
金属層を覆うように絶縁基板上に形成された前記金属層
より大きい厚さを有する第１絶縁膜と；前記金属層との
同一の線幅を有し、かつ前記第１絶縁膜上のくぼみ構造
になっている上面に形成された第２絶縁膜と；前記第２
絶縁膜を覆うように前記第１絶縁膜上の一側に形成され
た非晶質シリコン膜と；前記第１絶縁膜の他側に形成さ
れた画素電極と；前記画素電極と非晶質シリコン膜の一
側の上面とに重なるように前記第１絶縁膜上に形成され
たドレイン電極と；前記非晶質シリコン膜の他側の上面
と重なるように前記第１絶縁膜上に形成されたソース電
極と；基板上の全ての表面を覆うように形成された保護
膜と；を含むことを特徴とする薄膜トランジスタ。 ２７。絶縁基板上に予め定められた厚さの金属層を形成
するステップと；前記金属層の一部を、１次陽極酸化す
ることにより、第１絶縁膜を形成するステップと；前記
第１絶縁膜の一側に予め定められた線幅を有する第２絶
縁膜を形成するステップと；前記金属層を全て２次陽極
酸化することにより、第３絶縁膜を形成するとともに第
２絶縁膜の下部の絶縁基板上に前記第２絶縁膜と同一の
線幅を有するゲート電極を形成するステップと；前記第
２絶縁膜を覆うように非晶質シリコン膜を前記第１絶縁
膜上に形成するステップと；第１絶縁膜の他側に画素電
極を形成するステップと；前記画素電極と非晶質シリコ
ン膜の一側の上面とが重なるように前記第１絶縁膜上に
ドレイン電極を形成し、前記非晶質シリコン膜の他側の
上面と重なるように前記第１絶縁膜上にソース電極を形
成するステップと；基板上の全ての表面にわたって保護
膜を形成するステップと；を含むことを特徴とする薄膜
トランジスタの製造方法。 ２８。 絶縁基板と；絶縁基板の一側上に形成された予
め定められた大きさの線幅を有する金属層と；その上面
は平面であり、かつ前記金属層を覆うように絶縁基板上
に形成された前記金属層より大きい厚さを有する第１絶
縁膜と；前記金属層との同一の線幅を有し、かつ前記金
属層上の第１絶縁膜上の一側に形成された第２絶縁膜
と；前記第２絶縁膜を覆うように前記第１絶縁膜上に形
成された非晶質シリコン膜と；前記第１絶縁膜の他側に
形成された画素電極と；前記画素電極と非晶質シリコン
膜の一側の上面とに重なるように前記第１絶縁膜上に形
成されたドレイン電極と；前記非晶質シリコン膜の他側
の上面と重なるように前記第１絶縁膜上に形成されたソ
ース電極と；基板上の全ての表面を覆うように形成され
た保護膜と；を含むことを特徴とする薄膜トランジス
タ。 ２９。 金属層は、陽極酸化が可能な金属層であること
を特徴とする上記２８記載の薄膜トランジスタ。 ３０。 金属層として、Ａｌ，Ｔａ，Ｔｉ，Ｓｉ，Ｖ，
Ｎｂ，Ｈｆ，Ｚｒまたはこれらの合金を使用することを
特徴とする上記２９記載の薄膜トランジスタ。 ３１。 第１絶縁膜は、第１ゲート絶縁膜として作用し
かつ透明な酸化膜であることを特徴とする上記２８記載
の薄膜トランジスタ。 ３２。 第２絶縁膜は、第２ゲート絶縁膜として作用し
かつ窒化膜または酸化膜のいずれかであることを特徴と
する上記２８記載の薄膜トランジスタ。 ３３。 傾斜側面を有し、かつ予め定められた大きさの
線幅を有する第１金属層を絶縁基板上の一側に形成する
ステップと；前記第１金属層を覆うように絶縁基板上に
第２金属層を形成するステップと；前記第２金属層を全
て陽極酸化することにより、第１絶縁膜を形成するステ
ップと；前記第１絶縁膜上に感光膜を塗布した後、ホト
エッチングにより第１金属層の上部の第１絶縁膜を露出
させるステップと；前記露出された第１絶縁膜を除去し
て第１金属層を露出させるステップと；露出された第１
金属層の一部を陽極酸化することにより、前記第１絶縁
膜の上面と同一の平面を有する第２絶縁膜およびゲート
電極を形成するステップと；前記感光膜を除去するステ
ップと；基板上の全面にわたって第３絶縁膜を形成する
ステップと；金属層の上部の第３絶縁膜上の一側に非晶
質シリコン膜を形成するステップと；前記第３絶縁膜上
の他側に、画素電極を形成するステップと；前記画素電
極と非晶質シリコン膜の一側の上面とに重なるように前
記第３絶縁膜上にドレイン電極を形成するステップと；
前記非晶質シリコン膜の他側の上面と重なるように前記
第３絶縁膜上にソース電極を形成するステップと；基板
上の全ての表面を覆うように保護膜を形成するステップ
と；を含むことを特徴とする薄膜トランジスタの製造方
法。 ３４。 第１絶縁膜および第２絶縁膜は、第１ゲート絶
縁膜として作用しかつすべて陽極酸化膜であることを特
徴とする上記３３記載の薄膜トランジスタの製造方法。 ３５。 第３絶縁膜は、第１ゲート絶縁膜として作用し
かつ窒化膜または酸化膜のいずれかであることを特徴と
する上記３３記載の薄膜トランジスタの製造方法。 ３６。 第２金属層として、Ａｌ，Ｔａ，Ｓｉ，Ｖ，Ｎ
ｂ，Ｈｆ，Ｚｒまたはこれらの合金のいずれかであるこ
とを特徴とする第３３項記載の薄膜トランジスタの製造
方法。 ３７。 第２金属層を陽極酸化せずに、代わりに窒化膜
または酸化膜のいずれかを直接形成することにより第１
絶縁膜を形成することを特徴とする上記３３記載の薄膜
トランジスタの製造方法。 ３８。 前記絶縁膜は、基板保護および陽極酸化の際の
ゲート電極の断線防止用であるとを特徴とする上記３３
項記載の薄膜トランジスタの製造方法。 ３９。 第１金属層は、陽極酸化が可能な金属であるＡ
ｌ，Ｔａ，Ｔｉ，Ｓｉ，Ｖ，Ｎｂ，ＨｆまたはＺｒのい
ずれかであることを特徴とする第３３項記載の薄膜トラ
ンジスタの製造方法。 ４０。 絶縁基板と；絶縁基板の一側上に形成された予
め定められた大きさの線幅を有する第１金属層と；その
上面は平面であり、かつ前記第１金属層を覆うように絶
縁基板上に形成された第１絶縁膜と；傾斜側面を有し、
前記第１金属層より小さい線幅を有し、かつ第１金属層
の上部の第１絶縁膜上に形成された第２金属層と；前記
第１金属層と同一の線幅を有し、かつ前記第２金属層を
覆うように前記第１絶縁膜上に形成された第２絶縁膜
と；基板上の全面にわたって形成された第３絶縁膜と；
第２絶縁膜の上部の前記第３絶縁膜の一側に形成された
非晶質シリコン膜と；第３絶縁膜の他側に形成された画
素電極；前記画素電極と非晶質シリコン膜の一側の上面
とに重なるように前記第３絶縁膜上に形成されたドレイ
ン電極と；前記非晶質シリコン膜の他側の上面と重なる
ように前記第３絶縁膜上に形成されたソース電極と；基
板上の全ての表面を覆うように形成された保護膜と；前
記第２金属層の上部の保護膜上に形成された光遮蔽層
と；を含むことを特徴とする薄膜トランジスタ。 ４１。 第１金属層は、ブラックマトリックスであるこ
とを特徴とする上記４０記載の薄膜トランジスタ。 ４２。 第１金属層が、陽極酸化が可能な金属であるこ
とを特徴とする上記４０記載の薄膜トランジスタ。 ４３。 第１金属層が、Ａｌ，Ｔａ，Ｔｉ，Ｓｉ，Ｖ，
Ｎｂ，Ｈｆ，Ｚｒまたはこれらの合金のいずれかである
ことを特徴とする上記４２記載の薄膜トランジスタ。 ４４。 第１絶縁膜は、陽極酸化膜であることを特徴と
する上記４０記載の薄膜トランジスタ。 ４５。 第３絶縁膜は、第２ゲート絶縁膜として作用し
かつ窒化膜または酸化膜のいずれかであることを特徴と
する上記４０記載の薄膜トランジスタ。 ４６。 第２金属層は、ゲート電極として作用しかつ陽
極酸化されない金属であることを特徴とする第４０項記
載の薄膜トランジスタ。 ４７。 絶縁基板上に第１金属層を形成するステップ
と；前記第１金属層の一部を陽極酸化することにより、
第１金属層上に第１絶縁膜を形成するステップと；前記
第１絶縁膜の一側上に予め定められた線幅を有する第２
金属層を形成するステップと；前記第２金属層より大き
い線幅を有し、かつ前記第２金属層を覆うように第１絶
縁膜上に、第３金属層を形成するステップと；第３金属
層を陽極酸化することにより、第２絶縁膜を形成すると
ともに、第１金属層をの一部を２次陽極酸化することに
より、第２絶縁膜下部を除外した部分に第３絶縁膜を形
成するステップと；基板上の全面にわたって第４絶縁膜
を形成するステップと；前記第２絶縁膜より小さく、第
２金属層より線幅が大きい非晶質シリコン膜を前記第２
絶縁膜上部の第４絶縁膜の一側上に形成するステップ
と；第４絶縁膜の他側上に、画素電極を形成するステッ
プと；前記画素電極と非晶質ソシリコン膜の一側の上面
とに重畳なるように前記第４絶縁膜上にドレイン電極を
形成するステップと；前記非晶質シリコン膜の他側の上
面に重なるように前記第４絶縁膜上にソース電極を形成
するステップと；基板上の全ての表面を覆うように保護
膜を形成するステップと；前記残存する第１金属層上部
の保護膜上に、光遮蔽層を形成するステップと；を含む
ことを特徴とする薄膜トランジスタ製造方法。 ４８。 第１金属層の一部を陽極酸化することにより第
１金属層上に第１絶縁膜を形成することに代わりに、窒
化膜または酸化膜のいずれかを直接第１絶縁膜として形
成することを特徴とする上記４７記載の薄膜トランジス
タの製造方法。 ４９。 第２金属層は、ゲート電極として作用しかつ陽
極酸化されない金属であることを特徴とする上記４７記
載の薄膜トランジスタの製造方法。 ５０。 第３絶縁膜は、第１ゲート絶縁膜として作用し
かつ陽極酸化膜であることを特徴とする上記４７記載の
薄膜トランジスタの製造方法。 ５１。 第４絶縁膜は、第２ゲート絶縁膜として作用し
かつ窒化膜または酸化膜のいずれかであることを特徴と
する上記４７記載の薄膜トランジスタの製造方法。 ５２。 第１金属層および第２金属層は、陽極酸化の可
能な金属であるＡｌ，Ｔａ，Ｔｉ，Ｓｉ，Ｖ，Ｎｂ，Ｈ
ｆ，Ｚｒまたはこれらの合金のいずれかであることを特
徴とする第４７項記載の薄膜トランジスタの製造方法。
【図１】一般的なＴＦＴの断面構造図である。
【図２】従来の二重ゲート絶縁膜の構造を有するＴＦＴ
の断面構造図である。
の断面構造図である。
【図３】従来の二重ゲートの構造を有するＴＦＴの断面
構造図である。
構造図である。
【図４】陽極酸化によるゲート電極と絶縁基板との段差
を示す図である。
を示す図である。
【図５】陽極酸化である時のゲート電極の線幅変化によ
る断線発生を説明するための図である。
る断線発生を説明するための図である。
【図６】第２図のＴＦＴを採用したＬＣＤの断面構造図
である。
である。
【図７】本発明のＬＣＤの等価回路図である。
【図８】図７のＬＣＤ平面図である。
【図９】本発明の第１実施例によるＴＦＴの製造工程図
である。
である。
【図１０】本発明の第１実施例によるＴＦＴの製造工程
図である。
図である。
【図１１】本発明の第１実施例によるＴＦＴと二重ゲー
トの構造のＴＦＴとの開口率を比較説明するための図で
ある。
トの構造のＴＦＴとの開口率を比較説明するための図で
ある。
【図１２】本発明の第２実施例によるＴＦＴの製造工程
図である。
図である。
【図１３】本発明の第２実施例によるＴＦＴの製造工程
図である。
図である。
【図１４】本発明の第３実施例によるＴＦＴの製造工程
図である。
図である。
【図１５】本発明の第３実施例によるＴＦＴの製造工程
図である。
図である。
【図１６】本発明の第４実施例によるＴＦＴの製造工程
図である。
図である。
【図１７】本発明の第４実施例によるＴＦＴの製造工程
図である。
図である。
【図１８】本発明の第５実施例によるＴＦＴの製造工程
図である。
図である。
【図１９】本発明の第６実施例によるＴＦＴの製造工程
図である。
図である。
【図２０】本発明の第６実施例によるＴＦＴの製造工程
図である。
図である。
【図２１】図１９及び２０のブラックマトリックスの構
造図である。
造図である。
【図２２】本発明の第７実施例によるＴＦＴの製造工程
図である。
図である。
【図２３】本発明の第７実施例によるＴＦＴを採用した
ＬＣＤの断面構造図である。
ＬＣＤの断面構造図である。
１ ＴＦＴ、 ２ コンデンサ、 ３ 液晶セル、
１１１ 絶縁基板、
１１２−１ 第１ゲート電極、 １１２−２ 第２ゲー
ト電極 １１３−１ 陽極酸化膜、 １１３−２ 第２ゲート絶
縁膜 １１４ 非晶質シリコン膜、 １１５ 画素電極 １１６ ドレイン電極、 １１７ ソース電極 ３２−１ 第１ゲート電極、 ３２−２ 第２ゲート電
極
ト電極 １１３−１ 陽極酸化膜、 １１３−２ 第２ゲート絶
縁膜 １１４ 非晶質シリコン膜、 １１５ 画素電極 １１６ ドレイン電極、 １１７ ソース電極 ３２−１ 第１ゲート電極、 ３２−２ 第２ゲート電
極
─────────────────────────────────────────────────────
フロントページの続き
(31)優先権主張番号 ９２−９１５５
(32)優先日 平成４年５月28日(1992．5．28)
(33)優先権主張国 韓国（ＫＲ）
前置審査
(56)参考文献 特開 昭62−297892（ＪＰ，Ａ)
特開 平３−38065（ＪＰ，Ａ)
特開 平２−272430（ＪＰ，Ａ)
特開 平４−329675（ＪＰ，Ａ)
特開 平４−330735（ＪＰ，Ａ)
特開 平３−76232（ＪＰ，Ａ)
特開 平３−125123（ＪＰ，Ａ)
特開 平５−203990（ＪＰ，Ａ)
特開 平３−35524（ＪＰ，Ａ)
特開 平３−118520（ＪＰ，Ａ)
特開 平４−338677（ＪＰ，Ａ)
特開 昭61−89673（ＪＰ，Ａ)
特開 平４−273215（ＪＰ，Ａ)
特開 平６−27486（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 29/786
H01L 21/336
G02F 1/1368
H01L 21/316
Claims (5)
- 【請求項１】 絶縁基板上にある厚さの金属層を形成す
るステップと； 前記金属層を、１次陽極酸化することにより、第１絶縁
膜を形成するステップと； 前記第１絶縁膜の一部分の上にある線幅を有する第２絶
縁膜を形成するステップと； 前記金属層を２次陽極酸化することにより、第３絶縁膜
を形成するとともに第２絶縁膜 の下部の絶縁基板上に前記第２絶縁膜と同一の線幅を有
するゲート電極を形成するステップと； 前記第２絶縁膜を覆うように非晶質シリコン膜を前記第
１絶縁膜上に形成するステップと； 第１絶縁膜の他の部分の上に画素電極を形成するステッ
プと； 前記画素電極一部分の上面及びその画素電極一部分と向
かい合っている前記非晶質シリコン膜の一部分の上面の
両方に重なるように前記第１絶縁膜上にドレイン電極を
形成するステップ及び前記非晶質シリコン膜の他の部分
の上面と重なるように前記第１絶縁膜上にソース電極形
成するステップ； 得られた構造体の全ての表面にわたって保護膜を形成す
るステップと； を含むことを特徴とする薄膜トランジスタの製造方法。 - 【請求項２】 傾斜側面を有し、かつある大きさの線幅
を有する第１の金属層を絶縁基板上の一部分の上に形成
するステップと； 前記第１金属層を覆うように絶縁基板上に第２金属層を
形成するステップと； 前記第２金属層を陽極酸化することにより、第１絶縁膜
を形成するステップと； 前記第１絶縁膜上にホトレジスト膜を塗布した後、前記
ホトレジスト膜をホトエッチングにより第１金属層の上
部に配置された第１絶縁膜を露出させるステップと； 前記露出された第１絶縁膜を除去して第１金属層を露出
させるステップと； 露出された第１金属層の一部を陽極酸化することによ
り、前記第１絶縁膜の上面と同一の平面を有する第２絶
縁膜およびゲート電極を形成するステップと； 得られた構造体の上部の全面にわたって第３絶縁膜を形
成するステップと； 金属層の上部の第３絶縁膜上の一部分の上に非晶質シリ
コン膜を形成するステップと； 前記第３絶縁膜上の他の部分の上に、画素電極を形成す
るステップと； 前記画素電極一部分の上面及びその画素電極一部分と向
かい合っている前記非晶質シリコン膜の一部分の上面の
両方に重なるように前記第３絶縁膜上に形成されたドレ
イン電極と； 前記非晶質シリコン膜の他の部分の上面と重なるように
前記第３絶縁膜上に形成されたソース電極と； 得られた構造体の上部の全ての表面を覆うように保護膜
を形成するステップと； を含むことを特徴とする薄膜トランジスタの製造方法。 - 【請求項３】 絶縁基板と； 絶縁基板の一部分上に形成されたある大きさの線幅を有
する第１金属層と； その上面は平面であり、かつ前記第１金属層を覆うよう
に絶縁基板上に形成された第１絶縁膜と； 傾斜側面を有し、前記第１金属層より小さい線幅を有
し、かつ第１金属層の上部の第１絶縁膜上に形成された
第２金属層と； 前記第１金属層と同一の線幅を有し、かつ前記第２金属
層を覆うように前記第１絶縁膜上に形成された第２の絶
縁膜と； 得られた構造体の全面にわたって形成された第３絶縁膜
と； 第２の絶縁膜の上部の前記第３絶縁膜の一部分上に形成
された非晶質シリコン膜と； 第３絶縁膜の他の部分上に形成された画素電極； 前記画素電極一部分面に面する非晶質シリコン膜の一部
分の上面及び前記画素電極の一部分面の上面の両方とに
重なるように前記第３絶縁膜上に形成されたドレイン電
極及び前記非晶質シリコン膜の他の部分の上面と重なる
ように前記第３絶縁膜上に形成されたソース電極と； 得られた構造体の全ての表面を覆うように形成された保
護膜と； 前記第２金属層の上部の保護膜上に形成された光遮蔽層
と； を含むことを特徴とする薄膜トランジスタ。 - 【請求項４】 絶縁基板上に第１金属層を形成するステ
ップと； 前記第１金属層を陽極酸化することにより、第１金属層
上に第１絶縁膜を形成するステップと； 前記第１絶縁膜の一部分上にある線幅を有する第２金属
層を形成するステップと； 前記第２金属層より大きい線幅を有し、かつ前記第２金
属層を覆うように第１絶縁膜上に、第３金属層を形成す
るステップと； 第３金属層を一次陽極酸化することにより、第２絶縁膜
を形成するとともに、第２絶縁膜の下に配置されない第
１金属層を２次陽極酸化することにより、第３絶縁膜を
形成するステップと； 得られた構造体の全面にわたって第４絶縁膜を形成する
ステップと； 前記第２絶縁膜より小さく、第２金属層より線幅が大き
い非晶質シリコン膜を前記第２絶縁膜上部の第４絶縁膜
の一部分上に形成するステップと； 第４絶縁膜の他の部分上に、画素電極を形成するステッ
プと； 前記画素電極一部分の上面及びその画素電極一部分と向
かい合っている前記非晶質シリコン膜の一部分の上面の
両方に重なるように前記第４絶縁膜上にドレイン電極を
形成するステップ及び前記非晶質シリコン膜の他の部分
の上面と重なるように前記第４絶縁膜上にソース電極形
成するステップ； 得られた構造体の全ての表面を覆うように保護膜を形成
するステップと； 前記残存する第１金属層上部の保護膜上に、光遮蔽層を
形成するステップと； を含むことを特徴とする薄膜トランジスタの製造方法。 - 【請求項５】 第１金属層の一部を陽極酸化することに
より第１金属層上に第１絶縁膜を形成することに代わり
に、窒化膜または酸化膜のいずれかを直接第１絶縁膜と
して形成することを特徴とする請求項４記載の薄膜トラ
ンジスタの製造方法。
Applications Claiming Priority (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920007604A KR930024189A (ko) | 1992-05-04 | 박막트랜지스터의 제조방법 | |
| KR92-7604 | 1992-05-04 | ||
| KR92-8880 | 1992-05-25 | ||
| KR1019920008880A KR930024210A (ko) | 1992-05-25 | 박막트랜지스터 구조 및 그 제조방법 | |
| KR92-9085 | 1992-05-27 | ||
| KR1019920009085A KR930024172A (ko) | 1992-05-27 | 1992-05-27 | 박막트랜지스터 구조 및 제조방법 |
| KR92-9155 | 1992-05-28 | ||
| KR1019920009155A KR930023755A (ko) | 1992-05-28 | 1992-05-28 | 액정표시소자 및 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06125086A JPH06125086A (ja) | 1994-05-06 |
| JP3530205B2 true JP3530205B2 (ja) | 2004-05-24 |
Family
ID=27482942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10548593A Expired - Lifetime JP3530205B2 (ja) | 1992-05-04 | 1993-05-06 | 薄膜トランジスタ及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US5409851A (ja) |
| JP (1) | JP3530205B2 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5495121A (en) * | 1991-09-30 | 1996-02-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP3637069B2 (ja) * | 1993-03-12 | 2005-04-06 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US5627089A (en) * | 1993-08-02 | 1997-05-06 | Goldstar Co., Ltd. | Method for fabricating a thin film transistor using APCVD |
| US5831694A (en) * | 1995-06-14 | 1998-11-03 | Hitachi, Ltd. | TFT panel for high resolution- and large size- liquid crystal display |
| KR100225098B1 (ko) * | 1996-07-02 | 1999-10-15 | 구자홍 | 박막트랜지스터의 제조방법 |
| US5612235A (en) * | 1995-11-01 | 1997-03-18 | Industrial Technology Research Institute | Method of making thin film transistor with light-absorbing layer |
| KR100419086B1 (ko) * | 1996-04-12 | 2004-05-20 | 삼성전자주식회사 | 박막트랜지스터액정표시장치 |
| KR100241721B1 (ko) * | 1996-08-26 | 2000-02-01 | 구본준 | 액정표시소자 및 그 제조방법 |
| US5796121A (en) * | 1997-03-25 | 1998-08-18 | International Business Machines Corporation | Thin film transistors fabricated on plastic substrates |
| US5917645A (en) * | 1997-03-28 | 1999-06-29 | Daewoo Electronics Co., Ltd. | Thin film actuated mirror array in an optical projection system and method for manufacturing the same |
| KR100654158B1 (ko) * | 1999-10-25 | 2006-12-05 | 엘지.필립스 엘시디 주식회사 | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 |
| KR101035914B1 (ko) * | 2004-07-30 | 2011-05-23 | 엘지디스플레이 주식회사 | 평판 표시 소자 및 그의 제조방법 |
| CN1313876C (zh) * | 2005-01-19 | 2007-05-02 | 广辉电子股份有限公司 | 薄膜晶体管液晶显示器的像素结构的制造方法 |
| US20080135891A1 (en) * | 2006-12-08 | 2008-06-12 | Palo Alto Research Center, Incorporated | Transistor Device Formed on a Flexible Substrate Including Anodized Gate Dielectric |
| WO2009075161A1 (ja) * | 2007-12-12 | 2009-06-18 | Idemitsu Kosan Co., Ltd. | パターン化結晶質半導体薄膜、薄膜トランジスタの製造方法、及び電界効果型トランジスタ |
| US8013339B2 (en) * | 2009-06-01 | 2011-09-06 | Ishiang Shih | Thin film transistors and arrays with controllable threshold voltages and off state leakage current |
| WO2011114404A1 (ja) * | 2010-03-19 | 2011-09-22 | シャープ株式会社 | アクティブマトリクス基板 |
| US9601591B2 (en) | 2013-08-09 | 2017-03-21 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| EP3556362A1 (en) * | 2018-04-16 | 2019-10-23 | Ecole Polytechnique Federale De Lausanne (Epfl) | Sting inhibitors |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2118774B (en) * | 1982-02-25 | 1985-11-27 | Sharp Kk | Insulated gate thin film transistor |
| US5231039A (en) * | 1988-02-25 | 1993-07-27 | Sharp Kabushiki Kaisha | Method of fabricating a liquid crystal display device |
| JPH01217421A (ja) * | 1988-02-26 | 1989-08-31 | Seikosha Co Ltd | 非晶質シリコン薄膜トランジスタアレイ基板およびその製造方法 |
| NL8801379A (nl) * | 1988-05-30 | 1989-12-18 | Imec Inter Uni Micro Electr | Werkwijze voor het vervaardigen van een dunne-filmtransistor en een dergelijke dunne-filmtransistor. |
| US5266825A (en) * | 1989-10-18 | 1993-11-30 | Hitachi, Ltd. | Thin-film device |
| EP0457596B1 (en) * | 1990-05-17 | 1995-12-06 | Sharp Kabushiki Kaisha | Process for fabricating a thin film transistor |
| JPH04167439A (ja) * | 1990-10-30 | 1992-06-15 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
-
1993
- 1993-05-04 US US08/056,773 patent/US5409851A/en not_active Expired - Lifetime
- 1993-05-06 JP JP10548593A patent/JP3530205B2/ja not_active Expired - Lifetime
-
1995
- 1995-01-23 US US08/376,923 patent/US5598011A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5598011A (en) | 1997-01-28 |
| US5409851A (en) | 1995-04-25 |
| JPH06125086A (ja) | 1994-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3530205B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| US6809785B2 (en) | Semipermeable liquid crystal display device and manufacturing method thereof | |
| JP3625598B2 (ja) | 液晶表示装置の製造方法 | |
| US7022557B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| US6800872B2 (en) | Active matrix thin film transistor | |
| US20010040649A1 (en) | Manufacturing method of a liquid crystal display | |
| US5981972A (en) | Actived matrix substrate having a transistor with multi-layered ohmic contact | |
| US6859252B2 (en) | Active matrix substrate and manufacturing method thereof | |
| KR100322970B1 (ko) | 프린지 필드 구동 액정표시 장치의 제조방법 | |
| JP4166300B2 (ja) | 液晶表示装置の製造方法 | |
| US5194136A (en) | Process for making a display panel | |
| TWI281999B (en) | LCD device and manufacturing method thereof | |
| KR100238206B1 (ko) | 박막트랜지스터 액정 표시장치및 그 제조방법 | |
| JP3387981B2 (ja) | 薄膜トランジスタマトリクス装置の製造方法 | |
| JP2873119B2 (ja) | アクティブマトリックス基板の製造方法 | |
| US7170573B2 (en) | Array substrate for transflective liquid crystal display device and method for manufacturing the same | |
| JP2005017669A (ja) | 液晶表示装置とその製造方法 | |
| JP4427842B2 (ja) | 半導体装置及び表示装置 | |
| JP2005106881A (ja) | 液晶表示装置とその製造方法 | |
| JPH06160905A (ja) | 液晶表示装置およびその製造方法 | |
| JP3123231B2 (ja) | 薄膜トランジスタパネルの製造方法 | |
| JPH08262491A (ja) | 液晶表示素子およびその製造方法 | |
| JP2005157016A (ja) | 液晶表示装置とその製造方法 | |
| JP3104356B2 (ja) | 薄膜トランジスタパネルおよびその製造方法 | |
| JPH0553139A (ja) | 薄膜トランジスタ素子アレイ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040106 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040203 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040227 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080305 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 5 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 5 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 5 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110305 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110305 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120305 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140305 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |