KR930024172A - 박막트랜지스터 구조 및 제조방법 - Google Patents

Abstract

본 발명은 박막트랜지스터 구조 및 제조방법에 관한 것으로, 종래의 박막트랜지스터 제조시에는 게이트절연막을 양극산화를 이용하여 형성하므로, 단차가 증가하여 단선으로 인한 수율이 감소되는 원인이 되고, 또한 양극산화시 발생되는 단선으로 인해 선폭의 제한을 받아 개구율이 감소되는 문제점이 있었다.

본 발명은 이러한 문제점을 해결하기 위하여 상부의 게이트패턴을 하부로 옮김으로서 양극산화시 발생되는 단선문제를 해결하고, 단차크기를 감소시켜 생산수율을 향상시키며, 게이트전극 및 배선의 선폭크기에 제한을 받지 않게되어 개구율을 증대하는데 유용하게 사용된다.

Description

박막트랜지스터 구조 및 제조방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제3도의 (가) 내지 (나)는 본 발명의 양극산화시 게이트구조도, 제4도는 (가) 내지 (아)는 본 발명의 박막트랜지스터 제조공정도, 제5도는 본 발명은 박마트랜지스터 구조도.

Claims (6)

1. 절연기판(1)위에 기판보호금속층(8)을 증착한 후 그 기판보호금속층(8)을 양극산화하여 양극산화절연층(9)을 증착하고, 그 양극산화절연층(9)위에 게이트패턴형성층(10)을 증착한 후 패턴을 형성한 다음 양극산화방법으로 상기 게이트패턴형성층(10) 밑부분의 기판보호금속층(8)을 게이트전극 및 배선(2)으로 변환시킴과 아울러 그 게이트전극 및 배선(2)을 제외한 부분과 상기 양극산화절연층(9)을 제1절연막(3)으로 변환시킨 후, 상기 게이트패턴형성층(10)을 사진식각공정으로 식각한 다음, 상기 제1절연막(3)위에 제2절연막(4)과 비정질실리콘층(5)을 연속적으로 증착한 다음 그 비정질실리콘층(5)을 패더닝한 후 그 비정질 실리콘층(5) 위에 화소전극(6)을 증착한 후 패턴형성하고, 그 화소전극(6)위에 소스-드레인전극(7)을 증착한 다음 패턴형성하여 제조함을 특징으로 하는 박막트랜지스터 제조방법.
2. 제1항에 있어서, 양극산화절연층(9)은 상기 기판보호금속층(8)이 변화되어 제조됨을 특징으로 하는 박막트랜지스터 제조방법.
3. 제1항에 있어서, 게이트패턴형성층(10)을 감광성고분자재료, 금속, 절연물질로 형성함을 특징으로 하는 박막트랜지스터 제조방법.
4. 제1항에 있어서, 하부층에 양극산화가 가능한 물질을 증착하고 상부층에 패턴형성층을 증착한 후 패턴형성하여 양극산화를 통해 하부층에 상부의 패턴을 복사하는 박막트랜지스터 제조방법.
5. 절연기판(1)위에 게이트전극 및 배선(2)의 패턴이 형성되어 있고, 그 게이트전극 및 배선(2)위에 제1절연막(3)과 제2절연막(4)이 연속적으로 증착되고, 그 제2절연막(4)위에 비정질실리콘층(5)과 희소전극(6)이 수평으로 증착되고 그 비정질실리콘층(5)과 화소전극(6)위에 소스-드레인전극(7)이 증착되어 제조되는 박막트랜지스터 구조.
6. 제5항에 있어서, 게이트전극 및 배선 (2)은 A1, Ta, Nb, Si, Ti, Zr, V, Hf와 그 합금이 사용됨을 특징으로 하는 박막트랜지스터 구조.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.