JP3528027B2

JP3528027B2 - ディジタルオシロスコープ

Info

Publication number: JP3528027B2
Application number: JP27660796A
Authority: JP
Inventors: 顕山浦
Original assignee: Hitachi Kokusai Electric Inc
Current assignee: Hitachi Kokusai Electric Inc
Priority date: 1996-10-18
Filing date: 1996-10-18
Publication date: 2004-05-17
Anticipated expiration: 2016-10-18
Also published as: JPH10123177A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ディジタルオシロ
スコープの改良に関し、特に、少なくとも波形表示の更
新、パネル操作による内部設定、外部インターフェース
とのデータ通信の何れか一つ以上を行うディジタルオシ
ロスコープ等の波形記憶装置の処理速度の改良に関する
ものである。

【０００２】

【従来の技術】従来の技術を図３、図４により説明す
る。

【０００３】図４は周知のディジタルオシロスコープの
構成を示すブロック図である。

【０００４】図５はこの回路ブロックの動作を示すタイ
ミングチャートである。

【０００５】図４において、１は被観測信号の入力端
子、２は入力信号を次段のＡ／Ｄ変換に適したレベルに
するアッテネータ回路、３は入力信号のオフセットを設
定するオフセット変更回路、４は入力信号をディジタル
信号データに変換するＡＤ変換器、５はＡＤ変換された
ディジタルデータを記憶する波形メモリ、６はマイクロ
プロセッサ１２がディジタル波形データに対し演算等の
データ処理を行う為に一時記憶したり、各設定値を記憶
するランダムアクセスメモリ（以下ＲＡＭ）、１４は表
示座標に合わせたマトリクス状態で表示波形データを記
憶するビデオＲＡＭ（以下ＶＲＡＭと称す）、８は表示
器９に表示用信号としてＶＲＡＭから波形データを読み
だしＬＣＤ、ＥＬ、ＣＲＴ等の表示器９に表示させる表
示回路である。１０は被観測入力信号からトリガ信号を
発生させるトリガ回路、１１はＡＤ変換器４が入力信号
を変換する周期と波形メモリ５がこれを記憶する周期を
決めるサンプリングクロックを発生させるタイムベース
回路、１２はタイムベース回路１１の制御と波形メモリ
５からＲＡＭ６にディジタル波形データを転送し演算処
理を行い、ＶＲＡＭ１４に表示用波形データとして変換
した後記憶させたり、操作パネル２０から割り込み信号
が入力された場合、その内容に従ってアッテネータ、オ
フセットの設定、ＧＰＩＢ（他にＲＳ２３２Ｃ等外部イ
ンターフェース）との通信等の処理を行うマイクロプロ
セッサである。２０は操作パネルでアッテネータ２の切
換、オフセットの変更、タイムベースの変更、外部イン
ターフェースであるＧＰＩＢ（他にＲＳ２３２Ｃ等）の
通信、等の設定又は開始を指定するスイッチ、エンコー
ダ類であり、指定があった時その内容と、どの内容でも
発生する割り込み信号（例えば、タイムレンジの切換ス
イッチが押された場合であっても、ボルトレンジの切換
スイッチが押された場合であっても発生する信号、つま
り、何れのスイッチエンコーダが操作されたかは分から
ないが、何かが操作されたということを知らせる信号）
をマイクロプロセッサ１２に出力する。２４はマイクロ
プロセッサ１２により制御されるＧＰＩＢのインターフ
ェース回路、１３はマイクロプロセッサ１２の動作プロ
グラムを記憶しているリードオンリメモリ（以下ＲＯ
Ｍ）である。

【０００６】以下この動作について、図４、図５により
説明する。

【０００７】入力端子１より入力された被観測入力信号
は常時、アッテネータ２、オフセット設定回路３を介し
ＡＤ変換器４とトリガ回路１０に入力されている。マイ
クロプロセッサ１２はサンプルスタート信号４０を発生
させ、タイムベース回路１１の動作を開始させる。タイ
ムベース回路１１はあらかじめマイクロプロセッサ１２
によって設定されている内容に従った周期でＡＤ変換器
４と波形メモリ５にサンプルクロック４１を出力し、ト
リガ回路１０からのトリガ信号が入力されたら設定内容
に従ったサンプルクロック数（ｎ）を出力した後サンプ
ルエンド信号４３を発生し動作を停止する。マイクロプ
ロセッサ１２は、サンプルエンド信号４３の発生によっ
て波形メモリ５のディジタル波形データをＲＡＭ６に転
送する。その後、ＲＡＭ６の記憶データをそのまま、又
は演算を行なった後ＶＲＡＭ１４へ表示データを転送す
る。また、サンプルスタート信号４０を発生（信号の発
生はＶＲＡＭへの転送の前、又は転送動作の途中で微小
時間転送を止めて行う）しタイムベース回路１１によっ
て次のサンプリング動作を行なわせる。また、操作パネ
ル２０から観測者が行なうパネルスイッチ（図示せず）
の操作による割り込み信号４８が入った時は、サンプリ
ング動作の終了を待ち、例えば、その内容がオフセット
の変更であった時、マイクロプロセッサ１２はオフセッ
ト設定回路３の設定値を変更し、アナログ入力波形信号
のオフセットを変える。また、例えば操作パネル２０か
らの操作内容がＧＰＩＢへの波形データ転送であった
時、マイクロプロセッサ１２はサンプリング動作を停止
させてＧＰＩＢへデータを転送する。

【０００８】

【発明が解決しようとする課題】前述の従来技術には、
以下の欠点がある。

【０００９】第１に通常表示メモリとして使用するＶＲ
ＡＭは、ＲＡＳ（行を現わす、以下ＲＡＳと称す）アド
レスと、ＣＡＳ（列を現わす、以下ＣＡＳと称す）アド
レスを設定し、データを書き込む。また、リフレッシュ
を行う必要がある為、スタティックＲＡＭ等よりもアク
セス速度が遅い。従って、マイクロプロセッサがＶＲＡ
Ｍへの表示データの書き込みに時間がかかるので、波形
表示の更新速度が遅くなり、この間のデータの取りこぼ
しが多くなるという欠点がある。

【００１０】第２に操作パネル等からの割り込みがマイ
クロプロセッサに入った時、その内容に従った処理を行
う場合には、それまでマイクロプロセッサが行なってい
た処理、例えばサンプリング処理等が終わった後の特定
期間にその処理を行うことになる。このため、パネル操
作をした時の反応が遅くなるという欠点がある。この反
応時間は、例えば、パネル操作処理に約２０ｍＳ、サン
プリング時間に５００ｍＳ（１ｋＨｚ／Ｓ、５００デー
タの時）程度となる。

【００１１】第３に波形データを外部インターフェース
等に転送する時も上記同様、それまでの処理（例えば、
パネル操作処理、サンプリング処理）を終って、その後
の特定期間にその処理を行うことになるので、データ転
送の速度が遅くなる欠点がある。

【００１２】本発明はこれらの欠点を除去し表示波形の
更新速度を高速にし、データの取りこぼしを少なくする
ことと、パネル操作、データ転送処理を高速にすること
を目的とする。

【００１３】

【課題を解決するための手段】本発明は、上記の目的を
達成するために、ディジタルオシロスコープにおいて、
マイクロプロセッサを少なくとも２つ以上設け、これら
マイクロプロセッサを機能分割し、オシロスコープの動
作の高速化を図ったものである。

【００１４】また、本発明は表示用のＶＲＡＭの前段に
高速アクセスが可能で、かつ書き込み、読みだしが非同
期で動作できるバッファメモリをおくようにし、ここへ
表示データを書き込み、順次読みだすようにしたもので
ある。このため、表示用バッファメモリへ高速で書き込
むことができるので、表示波形の更新速度の高速化を図
ることができる。

【００１５】前記機能別に設けるマイクロプロセッサは
例えば表示用と操作用のマイクロプロセッサを２つ設
け、それらを並列動作させる。表示用と操作用のマイク
ロプロセッサが並列動作しているので、操作パネル等か
ら割り込みが入った時でも、サンプリング処理が終わっ
た後等、特定期間にその処理を行う必要がないので、パ
ネル操作をした時の反応が速くなる。

【００１６】さらに、例えば、これら２つのマイクロプ
ロセッサ間の通信専用として書き込み、読みだしが非同
期で動作できるメモリをおくことにより、波形データを
外部インターフェース等に転送する時は、表示用マイク
ロプロセッサは、書き込み、読みだしが非同期で動作す
る通信専用のメモリにデータを書き込み、その後、操作
用マイクロプロセッサが出力することができるので、サ
ンプリング処理が終わった後等、特定期間にその処理を
行う必要がないのでデータ転送の速度を速くすることが
できる。

【００１７】

【発明の実施の形態】以下この発明の一実施例を図１、
図２により説明する。

【００１８】図１はディジタルオシロスコープのブロッ
ク図、図２はその動作タイミングチャートである。

【００１９】図１において、１〜１４はサンプリングと
表示を制御する回路ブロックであり、１は被観測信号の
入力端子、２は被観測入力信号を特定レベルにするため
の増幅器および、アッテネータより成るアッテネータ回
路、３は被観測入力信号のオフセットを設定するオフセ
ット変更回路でこれらは操作用マイクロプロセッサ２１
により制御される。４は入力信号をディジタル波形デー
タに変換するＡＤ変換器、５はＡＤ変換されたディジタ
ルデータを記憶する波形メモリ、６は波形表示用マイク
ロプロセッサがディジタル波形データを演算等のデータ
処理を行う為に一時記憶するＲＡＭ、７は表示させる波
形データを記憶するバッファメモリで、ここでは一例と
して、ファーストインファーストアウトメモリ（以下Ｆ
ＩＦＯメモリと称す）を用いる。このＦＩＦＯメモリは
書き込みと読み出しを非同期で行なうことができる。１
４２はデータ処理回路であり、ＦＩＦＯメモリ７からの
波形データを表示器９の表示座標に合わせたマトリクス
に変換する。図３はこのデータ処理回路１４２の詳細
ブロック図である。このデータ処理回路１４２の動作に
ついては後に説明する。

【００２０】図１に戻り、８は表示回路で、表示座標に
合わせたマトリクス状態に変換されＶＲＡＭ１４に記憶
された波形データを表示器９へ表示用信号として読み出
し、表示させる。

【００２１】１０は被観測入力信号からトリガ信号を発
生させるトリガ回路、１１はＡＤ変換器４が変換する周
期と波形メモリ５が記憶する周期を決めるサンプリング
クロック４１を発生させるタイムベース回路である。

【００２２】１２はタイムベース回路１１の制御、波形
メモリ５からＲＡＭ６にディジタル波形データを転送し
演算処理を行いＦＩＦＯメモリ７に波形データを記憶さ
せることと、デュアルポートＲＡＭ３０とデータを通信
する波形表示用マイクロプロセッサである。１３は波形
表示用マイクロプロセッサ１２の動作プログラムを記憶
しているＲＯＭである。

【００２３】次に、データ処理回路１４２の動作につい
て図３を用いて説明する。

【００２４】同図において、１４１はＣＡＳカウンタ、
１４３はＲＡＳ、ＣＡＳ信号発生回路、１４４はスイッ
チ、１４５はクロック発生回路である。

【００２５】マイクロプロセッサ１２よりＶＲＡＭ１４
へのライトスタート信号６１が入力されると、スイッチ
１４４がオンし、クロック発生回路１４５のクロックが
のＦＩＥＯ７へのリードクロックとして供給される。ま
た、このクロック発生回路１４５のクロックはカウンタ
１４１（ＣＡＳカウンタ）のカウントクロック（列）と
して供給される。ＲＡＳ、ＣＡＳ信号発生回路１４３は
ＲＡＳ、ＣＡＳ信号クロック６３をＶＲＡＭ１４に供給
し、これらにより、ＦＩＦＯメモリ７の波形データ６０
はＶＲＡＭ１４へ書き込まれる。このＶＲＡＭへのデー
タの書き込みは周知の技術であるため、ここでは簡単に
説明する。ＦＩＦＯ７内の波形データ６０はＶＲＡＭの
行アドレス（ＲＡＳアドレス）に対応し、カウンタ１４
１（カウンタスタート値は波形表示開始のアドレスとな
っている）の値６４はＶＲＡＭ１４の列アドレス（ＣＡ
Ｓアドレス）に対応している。この両アドレスにより指
定された座標に１ビットデータが書き込まれる。カウン
タ１４１はキャリー信号６２（波形データ数文発生す
る）が発生するまでカウントアップし、同時にＦＩＦＯ
メモリ７のアドレスをアップさせる。これにより、ＶＲ
ＡＭ１４への一波形分のデータ（マトリックス状態）で
書き込まれる。キャリー信号６２の発生により、スイッ
チ１４４はオフとなり、クロック発生回路１４５の出力
はオフとなる。

【００２６】次に、図１に戻り、この実施例のオシロス
コープにおける。操作制御系の構成について説明する。

【００２７】２０〜２４は操作をつかさどる回路であ
り、２０は操作パネルでアッテネータ２の設定値の切
換、オフセットの変更回路３のオフセット変更、その他
タイムベースの変更、外部インターフェースであるＧＰ
ＩＢ（他にＲＳ２３２Ｃ等）の通信、等の設定又は開始
を指定するスイッチ、エンコーダ類であり、指定があっ
た時その内容と、どのような内容でも発生する割り込み
信号４８を操作用マイクロプロセッサ２１に出力する。
２４は操作用マイクロプロセッサ２１により制御される
ＧＰＩＢのインターフェース回路、２２は操作用マイク
ロプロセッサ２１が設定データ等を記憶するＲＡＭ、２
３は操作用マイクロプロセッサ２１の動作プログラムを
記憶しているＲＯＭである。２１は操作用マイクロプロ
セッサで操作パネル２０から割り込み信号が入力された
場合その内容に従ってアッテネータ、オフセットの設
定、ＧＰＩＢとの通信、デュアルポートＲＡＭ３０との
通信等の処理を行う。

【００２８】３０はデュアルポートＲＡＭで操作用マイ
クロプロセッサ２１からの制御として、タイムベース回
路１１の設定値等が書き込まれＧＰＩＢ２４への波形デ
ータ送信時は波形データが読み出される。また、波形表
示用マイクロプロセッサ１２からの制御としては、タイ
ムベースの設定値等が読みだされたり、ＧＰＩＢ２４へ
の波形データが書き込まれる。また、デュアルポートＲ
ＡＭ３０はこれらの書き込み読みだしを非同期で行なえ
るので、両マイクロプロセッサ１２、２１が互いの動作
内容を確認することなくいつでも書き込み読みだしが行
なえる。

【００２９】このように、以下に説明する本発明の一実
施例は第１にＶＲＡＭの前段に高速アクセスが可能で、
かつ書き込み、読みだしが非同期で動作できるバッファ
メモリとして、ＦＩＦＯメモリ７を有し、第２に表示用
と操作用のマイクロプロセッサとして、マイクロプロセ
ッサ１２と２１の２つを設け、それらを並列動作させる
こととした。第３に上記２つのマイクロプロセッサ１
２，２１の通信専用として書き込み、読みだしが非同期
で動作できるメモリすなわち、デュアルポートＲＡＭ３
０を設けたものである。

【００３０】以下この動作について図１、図２、図３に
より説明する。

【００３１】入力端子１より入力された被観測入力信号
は常時、アッテネータ回路２、オフセット設定回路３を
介しＡＤ変換器４とトリガ回路１０に入力されている。
波形表示用マイクロプロセッサ１２はサンプルスタート
信号４０を発生させ、タイムベース回路１１の動作を開
始させる。タイムベース回路１１はあらかじめ波形表示
用マイクロプロセッサ１２によって設定されている内容
に従った周期でＡＤ変換器４と波形メモリ５にサンプル
クロック４１を出力し、トリガ回路１０からのトリガ信
号が入力されたら設定内容に従ったサンプルクロック数
（ｎ）を出力した後サンプルエンド信号４３を発生し動
作を停止する。波形表示用マイクロプロセッサ１２は、
サンプルエンド信号４３の発生によって波形メモリ５の
ディジタル波形データをＲＡＭ６に転送する。その後、
ＲＡＭ６の記憶波形データをそのまま、又は演算（波形
の反転、絶対値、波形間の加算、減算、乗算等）を行な
った後ＦＩＦＯメモリ７にデータを転送する。さらに、
サンプルスタート信号４０を発生（信号の発生はＦＩＦ
Ｏメモリ７への転送の前、又は転送動作の途中で微小時
間転送を止めて行う）しタイムベース回路１１によって
次のサンプリング動作を行なわせる。ここで、マイクロ
プロセッサ１２は直接ＶＲＡＭ１４へ表示データを書き
込むよりも高速に転送処理が行なえる。これはＦＩＦＯ
メモリが高速でデータを書き込むことができるためであ
る。ＦＩＦＯメモリ７の記憶データはデータ処理回路１
４２、カウンタ１４１によりＶＲＡＭ１４へ低速にデー
タを転送することになるが、ＦＩＦＯメモリ７は書き込
み読みだしが非同期で行なえるので、サンプリング動作
中、波形メモリ５からＲＡＭ６へのデータ転送、ＲＡＭ
６からＦＩＦＯメモリ７へのデータ転送中であっても常
時ＶＲＡＭ１４への転送を行なうことができる。従っ
て、サンプリングスタートと次のサンプリングスタート
の時間が短縮され、表示波形の更新速度が上がる。

【００３２】この波形更新の速度を従来技術と比較して
みると、サンプリング：１００ＭＳ／Ｓ、５００データ、５μＳ
の間サンプルした場合、従来技術ではＶＲＡＭ書き込み
（アクセス３００ｎＳ）に１５０μＳ、ＶＲＡＭへの転
送（５０ＭＨｚで転送）に５０μＳ、波形演算処理（反
転処理）約１００μＳで、一波形の更新には約３００μ
Ｓを必要とするが、本実施例によれば、ＶＲＡＭ書き込
み中に転送演算が終了するため、１５０μＳを必要とす
るだけである。つまり、この場合、同じ条件であれば、
従来の１／２に時間短縮することができる。言葉を変え
れば、従来の倍の頻度でサンプリングを行うことができ
る。

【００３３】次に操作用マイクロプロセッサ２１は波形
表示の動作に並列して操作パネルからの設定内容の変
更、ＧＰＩＢとの通信を行うことができる。例えば操作
パネル２０から割り込み信号が入りその内容がオフセッ
トの変更であった時、操作用マイクロプロセッサ２１は
オフセット設定回路３の設定値を変更しアナログ入力波
形信号のオフセットを変える。ここでこの変更は被観測
信号のサンプル中であっても波形表示の動作と無関係に
行うので、パネル操作による変更がサンプリングの終
了、ＶＲＡＭ１４への転送を待たずにすぐに反映される
ことになるので操作時の反応がよくなる。

【００３４】この操作時の反応について、従来技術とこ
の実施例を比較してみると、サンプリング：１ｋＨｚ／Ｓ、５００データ、５００ｍ
Ｓの間サンプルした場合、従来技術ではマイクロプロセ
ッサの処理時間を２０ｍＳとした場合、２０ｍＳ＋５０
０ｍＳ＝５２０ｍＳで画面が変化する。すなわち、操作
に対する応答時間はサンプリング速度に依存する。一
方、本実施例では、マイクロプロセッサが機能分割され
ているため、さきに説明したようにマイクロプロセッサ
の処理時間、２０ｍＳ＋１５０μＳで操作に応答するこ
とができる。

【００３５】また、例えば操作パネル２０から割り込み
信号が入り、その内容がＧＰＩＢ２４への波形データ転
送であった時、操作用マイクロプロセッサ２１はデュア
ルポートＲＡＭ３０を介し波形表示用マイクロプロセッ
サ１２に波形データを書き込むことを要求し、波形表示
用マイクロプロセッサ１２がサンプリングに関する処理
を行なっていない間にデュアルポートＲＡＭ３０へデー
タを書き込む。操作用マイクロプロセッサ２１はこのデ
ータを読み出しながらＧＰＩＢへデータを転送する。こ
こで、操作用マイクロプロセッサ２１はＧＰＩＢへのデ
ータ送信に専念できる為高速通信が可能となり、かつサ
ンプリング動作とは並列動作をしているので波形表示の
更新速度を下げることがない。

【００３６】例えば、従来技術では５００データをＧＯ
ＩＢ転送すると５．３ｍＳの間、サンプリング動作を停
止しなければならないが、本実施例によれば、転送のた
めにサンプリングの動作を停止する必要はない。デュア
ルポートＲＡＭ３０へデータの書き込み（１０ＭＨｚで
書き込みの時）は５０μＳを必要とするだけで、これは
マイクロプロセッサの空き時間に行うことができる。

【００３７】以上説明した本実施例によれば、第１に表
示波形データ用のバッファメモリ（一例としてＦＩＦＯ
メモリ７）を使用することにより波形表示の更新速度を
上げることができる。第２にマイクロプロセッサを波形
表示用と操作用の２つを設け並列動作させることによ
り、操作パネル２０からの割り込み処理があった場合で
もサンプリング動作の終了を待たずに処理することがで
きるので、パネル操作をした時の反応がよくなる。第３
にデュアルポートＲＡＭ３０を２つのマイクロプロセッ
サのインターフェースとして設けることにより、前記第
２同様サンプリング動作の終了を待たずに処理すること
ができるので、波形データを外部インターフェース（Ｇ
ＰＩＢ等）に高速に転送することができる。

【００３８】以上の実施例の説明ではマイクロプロセッ
サを２つ用い、マイクロプロセッサ間の通信用デュアル
ポートメモリを用い、更に、バッファメモリを用いた例
について説明した。

【００３９】しかし、例えば、別の実施例として、マイ
クロプロセッサを２つ用いただけでも、周知の従来回路
よりも、動作の高速化を図ることができることはもちろ
んである。

【００４０】また、他の実施例として、マイクロプロセ
ッサを２つと表示用のバッファメモリを組み合わせもマ
イクロプロセッサ２つのみ用いた場合よりも更に、高速
化を図ることができる。

【００４１】また、更に別の実施例として、マイクロプ
ロセッサを２つと通信用デュアルポートメモリを用いた
場合にもマイクロプロセッサ２つのみ用いた場合よりも
更に高速化を図ることができる。

【００４２】しかしながら、先に詳細に説明したよう
に、マイクロプロセッサを２つ用い、マイクロプロセッ
サ間の通信用デュアルポートメモリを用い、更に、バッ
ファメモリを用いれば、最も高速化の効果が大きいこと
は言うまでもない。

【００４３】以上の４つの実施例ではマイクロプロセッ
サを２つとし説明したが、２つ以上で機能分割すればよ
り高速化することができるのは言うまでもない。

【００４４】

【発明の効果】本発明によれば、第１に表示用バッファ
メモリへ高速で書き込むことができるので、表示波形の
更新速度を上げることができる。

【００４５】第２に表示用と操作用のマイクロプロセッ
サが並列動作しているので、操作パネル等から割り込み
が入った時でも、サンプリング処理が終わった後等、特
定期間にその処理を行う必要がないので、パネル操作を
した時の反応が速くなる。

【００４６】第３に波形データを外部インターフェース
等に転送する時は、表示用マイクロプロセッサが、書き
込み、読みだしが非同期で動作する通信専用のメモリに
データを書き込み、その後操作用マイクロプロセッサが
出力することができるので、サンプリング処理が終わっ
た後等、特定期間にその処理を行う必要がないのでデー
タ転送の速度が速くなる。

【００４７】また、これらの相乗効果により、本発明に
よれば、高速動作をすディジタルオシロスコープを提供
することができ、操作応答が良く、使い勝手が大幅に向
上する。

【００４８】例えば、このように、高速で動作する本発
明のディジタルオシロスコープによれば、入力されてい
る信号を取り込まない時間すなわちデッドタイムが短い
ので、取こぼしが少なく、グリッチ等の検出に大変効果
的である。なお、グリッチとは平常の信号にときたま発
生するスパイク状のノイズで、発生頻度が極端に少ない
現象で、通常、ピーク値検出モード（ピークデテクタ）
で検出さえれる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す全体構成ブロック図

【図２】本発明の一実施例のシーケンスチャート

【図３】本発明の一実施例を示すデータ処理回路のブロ
ック図

【図４】従来の方式を示す全体構成ブロック図

【図５】従来の方式のシーケンスチャート

【符号の説明】

３：オフセット変更回路、４：ＡＤ変換器、５：波形メ
モリ、６：ＲＡＭ、７：ＦＩＦＯメモリ、８：表示回
路、９：表示器、１０：トリガ回路、１１：タイムベー
ス、１２：波形表示用マイクロプロセッサ、２０：操作
パネル、２１：操作マイクロプロセッサ、２４：ＧＰＩ
Ｂインターフェース回路、３０：デュアルポートＲＡ
Ｍ。

Claims

(57)【特許請求の範囲】

【請求項１】ディジタルオシロスコープにおいて、該
ディジタルオシロスコープの動作の制御を行うマイクロ
プロセッサを少なくとも２つ設け、該マイクロプロセッ
サの内の少なくとも１つは被観測入力信号をサンプリン
グし、ディジタルデータに変換後、該ディジタルデータ
を順次記憶していく波形メモリと、該波形メモリに記憶
された波形データを転送記憶するＲＡＭと、該ＲＡＭに
記憶された波形データを順次読み出し記憶するバッファ
メモリと、該バッファメモリから読みだされた波形デー
タを前記表示手段の座標にしたがって記憶するＶＲＡＭ
より成るメモリに記憶し、該メモリに記憶された前記デ
ィジタルデータを表示手段に表示する制御を行う波形表
示用マイクロプロセッサであり、前記マイクロプロセッ
サのうち少なくとも他の１つは前記ディジタルオシロス
コープの操作パネルからの情報に応じて前記ディジタル
オシロスコープの動作を制御する操作用マイクロプロセ
ッサであることを特徴とするディジタルオシロスコー
プ。
【請求項２】請求項１記載のディジタルオシロスコー
プにおいて、前記波形表示用マイクロプロセッサと前記
操作用マイクロプロセッサの間には前記両マイクロプロ
セッサからの情報を記憶するデュアルポートメモリを有
することを特徴とするディジタルオシロスコープ。
【請求項３】被観測信号をディジタルデータに変換
し、該ディジタルデータを記憶し、表示するディジタル
オシロスコープにおいて、該ディジタルオシロスコープ
の動作の制御を行うマイクロプロセッサを少なくとも２
つ設け、該マイクロプロセッサの内の少なくとも１つ
は、被観測入力信号をサンプリングし、ディジタルデー
タに変換するＡＤ変換器と、該ＡＤ変換器によりディジ
タル変換された波形データを順次記憶していく波形メモ
リと、該波形メモリに記憶された波形データを転送記憶
するＲＡＭと、該ＲＡＭに記憶された波形データを順次
読み出し記憶するバッファメモリと、該バッファメモリ
から読みだされた波形データを表示手段の座標にしたが
って記憶するＶＲＡＭとの制御を行う波形表示用マイク
ロプロセッサであり、前記マイクロプロセッサのうち少
なくとも他の１つは前記ディジタルオシロスコープの操
作パネルからの情報に応じて前記ディジタルオシロスコ
ープの動作を制御する操作用マイクロプロセッサであ
り、前記波形表示用マイクロプロセッサと前記操作用マ
イクロプロセッサの間には前記両マイクロプロセッサか
らの情報を記憶するデュアルポートメモリを有すること
を特徴とするディジタルオシロスコープ。
【請求項４】請求項１記載のディジタルオシロスコー
プにおいて、前記バッファメモリは波形データを高速で
記憶するバッファメモリであり、前記波形表示用マイク
ロプロセッサは前記バッファメモリの次段の表示用メモ
リとを制御し、前記操作用マイクロプロセッサは表示パ
ネルからの信号に応じて、前記ディジタルオシロスコー
プの設定制御を行うことを特徴とするディジタルオシロ
スコープ。
【請求項５】請求項４記載のディジタルオシロスコー
プにおいて、前記波形表示用マイクロプロセッサと前記
操作用マイクロプロセッサの間には前記両マイクロプロ
セッサ間の通信用デュアルポートメモリを有することを
特徴とするディジタルオシロスコープ。