JPS62242261A - アナログ入力信号とデジタル信号バス間のインタフエ−ス装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は一般にアナログ入力信号をモニターし、該ア
ナログ入力信号の選択部分を表わすデジタル化信号をデ
ジタルシステムバスへ加えるインタフェース装置に関し
、特にアナログ入力信号とデジタルシステムバスを接続
するインタフェース装置によりフレキシブルな動作を与
える装置及び方法に関する。

（従来の技術） 当該分野において、アナログ入力信号２を処理し、アナ
ログ入力信号の選択部分のデジタル化信号４をデジタル
システムバスに加える第３図に示すようなインタフェー
ス装置１０を与えることは周知である。インタフェース
装置１０は、アナログ入力信号２をモニターし、制御可
能な時点でそのとき存在する信号の値をストアする複数
のサンプル／ホールド回路１１を含み得る。マルチプレ
クサ装置１２がアドレス信号６の制御下で、サンプル／
ホールド回路１１からの出力信号のうち１つを選択可能
である。

選択したサンプル／ホールド回路からの信号は、アナロ
グ−デジタル変換器１３に加えられる。アナログ−デジ
タル変換器１３からの出力信号は、ライン１５を介した
データ処理装置５　（一般にマイクロプロセッサ）から
の１つ以上の制御信号に応じてシステムバス３に接続さ
れる。システムバス３上の信号はメモリ装置８内にスト
アされるか、またはデータ処理装置５へ直接印加される
。いずれの場合にも、データ処理装置５は同装置５を制
　　　　御するプログラムに基づき変換後のデジタル信
号を処理可能である。

第３図に示した従来のシステムにおいて、各ユニット１
１．１２及び１３の動作を制御するのに必要な制御信号
は制御論理１４から発生され、次のちのを含む：サンプ
ル／ホールド回路１１を適切な時点で適切な継続時間中
サンプル／ホールドモードに直く信号；マルチプレクサ
１２の特定チャネルを選択するアドレス信号；新しいサ
ンプルをデジタル化する度毎のアナログ−デジタル変換
器１３用の信号；及びアナログ−デジタル変換器１３の
出力信号をシステムバス３に導くためのデータ処理装置
５用の信号。

第３図に示した制御信号を得るため、従来の回路では２
つの手法が使われており、両方とも必要な制御信号を発
生するのに何らかの形の電子的ハードウェアを用いてい
る。

第４Ａ図を参照すると、同期式のハードウェア制御下に
おけるインタフェース装置の動作が示しである。インタ
フェース装置に付設されたクロック２１が、装置内の複
数のカウンタ／タイマ回路２２を起動する。カウンタ／
タイマ回路２２が、デコード装置２３に印加可能な出力
信号パターンを与える。デコード装置２３がカウンタ／
タイマ装置２２からの信号パターンを処理し、インタフ
ェース装置を前もって決めた方法で制御する適切な制御
信号を与える。

第４Ｂ図は、非同期的な環境下で制御信号を与える同様
の従来回路を示している。この回路では、非同期式タイ
ミング回路２４（一般に単安定マルチバイブレーク及び
同様の論理構成部品等のランダムな論理回路から成る）
がデコード装置２５に信号を加える。デコード装置２５
は、インタフェース装置の他の構成部分の各機能を制御
する制御信号を与えるのに適した論理構成部品を有する
。

（発明が解決しようとする問題点） 上記の同期または非同期式構成のいずれにおいても、制
御信号を与える機構はインタフェース装置内に配置され
た電子的ハードウェアから成り、回路構成がいったん決
められると、制御信号は固定され、容易に変更できない
。

このため、アナログ入力信号とデジタルデータ処理装置
用システムバスの間のインタフェース装置であって、該
インタフェース装置の動作状態を決めるデータ処理装置
からの制御信号に応答可能なインタフェース装置が強く
要求されている。

従って本発明の目的は、アナログ入力信号とデジタルデ
ータバス間における改良インタフェース装置を提供する
ことにある。

本発明の他の目的は、データ処理装置からの信号によっ
て動作を制御可能なインタフェース装置を提供すること
にある。

（問題点を解決するための手段） 上記及びその他の目的は本発明の好ましい実施例によれ
ば、アナログ入力信号とデジタルバスの間のインタフェ
ース装置であって： 選択されたアナログ入力信号をデジタル化するデジタル
化手段；上記デジタル化手段を制御する制御手段；及び 上記デジタルバスから制御手段へ信号を転送する転送手
段であって、該転送信号が制御手段の状態を決める；を
備えて成るインタフェース装置を提供することで達成さ
れる。

発明の要旨は、特許請求の範囲に特記しである。

しかし、添付の図面に基づく以下の詳細な説明を参照す
ることによって、発明のその他の特徴はより明らかとな
り、発明は最も分り易く理解されよう。

（実施例） 第１Ａ及び１８図は、本発明のインタフェース装置を具
備したデータ取得システムの詳細なブロック図を示して
いる。

データ取得システムは、サンプリング／デジタル化部１
０を有する。該サンプリング／デジタル化部１０はサン
プル／ホールド（Ｓ／Ｈ）増巾器１１、マルチプレクサ
（ＭＵＸ）１２、Ａ／Ｄコンバータ（ＡＤＣ）１３、及
び入力制御レジスタ１４を含んで成る。

インタフェース装置は、インタフェースデータバス１３
０とインタフェースアドレスバス１５３の間に接続され
たインタフェースプロセッサ１６０を含んで成る。プロ
グラムＦＲＯＭ１５２がインタフェースプロセッサ１６
０の動作を制御するプログラム及び／又はデータを記憶
している。

好ましい実施例において、インタフェースプロセッサ１
６０はＴｅｘａｓ　Ｉｎｓｔｒｕｍｅｎｔｓ社から市販
されているＴＭＳ　３２０デジタル信号プロセッサであ
る。インタフェースプロセッサ１６０がインタフェース
装置の知能を与え、フレキシブルなオペレーティングモ
ードを提供して各種のデジタル信号処理機能を実行する
ようにプログラム可能である。またインタフェースプロ
セッサ１６０は、サンプリング／デジタル化部１０のデ
ータ取得動作を直接制御するとともに、インタフェース
装置のその他の制御動作を実行可能とするのに充分な速
度で動作する。

第１Ａ図を参照すると、インタフェース装置はデータと
命令を一時的に記憶するためのデータＲＡＭ１３６も備
えている。データＲＡＭ１３６は２重ポートＲＡＭで、
インタフェースプロセッサ１６０またはホストプロセッ
サ１００のいずれからもアクセスできる。データＲＡＭ
１３６は、ＲＡＭデータバス１３８さらに受信器１４６
を介してインタフェースデータバス１３０に接続されて
いる。またデータＲＡＭ１３６はデータラッチ１４０、
ローカルデータバス１５０、ホストデータバス受信器１
１８及びデータバス１１５を介してホストシステムバス
１１０に接続されている。

ＲＡＭ制御論理１２２が、インタフェースプロセッサ１
６０とシステムバス１１０間におけるデータＲＡＭ１３
６へのアクセス仲裁を制御する。

インタフェースプロセッサ１６０の方が常に高いアクセ
ス優先順位を有する。

ホストＲＡＭアドレス発生器１２８とインタフェースプ
ロセッサＲＡＭアドレス発生器１３２がＲＡＭ制御論理
１２２に応答し、適切なＲＡＭアドレスをＲＡＭアドレ
スバス１３４上に発生する。

ホストアドレス及びアドレス変更デコーダ１１６、割込
論理１１７及び制御論理１２０が、インタフェース装置
に対するホストシステム用の各種のアドレシング及び制
御機能を与える。

ホストプロセッサ１００はバスセグメント１０２を介し
てシステムバス１１０に接続されている。

ホストプロセッサ１００は任意の適切なプロセッサとし
得る。ホストシステムをサポートするメモリ１０１が、
バスセグメント１０３を介してシステムバス１１０に接
続されている。好ましい実施例において、システムバス
１１０はＶＭＥバス規格を満たすバスである。

フィールドプログラマブル論理アレイ　（ＰＰＬ＾）、
特にＭｏｎｏｌｉｔｈｉｃ　Ｍｅｍｏｒｉｅｓ社から市
販されているプログラマブルアレイ論理（ＰＡＬ）装置
が、ホストアドレス及びアドレス変更デコーダ１１６、
割込論理１１７、制御論理１２０、ホストＲＡＭアドレ
ス発生器１２８、インタフェースプロセッサＲＡＭアド
レス発生器１３２、及びＲＡＭ制御制御論理１隻２ れる。

動作時には、第１Ａ及び１８図に示したインタフェース
装置がインタフェースプロセッサ１６０または外部トリ
ガ源１６２によって決まるサンプリング速度でアナログ
データを検索する。インタフェースプロセッサ１６０は
データを実時間で処理し、それをシステムバス１１０を
介しホストプロセッサ１００によってアクセスされるよ
うにデータＲＡＭ　１　３　６内に記憶可能である。従
って、アナログ信号は動的ＲＡＭのリフレッシュ及びそ
の他のタスクの処理等ホストシステム内における非同期
事象と独立に、一定の速度で連続的にサンプリングでき
る。

次に第２図を参照すると、フレキシブルなインタフェー
ス装置１０を与える装置がもっと一般化した線図で示し
である。サンプル／ホールド回路１１、マルチプレクサ
装置１２、及びアナログ−デジタル変換器１３は前述し
た従来例と同一機能を有する。

データ処理装置５、メモリ装置８、及びシステムバス３
はシステム内の任意の適切な構成部分とし得る。第１Ａ
及び１８図に示した発明の実施例において、例えばデー
タ処理機能はインタフェースプロセッサ１６０によって
行なわれる。メモリ機能はプログラムＦＲＯＭＩ　５　
２によって行なわれる。またシステムバス３で成される
機能は、インタフェースバス１３０等インタフェース装
置内の対応する部分によって実行される。但し、データ
処理装置５はシステム全体中の任意のプロセッサとし得
ることが理解されるべきである。

再び第２図を見ると、制御レジスタ１４が制御バス５０
を介してシステムバス３に接続されると共に、データ処
理装置５からの書込ストローブ信号を受は取るライン５
１にも接続されている。

ライン５１を介して制御レジスタ１４に加えられる書込
ストローブ信号が、制御バス５０上の信号を制御レジス
タ１４に入力せしめる。

制御レジスタ１４がそこにストアされた信号に応じ、イ
ンタフェース装置１０内のデータサンプリング及び変換
部分１１〜１３の動作を制御する出力制御信号を、制御
ライン５３、５５及び５７を発生する。

（好ましい実施例の動作） 第２図をさらに参照すると、制御レジスタ１４がインタ
フェース装Ｗ１０を制御する制御信号を発生し、例えば
どのアナログ入力がモニターされるか、アナログ入力信
号をモニターする継続時間、及びアナログ−デジタル変
換器１３がアナログ入力信号を処理する時点を決定する
。

こうした各種の制御信号は、当業者によって容易に構成
できる適切な回路により発生される。

（発明の効果） 一般にはデータ処理装置内の適切なソフトウェア命令に
応じて発生される信号を、データ処理装置から発生して
用いることには重要な利点がある。

１つの重要な利点は、インタフェース装置中の論理ハー
ドウェアが減少し、装置の小型化及びコストの削減が得
られる。別の利点として、ストアされるコンピュータプ
ログラムを変えることでインタフェース装置の動作が任
意の時点で容易に変更可能なため、インタフェース装置
の動作における融通性が著しく改善される。

以上開示したアナログ人力信号とデジタルシステムバス
の間における改良インタフェース装置用の方法及び装置
は数多くの仕方で変更でき、例示し上述した好ましい側
辺外の多くの実施例を取り得ることは、当業者にとって
明らかであろ′う。

従って、発明の真の精神及び範囲内に入る発明の変更は
全て特許請求の範囲内に包含されるものである。

【図面の簡単な説明】

第１Ａ及び１８図は組み合わされて本発明のインタフェ
ース装置を具備したデータ取得システムの詳細なブロッ
ク図を示′す。 第２図は本発明のインタフェース装置の好ましい実施例
のブロック図である。 第３図は従来のインタフェース装置のブロック図である
。 第４Ａ及び４Ｂ図は従来の制御回路のブロック図である
。 ２・・・アナログ人力信号、 ３；１３０・・・デジタルシステムバス、５；１６０・
・・データ処理装置、 １０・・・インタフェース装置、 １３・・・デジタル化手段、 １４・・・制御手段、 ５０・・・転送手段。 筆４Ａ図 制御信号

Claims (1)

1. 【特許請求の範囲】 １、アンログ入力信号とデジタルバスの間のインタフェ
   ース装置であって： 選択されたアナログ入力信号をデジタル化するデジタル
   化手段； 上記デジタル化手段を制御する制御手段；及び 上記デジタルバスから制御手段へ信号を転送する転送手
   段であって、該転送信号が制御手段の状態を決める； を備えて成るインタフェース装置。 ２、アナログ入力信号とデータ処理装置が接続されたデ
   ジタルバスとの間をインタフェースする方法であって： 上記アナログ入力信号をデジタル化するステップ； デジタル化された信号を上記デジタルバスへ転送するス
   テップ；及び 上記データ処理装置から与えられる制御情報によって上
   記デジタル化ステップと転送ステップを制御するステッ
   プ；を含んで成るインタフェース方法。