FR2596889A1 - Procede et appareil pour unite d'interface entre des signaux d'entree analogiques et un canal pour signaux numeriques - Google Patents
Procede et appareil pour unite d'interface entre des signaux d'entree analogiques et un canal pour signaux numeriques Download PDFInfo
- Publication number
- FR2596889A1 FR2596889A1 FR8703784A FR8703784A FR2596889A1 FR 2596889 A1 FR2596889 A1 FR 2596889A1 FR 8703784 A FR8703784 A FR 8703784A FR 8703784 A FR8703784 A FR 8703784A FR 2596889 A1 FR2596889 A1 FR 2596889A1
- Authority
- FR
- France
- Prior art keywords
- signals
- digital
- channel
- control
- interface unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/05—Digital input using the sampling of an analogue quantity at regular intervals of time, input from a/d converter or output to d/a converter
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
- Analogue/Digital Conversion (AREA)
- Control By Computers (AREA)
Abstract
PROCEDE ET APPAREIL POUR REALISER UNE UNITE D'INTERFACE 10 ENTRE DES SIGNAUX D'ENTREE ANALOGIQUES ET UN CANAL 3 POUR SIGNAUX NUMERIQUES. CETTE UNITE RELIEE AU CANAL 3 DU SYSTEME DE TRAITEMENT DE DONNEES NUMERIQUES COMPREND PLUSIEURS CIRCUITS D'ECHANTILLONNAGE ET DE MAINTIEN 11 QUI RECOIVENT LES SIGNAUX ANALOGIQUES D'ENTREE, UN MULTIPLEXEUR 12 POUR SELECTIONNER UN CIRCUIT PARTICULIER D'ECHANTILLONNAGE ET DE MAINTIEN, ET UN CONVERTISSEUR ANALOGIQUE-NUMERIQUE 13 POUR FOURNIR UN SIGNAL NUMERIQUE EN FONCTION DE L'AMPLITUDE D'UNE PARTIE SELECTIONNEE DU SIGNAL D'ENTREE; UN CIRCUIT DE COMMANDE 14 FOURNIT DES SIGNAUX DE COMMANDE POUR CONTROLER LE FONCTIONNEMENT DES CIRCUITS D'ECHANTILLONNAGE ET DE MAINTIEN, LE MULTIPLEXEUR 12 ET LE CIRCUIT CONVERTISSEUR ANALOGIQUE-NUMERIQUE 13; LE CIRCUIT DE COMMANDE 14 PEUT RECEVOIR ET STOCKER DES SIGNAUX PROVENANT DU SYSTEME DE TRAITEMENT DES DONNEES 5 ET LES UTILISER POUR COMMANDER LE FONCTIONNEMENT DE L'UNITE D'INTERFACE 10. APPLICATION AUX CIRCUITS DE TRAITEMENT DE DONNEES EN GENERAL.
Description
La présente invention a trait en général à un appareil à interface pour
contrôler des signaux d'entrée analogiques et pour appliquer des signaux codifiés en numérique,qui représentent une partie sélectionnée du signal d'entrée analogique, à un canal de système numérique; l'in5 vention concerne plus particulièrement un appareil et un procédé pour assurer un fonctionnement plus souple de l'appareil d'interface assurant
l'accouplement entre des signaux d'entrée analogiques et un canal de système numérique.
Il est connu, dans le domaine technique considéré ici, de prévoir 10 une unité d'interface, telle que celle représentée sur la Figure 3 du dessin annexé, pour traiter des signaux d'entrée analogiques 2 et d'appliquer au canal du système numérique une version 4 codifiée en numérique de parties sélectionnées des signaux d'entrée analogiques. L'unité d'interface 10 peut comporter plusieurs circuits 11 d'échantillonnage et de 15 maintien afin de contr8ler les signaux d'entrée analogiques 2 et, à des - instants modifiables, de stocker la valeur du signal momentanément présent. Une unité à multiplexeur 12 peut, sous le contr8le d'un signal d'adresses 6, sélectionner l'un des signaux de sortie provenant des circuits
11 d'échantillonnage et de maintien.
Le signal fourni par ce circuit d'échantillonnage et de maintien est appliqué au convertisseur analogique/numérique 13. Le signal de sortie de ce convertisseur analogique/numérique est ensuite appliqué au canal 3 du système, en réponse à un ou plusieurs signaux de commande provenant de l'unité 5 de traitement des données (notamment un microproces25 seur) en passant par la ligne 15. Les signaux présents sur le canal 3 du
système peuvent être soit stockés dans l'unité de mémoire 8, soit appliqués directement à l'unité 5 de traitement des données. Dans l'un ou l'autre cas, l'unité 5 de traitement des données peut traiter les signaux numériques convertis conformément à un programme contr81ant l'unité 5 de 30 traitement des données.
Dans le système selon l'art antérieur que montre la Figure 3, les signaux de commandes nécessaires pour déclencher le fonctionnement des unités 11, 12 et 13 sont générés par la logique de commande 14 et comprennent par exemple: un signal pour commuter les circuits d'échantillonnage 35 et maintien 11 vers le mode d'échantillonnage et de maintien au moment
correct et pendant la durée correcte; des signaux d'adresses pour sélectionner un canal particulier du multiplexeur 12; un signal pour le convertisseur analogique/numérique 13 chaque fois qu'il y a lieu de codifier en numérique un nouvel échantillon, et enfin un signal destiné au proces-
-2 seur 5 afin d'appliquer les signaux de sortie du convertisseur analogique/
numérique 13 au canal 3 du système.
Pour obtenir les signaux de commande que montre la Figure 3, deux approches différentes ont été utilisées dans les circuits de l'art anté5 rieur; toutes deux utilisent une certaine forme d'équipement informatique
électronique pour générer les signaux de commande nécessaires.
Si l'on se reporte à la Figure 4A, on y voit le fonctionnement
d'une unité d'interface soumise au contr8le d'un équipement synchrone.
Une horloge 21 associée à l'unité d'interface met en activité plusieurs 1O circuits compteurs/générateurs de rythmes de l'unité 22. Cette unité 22 fournit une série de signaux de sortie que l'on peut appliquer à l'unité de décodage 23. Cette unité 23 assure le traitement de la série de signaux provenant de l'unité 22 de comptage et de génération de rythmes et fournit
les signaux appropriés de commande afin de programmer l'unité d'interface 15 d'une façon pré-établie.
La Figure 4B montre un circuit analogue selon l'art antérieur, destiné à fournir des signaux de commande dans un environnement synchrone.
Le circuit asynchrone générateur de rythmes 24 (essentiellement composé de circuits logiques aléatoire tels que des multivibrateurs monostables 20 et autres composants logiques analogues), applique des signaux à l'unité de décodage 25 qui comprend les composants logiques appropriés pour fournir les signaux de commande destinés à commander les fonctions des autres
composants de l'unité d'interface (non représentée).
Dans l'une ou l'autre des configurations évoquées ci-dessus, qu'el25 les soient synchrones ou asynchrones, le mécanisme qui fournit les signaux de commande comprend un équipement électronique situé à l'intérieur de
l'unité d'interface, et dès lors qu'on a établi la configuration de circuit les signaux de commande sont donc fixés et ne peuvent pas être modifiés facilement.
Cette situation a révélé la nécessité urgente de pouvoir disposer
d'une interface située entre les signaux d'entrée analogiques et un système d'unités de traitement de données numériques qui permettrait à cette interface de réagir aux signaux de commande provenant de l'unité de traitement-des données, ces signaux de commande déterminant les conditions de 35 fonctionnement de l'unité d'interface.
Par conséquent, l'un des principaux buts de la présente invention consiste à prévoir une unité d'interface perfectionnée, disposée entre les
signaux d'entrée analogiques et un canal du système numérique.
Un autre but de la présente invention consiste à prévoir une unité -3 d'interface dont le fonctionnement peut être commandé par des signaux
provenant de l'unité de traitement des données.
Ces différents buts, ainsi que d'autres encore, sont atteints grâce à un mode préféré de réalisation de l'invention qui prévoit une unité 5 qui constitue une interface entre des signaux d'entrée analogiques et un canal numérique, cette unité comportant des moyens de conversion en numérique destinés à codifier en numérique un signal analogique d'entrée sélectionné, des moyens de contr8le pour contr8ler les moyens de conversion en numérique, ainsi que des moyens de transfert pour transférer des si10 gnaux entre le canal numérique et le dispositif de commande, ces signaux
transférés déterminant un état des moyens de contrôle précités.
Les caractéristiques de l'invention ressortiront davantage à la
lecture de la description détaillée qui suit et se réfère au dessin annexé, sur lequel:
Les FIGURES 1A et 1B mises bout-à-bout montrent un schéma synoptique détaillé d'un système d'acquisition de données auquel on a incorporé l'unité d'interface suivant la présente invention; La FIGURE 2 est un schéma synoptique relatif à un mode préféré de réalisation de l'unité d'interface de la présente invention; La FIGURE 3 est un autre schéma synoptique relatif à une unité d'interface selon l'art antérieur, et
Les FIGURES 4A et 4B représentent des circuits de commande d'interface également selon l'art antérieur.
Si l'on se réfère tout d'abord aux Figures 1A et lB du dessin, qui 25 montrent sous forme de schéma synoptique détaillé un système d'acquisition de données auquel on a incorporé l'unité d'interface suivant la présente invention, on voit que ce système comprend une section 10 dite d'échantillonnage et de conversion en numérique. Cette section 10 comprend plus précisément des amplificateurs d'échantillonnage et de maintien 11, un 30 multiplexeur 12, un convertisseur analogique/numérique 13 et un registre
de contr8le d'entrée 14.
L'unité d'interface comprend en outre un processeur d'interface 160 branché entre le canal des données d'interface 130 et un canal d'adresses
d'interface 153. Une mémoire à programmes PROM 152 emmagasine des program35 mes et/ou des données pour contr8ler le fonctionnement du processeur d'interface 160.
Suivant un mode préféré de réalisation, le processeur d'interface est un processeur de signaux numériques TMS320 commercialisé par
Texas Instruments, Inc. Le processeur d'interface 160 fournit l'intelli-
-4 gence à l'unité d'interface et peut être programmé de manière à fournir des modes souples de fonctionnement et peut effectuer différentes fonctions de traitement de signaux numériques. Il fonctionne à une vitesse suffisante pour lui permettre de contrôler directement les opérations d'acquisition de données de la section d'échantillonnage/conversion en
numérique 10, et aussi d'exécuter d'autres opérations de commande de l'unité d'interface.
Si l'on se réfère de nouveau à la Figure 1A, on voit que l'unité d'interface comprend également une mémoire des données RAM 136 destinée 10 à stocker temporairement des données et des instructions. Cette mémoire
RAM 136 est du type à double accès, et l'on y accède soit par le processeur d'interface 160, soit par le processeur principal ou central 100.
La mémoire RAM 136 est reliée au canal des données d'interface 130 par l'intermédiaire d'un émetteur-récepteur 146 et d'un canal 138 des données 15 RAM. La mémoire RAM 136 est reliée au canal 110 du système central par
une bascule des données 140, un canal 150 des données locales, un émetteurrécepteur 118 du canal des données centrales et un canal des données 115.
La logique de commande RAM 122 commande l'arbitrage de l'accès aux données de la mémoire RAM 136 entre le processeur d'interface 160 et le
canal 120 du système. Le processeur d'interface 160 a constamment la priorité d'accès.
Le décodeur 116 d'adresses centrales et de modifications d'adresses, la logique d'interruption 117 et la logique de contr8le 120 assurent
différentes fonctions d'adressage et de commande pour le système central 25 par rapport à l'unité d'interface.
Le processeur central 100 est relié au canal 110 du système par un tronçon de canal 102. Le processeur central 100 peut être de tout type approprié. La mémoire 101 couplée au système central est reliée au canal du système par un trongon de canal 103. Suivant un mode préféré de réali30 sation, le canal 110 du système est conçu pour -tre conforme aux normes
VME des canaux.
Des logiques programmables (FPLA) et en particulier des dispositifs (PAL) à logique programmable commercialisés par Monolithic Memories, Inc. sont utilisées dans de nombreux circuits logiques de commande dans le cas 35 de la présente invention, par exemple dans le décodeur 116 d'adresses centrales et de modification d'adresses, dans la logique d'interruption 117,
dans la logique de commande 120, dans le générateur 128 d'adresses centrales RAM, dans le générateur 132 d'adresses de la mémoire RAM du processeur d'interface et dans la logique de commande RAM 122.
- 5 En fonctionnement normal, l'unité d'interface représentée sur les Figures 1A et lB saisissent des données analogiques à des taux d'échantillonnage déterminés par le processeur d'interface 160 ou par une source extérieure de signaux de déclenchement 162. Le processeur d'interface 160 5 peut traiter les données en temps réel et les stocker dans la mémoire des données RAM 136 accessible par le processeur central 100 en passant par le canal de système 110. Ainsi, on peut effectuer un échantillonnage continu de signaux analogiques à des taux fixes indépendants d'événements asynchrones qui pourraient se produire dans le système principal ou cen10 tral, tels que la regénération dynamique de la mémoire RAM et l'exécution
d'autres taches.
Si l'on se reporte maintenant à la Figure 2, qui montre un appareil destiné à constituer une unité d'interface souple 10 dans un schéma plus généralisé, on voit que les circuits d'échantillonnage et de maintien 11, 15le multiplexeur 12 et le convertisseur analogique-numérique 13 ont les
m9mes fonctions que celles décrites précédemment.
L'unité 5 de traitement des données, l'unité de mémoire 8 et le
canal de système 3 peuvent être de tout type approprié au système. Dans le mode de réalisation de l'invention que montrent les Figures 1A et lB, 20 la fonction de traitement des données est assurée par le processeur d'interface 160. La fonction mémoire est assurée par le programme PROM 152.
Enfin, les fonctions dévolues au canal du système sont exécutées par les parties correspondantes de l'unité d'interface, telles que le canal des données d'interface 130. Toutefois, il est évident que l'unité de traite25 ment des données 5 pourrait être constituée par n'importe quel processeur
dans l'ensemble du système.
Si l'on se réfère encore à la Figure 2, on voit que le registre de commande 14 est relié d'une part au canal 3 du système par un canal de
commande 50 et d'autre part à la ligne 51 qui reçoit une impulsion de va30 lidation d'écriture provenant de l'unité 5 de traitement des données.
Cette impulsion de validation d'écriture appliquée au registre de commande 14 en passant par la ligne 51 a pour effet d'appliquer les signaux qui se trouvent sur le canal de commande 50 au registre de commande 14. Ce registre de commande 14, en réponse aux signaux qu'il contient, engendre des signaux de commande de sortie transmis par les lignes de commande 53, 55 et 57 qui commandent le fonctionnement des parties 11 à 13 d'échantillonnage et de conversion des données de l'unité d'interface 10. -6
FONCTIONNEMENT
Toujours en se référant à la Figure 2, le registre de commande 14 génère des signaux de commande qui commandent l'unité d'interface 10 afin de déterminer, par exemple, quel est le signal analogique d'entrée en cours de contr8le, la durée de contr8le du signal analogique d'entrée, et le moment o le convertisseur analogique-numérique 13 traite les signaux
analogiques d'entrée.
Les différents signaux de commande sont générés par des circuits
appropriés que tout spécialiste dans l'art pourra aisément réaliser.
Il y a des avantages considérables à utiliser des signaux générés par l'unité de traitement des données, ces signaux étant en substance générés en réponse à des instructions adéquates du logiciel qui se trouve
dans l'unité de traitement des données.
Un avantage important réside dans la diminution de l'équipement logique dans l'unité d'interface, ce qui permet de réaliser un dispositif de plus faibles dimensions à un coût réduit. Un autre avantage est l'amélioration substantielle de la souplesse de fonctionnement de l'unité d'interface, puisque son fonctionnement peut être facilement modifié à
tout moment en altérant le programme enregistré de l'ordinateur.
Il est évident pour tout spécialiste dans l'art que le procédé et que l'appareil décrit, relatif à une unité d'interface améliorée disposée entre les signaux analogiques d'entrée et un système numérique, peuvent
9tre modifiés de nombreuses façons et prendre de nombreuses formes de réalisation eu lieu du mode préféré, décrit et représenté ici en particulier, 25 sans s'écarter cependant des principes de base de l'invention.
Claims (5)
1. Unité (10) pour établir une interface entre des signaux analogiques d'entrée et un canal numérique (3), caractérisée par le fait qu'elle comprend: a) un dispositif (13) de conversion en numérique pour codifier en numérique un signal analogique d'entrée sélectionné; b) un dispositif de commande (14) pour commander le dispositif de conversion en numérique, et c) un dispositif de transfert (15) pour transférer des signaux 10 entre ledit canal numérique (3) et ledit dispositif de commande (14), les signaux ainsi transférés établissant un état déterminé dudit dispositif
de commande.
2. Unité d'interface selon la Revendication 1, caractérisée par
le fait que ledit dispositif de transfert comprend un registre (14).
3. Unité d'interface selon la Revendication 1, caractérisée par le fait que les moyens (13) de conversion en numérique comprennent un circuit
d'échantillonnage et de maintien (11), un multiplexeur (12) et un convertisseur analogique-numérique (13).
4. Procédé pour réaliser une unité d'interface (10) entre des si20 gnaux analogiques d'entrée et un canal numérique (3) selon la Revendication 1, caractérisé par le fait que l'on relie à cette unité une unité de traitement de données (5), ce procédé comportant les phases qui consistent à: a) codifier en numérique les signaux analogiques d'entrée, b) transférer les signaux ainsi codifiés en signaux numériques audit canal numérique (3), et c) commander ladite phase de codification en numérique et ladite phase de transfert à l'aide d'une information de commande provenant de
ladite unité de traitement de données (5).
5. Procédé d'interface selon la Revendication 4, caractérisé par le fait que ladite information de commande est générée par ladite unité de traitement des données (5) en réponse à au moins une information de
programme d'ordinateur.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB8608369A GB2188806B (en) | 1986-04-05 | 1986-04-05 | Method and apparatus for improved interface unit between analog input signals and a digital signal bus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2596889A1 true FR2596889A1 (fr) | 1987-10-09 |
Family
ID=10595756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8703784A Withdrawn FR2596889A1 (fr) | 1986-04-05 | 1987-03-11 | Procede et appareil pour unite d'interface entre des signaux d'entree analogiques et un canal pour signaux numeriques |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4918647A (fr) |
| JP (1) | JPS62242261A (fr) |
| DE (1) | DE3711216A1 (fr) |
| FR (1) | FR2596889A1 (fr) |
| GB (1) | GB2188806B (fr) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2574909B2 (ja) * | 1989-12-11 | 1997-01-22 | 三菱電機株式会社 | マイクロコンピュータ |
| JP2601960B2 (ja) * | 1990-11-15 | 1997-04-23 | インターナショナル・ビジネス・マシーンズ・コーポレイション | データ処理方法及びその装置 |
| US5715386A (en) * | 1992-09-30 | 1998-02-03 | Lucent Technologies Inc. | Apparatus and methods for software rejuvenation |
| US5696988A (en) * | 1995-10-04 | 1997-12-09 | Ge Fanuc Automation North America, Inc. | Current/voltage configurable I/O module having two D/A converters serially coupled together such that data stream flows through the first D/A to the second D/A |
| AUPP110497A0 (en) * | 1997-12-23 | 1998-01-22 | Telstra Corporation Limited | Electrical parameter monitoring system |
| JP2002342303A (ja) * | 2001-05-14 | 2002-11-29 | Hitachi Ltd | データプロセッサ |
| DE602004026401D1 (de) * | 2004-02-24 | 2010-05-20 | Accent S P A | Verfahren zur Implementierung eines Abtastratenumsetzers mit rationalem Umsetzungsfaktor (FSRC) und entsprechende Architektur |
| US7209066B1 (en) | 2005-10-18 | 2007-04-24 | Honeywell International Inc. | Circuit and method for extending microcontroller analog input capability |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4246571A (en) * | 1978-03-23 | 1981-01-20 | The United States Of America As Represented By The Secretary Of The Navy | High resolution quantizer |
| WO1983003011A1 (fr) * | 1982-02-25 | 1983-09-01 | Scientific Columbus Inc | Transducteur compteur d'electricite a fonctions multiples |
| EP0098744A2 (fr) * | 1982-07-02 | 1984-01-18 | BELL & HOWELL LIMITED | Convertisseurs analogiques-numériques |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2129356B2 (de) * | 1970-06-17 | 1973-01-18 | Verfahren und vorrichtung zur multiplexen digitalaufnahme der ergebnisse von bohrlochmessungen | |
| US4145751A (en) * | 1974-10-30 | 1979-03-20 | Motorola, Inc. | Data direction register for interface adaptor chip |
| GB2003344A (en) * | 1977-08-24 | 1979-03-07 | Leeds & Northrup Ltd | Processor system for display and/or recording of information |
| EP0019672B1 (fr) * | 1979-05-29 | 1984-04-11 | Otis Engineering Corporation | Procédé et dispositif d'enregistrement de données dans un forage |
| JPS55159240A (en) * | 1979-05-31 | 1980-12-11 | Nissan Motor Co Ltd | Collection and control unit of data for automobile |
| JPS56116147A (en) * | 1980-02-20 | 1981-09-11 | Hitachi Ltd | Digital semiconductor integrated circuit and digital control system using it |
| US4423408A (en) * | 1981-02-09 | 1983-12-27 | Honeywell Inc. | Remote data gathering panel |
| US4638451A (en) * | 1983-05-03 | 1987-01-20 | Texas Instruments Incorporated | Microprocessor system with programmable interface |
| US4548161A (en) * | 1983-08-08 | 1985-10-22 | Germania Dairy Automation, Inc. | Milk weight metering method and apparatus |
| JPS6072001A (ja) * | 1983-09-28 | 1985-04-24 | Toshiba Corp | コントロ−ラ用入出力装置 |
| DE3340946A1 (de) * | 1983-11-11 | 1985-05-23 | Siemens AG, 1000 Berlin und 8000 München | Handhabungseinrichtung, insbesondere industrieroboter, mit mindestens einem sensor |
| GB8401029D0 (en) * | 1984-01-16 | 1984-02-15 | Ele International Ltd | Data aquisition device |
| GB8527676D0 (en) * | 1985-11-09 | 1985-12-11 | Burr Brown Ltd | Interfacing between analog signals & system bus |
-
1986
- 1986-04-05 GB GB8608369A patent/GB2188806B/en not_active Expired
- 1986-08-04 US US06/892,324 patent/US4918647A/en not_active Expired - Fee Related
-
1987
- 1987-01-27 JP JP62017122A patent/JPS62242261A/ja active Pending
- 1987-03-11 FR FR8703784A patent/FR2596889A1/fr not_active Withdrawn
- 1987-04-03 DE DE19873711216 patent/DE3711216A1/de not_active Withdrawn
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4246571A (en) * | 1978-03-23 | 1981-01-20 | The United States Of America As Represented By The Secretary Of The Navy | High resolution quantizer |
| WO1983003011A1 (fr) * | 1982-02-25 | 1983-09-01 | Scientific Columbus Inc | Transducteur compteur d'electricite a fonctions multiples |
| EP0098744A2 (fr) * | 1982-07-02 | 1984-01-18 | BELL & HOWELL LIMITED | Convertisseurs analogiques-numériques |
Non-Patent Citations (2)
| Title |
|---|
| ELECTRO, conférence mai 1984, pages 22/2 1-7, New York, US; K.S. PADDA et al.: "Serial A/D makes system design easy and cost effective" * |
| ELECTRONIC ENGINEERING, vol. 49, no. 590, avril 1977, pages 57-61, Londres, GB; R. ISAACSON: "Utilising microprocessors in analogue environments" * |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2188806B (en) | 1989-11-01 |
| JPS62242261A (ja) | 1987-10-22 |
| GB2188806A (en) | 1987-10-07 |
| GB8608369D0 (en) | 1986-05-08 |
| US4918647A (en) | 1990-04-17 |
| DE3711216A1 (de) | 1987-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0020202B1 (fr) | Système multiprocesseur de traitement de signal | |
| FR2522232A1 (fr) | Dispositif de traitement de signaux numeriques | |
| FR2596889A1 (fr) | Procede et appareil pour unite d'interface entre des signaux d'entree analogiques et un canal pour signaux numeriques | |
| EP0612058A1 (fr) | Procédé et dispositif d'amortissement actif de vibrations | |
| EP0366520B1 (fr) | Réseau de communication de données pour systèmes multiprocesseurs | |
| FR2508669A1 (fr) | Dispositif logique programmable de prise, traitement et transmission de donnees | |
| FR2569290A1 (fr) | Processeur pour le traitement de signal et structure de multitraitement hierarchisee comportant au moins un tel processeur | |
| EP1803061A1 (fr) | Systeme de processeur parallele reconfigurable, modulaire et hierarchique | |
| FR2596890A1 (fr) | Systeme de traitement de l'information avec comparaison anticipee de la programmation | |
| EP1557753A2 (fr) | Microcontrôleur à convertisseur numérique analogique synchronisé | |
| FR2465273A1 (fr) | Multiprocesseur interactif pour la saisie et le traitement d'images | |
| EP0407295B1 (fr) | Procédé d'observation de l'exécution d'un programme chargé dans un système informatique et dispositif pour la mise en oeuvre dudit procédé | |
| FR2526561A1 (fr) | Systeme a micro-ordinateur a deux microprocesseurs | |
| FR2686991A1 (fr) | Procede, systeme et processeur de communication entre une pluralite de sous-ensembles d'un equipement. | |
| EP0742515B1 (fr) | Procédé de mise en service d'un circuit intégré | |
| EP0156722B1 (fr) | Système à microprocesseur et mémoire vive dynamique avec rafraîchissement par logiciel, application à un enregistreur de perturbations | |
| EP0557197B1 (fr) | Système de partage de temps d'accès à une mémoire partagée entre un processeur et d'autres applications | |
| FR2704337A1 (fr) | Dispositif logique de gestion centralisée. | |
| EP0408439A1 (fr) | Générateur de signaux à états logiques programmables | |
| EP0269167B1 (fr) | Circuit intégré et procédé de traitement numérique à module auto-cadencé | |
| FR2749113A1 (fr) | Procede et dispositif programmable de generation de trains d'impulsions de largeur variable | |
| FR2540648A1 (fr) | Systeme de programmation electronique, notamment pour installation de chauffage | |
| EP0431683B1 (fr) | Dispositif d'horloge pour bus série | |
| FR2621204A1 (fr) | Procede et dispositif de cryptage/decryptage analogique d'un signal video analogique | |
| FR2489986A1 (fr) | Module d'entree-sortie pour un ordinateur electronique |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |