JPS63184072A - ロジツクアナライザ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は入力ディジタル信号を擬似電圧波形としてタイ
ミング表示する機能を有する一種のオシロスコープ等に
利用するロジックアナライザに関する。

従来の技術 従来のロジックアナライザにおいてタイミング表示を行
う場合、横軸（時間軸に相当する）方向の拡大率を変え
ることにより、入力ディジタル信号が記憶されているメ
モリ内のある領域を拡大して表示することができるよう
に構成されている。

また、タイミング表示上を左右に移動する複数のカーソ
ナルによって、そのカーンナル間の時間を表示すること
もできるように構成されている。

このように、上記従来のロジックアナライザでもタイミ
ング表示において、メモリ内の特に関心のある領域を表
示装置に拡大表示し、上記カーソルをある特定の事象上
へ移動することによって入力ディジタル信号のパルス幅
、複数のパルス間相互の遅延時間等を観測することがで
きる。

発明が解決しようとする問題点 しかしながら、上記従来のロジックアナライザでは入力
ディジタル信号が記憶されているメモリ内のある一つの
領域内のデータのみが表示装置に表示されるものである
。まだ、拡大率を大きくすると表示装置上にタイミング
表示されるメモリの領域は小さくなるため、入力ディジ
タル信号のうち関心のある２つの事象がメモリアドレス
の離れた位置に記憶されている場合、上記２つの事象間
の時間をカーソルによって読みとるためには、一方の事
象が記憶されている領域をタイミング表示し、カーソル
を上記事象上に移動した後、タイミング表示画面を変更
して他方の事象が記憶されている領域をタイミング表示
し、カーソルを上記事象上に移動するという操作が必要
となり、上記２つの事象を同一タイミング表示画面上で
観測しながら上記事象上にカーソルを移動するというこ
とができなかった。

本発明はこのような従来の問題点を解決するものであり
、メモリ内の異なる２つの領域内のデータを同時に表示
装置にタイミング表示する機能を有するロジックアナラ
イザを提供することを目的とするものである。

問題点を解決するための手段 本発明は上記目的を達成するために、タイミング表示の
表示モードとして２つのモードを有し、一方は従来の表
示構成とし、他方は表示画面を左右に分割し、左側半芥
にはメモリ内の一方の領域内のデータを、右側半分には
メモリ内の他方の領域内のデータをそれぞれタイミング
表示するようにしたものである。

作用 したがって、本発明によれば、メモリ内の異なる２つの
領域のデータを同一画面上にタイミング表示することに
よって、メモリに記憶されたある２つの事象間の時間を
カーソルによって読みとる場合、たとえ上記２つの事象
がメモリアドレスの離れた位置に記憶されていても、カ
ーソルを上記事象上に移動するために表示画面を変更す
ることなく、同一画面上で容易にカーソルを関心のある
事象上へ移動することができる。

実施例 第１図は本発明の一実施例の構成を示すものである。プ
ローブ１に入力されたディジタル信号はプローブ１内の
コンパレータによってＤ　／　Ａコンバータ２から送ら
れてくるスレッショルド電圧と比較すれ、ハイレベル、
ローレベルに論理整形されてサンプル／ラッテ回路３へ
送られる。クロック選択回路４はサンプリングクロック
としてプローブ５から送られてくる外部クロックを用い
るか、あるいは、クロックジェネレータ６で発生した内
部クロックを用いるかを選択する。サンプル／ラッチ回
路３へ送られた信号は、クロック選択回路４からのサン
プリングクロックによってサンプルされる。グリッチ検
出回路７はサンプリングクロック間のグリッチを検出し
、検出信号をトリガ検出回路８へ送る。

フード検出回路９はあらかじめ設定したワードとサンプ
ル／ラッチ回路３でサンプルされた信号を比較して、一
致すると検出信号をトリガ検出回路８へ送る。エツジ欅
出回路１０はサンプル／ラッテ回路３でサンプルされた
信号の立ち上がり、あるいは立ち下がりのエツジを検出
し、検出信号をトリガ検出回路８へ送る。トリガ検出回
路８は、サンプル／ラッチ回路３、ワード検出回路９、
エツジ検出回路１０からの検出信号をあらかじめ設定し
た組み合せで合成し、トリガ検出信号をディレィカウン
タ１１へ送る。ディレィカウンタ１１はトリガ検出信号
で動作を開始し、あらかじめ設定したディレィ数をカウ
ントすると停止する。ディレィカウンタ１１が停止する
とメモリアドレスカウンタ１２も同時に停止して、サン
プル／ラッチ回路３でサンプルされた信号のバッファメ
モリ１３への記憶動作が終了する。

上記記憶動作が終了すると、バッファメモリ１３に記憶
されている信号はすべてアクイジションメモリ１４へ転
送される。アクイジションメモリ１４のデータは、表示
形式（ステート表示、タイミング表示、グラフ表示等）
に従った処理がなされ、ビデオＲＡＭ１５へ転送される
。ディスプレイコントロール回路１６は常時ビデオＲＡ
Ｍ１５の内容を読みとり、表示装置１７へ表示するため
のビデオ信号、水平・垂直同期信号を生成する。

上記一連の動作の制御は、ＣＰＵ　（中央処理装置）１
８がＲＯＭ（ＩＪ−ドオンメモリ）１９に記憶されてい
るプログラムに従って、キーボード２０からの情報やハ
ードウェアの論理状態をモニタして行う。２１はリファ
レンスメモリであり、アクイジションメモリ１４の内容
を転送することによって一時記憶する。２２は０ＰＵ１
８が一連の処理を行うときに必要とするワーク用ＲＡＭ
　（ランダムアクセスメモリ）である。

第２図は本実施例によるタイミング表示であり、第３図
は第２図のタイミング表示に対応するアクイジションメ
モリ１４を示す。キーボード２０かも本表示モードのキ
ー人力があると、０ＰＵ１８はＲＯＭ１９のプｑグラム
に従いアクイジションメモリ１４のデータを読み、処理
を行ってビデオＲＡＭ１５に書き込む。第２図、第３図
の例では、２８に示すアクイジションメモリのメモリア
ドレス１００から１５０の領域内のデータが２３に示す
表示位置にタイミング表示され、２９に示すアクイジシ
ョンメモリのメモリアドレス８００から８５０の領域内
のデータが２４に示す表示位置にタイミング表示される
。２５゜２６はキーボード２０からのキー人力によって
タイミング表示上を左右に移動するカーソルである。２
７はカーソル２５．２６間の時間表示を示す。

このように、上記実施例によれば、キーボード２０から
のキー人力によって、アクイジションメモリ内の領域２
８．２９の位置をそれぞれ単独にあるいは同時に変える
ことによって、表示位置２３または２４にタイミング表
示するデータを選択できるため、アクイジションメモリ
１４内の離れたメモリアドレスに記憶されているデータ
を同一表示画面上に表示できるという利点を有する。ま
た、上記実施例によれば、アクイジションメモリ内の領
域２８．２９の領域幅を変えることにより、タイミング
表示の拡大表示ができるから、関心のある２つの事象が
アクイジションメモリ１４内の離れたメモリアドレスに
記憶されていても、同一画面上でその事象の近傍のデー
タを観測しながら、カーソル２５．２６をその事象上に
正確に移動することができるという効果を有する。

第４図に他の実施例を示す。この実施例ではタイミング
表示モードをさらに追加し、表示位置３０にはアクイジ
ションメモリ１４に記憶されているすべてのデータをタ
イミング表示し、表示位置３１゜３２には第２図、第３
図で示した例のようにアクイジションメモリ１４内のあ
る２つの領域に記憶されているデータをタイミング表示
している。したがって、この実施例では同一画面上でア
クイジションメモリ１４内に記憶されているすべてのデ
ータを観測しながら、特に関心のある２つの領域のデー
タを観測することができるという効果を有する。

なお、上記２つの実施例では、アクイジションメモリ１
４に記憶されたデータをタイミング表示しているが、リ
ファレンスメモリ２１に記憶されたデータであってもよ
い。

発明の効果 本発明は上記実施例より明らかなように、アクイジショ
ンメモリ１４マたはリファレンスメモリ２１内の異なる
２つの領域に記憶されたデータを同一画面上にタイミン
グ表示できるようにしたものであり、以下に示す効果を
有する。

（１）ある２つの事象間の時間をカーソルを用いて読み
とる場合、その２つの事象がアクイジションメモリ１４
まだはリファレンスメモリ２１のメモリアドレスの離れ
た位置に記憶されていても、その２つの事象の近傍のデ
ータを同一画面上に拡大してタイミング表示できるので
、カーソルを関心のある事象上に容易に位置させること
ができる。

（２）他の実施例で示した表示モードを用れば、拡大し
たタイミング表示を行う異なる２つの領域を同一画面上
で容易に検索することができる。

【図面の簡単な説明】

第１図は本発明の一実施例におけるロジックアナライザ
のブロック図、第２図は同ロジックアナによる他のタイ
ミング表示図である。 １・・・プローブ、２・・・Ｄ／Ａコンバータ、３・・
サンプル／ラッチ回路、４・・・クロック選択回路、５
・・・プローブ、６・・・クロックジュネレータ、７・
・・グリッチ検出回路、８・・トリガ検出回路、９・ワ
ード検出回路、１０・・・エツジ検出回路、１１・・デ
ィレイカウンタ、１２・・・アドレスカラ／り、１３・
・・バッファメモリ、１４・・・アクイジションメモリ
、１５・・・ビデオＲ，ＡＭ、１６・・・ディスプレイ
コントロール回路、１７・・・表示装置、１８・・・Ｏ
Ｐ　Ｕ、　、１９・・・ＲＯＭ、２０・・・キーボード
、２１・・・リファレンスメモリ、２２・・・ＲＡＭ。 ２３・・・表示位置、２４・・・表示位置、２５・・・
カーソル、２６・・・カーソル、２７・・・カーソル間
時間表示、２８・・・タイミング表示される領域、２９
・・・タイミング表示される領域、３０・・・表示位置
、３１・・・表示位置、３２・・・表示位置。 代理人の氏名　弁理士　中　尾　敏　男ほか１名第２図 第　３　図 第４図

Claims (1)

【特許請求の範囲】
1. 入力ディジタル信号の中から指定された事象を検出する
   トリガ検出回路と、上記事象と時系列的に連続した入力
   ディジタル信号を記憶するメモリと、このメモリに記憶
   されたデータを表示装置に表示する第１の表示手段と、
   上記メモリに記憶されたデータのうち、上記メモリのメ
   モリアドレスが異なる２つの領域に記憶されたデータを
   上記表示装置の同一画面上にタイミング表示する第２の
   表示手段を備えたロジックアナライザ。