JP3493389B2 - 半導体装置及びその製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、例えばスタティ
ックメモリのメモリセル等に利用される薄膜トランジス
タ等のトランジスタに関し、特に薄膜多結晶シリコン等
をチャネル部に有するトランジスタの特性改善のための
技術及びその製造方法に関するものである。

【０００２】

【従来の技術】薄膜多結晶シリコントランジスタ（以
下、Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦ
Ｔという）を含む従来の半導体装置について説明する。
現在、高集積化が進むＳＲＡＭにおいて、小面積で低待
機時電流（または低スタンバイ電流という）を実現する
ために、ＮチャネルＭＯＳトランジスタ上にＰチャネル
ＭＯＳ薄膜多結晶シリコントランジスタ（以下、ＰＭＯ
Ｓ−ＴＦＴという）を積み重ねたメモリセル（以下、完
全ＣＭＯＳ型メモリセルという）等が要求されている。
例えば、ＴＦＴを用いたＣＭＯＳ型低消費ＳＲＡＭのス
タンバイ電流Ｉ_sbは、ＴＦＴのオフ電流Ｉ_offによって
決定される。１ＭビットＳＲＡＭを例にとればＩ_sb＝Ｉ
_off×１０⁶であり、４ＭビットＳＲＡＭではＩ_sb＝Ｉ
_off×４×１０⁶である。このようにスタンバイ電流Ｉ_sb
は、ＴＦＴのオフ電流をメモリセルの個数倍した値にな
る。そのためＴＦＴ１個１個のオフ電流Ｉ_offを低減す
ることにより、ＳＲＡＭ全体のスタンバイ電流Ｉ_sbを大
きく削減することができる。

【０００３】このＴＦＴのオフ電流の発生原因は、ドレ
インとチャネル間の空乏層内での発生電流と考えられて
いる。この発生電流は、多結晶シリコンの粒界や結晶粒
内の欠陥にあるトラップ準位に起因する。従って、多結
晶シリコンを使ったＴＦＴのオフ電流を減らす一つの方
法は、このトラップ準位を形成するダングリングボンド
を水素等によって終端することである。それによって、
バンドギャップ中のトラップ準位が減少し、トラップを
介して発生電流、つまりＴＦＴのオフ電流を減らすこと
ができる。水素化の方法としては、アルミ配線を形成し
た後に、プラズマ窒化膜を堆積する方法が一般的である
が、水素イオンを注入する方法や、水素プラズマ中でア
ニールする方法でも水素化の効果を得ることができる。
ここでプラズマ窒化膜とは、プラズマＣＶＤ法により形
成された窒化膜である。

【０００４】また、同時にサブミクロンデバイスにおい
ては、絶対段差が高くなることが予想でき、コンタクト
孔のアスペクト比が高くなるため、プラグ技術が必須と
なってきている。従って、層間膜の平坦化が必要とな
り、平坦化のため酸化膜のウエットリフローを用いる場
合、ＯＨ基ストッパーとしてシリコン窒化膜が設けられ
る。この様なプラグ技術を必須とする大容量のＳＲＡＭ
のメモリセルの構造について述べる。

【０００５】ＴＦＴを含む従来の半導体装置について図
５を用いて説明する。図５は、ＴＦＴを含むＳＲＡＭの
構造の一部を示した断面図である。図において、１は単
結晶シリコン基板、２は多結晶シリコンで形成したメモ
リセルの負荷として用いられるＴＦＴのゲート電極、２
ａは多結晶シリコンで形成したメモリセルの負荷として
用いられるもう一方のＴＦＴのゲート電極、３は薄膜多
結晶シリコンで形成したＴＦＴのソース・ドレイン領
域、４は薄膜多結晶シリコンで形成されたＴＦＴのチャ
ネル、５はＣＶＤ法で形成したゲート酸化膜、６はシリ
コン窒化膜、７はアルミ層間酸化膜である。

【０００６】この半導体装置を製造するには、単結晶シ
リコン１の上にＮチャネルＭＯＳ−ＦＥＴ等を形成した
のち、層間絶縁膜を介してＴＦＴのゲート電極２及びも
う一方のＴＦＴのゲート電極２ａを多結晶シリコンで形
成する。

【０００７】次に、減圧ＣＶＤ（Chemical Vapour Depo
sition）法によってゲート酸化膜用のシリコン酸化膜５
を例えば４０ｎｍ堆積し、続いて、能動体として働く第
２層多結晶シリコン３，４を例えば３０ｎｍ堆積する。

【０００８】この状態で、フォトリソグラフィ法によっ
てチャネルとなるべき領域４にレジストを残してソース
・ドレイン用のイオン注入を行う。その後、熱処理を施
すことによってイオン種を活性化し、ソース・ドレイン
領域３を形成してＴＦＴを構成する。

【０００９】更に、層間絶縁膜を堆積したのち、ＯＨ基
ストッパー用のシリコン窒化膜６を例えば１００ｎｍ堆
積する。その上に不純物が添加された酸化膜７を堆積し
たのち、ウエット雰囲気中で熱処理することで表面を平
坦化させる。

【００１０】その後、図には示されていないが、平坦化
した酸化膜７及びシリコン窒化膜６を開口する工程とプ
ラグを埋め込む工程が上層に形成されるアルミ配線との
接続のために行われる。

【００１１】次に、図６及び図７を用いて、従来の半導
体装置の水素の拡散について説明する。図６は、従来の
半導体装置のＴＦＴ周辺の断面図である。図６及び図７
において、３１は基板、３２は酸化膜、３３はＴＦＴの
ゲート、３４はＴＦＴのソース、３５はＴＦＴのドレイ
ン、３６は層間窒化膜、３７はコンタクトホール、４１
はチタンナイトライド、４２はタングステンプラグ、４
３はアルミ配線、４４はプラズマ窒化膜、５０はプラズ
マ窒化膜からの水素の拡散経路、５４はウエットリフロ
ーにより平坦化された層間膜（平坦膜）である。プラズ
マ窒化膜５４を堆積する時に、プラズマ窒化膜中の水素
が図６中の拡散経路５０を通って薄膜トランジスタに達
し、ＴＦＴを水素化するので、オフ電流の小さいＴＦＴ
を作ることができるのである。

【００１２】アルミ配線の断線防止に下層膜の平坦化が
重要であるが、平坦化の方法として、ボロンやリン等を
多く含む酸化膜を約１μｍ堆積し、約７００℃から１０
００℃で水蒸気中で熱処理を加えてリフローさせるウエ
ットリフローは、酸素Ｏ₂や窒素Ｎ₂雰囲気中での熱処理
に比べてリフロー効果が大きい。しかし、ＴＦＴを用い
たＳＲＡＭの層間膜平坦化にこのウエットリフロー法を
適用する場合、ウエットリフロー時の雰囲気中に含まれ
るＯＨ基がＴＦＴを酸化して、そのチャネル領域が消滅
してしまうという問題がある。そこで、ＯＨ基を通さな
い窒化膜（層間窒化膜３６）を、ボロン、リン等を多く
含む酸化膜とＴＦＴとの間にはさみ、ＴＦＴの酸化を防
いでいる。この層間窒化膜３６は温度約７８０℃で減圧
ＣＶＤ法（以下、ＬＰＣＶＤ法という）によって形成す
る。ＬＰＣＶＤ法による窒化膜は、水素を含まず、また
膜質が緻密なため水素の拡散係数も極めて小さい。プラ
ズマ窒化膜は、逆に水素を多く含み後の熱処理で水素を
放出する。

【００１３】ところが、ここで層間窒化膜３６を用いた
ことにより、新しい問題が生じてくる。層間窒化膜３６
は、ＯＨ基を通さないだけでなく、プラズマ窒化膜４４
中の水素の拡散も妨げるため、ＴＦＴに対する水素化の
効果を著しく減少させ、そのためＴＦＴのチャネル部の
ダングリングボンドを終結することができず、オフ電流
を増加させてしまうという問題を引き起こす。水素は、
約２００オングストロームの層間窒化膜でさえほとんど
透過しないことが我々の鋭意研究の結果わかっている。
水素は、図７のコンタクトホール３７を開口する時に同
時に開けられた層間窒化膜３６の穴からしか（図７中の
経路５０）ＴＦＴに達することができない。

【００１４】

【発明が解決しようとする課題】ＴＦＴのチャネル部及
びソース・ドレイン領域に用いられている薄膜多結晶シ
リコンは、多数のダングリングボンドを含んでいる。こ
のダングリングボンドを終結させることによって、ＴＦ
Ｔの特性のうちオフ電流特性並びにオン電流特性が改善
されることが知られている。ダングリングボンドを終結
させる方法として、アルミ配線工程が終了したのち、パ
ッシベーション膜に用いられるプラズマ窒化膜中に十数
パーセント程度含まれる水素を拡散させてその終結を行
うことがある。

【００１５】しかし、従来の半導体記憶装置は以上のよ
うに構成されているので、負荷として用いられるＰＭＯ
Ｓ−ＴＦＴの上層にシリコン窒化膜が堆積される構造と
なる。そして、構造が緻密なシリコン窒化膜が水素の拡
散を妨害し、ＴＦＴのチャネル部に水素が到達すること
を妨げる。このため、ＴＦＴのダングリングボンドを水
素により終結することができず、ＴＦＴの特性を向上さ
せることができないという問題点があった。

【００１６】この発明は上記のような問題点を解消する
ためになされたもので、ウエットリフローによって層間
膜を平坦化する際、多結晶半導体を用いたＴＦＴのチャ
ネル部をＯＨ基等による酸化で消滅させることなく、水
素拡散等のＴＦＴのダングリングボンド終結に必要な物
質の拡散をはかることにより、ＴＦＴの特性を向上する
ことを目的としており、さらにそのようなＴＦＴの製造
方法を提供することを目的としている。

【００１７】

【課題を解決するための手段】この発明のうち請求項１
にかかるものは半導体装置であって、チャネル部に多結
晶半導体薄膜を用いたトランジスタと、前記トランジス
タの上方に形成されたＯＨ基ストッパー用のシリコン窒
化膜と、前記シリコン窒化膜の上方に形成されたプラズ
マシリコン窒化膜とを備え、前記シリコン窒化膜を開口
し、前記シリコン窒化膜の開口を介して前記トランジス
タの前記チャネル部及びソース・ドレイン領域に水素を
導入したことを特徴とする。

【００１８】 この発明のうち請求項２にかかるものは
半導体装置の製造方法であって、チャネル部に多結晶半
導体薄膜を用いたトランジスタを形成する工程と、前記
トランジスタの上方にＯＨ基ストッパー用のシリコン窒
化膜を形成する工程と、前記シリコン窒化膜を開口する
工程と、前記シリコン窒化膜の開口を介して前記トラン
ジスタのチャネル部へ水素を導入する工程とを備える。

【００１９】この発明のうち請求項３にかかるものは、
請求項２記載の半導体装置の製造方法であって、前記水
素を導入する工程は、前記シリコン窒化膜の上方にプラ
ズマシリコン窒化膜を形成する工程を有する。

【００２０】 この発明のうち請求項４にかかるものは
半導体装置であって、チャネル部に多結晶半導体薄膜を
用いたトランジスタと、前記トランジスタの上方に形成
されたＯＨ基ストッパー用のシリコン窒化膜と、前記シ
リコン窒化膜を貫通する導電体と、前記シリコン窒化膜
及び前記導電体の上方に形成されたプラズマシリコン窒
化膜とを備え、前記プラズマシリコン窒化膜から水素が
拡散して前記トランジスタは水素化され、前記シリコン
窒化膜に前記導電体が貫通する前記導電体よりも寸法の
大きい穴を有する。

【００２１】 この発明のうち請求項５にかかるものは
請求項１記載の半導体装置であって、前記シリコン窒化
膜の上方に形成された配線と、前記シリコン窒化膜に形
成された開口内に配設され、前記トランジスタのゲート
電極と前記配線を電気的に接続するプラグとを備え、前
記配線の上方に前記プラズマシリコン窒化膜が存在す
る。

【００２２】 この発明のうち請求項６にかかるもの
は、請求項２記載の半導体装置の製造方法であって、前
記シリコン窒化膜に形成された開口内に前記トランジス
タのゲート電極と電気的に接続されたプラグを配設する
工程と、前記プラグを介して前記トランジスタのゲート
電極と電気的に接続される配線を前記シリコン窒化膜の
上方に形成する工程とを更に備える。

【００２３】 この発明のうち請求項７にかかるものは
請求項１記載の半導体装置であって、前記シリコン窒化
膜の上方に形成された配線と、前記シリコン窒化膜に形
成された開口内に配設され、前記トランジスタのソース
・ドレイン領域と前記配線を電気的に接続するプラグと
を備え、前記配線の上方に前記プラズマシリコン窒化膜
が存在する。

【００２４】 この発明のうち請求項８にかかるもの
は、請求項２記載の半導体装置の製造方法であって、前
記シリコン窒化膜に形成された開口内に前記トランジス
タのソース・ドレイン領域と接続されたプラグを配設す
る工程と、前記プラグを介して前記トランジスタのソー
ス・ドレイン領域と電気的に接続される配線を前記シリ
コン窒化膜の上方に形成する工程とを更に備える。

【００２５】 この発明のうち請求項９にかかるものは
半導体装置であって、半導体基板の上方に形成され、チ
ャネル部に多結晶半導体薄膜を用いたトランジスタと、
前記トランジスタの上方に形成され、開口を有するＯＨ
基ストッパー用のシリコン窒化膜と、前記シリコン窒化
膜の上方に形成された配線と、前記シリコン窒化膜に形
成された前記開口内に配設され、前記半導体基板と前記
配線を電気的に接続するプラグと、前記配線及びプラグ
の上方に形成されるプラズマシリコン窒化膜とを備え、
前記プラズマシリコン窒化膜から水素が、前記プラグを
通って前記トランジスタの前記チャネル部に導入される
ことを特徴とする。

【００２６】 この発明のうち請求項１０にかかるもの
は半導体装置の製造方法であって、半導体基板の上方
に、チャネル部に多結晶半導体薄膜を用いたトランジス
タを形成する工程と、前記トランジスタの上方に、開口
を有するＯＨ基ストッパー用のシリコン窒化膜を形成す
る工程と、前記シリコン窒化膜に形成された前記開口内
に、前記半導体基板と電気的に接続されるプラグを配設
する工程と、前記シリコン窒化膜の上方に、前記プラグ
を介して前記半導体基板と電気的に接続される配線を形
成する工程と、前記プラグ及び配線の上方にプラズマシ
リコン窒化膜を形成する工程とを備え、前記プラズマシ
リコン窒化膜から水素が、前記プラグを通って前記トラ
ンジスタの前記チャネル部に導入されることを特徴とす
る。

【００２７】 この発明のうち請求項１１にかかるもの
は半導体装置の製造方法であって、多結晶半導体薄膜の
チャネルを有するトランジスタを形成する工程と、前記
トランジスタの上方にＯＨ基ストッパー用のシリコン窒
化膜を形成する工程と、少なくとも前記シリコン窒化膜
の一部分をポーラスにする工程と、前記シリコン窒化膜
の上方にプラズマシリコン窒化膜を形成する工程とを備
え、前記ポーラスな部分を介して前記トランジスタを水
素化する。

【００２８】 この発明のうち請求項１２にかかるもの
は半導体装置であって、チャネル部に多結晶半導体薄膜
を用いたトランジスタと、前記トランジスタの上方に形
成され、正に帯電した第１の膜と、前記第１の膜の上方
に形成され、帯電していない絶縁膜と、前記絶縁膜の上
方に形成され、負に帯電した第２の膜と、前記第２の膜
の上方に形成されるプラズマシリコン窒化膜とを備え、
前記プラズマシリコン窒化膜中の水素によって前記トラ
ンジスタが水素化される。

【００２９】 この発明のうち請求項１３にかかるもの
は半導体装置の製造方法であって、多結晶半導体薄膜の
チャネルを有するトランジスタを形成する工程と、前記
トランジスタの上方に負に帯電した第１の膜を堆積する
工程と、前記第１の膜の上方に帯電していない絶縁膜を
形成する工程と、前記絶縁膜の上方に正に帯電した第２
の膜を堆積する工程と、前記第２の膜の上方にプラズマ
シリコン窒化膜を形成する工程とを備え、前記プラズマ
シリコン窒化膜中の水素によって前記トランジスタが水
素化される。

【００３０】 この発明のうち請求項１４にかかるもの
は半導体装置であって、チャネル部に多結晶半導体薄膜
を用いたトランジスタと、前記トランジスタの上に形成
されたＯＨ基ストッパー用のシリコン窒化膜と、前記シ
リコン窒化膜の上方に形成されたプラズマシリコン窒化
膜とを備え、前記シリコン窒化膜のパターンが前記トラ
ンジスタのチャネルパターンと同じ所望の形状に形成さ
れており、前記プラズマシリコン窒化膜からの水素が前
記多結晶半導体薄膜の側面から前記多結晶半導体薄膜に
拡散することを特徴とする。

【００３１】 この発明のうち請求項１５にかかるもの
は半導体装置の製造方法であって、トランジスタのチャ
ネルに用いる多結晶半導体薄膜を形成する工程と、前記
多結晶半導体薄膜の上にＯＨ基ストッパー用のシリコン
窒化膜を堆積する工程と、前記シリコン窒化膜を前記多
結晶半導体薄膜と同一の所望のパターンにパターニング
する工程と前記シリコン窒化膜の上方にプラズマシリコ
ン窒化膜を形成する工程とを備え、前記プラズマシリコ
ン窒化膜からの水素が前記多結晶半導体薄膜の側面から
前記多結晶半導体薄膜に拡散する。

【００３２】 この発明のうち請求項１６にかかるもの
は半導体装置の製造方法であって、トランジスタのチャ
ネルに用いる多結晶半導体膜を厚く堆積する工程と、前
記トランジスタの上に不純物を含むシリコン酸化膜を堆
積する工程と、ＯＨ基を含む分子の雰囲気中で熱処理を
行うことにより前記シリコン酸化膜の段差を低減すると
ともに前記トランジスタの前記多結晶半導体膜を酸化す
ることによって薄くして該多結晶半導体膜を所望の厚さ
にする工程と、前記シリコン窒化膜の上方にプラズマシ
リコン窒化膜を形成する工程とを備え、前記プラズマシ
リコン窒化膜中の水素が前記トランジスタ中に拡散す
る。

【００３３】

【発明の実施の形態】実施の形態１．図１はこの発明の
実施の形態１にかかるＳＲＡＭのメモリセルの一部分を
示す断面図である。図において、１は単結晶シリコン基
板、２は多結晶シリコンで形成したメモリセルの負荷を
構成するＴＦＴのゲート電極、２ａはメモリセルの負荷
を構成するもう一方のＴＦＴのゲート電極であり多結晶
シリコンで形成され、３は薄膜多結晶シリコンで形成し
たＴＦＴのソース・ドレイン領域、４は薄膜多結晶シリ
コンで形成されたＴＦＴのチャネル、５はＣＶＤ法で形
成したゲート酸化膜、６はシリコン窒化膜、７はアルミ
層間酸化膜、８はアルミ層間酸化膜７及びシリコン窒化
膜６の開口部のホールである。

【００３４】以下、製造工程について説明する。単結晶
シリコン１の上にＮチャネルＭＯＳＦＥＴ等を形成した
のち、層間絶縁膜を介してＴＦＴのゲート電極２及びも
う一方のＴＦＴのゲート電極２ａを多結晶シリコンで形
成する。

【００３５】次に、減圧ＣＶＤ（Cemical Vapour Depos
ition）法によってゲート酸化膜用のシリコン酸化膜５
を例えば４０ｎｍ堆積し、続いて、能動体として働く第
２層多結晶シリコン３，４を例えば３０ｎｍ堆積する。

【００３６】この状態で、フォトリソグラフィ法によっ
てチャネルとなるべき領域４にレジストを残してソース
・ドレイン用のイオン注入を行う。その後、熱処理を施
すことによってイオン種を活性化し、ソース・ドレイン
領域３を形成してＴＦＴを構成する。

【００３７】更に、層間絶縁膜を堆積したのち、ＯＨ基
ストッパー用のシリコン窒化膜６を例えばＬＰＣＶＤ法
で１００ｎｍ堆積する。その上に不純物が添加された酸
化膜７を堆積したのち、ウエット雰囲気中で熱処理する
ことで表面を平坦化させる。

【００３８】ここで、ゲート電極２ａと薄膜多結晶シリ
コン３のコンタクト部上層のシリコン窒化膜６及び酸化
膜７を開口し、ＯＨ基ストッパー用のシリコン窒化膜６
にホール８を開ける。一般的に、ホール８を開口する位
置はＴＦＴのチャネ部４に水素を導入することが可能な
ＴＦＴの近傍で、かつ下地及び上層に悪影響を及ぼさな
い所である。ＴＦＴのチャネル部４に水素を導入するこ
とを考慮すれば、シリコン窒化膜６はチャネル部４の真
上で開口することが望ましい。しかし、エッチングによ
りシリコン窒化膜６を開口する際、エッチングの深さを
制御することが難しく、ＴＦＴのチャネル部４を損傷す
る可能性が大きいため、ゲート電極２ａと薄膜多結晶シ
リコン３の上部のシリコン窒化膜６を開口するのが望ま
しい。こうすることにより、ゲート電極２ａと薄膜多結
晶シリコン３をエッチングのストッパーとして働かせる
こともでき、装置の製造が容易になる。

【００３９】その後、図には示されていないが、平坦化
した酸化膜７及びシリコン窒化膜６を開口する工程とプ
ラグを埋め込む工程が合わせて平坦化のため、あるいは
上層に形成されるアルミ配線との接続のために行われ
る。この時、ホール８にはタングステンプラグが形成さ
れる。最後に、これらの上にパッシベーション膜が例え
ばプラズマ窒化膜で形成される。そして、パッシベーシ
ョン膜を形成するとき、基板温度は３５０℃程度になっ
ており、この熱によりパッシベーション膜に含まれる水
素が拡散し、ホール８を通り、ホール８に形成されたタ
ングステンプラグの界面をつたい、ＴＦＴのチャネル部
４及びソース・ドレイン領域３に達する。そして、この
ことにより、ＴＦＴのチャネル部４及びソース・ドレイ
ン領域３に含まれるダングリングボンドを終結して、Ｔ
ＦＴの特性を向上することができる。

【００４０】上記実施の形態では、ホール８を開口した
のち、タングステンプラグを埋め込んだが、ホール８を
開口したのち平坦化のためにホール８に酸化膜を埋め込
んでもよい。

【００４１】実施の形態２．図２はこの発明の実施の形
態２にかかるＳＲＡＭのメモリセルの一部分を示す断面
図である。図２において、９は金属プラグ、１０はシリ
コン窒化膜６、アルミ層間酸化膜７及び薄膜多結晶シリ
コン３の開口したホール、その他の図１と同一符号は図
１と同一内容を示す。図１に示した実施の形態１と図２
に示した実施の形態２が異なる点は、以下のとおりであ
る。

【００４２】まず、図１における半導体装置は、フォト
リソグラフィ法を用いてコンタクトパターンを形成した
後、ゲート電極２ａとソース・ドレイン領域３との間の
ゲート酸化膜５をエッチングによって開口してコンタク
トを取っていた。

【００４３】それと比べ、図２における半導体装置は、
ゲート電極２ａとソース・ドレイン領域３との間にコン
タクトを形成する工程を削除して、アルミ層間酸化膜７
を形成したのち（図２（ａ））、ホール１０を形成して
金属プラグ９を埋め込み、ゲート電極２ａとソース・ド
レイン領域３とのコンタクトを取っている（図２
（ｂ））。

【００４４】以上のように、本実施の形態によれば、シ
リコン窒化膜６の開口とゲート電極２ａとソース・ドレ
イン領域３との接続を同時に行うことができる。

【００４５】なお、本実施の形態においても、実施の形
態１と同様に、シリコン窒化膜６の開口部であるホール
１０を用いてＴＦＴのチャネル部４及びソース・ドレイ
ン領域３のダングリングボンドを終結でき、ＴＦＴの特
性を向上することができる。

【００４６】また、本実施の形態では、ホール１０に埋
め込むプラグ材料として金属を用いたが、オーミック接
続ができる材料ならば、不純物を添加した多結晶シリコ
ンなど他の材料でもよく、本実施の形態と同様の効果を
奏する。

【００４７】実施の形態３．図３はこの発明の実施の形
態３にかかる、多層配線されたＳＲＡＭのメモリセルの
一部分を示す断面図である。図において、１１は第１層
アルミ配線、１２は単結晶シリコン基板１に形成された
素子と第１層アルミ配線１１との接続を取るための金属
プラグ、１３は金属プラグ、１４は第１層アルミ配線と
第２層アルミ配線との間に形成された層間絶縁膜、１５
は層間絶縁膜１４の上に形成された第２層アルミパッ
ド、１６はプラズマシリコン窒化膜、１８は層間絶縁膜
１４に設けられたダミーのスルーホールであり、その他
の図２と同一符号のものは図２と同一内容を示す。

【００４８】このように、配線が多層化されるにしたが
って、ＴＦＴのチャネル部等とパッシベーション膜であ
るプラズマシリコン窒化膜１６との距離が遠くなり、プ
ラズマシリコン窒化膜１６からの水素の拡散が困難にな
る。そこで、ダミーのスルーホールを設け、そこから水
素を拡散することによって容易に薄膜多結晶シリコンの
持つダングリングボンドを終結することができる。

【００４９】以下、製造工程について説明する。図２
（ｂ）に示した工程が終了したのち、層間膜７をさらに
形成して金属プラグ９の上部を覆う。次に、アルミコン
タクト部をフォトリソグラフィ法と異方性エッチングに
よって開口し、金属プラグ１２を埋め込む。その後、第
１層アルミ配線１１をパターニングして形成する。

【００５０】次に、第１層アルミ配線と第２層アルミ配
線の間に層間絶縁膜１４を堆積する。その後、層間絶縁
膜１４にダミーのスルーホール１８を形成し、そのスル
ーホール１８に金属プラグ１３を埋め込む。次に、スル
ーホール１８を第２層アルミパッドを用いてキャップす
る。このスルーホール１８より水素が拡散されるので、
ＴＦＴのチャネル部４に効率よく水素が到達し、ダング
リングボンドを終結することができる。なお、このスル
ーホール１８は第２層アルミ配線の阻害にならないよう
に設けることが必要である。

【００５１】本実施の形態では、第１層アルミ配線と第
２層アルミ配線との間に形成されたスルーホール１８を
金属プラグ１３を用いて埋めたが、金属プラグ１３を用
いず、第２層アルミパッド１５のみでスルーホール１８
を埋めてもよい。

【００５２】実施の形態４．図４はこの発明の実施の形
態４にかかる、多層配線されたＳＲＡＭのメモリセルの
一部分を示す断面図である。図において、１７は第２層
アルミ配線であり、図３と同一符号は同一内容を示す。
図３に示した半導体記憶装置においては、ダミーのスル
ーホール１８を金属プラグ１２の真上に取ることを特徴
としたが、本実施の形態に示す半導体記憶装置は薄膜多
結晶シリコンで形成されたＴＦＴのソース・ドレイン領
域３と多結晶シリコンで形成されたゲート電極２ａを接
続するために形成された金属プラグ９の上に形成する。
このスルーホール１８より水素が拡散されるので、ＴＦ
Ｔのチャネル部４に効率よく水素が到達し、ダングリン
グボンドを終結することができる。なお、このスルーホ
ール１８は第２層アルミ配線の阻害にならないように設
けることが必要である。

【００５３】また、本実施の形態では、スルーホール１
８内に何も埋め込まない例をあげたが、酸化膜以外の別
の材料を埋め込んでもよく、例えば、第２層アルミ配線
を阻害しないように金属プラグを埋め込んでもよい。

【００５４】また、実施の形態１乃至実施の形態４で
は、ダングリングボンドを終結する物質として水素を用
いたが、ダングリングボンドを終結できる物質であれ
ば、他の物質であっても良く、上記実施の形態と同様の
効果を奏する。

【００５５】実施の形態５．図８乃至図１５はこの発明
の実施の形態５をプロセスフローに従って示した断面図
である。図において３１は絶縁膜、３３はＴＦＴのゲー
ト、３４はＴＦＴのソース、３５はＴＦＴのドレイン、
３６は層間窒化膜、３７はコンタクトホール、３８ａ，
３８ｂはウエットエッチングによって窒化膜が取り除か
れた部分、３９はＣＶＤ法により形成した酸化膜、４０
ａ，４０ｂはドライエッチングで取り除かれる酸化膜、
４１はチタンナイトライド、４２はタングステンプラ
グ、４３はアルミ配線、４４はプラズマ窒化膜、５０は
プラズマ窒化膜からの水素の拡散経路、５４はウエット
リフローにより平坦化された層間膜である。

【００５６】図８は、基板３１上の酸化膜３２中にゲー
ト３３、ソース３４、ドレイン３５を有するＴＦＴを形
成し、下から酸化膜３２、層間窒化膜３６、ボロン、リ
ン等を多く含む酸化膜をウエットリフロー法によって平
坦化した酸化膜５４の順に形成した状態を示す図であ
る。

【００５７】図９は、通常の写真製版法とエッチング法
により、コンタクトホール３７を開けた状態を示す図で
ある。

【００５８】ここで、熱燐酸（温度約１７０℃）に約５
時間浸す。図１０は、熱燐酸により横方向に層間窒化膜
３６だけが２μｍ程度エッチングされた状態である。こ
の層間窒化膜３６の取り除かれた部分３８ａ，３８ｂを
通ってより多くのプラズマ窒化膜中の水素が薄膜トラン
ジスタまで達することになるのである。

【００５９】ＴＦＴのオフ電流Ｉ_offは数１に示すよう
に、ドレイン注入端部にかかる電界Ｅとそこに含まれる
ポリシリコンのダングリングボンドの数Ｎによって決ま
る。

【００６０】

【数１】

【００６１】そのため、ドレイン端部のダングリングボ
ンドを十分に終端すれば、層間窒化膜がなく水素化が充
分になされた従来の半導体装置のＴＦＴ（図６）と、ほ
とんど同じレベルまでオフ電流を減らすことができる。
熱燐酸によって層間窒化膜３６をウエットエッチングす
る量は、コンタクトホール３７とＴＦＴのドレイン注入
端５８の間の距離と同程度かあるいはそれより長く設定
すれば良い。

【００６２】図１１は、熱燐酸で一部の窒化膜を取り除
いた後にＣＶＤ法によって酸化膜３９を堆積したところ
を示す図である。ＣＶＤ法による酸化膜３９は、カバレ
ッジが良いため３８ａ，３８ｂのような隙間部分にも堆
積し、その隙間を埋め込んでしまうことができる。この
工程は、後でチタンをスパッタする時に窒化膜を取り除
いた部分３８ａ，３８ｂでのチタンの密着性を上げるた
め必要な工程である。従って、層間窒化膜３６が薄く、
チタンの密着性に問題がない場合には、図１１、図１２
の工程は省くことができる。

【００６３】図１２は、酸化膜ドライエッチによりコン
タクトホール３７になる部分４０ｂを開口する工程を示
す図である。酸化膜３９の変わりに、他のカバレッジの
良い膜を用いても良い。たとえば、ＣＶＤ法により形成
するポリシリコンを用いることができる。この場合ポリ
シリコンは導電性がであるので、コンタクトホール３７
になる部分４０ｂを開口することなくコンタクトを取る
ことができ、そのコンタクト抵抗はＣＶＤ法による酸化
膜３９を用いた場合に比べて小さくすることができる。
ただし、埋め込みに導電膜を用いた場合には、図１２に
おける埋め込みに用いた膜の一部分４０ａで、アルミ配
線がショートしないようにしなければならない。そのた
めには、予め、この部分４０ａを取り除くか、アルミ配
線のパターニングと同時にこの部分４０ａも切り落とす
等のプロセスを追加すれば良い。

【００６４】図１３は、チタンをスパッタし、窒素雰囲
気でアニールして、チタンナイトライド４１を形成した
ところを示す図である。図１４は、タングステンプラグ
４２を形成したところを示す図である。図１５は、アル
ミ配線４３を形成し、プラズマ窒化膜４４を堆積したと
ころである。図７に示した従来の半導体装置に比べて、
より多くのプラズマ窒化膜４４中の水素が拡散層経路５
０を通って拡散し、ＴＦＴを水素化するため、オフ電流
の小さいＴＦＴを形成することができる。また、プラズ
マ窒化膜４４を堆積する代わりにプラズマ水素雰囲気中
に浸すことによっても同様の効果が得られる。チタンナ
イトライド４１やタングステンプラグ４２はなくてもよ
く、本実施の形態と同様の効果が得られる。

【００６５】実施の形態６．図１６、図１７は実施の形
態６にかかる半導体装置をプロセスフローに従って示し
た断面図である。図において３１は基板、３２は酸化
膜、３３はＴＦＴのゲート、３４はＴＦＴのソース、３
５はＴＦＴのドレイン、３６は層間窒化膜、４４はプラ
ズマ窒化膜、４８はシリコン注入によるポーラスな窒化
膜、４９はシリコン注入、５０はプラズマ窒化膜からの
水素の拡散経路、５４はウエットリフローにより平坦化
された平坦膜である。

【００６６】図１６は、ウエットリフローによって膜５
４の平坦化が終了し、シリコン注入４９している状態を
示す図である。シリコン注入は、層間窒化膜３６中のシ
リコンの割合を増すことにより格子間隔を拡げ、層間窒
化膜３６をポーラスするため行うので、層間窒化膜３６
の深さに注入ピークがくるようにする。たとえば深さ４
０００オングストロームの位置に層間窒化膜３６がある
場合には、２００ｋｅＶ程度のエネルギーで注入する。
注入量は、１０¹⁵／ｃｍ²以上に設定する。このシリコ
ン注入の目的は、水素の膜中での拡散係数を増やして上
から下へ透過しやすいよう層間窒化膜３６をポーラスに
するため行うものであり、その目的が達成できるもので
あれば酸素イオンやその他のイオンを注入しても良い。

【００６７】図１７は、プラズマ窒化膜４４を堆積した
ところを示す図である。簡単のためコンタクトホール、
アルミ配線、タングステンプラグ等は省いてある。層間
窒化膜４８をシリコン注入によってポーラスな状態なの
で、プラズマ窒化膜４８中では水素が透過しやすく、水
素が拡散経路５０を通ってＴＦＴに達し、ＴＦＴが水素
化されるため、オフ電流の少ないＴＦＴを作ることがで
きる。

【００６８】実施の形態５及び実施の形態６では、層間
窒化膜３６を用い平坦化を行った後、ウエットエッチン
グ、シリコン注入で、プラズマ窒化膜からの水素の拡散
経路５０を確保した。次に述べる実施の形態７及び実施
の形態８は、層間窒化膜３６以外の膜を用いて平坦化時
のＯＨ基をストップするところに特徴がある。

【００６９】実施の形態７．図１８は実施の形態７にか
かる半導体装置の製造工程の一つを示す断面図である。
図１８において３１は基板、３２ａ，３２ｂは絶縁膜、
３３はＴＦＴのゲート、３４はＴＦＴのソース、３５は
ＴＦＴのドレイン、４６はＯＨ基、５４はウエットリフ
ローにより平坦化される平坦膜、５５はＮ型不純物が多
く注入された領域、５６はＰ型不純物が多く含まれた領
域、５７は領域５５と領域５６の電荷によって形成され
た電界である。

【００７０】図１８は、ＴＦＴゲート３３、ソース３
４、ドレイン３５を形成した後、層間窒化膜３２ａを約
３０００オングストローム堆積し、その表面にボロンを
注入してＰ型不純物の多い領域５６を形成する。この注
入はＴＦＴに届かないように注入する必要がある。次
に、層間窒化膜３２ｂを１０００オングストローム堆積
し、その表面にリンを注入してＮ型不純物の多い領域５
５を形成する。この二つの層に含まれる不純物によって
２層の間には電界５７が生まれる。この電界によってウ
エットリフロー時にＯＨ基が薄膜トランジスタに達する
のを防ぐのである。

【００７１】２層５５，５６を平行平板コンデンサと考
えると、その電極間に捕らえることができるＯＨ基のエ
ネルギーと等しい加速電圧Ｖ（Ｖ）は、数２で表され
る。

【００７２】

【数２】

【００７３】ただし、ｑは電荷素量（Ｃ）、Ｎは不純物
の注入量（／ｃｍ²）、Ｃはコンデンサの容量（Ｆ）
で、ある。

【００７４】

【数３】

【００７５】ここでＫ₀は酸化膜の比誘電率、ε₀は真空
の誘電率（Ｆ／ｃｍ）、ｄ（ｃｍ）は層５５と層５６の
間の距離である。２層５５，５６への不純物の注入量を
共に６×１０¹⁴／ｃｍ²にすると、数２、数３から、約
１ｋｅＶのエネルギーを持ったＯＨ基をこの膜中で減速
させて捕らえることができる。２層の注入量を合わせて
おけば、電界５７を層５５，５６の間にだけ形成するこ
とができ、他へ電界が漏れてＴＦＴの動作に影響を与え
ることがない。

【００７６】以上のように結果としてＴＦＴを酸化する
ことなく層間の平坦化をすることができる。つまり、こ
の上に平坦化のためにボロンとリンを多く含む酸化膜２
４を堆積してウエットリフローを行えば、ウエットリフ
ロー時の雰囲気中に含まれるＯＨ基は経路４６を通って
酸化膜５４を平坦化し、層５５，５６で形成される領域
に達し、そこでエネルギーを失い、ＴＦＴの領域には侵
入しない。ここではこの二つの不純物を含む層５５，５
６は注入によって形成しているが、予め不純物を含んだ
酸化膜を堆積しても良い。また、不純物を含んだポリシ
リコンを堆積しても良いが、コンタクトホールを開けた
時にショートしないように側壁を酸化することや他から
絶縁することにより電荷を蓄積しておくことが必要であ
る。

【００７７】そして、層間窒化膜を使わないので、コン
タクトホール、タングステンプラグ、アルミ配線を形成
した後、プラズマ窒化膜の堆積中に、プラズマ窒化膜中
の水素によって薄膜トランジスタを水素化することがで
きる。ＯＨ基とは逆に、水素イオンＨ⁺は電界５７によ
って加速される方向にあるため、水素化の効果は得られ
ることになる。

【００７８】つまり、この構造を用いれば、ＴＦＴの水
素化の効果を減じることなく、かつＴＦＴを酸化するこ
となく、ウエットリフローによって平坦化することがで
きる。

【００７９】本実施の形態は、層間窒化膜の代わりに別
の膜を用いて、ＴＦＴの水素化の効果を減じることな
く、ウエットリフローによって平坦化することを実現し
ていた。次に挙げる実施の形態８及び実施の形態９で
は、層間窒化膜の水素を通さない性質を利用して、予め
層間窒化膜の下に水素を介在させておくものである。

【００８０】実施の形態８．図１９は実施の形態８にか
かる半導体装置の製造工程の一つを示す断面図である。
図１９において３１は基板、３２は絶縁膜、３３はＴＦ
Ｔのゲート、３４はＴＦＴのソース、３５はＴＦＴのド
レイン、３６は層間窒化膜、４７は水素注入である。

【００８１】図１９は、ＴＦＴを形成後、酸化膜３２、
層間窒化膜３６の順に堆積したところである。ここ層間
窒化膜３６の下のＴＦＴ中に水素注入（注入量１０¹⁶／
ｃｍ ²）をして、ＴＦＴを水素化する。

【００８２】この後、ボロン、リンを多く含む酸化膜を
堆積し、ウエットリフローによって平坦化する。通常ダ
ングリングボンドのターミネーターとしての水素は、８
００℃から９００℃の熱処理を加えると、外へ拡散して
その働きをなくしてしまう。しかし、層間窒化膜３６に
は水素の拡散を抑制する効果があるため、ウエットリフ
ロー（８００℃から９００℃の熱処理）中に、ポリシリ
コンの外へ拡散した水素は、層間窒化膜３６の外へは拡
散しない。そして、アルミ配線を形成した後の熱処理
（約４００℃）に於いて、再びＴＦＴのポリシリコンチ
ャネル中に拡散し、水素化することになる（再水素
化）。なお、この構造における層間窒化膜３６に対する
要求は、実施の形態５及び実施の形態６とは逆に水素を
透さないことであるため、数１０００オングストローム
程度に厚く堆積することが望ましい。

【００８３】この構造を用いれば、再水素化によりＴＦ
Ｔの水素化の効果を得ることができ、かつＴＦＴを酸化
することなく、ウエットリフローによって平坦化するこ
とができる。

【００８４】実施の形態９．図２０は実施の形態９にか
かる半導体装置の製造工程の一つを示す断面図である。
図２０において３１は基板、３２は絶縁膜、３３はＴＦ
Ｔのゲート、３４はＴＦＴのソース、３５はＴＦＴのド
レイン、３６は層間窒化膜、４４はプラズマ窒化膜、５
０はプラズマ窒化膜からの水素の拡散経路である。

【００８５】図２０は、ＴＦＴ（ゲート３３，ソース３
４，ドレイン３５）形成した後、プラズマ窒化膜４４を
約５０００オングストローム堆積し、次に層間窒化膜３
６を１０００オングストローム堆積したところを示す図
である。プラズマ窒化膜４４の堆積中にＴＦＴの水素化
が行われる。拡散経路５０に示すように、プラズマ窒化
膜４４とＴＦＴの間に水素を遮るものが何もないので、
ＴＦＴは充分に水素化される。

【００８６】この後、ボロン、リンを多く含む酸化膜を
堆積し、ウエットリフローによって平坦化する。層間窒
化膜３６には水素の拡散を抑制する効果があるため、ウ
エットリフロー（８００℃から９００℃の熱処理）中
に、ポリシリコンの外へ拡散した水素は、層間窒化膜３
６の外へは拡散しない。そして、アルミ配線を形成した
後の熱処理（約４００℃）に於いて、再びＴＦＴのポリ
シリコンチャネル中に拡散し、水素化することになる
（再水素化）。

【００８７】実施の形態８と同様、この構造を用いれ
ば、再水素化によりＴＦＴの水素化の効果を得ることが
でき、かつＴＦＴを酸化することなく、ウエットリフロ
ーによって平坦化することができる。

【００８８】以上の実施の形態５乃至実施の形態９は、
ウエットリフロー時にＴＦＴが酸化されないことを第１
に考えた上で、平坦化と水素化を行うという発明であっ
た。次に挙げる実施の形態１０は、ウエットリフロー時
にＴＦＴが酸化されるのを見込んで予め厚く形成してお
くことに特徴がある。

【００８９】実施の形態１０．図２１，図２２は、実施
の形態１０にかかる半導体装置の製造工程の一つを示す
断面図である。図において３１は基板、３２は絶縁膜、
３３はＴＦＴのゲート、３４はＴＦＴのソース、３５は
ＴＦＴのドレイン、４６はＯＨ基、５１は予めチャネル
ポリシリコンを厚く形成したポリシリコン厚膜、５２は
ウエットリフローにより酸化され、薄膜化されたポリシ
リコン薄膜、５３は段差の多い層間膜、５４はウエット
リフローにより平坦化された層間膜である。

【００９０】図２１は、予めポリシリコン５１を厚く
（４００オングストローム）堆積したＴＦＴを形成した
後、ボロン、リンを多く含む酸化膜５３を堆積しウエッ
トリフロー法によって平坦化していることろを示す図で
ある。この構造は、ＴＦＴの上に層間窒化膜を持たない
ので、ＯＨ基によってＴＦＴが酸化される。その分薄膜
化トランジスタのチャネルを厚く形成しておく。

【００９１】図２３は、形成直後膜厚４００オングスト
ロームのポリシリコン上に、ボロン、リンを多く含む酸
化膜を１００００オングストローム堆積して８２０℃で
ウエットリフローした場合の、残ったポリシリコンの膜
厚とウエットリフロー時間の関係を示す図である。我々
の鋭意研究の結果、１時間以内の時間領域では、ポリシ
リコンの膜厚はほとんどリニアに減少し、そのウエハ面
内のポリシリコン膜の均一性は非常に高く±５％以下で
あることが確かめられている。図２３によると、６０分
の８２０℃ウエットリフローによって、膜厚４００オン
グストロームのポリシリコンは約１５０オングストロー
ムに膜減りすることが解る。

【００９２】図２２は、８２０℃６０分のウエットリフ
ロー処理を行って層間膜５３が平坦化されて層間膜５４
となり、ポリシリコン５１が薄膜化されてポリシリコン
５２が形成されたところである。先に述べたように、こ
のＴＦＴのポリシリコン５２の膜厚は約１５０オングス
トロームになっている。この構造では層間窒化膜を使わ
ないため、プラズマ窒化膜の堆積中にプラズマ窒化膜中
の水素が自由にＴＦＴ中に拡散することができ、ＴＦＴ
のオフ電流を小さくすることができる。また、ウエット
リフローによるポリシリコンの酸化のウエハ面内におけ
る均一性が非常によい場合は、初めに堆積するチャネル
部にポリシリコンを薄く（例えば３５０オングストロー
ム）設定しておけばさらに薄膜化（約１００オングスト
ローム）することができ、ＴＦＴのオフ電流をさらに小
さくすることができる。

【００９３】ウエットリフローによる酸化は、ポリシリ
コンの表面でのみ起こるが、プラズマ窒化膜からの水素
はポリシリコン膜中をある程度拡散してくれる。次の実
施の形態１１はこの違いを利用したものである。

【００９４】実施の形態１１．図２４はＴＦＴの断面図
であり、図２５は図２４のＡ−Ａ′における断面図であ
る。ポリシリコン５９の上に層間窒化膜３６が同じパタ
ーンで重なっている構造になっている。この構造を実現
する製造法を次に説明する。

【００９５】図２６は、基板上に酸化膜３２を形成し、
ゲート電極３３を形成し、ゲート絶縁膜６０とチャネル
部にポリシリコン５９を堆積した工程を示す図である。
ここまでは、従来と同じである。

【００９６】次にＬＰＣＶＤ法によって、層間窒化膜３
６を堆積する（図２７）。

【００９７】次に所望のチャネルパターンと同じレジス
トパターン６１を写真製版技術で形成する（図２８）。

【００９８】次にエッチング法によって、層間窒化膜３
６とポリシリコン５９をパターン化する（図２９）ただ
し、チャネルを構成するポリシリコン５９が後のリフロ
ーで酸化されてなくなるほどの厚さ以下であれば、ここ
でポリシリコン５９をパターン化してなくても、リフロ
ー時に層間窒化膜３６のパターンと同じようにポリシリ
コン５９が酸化されずに残る。

【００９９】次にリンやボロンを含んだシリコン酸化膜
５３をＣＶＤ法で堆積し、水蒸気４６を含んだ雰囲気で
リフロー熱処理を施して、シリコン酸化膜５３を平坦化
する（図３０）。

【０１００】最後にプラズマＣＶＤ法でプラズマ窒化膜
４４を堆積する（図３１）。

【０１０１】図３０において、層間窒化膜３６が全面に
ないためチャネル部にポリシリコン５９のパターン端が
酸化されて少し細るが、０．０１〜０．０５μｍ程度で
ありチャネル幅０．５〜０．１０μｍに比べると十分小
さい。また、プラズマ窒化膜４４からの水素は、堆積中
やその後のシンタ（４５０℃程度）において１．０μｍ
以上拡散するため、層間窒化膜３６があっても図２８に
示すようにチャネル部のポリシリコン５９の側面から拡
散することにより問題なくチャネル部のポリシリコン５
９全体に拡散してトラップ準位を減少せしめる。

【０１０２】従って、この方法によれば、後工程での水
素のポリシリコン中への拡散を妨げることなく、ウエッ
トリフローによるチャネル部のポリシリコン５９の酸化
による膜減りや消失を防止することができる。

【０１０３】

【発明の効果】以上のように、請求項１又は請求項９に
記載の半導体装置によれば、チャネル部に多結晶半導体
薄膜を用いたトランジスタの上に形成されたシリコン窒
化膜を開口しているので、その上方に形成されたプラズ
マシリコン窒化膜から、トランジスタの持っているダン
グリングボンドを終結する物質、例えば水素をトランジ
スタのチャネル部へ導入でき、トランジスタの特性を向
上することができるという効果がある。

【０１０４】請求項２、請求項３又は請求項１０に記載
した発明の半導体装置の製造方法によれば、シリコン窒
化膜を開口し、これを介してトランジスタのチャネル部
へ水素を導入する工程を備えており、トランジスタの持
っているダングリングボンドを終結することができ、ト
ランジスタの特性を向上することができるという効果が
ある。

【０１０５】請求項４に記載した発明の半導体装置によ
れば、コンタクトホール用の穴としてシリコン窒化膜が
前記コンタクトホールよりも開口寸法の大きい穴を有す
るように構成されており、プラズマシリコン窒化膜から
開口寸法の大きい穴を通してトランジスタのチャネル部
にダングリングボンドを終結する物質、例えば水素をを
容易に導入することができ、トランジスタの特性を向上
することができるという効果がある。

【０１０６】請求項５，７に記載の半導体装置あるいは
請求項６，８に記載の半導体装置によれば、面積を増加
させずに、簡単な工程でトランジスタのチャネルに、シ
リコン窒化膜を通過することができない物質を導入する
ことができるという効果がある。

【０１０７】請求項１１に記載した発明の半導体装置の
製造方法によれば、少なくともシリコン窒化膜の一部分
をポーラスにし、その上にプラズマシリコン窒化膜を形
成する工程を備えており、ポーラスになったシリコン窒
化膜の一部を通してプラズマシリコン窒化膜からダング
リングボンドを終結する物質、例えば水素を導入するこ
とによりトランジスタの特性を向上することができると
いう効果がある。

【０１０８】請求項１２に記載した発明の半導体装置及
び請求項１３に記載した発明の半導体装置の製造方法に
よれば、トランジスタの上で正に帯電した第１の膜と負
に帯電した第２の膜とがつくる電界によって、例えば負
の電荷を有するＯＨ基がトランジスタのチャネル部に侵
入するのを防ぐ。そして水素イオン等のダングリングボ
ンドを終結するための物質をプラズマシリコン窒化膜か
ら容易にチャネル部へ導入することができ、トランジス
タの特性を向上することができるという効果がある。

【０１０９】請求項１４に記載した発明の半導体装置及
び請求項１５に記載した発明の半導体装置の製造方法に
よれば、シリコン窒化膜のパターンがトランジスタのチ
ャネルパターンと同じ所望の形状に形成されており、シ
リコン窒化膜の形成されているトランジスタのチャネル
部を保護するとともに、シリコン窒化膜に覆われていな
い部分を介してプラズマシリコン窒化膜から水素等のダ
ングリングボンドを終結するための物質を導入すること
ができ、トランジスタの特性を向上することができると
いう効果がある。

【０１１０】請求項１６に記載した発明の半導体装置の
製造方法によれば、トランジスタのチャネルに用いる多
結晶半導体膜を厚く堆積する工程と、前記多結晶半導体
膜を酸化して薄くすることにより該多結晶半導体膜を所
望の厚さにする工程と、プラズマシリコン窒化膜を形成
する工程を備えており、該多結晶半導体膜を保護するた
めの膜を必要としないので、ダングリングボンドを終結
するための物質をプラズマシリコン窒化膜から容易に導
入することができ、トランジスタの特性を向上すること
ができるという効果がある。

【図面の簡単な説明】

【図１】 この発明の実施の形態１にかかるＳＲＡＭの
メモリセルの一部分を示す断面図である。

【図２】 この発明の実施の形態２にかかるＳＲＡＭの
メモリセルの一部分を示す断面図である。

【図３】 この発明の実施の形態３にかかる多層配線さ
れたＳＲＡＭのメモリセルの一部分を示す断面図であ
る。

【図４】 この発明の実施の形態４にかかる多層配線さ
れたＳＲＡＭのメモリセルの一部分を示す断面図であ
る。

【図５】 従来のＳＲＡＭのメモリセルの一部分を示す
断面図である。

【図６】 ウエットリフローを用いない従来の半導体装
置の薄膜トランジスタ周辺の断面図である。

【図７】 ウエットリフローを用いた従来の半導体装置
の薄膜トランジスタ周辺の断面図である。

【図８】 この発明の実施の形態５にかかる半導体装置
の製造工程を示した断面図である。

【図９】 この発明の実施の形態５にかかる半導体装置
の製造工程を示した断面図である。

【図１０】 この発明の実施の形態５にかかる半導体装
置の製造工程を示した断面図である。

【図１１】 この発明の実施の形態５にかかる半導体装
置の製造工程を示した断面図である。

【図１２】 この発明の実施の形態５にかかる半導体装
置の製造工程を示した断面図である。

【図１３】 この発明の実施の形態５にかかる半導体装
置の製造工程を示した断面図である。

【図１４】 この発明の実施の形態５にかかる半導体装
置の製造工程を示した断面図である。

【図１５】 この発明の実施の形態５にかかる半導体装
置の製造工程を示した断面図である。

【図１６】 この発明の実施の形態６にかかる半導体装
置の製造工程を示した断面図である。

【図１７】 この発明の実施の形態６にかかる半導体装
置の製造工程を示した断面図である。

【図１８】 この発明の実施の形態７にかかる半導体装
置の製造工程の断面図である。

【図１９】 この発明の実施の形態８にかかる半導体装
置の製造工程の断面図である。

【図２０】 この発明の実施の形態９にかかる半導体装
置の製造工程の断面図である。

【図２１】 この発明の実施の形態１０にかかる半導体
装置の製造工程の断面図である。

【図２２】 この発明の実施の形態１０にかかる半導体
装置の製造工程の断面図である。

【図２３】 この発明における、ポリシリコンの膜厚と
ウエットリフロー時間の関係を示す図である。

【図２４】 この発明の実施の形態１１における薄膜ト
ランジスタの平面図である。

【図２５】 図２４のＡ−Ａ′における断面図である。

【図２６】 この発明の実施の形態１１における製造工
程の断面図である。

【図２７】 この発明の実施の形態１１における製造工
程の断面図である。

【図２８】 この発明の実施の形態１１における製造工
程の断面図である。

【図２９】 この発明の実施の形態１１における製造工
程の断面図である。

【図３０】 この発明の実施の形態１１における製造工
程の断面図である。

【図３１】 この発明の実施の形態１１における製造工
程の断面図である。

【符号の説明】

１ 単結晶シリコン基板、２ ゲート電極、２ａ ゲー
ト電極、３ ソース・ドレイン領域、４ チャネル部、
５ ゲート酸化膜、６ シリコン窒化膜、７，１４ 層
間酸化膜、８，１０，１８ スルーホール、９，１１，
１３ 金属プラグ、１２ 第１層アルミ配線、１５ 第
２層アルミパッド、１７ 第２層アルミ配線、３１ 基
板、３２ 酸化膜、３３ ゲート電極、３４ ソース、
３５ ドレイン、３６ 層間窒化膜、３７ コンタクト
ホール、３９ 酸化膜、４１ チタンナイトライド、４
２ タングステンプラグ、４３ アルミ配線、４４ プ
ラズマ窒化膜、４５ イオン交換膜、４６ ＯＨ基を持
ったガス、４８ 層間窒化膜、５０ 水素の拡散経路、
５１ ポリシリコン、５２ ポリシリコン、５３リフロ
ー前の層間膜、５４ リフロー後の層間膜、５５ Ｎ型
不純物が多く注入された領域、５６ Ｐ型不純物が多く
注入された領域、５９ ポリシリコン、６０ ゲート絶
縁膜。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 前川 繁登 兵庫県伊丹市瑞原４丁目１番地 三菱電 機株式会社 エル・エス・アイ研究所内 (56)参考文献 特開 昭62−204575（ＪＰ，Ａ) 特開 昭63−165（ＪＰ，Ａ) 特開 昭64−45172（ＪＰ，Ａ) 特開 昭63−237570（ＪＰ，Ａ) 特開 昭62−55965（ＪＰ，Ａ) 特開 平３−165066（ＪＰ，Ａ) 特開 平４−273446（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 29/786 H01L 21/336

Claims (16)

(57)【特許請求の範囲】
1. 【請求項１】 チャネル部に多結晶半導体薄膜を用いた
   トランジスタと、 前記トランジスタの上方に形成されたＯＨ基ストッパー
   用のシリコン窒化膜と、 前記シリコン窒化膜の上方に形成されたプラズマシリコ
   ン窒化膜とを備え、 前記シリコン窒化膜を開口し、前記シリコン窒化膜の開
   口を介して前記トランジスタの前記チャネル部及びソー
   ス・ドレイン領域に水素を導入したことを特徴とする半
   導体装置。
2. 【請求項２】 チャネル部に多結晶半導体薄膜を用いた
   トランジスタを形成する工程と、 前記トランジスタの上方にＯＨ基ストッパー用のシリコ
   ン窒化膜を形成する工程と、 前記シリコン窒化膜を開口する工程と、 前記シリコン窒化膜の開口を介して前記トランジスタの
   チャネル部へ水素を導入する工程とを備えた半導体装置
   の製造方法。
3. 【請求項３】 前記水素を導入する工程は、前記シリコ
   ン窒化膜の上方にプラズマシリコン窒化膜を形成する工
   程を有する、請求項２記載の半導体装置の製造方法。
4. 【請求項４】 チャネル部に多結晶半導体薄膜を用いた
   トランジスタと、 前記トランジスタの上方に形成されたＯＨ基ストッパー
   用のシリコン窒化膜と、 前記シリコン窒化膜を貫通する導電体と、 前記シリコン窒化膜及び前記導電体の上方に形成された
   プラズマシリコン窒化膜とを備え、前記プラズマシリコン窒化膜から水素が拡散して前記ト
   ランジスタは水素化され、 前記シリコン窒化膜に前記導電体が貫通する前記導電体
   よりも寸法の大きい穴を有する半導体装置。
5. 【請求項５】 前記シリコン窒化膜の上方に形成された
   配線と、 前記シリコン窒化膜に形成された開口内に配設され、前
   記トランジスタのゲート電極と前記配線を電気的に接続
   するプラグとを備え、 前記配線の上方に前記プラズマシリコン窒化膜が存在す
   る、 請求項１記載の半導体装置。
6. 【請求項６】 前記シリコン窒化膜に形成された開口内
   に前記トランジスタのゲート電極と電気的に接続された
   プラグを配設する工程と、 前記プラグを介して前記トランジスタのゲート電極と電
   気的に接続される配線を前記シリコン窒化膜の上方に形
   成する工程とを更に備える、請求項２記載の半導体装置
   の製造方法。
7. 【請求項７】 前記シリコン窒化膜の上方に形成された
   配線と、 前記シリコン窒化膜に形成された開口内に配設され、前
   記トランジスタのソース・ドレイン領域と前記配線を電
   気的に接続するプラグとを備え、 前記配線の上方に前記プラズマシリコン窒化膜が存在す
   る、 請求項１記載の半導体装置。
8. 【請求項８】 前記シリコン窒化膜に形成された開口内
   に前記トランジスタのソース・ドレイン領域と接続され
   たプラグを配設する工程と、 前記プラグを介して前記トランジスタのソース・ドレイ
   ン領域と電気的に接続される配線を前記シリコン窒化膜
   の上方に形成する工程とを更に備える、請求項２記載の
   半導体装置の製造方法。
9. 【請求項９】 半導体基板の上方に形成され、チャネル
   部に多結晶半導体薄膜を用いたトランジスタと、 前記トランジスタの上方に形成され、開口を有するＯＨ
   基ストッパー用のシリコン窒化膜と、 前記シリコン窒化膜の上方に形成された配線と、 前記シリコン窒化膜に形成された前記開口内に配設さ
   れ、前記半導体基板と前記配線を電気的に接続するプラ
   グと、 前記配線及びプラグの上方に形成されるプラズマシリコ
   ン窒化膜とを備え、 前記プラズマシリコン窒化膜から水素が、前記プラグを
   通って前記トランジスタの前記チャネル部に導入される
   ことを特徴とする半導体装置。
10. 【請求項１０】 半導体基板の上方に、チャネル部に多
    結晶半導体薄膜を用いたトランジスタを形成する工程
    と、 前記トランジスタの上方に、開口を有するＯＨ基ストッ
    パー用のシリコン窒化膜を形成する工程と、 前記シリコン窒化膜に形成された前記開口内に、前記半
    導体基板と電気的に接続されるプラグを配設する工程
    と、 前記シリコン窒化膜の上方に、前記プラグを介して前記
    半導体基板と電気的に接続される配線を形成する工程
    と、 前記プラグ及び配線の上方にプラズマシリコン窒化膜を
    形成する工程とを備え、 前記プラズマシリコン窒化膜から水素が、前記プラグを
    通って前記トランジスタの前記チャネル部に導入される
    ことを特徴とする半導体装置の製造方法。
11. 【請求項１１】 多結晶半導体薄膜のチャネルを有する
    トランジスタを形成する工程と、 前記トランジスタの上方にＯＨ基ストッパー用のシリコ
    ン窒化膜を形成する工程と、 少なくとも前記シリコン窒化膜の一部分をポーラスにす
    る工程と、 前記シリコン窒化膜の上方にプラズマシリコン窒化膜を
    形成する工程とを備え、 前記ポーラスな部分を介して前記トランジスタを水素化
    する 半導体装置の製造方法。
12. 【請求項１２】 チャネル部に多結晶半導体薄膜を用い
    たトランジスタと、 前記トランジスタの上方に形成され、正に帯電した第１
    の膜と、 前記第１の膜の上方に形成され、帯電していない絶縁膜
    と、 前記絶縁膜の上方に形成され、負に帯電した第２の膜
    と、前記第２の膜の上方に形成されるプラズマシリコン
    窒化膜とを備え、 前記プラズマシリコン窒化膜中の水素によって前記トラ
    ンジスタが水素化され た半導体装置。
13. 【請求項１３】 多結晶半導体薄膜のチャネルを有する
    トランジスタを形成する工程と、 前記トランジスタの上方に負に帯電した第１の膜を堆積
    する工程と、 前記第１の膜の上方に帯電していない絶縁膜を形成する
    工程と、 前記絶縁膜の上方に正に帯電した第２の膜を堆積する工
    程と、 前記第２の膜の上方にプラズマシリコン窒化膜を形成す
    る工程とを備え、 前記プラズマシリコン窒化膜中の水素によって前記トラ
    ンジスタが水素化され た半導体装置の製造方法。
14. 【請求項１４】 チャネル部に多結晶半導体薄膜を用い
    たトランジスタと、 前記トランジスタの上に形成されたＯＨ基ストッパー用
    のシリコン窒化膜と、 前記シリコン窒化膜の上方に形成されたプラズマシリコ
    ン窒化膜とを備え、 前記シリコン窒化膜のパターンが前記トランジスタのチ
    ャネルパターンと同じ所望の形状に形成されており、 前記プラズマシリコン窒化膜からの水素が前記多結晶半
    導体薄膜の側面から前記多結晶半導体薄膜に拡散す るこ
    とを特徴とする半導体装置。
15. 【請求項１５】 トランジスタのチャネルに用いる多結
    晶半導体薄膜を形成する工程と、 前記多結晶半導体薄膜の上にＯＨ基ストッパー用のシリ
    コン窒化膜を堆積する工程と、 前記シリコン窒化膜を前記多結晶半導体薄膜と同一の所
    望のパターンにパターニングする工程と前記シリコン窒
    化膜の上方にプラズマシリコン窒化膜を形成する工程と
    を備え、 前記プラズマシリコン窒化膜からの水素が前記多結晶半
    導体薄膜の側面から前記多結晶半導体薄膜に拡散し た半
    導体装置の製造方法。
16. 【請求項１６】 トランジスタのチャネルに用いる多結
    晶半導体膜を厚く堆積する工程と、 前記トランジスタの上に不純物を含むシリコン酸化膜を
    堆積する工程と、 ＯＨ基を含む分子の雰囲気中で熱処理を行うことにより
    前記シリコン酸化膜の段差を低減するとともに前記トラ
    ンジスタの前記多結晶半導体膜を酸化することによって
    薄くして該多結晶半導体膜を所望の厚さにする工程と、 前記シリコン窒化膜の上方にプラズマシリコン窒化膜を
    形成する工程とを備え、 前記プラズマシリコン窒化膜中の水素が前記トランジス
    タ中に拡散する 半導体装置の製造方法。