JP3492530B2 - Ａ／ｄ変換回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、単極性入力に対
するＡ／Ｄ変換処理が可能なＡ／Ｄ変換器を用いて正負
両極性のアナログ信号入力に対する高分解能を実現する
とともに、アナログ信号入力の絶対値が小さい範囲にお
ける変換誤差を減少できるＡ／Ｄ変換回路に関するもの
である。

【０００２】

【従来の技術】図９は、従来のＡ／Ｄ変換回路によるＡ
／Ｄ変換処理を示す説明図である。図９において、５１
はオフセット・ゲイン調整回路、５２は単極性入力のＡ
／Ｄ変換器である。

【０００３】次に、動作について説明する。このＡ／Ｄ
変換回路では、アナログ信号入力を、オフセット・ゲイ
ン調整回路５１によりＡ／Ｄ変換器５２の入力範囲に適
合させる。例えばアナログ信号入力が０Ｖから５Ｖの範
囲の信号レベルであり、またＡ／Ｄ変換器５２が０Ｖか
ら１２Ｖの入力範囲であり１２ビットの分解能を有して
いると仮定すると、０Ｖから５Ｖの範囲の前記アナログ
信号入力をオフセット・ゲイン調整回路５１により０Ｖ
から１２Ｖの信号レベルへ変換し、Ａ／Ｄ変換器５２へ
入力する。Ａ／Ｄ変換器５２では、このレベル変換され
た前記アナログ信号入力をディジタル信号へ変換し、０
から４０９５までのディジタル値へ変換する。

【０００４】

【発明が解決しようとする課題】従来のＡ／Ｄ変換回路
は以上のように構成されていたので、Ａ／Ｄ変換する際
の分解能はＡ／Ｄ変換器５２における仕様により規定さ
れることになり、この仕様により規定される分解能以上
の分解能を当該Ａ／Ｄ変換器で実現することは出来な
い。このため、仕様により規定されている分解能以上の
分解能が要求される場合には、さらに高い分解能を有し
たＡ／Ｄ変換器を用いる必要があり、またこのような高
い分解能を有したＡ／Ｄ変換器を使用することは製品コ
ストに影響し、コスト高となる課題があった。

【０００５】この発明は上記のような課題を解決するた
めになされたものであり、単極性入力に対応したＡ／Ｄ
変換器を用いて、当該Ａ／Ｄ変換器の仕様により規定さ
れる分解能以上の高分解能を実現できるＡ／Ｄ変換回路
を得ることを目的とする。また、正負両極性のアナログ
信号入力に対しては、高分解能を実現可能にするととも
に、Ａ／Ｄ変換するアナログ信号の０ボルト付近におけ
る変換誤差を減少させ、さらに正負に振れるアナログ信
号入力における０ボルト付近のプラス成分のディジタル
値とマイナス成分によるディジタル値の連続性の喪失を
回避できるＡ／Ｄ変換回路を得ることを目的とする。

【０００６】

【課題を解決するための手段】この発明に係るＡ／Ｄ変
換回路は、Ａ／Ｄ変換するアナログ信号、および当該ア
ナログ信号の極性を反転させた極性反転アナログ信号
を、単極性入力のＡ／Ｄ変換器によりそれぞれＡ／Ｄ変
換するＡ／Ｄ変換手段と、該Ａ／Ｄ変換手段がＡ／Ｄ変
換した前記アナログ信号のディジタル値、および前記極
性反転アナログ信号のディジタル値を、前記Ａ／Ｄ変換
器の規定分解能の範囲で、プラス側のアナログ信号に対
応するディジタル値であるか、またはマイナス側のアナ
ログ信号に対応するディジタル値であるかを識別可能に
する識別基準をもとにそれぞれ補正する補正手段と、該
補正手段により補正したディジタル値に対し、前記識別
基準をもとにそれぞれ前記プラス側のアナログ信号に対
応するディジタル値であるか、または前記マイナス側の
アナログ信号に対応するディジタル値であるかを判定
し、該判定結果がプラス側のアナログ信号に対応するデ
ィジタル値であると、前記Ａ／Ｄ変換したアナログ信号
に対応するディジタル値をもとに生成したＡ／Ｄ変換値
を出力し、また前記判定結果がマイナス側のアナログ信
号に対応するディジタル値であると、前記Ａ／Ｄ変換し
た極性反転アナログ信号入力に対応するディジタル値を
もとに生成したＡ／Ｄ変換値を出力する判定手段と、前
記Ａ／Ｄ変換手段、前記補正手段および前記判定手段を
制御するＡ／Ｄ変換制御手段を備えるようにしたもので
ある。

【０００７】この発明に係るＡ／Ｄ変換回路は、Ａ／Ｄ
変換するアナログ信号のレベル範囲をＡ／Ｄ変換器の入
力レベル範囲に変換し出力するオフセット・ゲイン調整
手段と、該オフセット・ゲイン調整手段により変換され
出力されたアナログ信号を極性反転し出力する信号反転
手段と、前記オフセット・ゲイン調整手段により変換さ
れ出力されたアナログ信号と、前記信号反転手段により
極性反転され出力された極性反転アナログ信号とを切り
替え、Ａ／Ｄ変換手段における単極性入力のＡ／Ｄ変換
器へそれぞれ供給する、Ａ／Ｄ変換制御手段により制御
されるチャネル切替手段とを備えるようにしたものであ
る。

【０００８】この発明に係るＡ／Ｄ変換回路は、信号反
転手段によりオフセット・ゲインアナログ信号入力を反
転する際に所定のオフセット量を付与するオフセット付
与手段を備え、Ａ／Ｄ変換手段がＡ／Ｄ変換したアナロ
グ信号のディジタル値、および極性反転アナログ信号の
ディジタル値を、Ａ／Ｄ変換器の規定分解能の範囲で、
プラス側のアナログ信号に対応するディジタル値である
か、またはマイナス側のアナログ信号に対応するディジ
タル値であるかを識別可能にする識別基準を、前記オフ
セット付与手段により付与されたオフセット量に応じて
補正手段が補正するようにしたものである。

【０００９】

【発明の実施の形態】以下、この発明の実施の一形態に
ついて説明する。 実施の形態１．図１は、この実施の形態１のＡ／Ｄ変換
回路の構成を示すブロック図である。このＡ／Ｄ変換回
路は、正負両極性のアナログ信号入力に対し、単極性入
力に対応するＡ／Ｄ変換器でＡ／Ｄ変換を行う場合にお
いて、前記負極性のアナログ信号入力を反転させて極性
反転アナログ信号入力に変換し、この極性反転アナログ
信号入力を前記Ａ／Ｄ変換器によりＡ／Ｄ変換して得ら
れたディジタル値と、前記正極性のアナログ信号入力を
Ａ／Ｄ変換して得られたディジタル値とを合成し、前記
Ａ／Ｄ変換器の仕様により規定される分解能以上の高分
解能を実現するものである。

【００１０】図１において、１は例えば−５Ｖから＋５
Ｖまでのアナログ信号入力を−１２Ｖから＋１２Ｖまで
のオフセット・ゲインアナログ信号入力へ変換するオフ
セット・ゲイン調整手段、２は前記オフセット・ゲイン
アナログ信号入力のうち負極性のオフセット・ゲインア
ナログ信号入力を反転させ正極性の極性反転アナログ信
号入力へ変換する信号反転手段、３はＡ／Ｄ変換器の各
チャネルへ供給する前記オフセット・ゲインアナログ信
号入力と前記極性反転アナログ信号入力を切り替えるチ
ャネル切替手段、４は単一チャネル構成の単極性入力に
対応するｎビット（この実施の形態１では１２ビット）
の前記Ａ／Ｄ変換器を備えたＡ／Ｄ変換手段である。

【００１１】５はＡ／Ｄ変換手段４によりＡ／Ｄ変換さ
れたディジタル値を所定の補正値をもとに補正するデー
タ補正手段（補正手段）である。この補正値は、Ａ／Ｄ
変換手段４がＡ／Ｄ変換した前記オフセット・ゲインア
ナログ信号入力のディジタル値、および前記極性反転ア
ナログ信号入力のディジタル値を、前記Ａ／Ｄ変換器の
規定分解能の範囲で、前記オフセット・ゲインアナログ
信号入力に対応するディジタル値であるか、または前記
極性反転アナログ信号入力に対応するディジタル値であ
るかを識別可能にする識別基準である。

【００１２】６は前記補正されたディジタル値を前記補
正値と比較し、前記ディジタル値のアナログ信号入力が
負極性のアナログ信号であるか正極性のアナログ信号で
あるかを判定するデータ比較手段（判定手段）である。

【００１３】７はチャネル切替手段３、Ａ／Ｄ変換手段
４、データ補正手段５およびデータ比較手段６を制御す
る信号を出力するＡ／Ｄ変換制御手段である。チャネル
切替手段３を制御する信号は、チャネル切替手段３の選
択する信号が前記オフセット・ゲインアナログ信号入力
であるか前記極性反転アナログ信号入力であるかを決め
る切替信号である。また、Ａ／Ｄ変換手段４を制御する
信号は、Ａ／Ｄ変換手段４の前記Ａ／Ｄ変換器へＡ／Ｄ
変換を実行させるための制御信号である。また、データ
補正手段５を制御する信号は、Ａ／Ｄ変換手段４の出力
したディジタル値に対するデータ補正手段５による補正
処理の実行を開始させるための制御信号である。また、
データ比較手段６を制御する信号は、前記データ補正手
段５の出力したディジタル値が負極性のアナログ信号に
対応するか正極性のアナログ信号に対応するかの判定を
データ比較手段６に実行させるための制御信号である。

【００１４】図２は、図１に示す信号反転手段２、チャ
ネル切替手段３およびＡ／Ｄ変換手段４などの回路構成
を示す回路図である。図２において１０はオフセット・
ゲイン調整手段１の出力に対するバッファ回路であり、
このバッファ回路１０の出力を信号反転手段２、チャネ
ル切替手段３およびＡ／Ｄ変換手段４などが処理する。
図２に示すようにＡ／Ｄ変換手段４は、チャネル切替手
段３により入力が切り替えられる単一チャネル構成の単
極性入力に対応するｎビット（１２ビット）のＡ／Ｄ変
換器４ａを備えている。

【００１５】図３の（イ）は、図２に示すＡ／Ｄ変換器
４ａへ供給されるチャネル切替手段３のチャネルＣＨ１
入力対ディジタル値出力を示す特性図、同図（ロ）はＡ
／Ｄ変換器４ａへ供給されるチャネル切替手段３のチャ
ネルＣＨ２入力対ディジタル値出力を示す特性図、同図
（ハ）はＡ／Ｄ変換器４ａにより前記チャネルＣＨ１入
力と前記チャネルＣＨ２入力をＡ／Ｄ変換して見かけ上
分解能を向上させたときの特性図である。

【００１６】次に、動作について説明する。図４は、こ
の実施の形態１のＡ／Ｄ変換回路におけるＡ／Ｄ変換処
理動作を示すフローチャートである。先ず、Ａ／Ｄ変換
制御手段７はチャネル切替手段３へオフセット・ゲイン
アナログ信号入力を選択するための切替信号を出力し、
オフセット・ゲインアナログ信号入力をチャネル切替手
段３の前記チャネルＣＨ１へ取り込む（ステップＳＴ
１）。次に、Ａ／Ｄ変換制御手段７はＡ／Ｄ変換手段４
へＡ／Ｄ変換を実行させるための制御信号を出力し、こ
れによりＡ／Ｄ変換手段４は前記チャネルＣＨ１へ入力
されたオフセット・ゲインアナログ信号入力のプラス成
分に対し、図３の（イ）に示す特性でＡ／Ｄ変換の実行
を開始する。このＡ／Ｄ変換結果のディジタル値をｘと
する（ステップＳＴ２）。

【００１７】次に、Ａ／Ｄ変換制御手段７はデータ補正
手段５へ制御信号を出力し、前記Ａ／Ｄ変換結果のディ
ジタル値ｘに対する補正処理を実行させ、補正後のディ
ジタル値Ｘを得る（ステップＳＴ３）。この補正処理で
は、例えば、オフセット・ゲイン調整手段１へ入力され
るアナログ信号入力が−５Ｖから＋５Ｖの範囲であり、
オフセット・ゲイン調整手段１のゲインが２．４倍であ
って出力が−１２Ｖから＋１２Ｖの範囲である場合、チ
ャネル切替手段３で選択される前記出力は０Ｖから＋１
２Ｖの範囲のオフセット・ゲインアナログ信号入力のプ
ラス成分であり、このオフセット・ゲインアナログ信号
入力のプラス成分はＡ／Ｄ変換手段４のＡ／Ｄ変換器４
ａへ入力されて図３の（イ）に示すＡ／Ｄ変換特性でＡ
／Ｄ変換され、０から４０９５までの範囲内のディジタ
ル値ｘとして出力されるため、このディジタル値に補正
値４０９６を加算して４０９６から８１９１までの範囲
内のディジタル値Ｘへ補正する。

【００１８】具体的には、例えばオフセット・ゲイン調
整手段１へ入力されるアナログ信号入力が＋２．５Ｖの
場合、オフセット・ゲイン調整手段１の出力は＋６Ｖ、
このオフセット・ゲイン調整手段１の出力＋６Ｖに対し
Ａ／Ｄ変換手段４が出力するディジタル値は２０４８で
ある。このディジタル値２０４８はデータ補正手段５に
より補正値４０９６が加算され、補正後のディジタル値
Ｘとしては６１４４となる。

【００１９】

【００２０】次に、Ａ／Ｄ変換制御手段７はチャネル切
替手段３へ極性反転アナログ信号入力を選択するための
切替信号を出力し、信号反転手段２が出力した前記極性
反転アナログ信号入力を前記チャネルＣＨ２へ取り込
む。チャネル切替手段３で選択された前記極性反転アナ
ログ信号入力は、オフセット・ゲイン調整手段１を介し
て出力されたオフセット・ゲインアナログ信号入力のマ
イナス成分を信号反転手段２で反転させたものである。
続いてＡ／Ｄ変換制御手段７はＡ／Ｄ変換手段４へＡ／
Ｄ変換を実行させるための制御信号を出力し、Ａ／Ｄ変
換手段４により前記チャネルＣＨ２へ入力された極性反
転アナログ信号入力に対し、図３の（ロ）に示すＡ／Ｄ
変換特性によりＡ／Ｄ変換を実行させる。このＡ／Ｄ変
換結果のディジタル値をｙとする（ステップＳＴ４）。

【００２１】次に、Ａ／Ｄ変換制御手段７はデータ補正
手段５へ制御信号を出力し、前記Ａ／Ｄ変換結果のディ
ジタル値ｙに対する補正処理を実行させ、補正されたデ
ィジタル値Ｙを得る（ステップＳＴ５）。この補正処理
では、チャネル切替手段３で選択された極性反転アナロ
グ信号入力は０Ｖから−１２Ｖの範囲のオフセット・ゲ
インアナログ信号入力のマイナス成分であり、このオフ
セット・ゲインアナログ信号入力のマイナス成分は信号
反転手段２で反転されて０Ｖから＋１２Ｖの範囲の極性
反転アナログ信号入力になっている。この０Ｖから＋１
２Ｖの範囲に変換された極性反転アナログ信号入力はＡ
／Ｄ変換手段４で図３の（ロ）に示すＡ／Ｄ変換特性に
よりＡ／Ｄ変換され、０から４０９５までの範囲内のデ
ィジタル値として出力される。この場合、Ａ／Ｄ変換手
段４のＡ／Ｄ変換結果を反転させ、極性反転アナログ信
号入力の０Ｖがディジタル値４０９５、−１２Ｖがディ
ジタル値０となるようにする。

【００２２】

【００２３】具体的には、オフセット・ゲイン調整手段
１へ入力されたアナログ信号入力は前述のように＋２．
５Ｖであるから、得られるディジタル値Ｙは０である。

【００２４】次に、Ａ／Ｄ変換制御手段７はデータ比較
手段６へ制御信号を出力し、データ比較手段６は例えば
前記ステップＳＴ３で得た補正後のディジタル値Ｘの前
記補正値４０９６に対する大小関係（Ｘ≧４０９６）を
比較する（ステップＳＴ６）。この場合、ディジタル値
Ｘは６１４４であり前記補正値４０９６以上であるた
め、当該ディジタル値Ｘ６１４４をＡ／Ｄ変換値として
採用し（ステップＳＴ７）、前記ディジタル値をソフト
ウェア的に合成し、オフセット・ゲイン調整手段１へ入
力されるアナログ信号入力が＋２．５Ｖの場合の最終的
なＡ／Ｄ変換結果を出力する。

【００２５】以上の説明は、オフセット・ゲイン調整手
段１へ入力されるアナログ信号入力が＋２．５Ｖの場合
であったが、次に、オフセット・ゲイン調整手段１へ入
力されるアナログ信号入力が−２．５Ｖの場合について
説明する。この場合には、Ａ／Ｄ変換制御手段７がチャ
ネル切替手段３へ出力した切替信号によりチャネル切替
手段３で選択されたオフセット・ゲインアナログ信号入
力は０Ｖから＋１２Ｖの範囲外であるため、ステップＳ
Ｔ３で得られるディジタル値Ｘは０である。

【００２６】続くステップＳＴ４では、Ａ／Ｄ変換制御
手段７はチャネル切替手段３へ極性反転アナログ信号入
力を選択するための切替信号を出力し、信号反転手段２
が出力した極性反転アナログ信号入力を取り込む。この
ときオフセット・ゲイン調整手段１の出力は−６Ｖであ
り、このオフセット・ゲイン調整手段１の出力−６Ｖを
信号反転手段２で反転させた出力＋６Ｖに対しＡ／Ｄ変
換手段４が図３の（ロ）に示すＡ／Ｄ変換特性によりＡ
／Ｄ変換する。そして、次のステップＳＴ５では、デー
タ補正手段５を介してディジタル値Ｙとしてディジタル
値２０４８が得られる。

【００２７】続くステップＳＴ６では、Ａ／Ｄ変換制御
手段７はデータ比較手段６へ制御信号を出力し、データ
比較手段６は前記ステップＳＴ３で得た補正後のディジ
タル値Ｘの前記補正値４０９６に対する大小関係（Ｘ≧
４０９６）を比較する。この場合、ディジタル値Ｘは０
であり前記補正値４０９６以上ではないので、前記ステ
ップＳＴ５で得られたディジタル値Ｙ２０４８をＡ／Ｄ
変換値として採用し（ステップＳＴ８）、前記ディジタ
ル値Ｙをソフトウェア的に合成し、オフセット・ゲイン
調整手段１へ入力されるアナログ信号入力が−２．５Ｖ
の場合の最終的なＡ／Ｄ変換結果を出力する。

【００２８】このように、オフセット・ゲイン調整手段
１へ入力されるアナログ信号入力が＋２．５Ｖの場合に
は、前記アナログ信号入力のプラス成分のディジタル値
Ｘは６１４４、マイナス成分のディジタル値Ｙは０であ
り、これらをソフトウェア的に合成して最終的なＡ／Ｄ
変換結果を得る。また、オフセット・ゲイン調整手段１
へ入力されるアナログ信号入力が−２．５Ｖの場合に
は、前記アナログ信号入力のプラス成分のディジタル値
Ｘは０、マイナス成分のディジタル値Ｙは２０４８であ
り、これらをソフトウェア的に合成して最終的なＡ／Ｄ
変換結果を得る。

【００２９】以上のように、この実施の形態１によれ
ば、単極性入力対応のＡ／Ｄ変換器を用い、アナログ信
号入力のプラス成分の分解能の低下を回避し、前記プラ
ス成分に対する分解能と同じ精度の分解能で前記アナロ
グ信号入力のマイナス成分をＡ／Ｄ変換できるため、実
質的にＡ／Ｄ変換手段４に用いられているＡ／Ｄ変換器
の分解能を倍にできるＡ／Ｄ変換回路が得られる効果が
ある。

【００３０】実施の形態２．次に、信号反転手段２によ
りオフセット・ゲインアナログ信号入力のマイナス成分
を反転する際に所定のオフセット量を付与し、アナログ
信号入力の絶対値が小さい範囲における変換誤差を減少
させる場合について説明する。

【００３１】一般に、バッファや信号反転回路などには
回路構成要素としてオペアンプなどの能動素子が多く用
いられる。このため、前記オペアンプやＡ／Ｄ変換器の
オフセットエラーによる変換誤差、特にアナログ信号入
力の０Ｖ付近における変換誤差を回避すことは回路設計
上、重要な課題である。また、このＡ／Ｄ変換回路では
アナログ信号入力に対しプラス成分とマイナス成分を別
々にディジタル値に変換するため、特にアナログ信号入
力の０Ｖ付近における前記オペアンプやＡ／Ｄ変換器の
オフセットエラーによる変換誤差により、正負に振れる
アナログ信号入力におけるプラス成分のディジタル値と
マイナス成分によるディジタル値の連続性が失われる可
能性があり、このような不連続性を回避することも重要
な課題である。

【００３２】従って、この実施の形態２ではオフセット
付与手段２ａを設け、このオフセット付与手段２ａによ
り所定のオフセット量を付与し、信号反転手段２から出
力された極性の反転された極性反転アナログ信号入力が
前記オフセット量を含むようにして、前記アナログ信号
入力の０Ｖ付近の変換誤差が発生するオフセットエラー
領域に対し確実にＡ／Ｄ変換できるように構成する。

【００３３】また、この実施の形態２では、図１に示す
Ａ／Ｄ変換手段４とデータ補正手段５との間に、Ａ／Ｄ
変換器４ａにおける変換誤差、およびＡ／Ｄ変換器４ａ
前段に設けられたアンプ回路のオフセットによる誤差を
調整する調整手段としてオフセット付与手段２ａ（図１
参照）が設けられている。

【００３４】図５は、前記アナログ信号入力の０Ｖ付近
の変換誤差が発生するオフセットエラー領域を示す説明
図、図６はオフセット付与手段２ａにより付与されたオ
フセットによる０Ｖ付近の前記アナログ信号入力の確実
なＡ／Ｄ変換を実現するための説明図である。例えば、
アンプ回路が±１０ｍＶのオフセット、Ａ／Ｄ変換器４
ａが±２５ｍＶのオフセットであれば、合計±３５ｍＶ
となる。これを視覚的に理解できるように示したものが
図５、図６であり、図５（イ）、図６（イ）において実
線が理想値、破線がオフセットによるばらつく範囲を示
したものである。よって、具体的指標をあえて説明する
ならば、図６（イ）でプラス成分とマイナス成分が交差
する破線部分（菱形領域）が図の右上の領域に入る位置
にマイナス成分をオフセットする必要があることを示し
ている。

【００３５】図６に実線で示すプラス成分のアナログ信
号入力ＡＳ１およびマイナス成分のアナログ信号入力Ａ
Ｓ２の特性は論理値を示しており、これに対し、実際の
プラス成分のアナログ信号入力およびマイナス成分のア
ナログ信号入力は必ずしも図６のアナログ信号入力ＡＳ
１，ＡＳ２のようにはならず、アンプ回路、抵抗などの
回路要素などで発生する破線で示す誤差範囲が存在す
る。実際のアナログ信号入力ＡＳ１，ＡＳ２は前記破線
で示す誤差範囲内で製品毎に異なっている。このため、
前記オフセット付与手段２ａでは、前記アナログ信号入
力ＡＳ１，ＡＳ２が、実線で示すプラス成分のアナログ
信号入力ＡＳ１およびマイナス成分のアナログ信号入力
ＡＳ２の特性になるように調整し、このオフセット付与
手段２ａで与えられたオフセット量が例えば５０ｍＶ
（アンプ回路、抵抗などの回路要素、およびＡ／Ｄ変換
器などの精度から総合的に決定した値）である場合に、
プラス側のディジタル値を採用するか、マイナス側のデ
ィジタル値を採用するかの基準となる切換判定値（図６
に符号Ｐで示す点でありマイナス成分のアナログ信号入
力の折り返し点）を前記オフセット量５０ｍＶの１／２
である２５ｍＶに規定する。なお、５０ｍＶは説明の過
程で後に出てくるプラス成分とマイナス成分の切り替え
点を具体的数値で説明するための一例にすぎない。

【００３６】データ比較手段６ではデータ補正手段５が
前記切換判定値をもとに出力するディジタル値が前記切
換判定値以上の場合にはディジタル値Ｘ、前記切換判定
値以下の場合にはディジタル値Ｙを採用し、Ａ／Ｄ変換
値とする。

【００３７】以下、オフセット付与手段２ａにより所定
のオフセット量が付与された場合についてのＡ／Ｄ変換
処理について説明する。この実施の形態２ではオフセッ
ト付与手段２ａにより与えられる前記オフセット量は例
えば５０ｍＶであり、前記５０ｍＶの１／２、つまり２
５ｍＶを切換判定値としたときの補正値（前記２５ｍＶ
に対応するディジタル値である９と前記実施の形態１の
ステップＳＴ６で説明した補正値４０９５の和である４
１０４）をもとに、データ補正手段５の出力するディジ
タル値が前記補正値４１０４以上の場合にはディジタル
値Ｘ、また前記補正値４１０４以下の場合にはディジタ
ル値Ｙを採用し、Ａ／Ｄ変換値とする。

【００３８】この結果、オペアンプやＡ／Ｄ変換器の前
記オフセットエラー領域による変換誤差を抑制し、また
前記不連続性の発生を有効に回避でき、特にアナログ信
号入力の絶対値が小さい０Ｖ付近の前記オフセットエラ
ー領域における変換誤差を回避できるＡ／Ｄ変換回路が
得られる効果がある。

【００３９】実施の形態３．図７は、この実施の形態３
のＡ／Ｄ変換回路の構成を示す概念図である。この実施
の形態３では、Ａ／Ｄ変換器４ａのアナログ信号入力に
割り当てる範囲を固定化し、前記実施の形態１のオフセ
ット・ゲイン調整手段１に代えてゲインが固定された増
幅回路とオフセット量を固定したオフセット回路をＡ／
Ｄ変換器４ａのチャネル切替手段３の各チャネルの入力
回路に設ける構成である。また、この実施の形態３でも
Ａ／Ｄ変換器４ａへのチャネル切替手段３によるチャネ
ル数は前記アナログ信号入力の範囲に応じて複数必要で
あり、また前記実施の形態１と同様に前記アナログ信号
入力のマイナス成分に対する信号反転手段２や他の構成
要素も必要である。

【００４０】図７において、２１ａはチャネル切替手段
３のチャネルＣＨ１の入力回路に設けられた固定ゲイン
の増幅回路、２２ａは同様にオフセット量を固定したオ
フセット回路、２１ｂはチャネル切替手段３のチャネル
ＣＨ２の入力回路に設けられた固定ゲインの増幅回路、
２２ｂは同様にオフセット量を固定したオフセット回路
である。

【００４１】この実施の形態３では、Ａ／Ｄ変換器４ａ
の分解能をｎビットとしたときに、ｎ×チャネル数の分
解能が実現できるＡ／Ｄ変換回路が得られる効果があ
る。

【００４２】実施の形態４．図８は、この実施の形態４
のＡ／Ｄ変換回路の構成を示す概念図である。この実施
の形態４では、Ａ／Ｄ変換結果として得られたディジタ
ル値（または所定範囲のディジタル値）をもとに、アナ
ログ信号入力を増幅する増幅回路のゲインを可変とする
とともに、オフセット回路のオフセット量も可変とする
構成である。図８において、３１はＡ／Ｄ変換結果とし
て得られたディジタル値をもとにゲインが可変されるゲ
イン可変増幅回路、３２は同様にオフセット量が可変さ
れるオフセット可変回路、３３はＡ／Ｄ変換器、３４は
Ｄ／Ａ変換器である。

【００４３】この実施の形態４では、アナログ信号入力
の任意の範囲に対し、当該アナログ信号入力を前記可変
されるゲインおよびオフセット量に応じて拡大すること
が可能になるＡ／Ｄ変換回路が得られる効果がある。

【００４４】

【発明の効果】以上のように、この発明によれば、アナ
ログ信号、および当該アナログ信号の極性を反転させた
極性反転アナログ信号を、単極性入力のＡ／Ｄ変換器に
よりそれぞれＡ／Ｄ変換し、前記アナログ信号および前
記極性反転アナログ信号の各ディジタル値を、前記Ａ／
Ｄ変換器の規定分解能の範囲で、プラス側のアナログ信
号に対応するディジタル値であるか、またはマイナス側
のアナログ信号に対応するディジタル値であるかを識別
可能にする識別基準をもとにそれぞれ補正し、該補正し
たディジタル値に対し、前記識別基準をもとにそれぞれ
プラス側のアナログ信号に対応するディジタル値である
か、マイナス側のアナログ信号に対応するディジタル値
であるかを判定し、該判定結果がプラス側のアナログ信
号に対応するディジタル値であると、前記プラス側のア
ナログ信号に対応するディジタル値をもとに生成したＡ
／Ｄ変換値を出力し、また前記判定結果がマイナス側の
アナログ信号に対応するディジタル値であると、前記マ
イナス側のアナログ信号に対応するディジタル値をもと
に生成したＡ／Ｄ変換値を出力する構成を備えるように
したので、単極性入力に対応した所定分解能のＡ／Ｄ変
換器を用いて、正負両極性のアナログ信号入力に対して
前記所定分解能以上の高分解能でＡ／Ｄ変換処理を行う
ことが可能になる効果がある。

【００４５】この発明によれば、Ａ／Ｄ変換するアナロ
グ信号のレベル範囲をＡ／Ｄ変換器の入力レベル範囲に
変換し出力するオフセット・ゲイン調整手段と、該変換
され出力されたアナログ信号を極性反転し出力する信号
反転手段と、前記オフセット・ゲイン調整手段により変
換され出力されたアナログ信号と、前記信号反転手段に
より極性反転され出力された極性反転アナログ信号とを
切り替え、Ａ／Ｄ変換手段における単極性入力のＡ／Ｄ
変換器へそれぞれ供給するチャネル切替手段とを備える
ように構成したので、単極性入力に対応した所定分解能
のＡ／Ｄ変換器を用いて、正負両極性のアナログ信号入
力に対して前記所定分解能以上の高分解能でＡ／Ｄ変換
処理を行うことが可能になる効果がある。

【００４６】この発明によれば、信号反転手段によりオ
フセット・ゲインアナログ信号入力を反転する際に所定
のオフセット量を付与するオフセット付与手段を備え、
Ａ／Ｄ変換手段がＡ／Ｄ変換したアナログ信号のディジ
タル値に対しプラス側のアナログ信号に対応するディジ
タル値であるか、またはマイナス側のアナログ信号に対
応するディジタル値であるかを識別可能にする識別基準
を、補正手段が前記オフセット付与手段により付与され
たオフセット量に応じて補正するように構成したので、
単極性入力に対応したＡ／Ｄ変換器を用いて、当該Ａ／
Ｄ変換器の仕様により規定される分解能以上の高分解能
で、正負両極性のアナログ信号入力に対しＡ／Ｄ変換を
行う際の前記アナログ信号の０ボルト付近における変換
誤差を減少させることができ、さらに正負に振れる前記
アナログ信号入力における０ボルト付近のプラス成分の
ディジタル値とマイナス成分によるディジタル値の連続
性を確保できる効果がある。

【図面の簡単な説明】

【図１】 この発明の実施の形態１のＡ／Ｄ変換回路の
構成を示すブロック図である。

【図２】 この発明の実施の形態１のＡ／Ｄ変換回路の
信号反転手段、チャネル切替手段およびＡ／Ｄ変換手段
などの回路構成を示す回路図である。

【図３】 この発明の実施の形態１のＡ／Ｄ変換回路に
おけるＡ／Ｄ変換器に対するチャネル切替手段の各チャ
ネル入力対ディジタル値出力を示す特性図である。

【図４】 この発明の実施の形態１のＡ／Ｄ変換回路に
おけるＡ／Ｄ変換処理動作を示すフローチャートであ
る。

【図５】 この発明の実施の形態２のＡ／Ｄ変換回路に
おけるアナログ信号入力の０Ｖ付近の変換誤差が発生す
るオフセットエラー領域を示す説明図である。

【図６】 この発明の実施の形態２のＡ／Ｄ変換回路に
おけるオフセット付与手段によるアナログ信号入力の０
Ｖ付近の変換誤差の発生の防止効果を示す説明図であ
る。

【図７】 この発明の実施の形態３のＡ／Ｄ変換回路の
構成を示す概念図である。

【図８】 この発明の実施の形態４のＡ／Ｄ変換回路の
構成を示す概念図である。

【図９】 従来のＡ／Ｄ変換回路によるＡ／Ｄ変換処理
を示す説明図である。

【符号の説明】

１ オフセット・ゲイン調整手段、２ 信号反転手段、
２ａ オフセット付与手段、３ チャネル切替手段、４
Ａ／Ｄ変換手段、４ａ Ａ／Ｄ変換器、５データ補正
手段（補正手段）、６ データ比較手段（判定手段）、
７ Ａ／Ｄ変換制御手段。

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03M 1/10

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 Ａ／Ｄ変換するアナログ信号、および当
   該アナログ信号の極性を反転させた極性反転アナログ信
   号を、単極性入力のＡ／Ｄ変換器によりそれぞれＡ／Ｄ
   変換するＡ／Ｄ変換手段と、 該Ａ／Ｄ変換手段がＡ／Ｄ変換した前記アナログ信号の
   ディジタル値、および前記極性反転アナログ信号のディ
   ジタル値を、前記Ａ／Ｄ変換器の規定分解能の範囲で、
   プラス側のアナログ信号に対応するディジタル値である
   か、またはマイナス側のアナログ信号に対応するディジ
   タル値であるかを識別可能にする識別基準をもとにそれ
   ぞれ補正する補正手段と、 該補正手段により補正したディジタル値に対し、前記識
   別基準をもとにそれぞれ前記プラス側のアナログ信号に
   対応するディジタル値であるか、または前記マイナス側
   のアナログ信号に対応するディジタル値であるかを判定
   し、該判定結果がプラス側のアナログ信号に対応するデ
   ィジタル値であると、前記Ａ／Ｄ変換したアナログ信号
   に対応するディジタル値をもとに生成したＡ／Ｄ変換値
   を出力し、また前記判定結果がマイナス側のアナログ信
   号に対応するディジタル値であると、前記Ａ／Ｄ変換し
   た極性反転アナログ信号入力に対応するディジタル値を
   もとに生成したＡ／Ｄ変換値を出力する判定手段と、 前記Ａ／Ｄ変換手段、前記補正手段および前記判定手段
   を制御するＡ／Ｄ変換制御手段を備えたＡ／Ｄ変換回
   路。
2. 【請求項２】 Ａ／Ｄ変換するアナログ信号のレベル範
   囲をＡ／Ｄ変換器の入力レベル範囲に変換し出力するオ
   フセット・ゲイン調整手段と、 該オフセット・ゲイン調整手段により変換され出力され
   たアナログ信号を極性反転し出力する信号反転手段と、 前記オフセット・ゲイン調整手段により変換され出力さ
   れたアナログ信号と、前記信号反転手段により極性反転
   され出力された極性反転アナログ信号とを切り替え、Ａ
   ／Ｄ変換手段における単極性入力のＡ／Ｄ変換器へそれ
   ぞれ供給するチャネル切替手段とを備え、 前記チャネル切替手段はＡ／Ｄ変換制御手段により制御
   されることを特徴とする請求項１記載のＡ／Ｄ変換回
   路。
3. 【請求項３】 信号反転手段によりオフセット・ゲイン
   アナログ信号入力を反転する際に所定のオフセット量を
   付与するオフセット付与手段を備え、 補正手段は、 Ａ／Ｄ変換手段がＡ／Ｄ変換したアナログ信号のディジ
   タル値、および極性反転アナログ信号のディジタル値
   を、Ａ／Ｄ変換器の規定分解能の範囲で、プラス側のア
   ナログ信号に対応するディジタル値であるか、またはマ
   イナス側のアナログ信号に対応するディジタル値である
   かを識別可能にする識別基準を、前記オフセット付与手
   段により付与されたオフセット量に応じて補正すること
   を特徴とする請求項２記載のＡ／Ｄ変換回路。