JP3452551B2 - 半導体集積回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路に
関し、さらに詳述すれば、ボンディングオプションによ
って所定の機能回路を選択するための機能選択回路を有
する半導体集積回路に関する。

【０００２】

【従来の技術】半導体集積回路に含まれる機能回路のう
ち、所望の機能回路を選択する方法として、ボンディン
グオプションという技術が知られている。この技術で
は、半導体集積回路のリードフレームから電源パッドへ
のボンディングワイヤの配線を変更することにより、機
能の異なるいくつかの回路（機能回路）のうち、所望の
機能回路が選択される。ボンディングオプションを用い
ることにより、半導体集積回路を製造する際に、不純物
拡散を終了した後に、配線用マスクを変更することな
く、所定の機能回路を選択することができる。これによ
り、製造工程を変更することなく、異なる機能を有する
半導体集積回路を製造することができ、半導体集積回路
を製造するために要する経費を削減することができる。

【０００３】一般的なボンディングオプションでは、選
択される所定の機能回路に接続された１つの電源パッド
と、チップパッケージの外部の所定の電位の特定のリー
ドフレーム端子とが、ボンディングワイヤによって接続
される。これにより、その電源パッドに接続されている
機能回路を有効にし、また、接地されたリードフレーム
に電源パッドが接続されることにより、電源パッドに接
続されている機能回路を無効にする。

【０００４】ボンディングオプションを用いる場合、選
択された機能回路に対応する電源パッドには、その機能
回路に電源を供給するためのボンディングワイヤが接続
され、選択されなかった機能回路に対応する電源パッド
には、配線が行なわれない。このため、選択されなかっ
た機能回路の電源パッドの電位が不定になる。機能回路
の電源パッドの電位が不定になると、その機能回路（動
作すべきでない機能回路）が不所望に誤動作するおそれ
がある。このような誤動作は、半導体集積回路の集積度
が向上するにつれて、より発生しやすくなる。

【０００５】従って、選択されない機能回路の電源パッ
ドをグランドに接続することにより、電源パッドの電位
を固定する必要がある。

【０００６】特許第２０５４１７６号公報は、各機能回
路に対応する電源パッドが抵抗器を介してグランドに接
続されている半導体集積回路を開示している。特許第２
０５４１７６号公報に開示される技術によれば、選択さ
れなかった機能回路の電源パッドの電位はグランド電位
に固定されるため、不定とならない。

【０００７】

【発明が解決しようとする課題】特許第２０５４１７６
号公報に開示される半導体集積回路では、各機能回路に
対応する電源パッドが抵抗器を介してグランドに接続さ
れている。このため、選択された機能回路の電源パッド
にボンディングワイヤを接続することにより、その電源
パッドを選択された機能回路の動作電位に固定した場
合、その電源パッドから抵抗器を介してグランドへ貫通
電流が流れる。貫通電流が流れると、半導体集積回路の
消費電力が増加するので好ましくない。

【０００８】本発明は、このような問題に鑑みてなされ
たものであり、その目的は、低消費電力で、かつ、動作
時の信頼性の高い機能選択回路を有する半導体集積回路
を提供することである。

【０００９】

【課題を解決するための手段】本発明の半導体集積回路
は、それぞれが電源パッドと、機能回路と、電源制御回
路とを含む複数のユニットを備えた半導体集積回路であ
って、前記複数のユニットのそれぞれは、前記電源パッ
ドが所定の動作電位にあることによって前記機能回路が
動作する第１の状態と、前記電源パッドが所定の非動作
電位にあることによって前記機能回路の動作が停止する
第２の状態とを有し、前記電源制御回路は、前記電源パ
ッドを前記所定の非動作電位に接続するためのスイッチ
ング回路を含み、前記複数のユニットのそれぞれに含ま
れる前記電源制御回路は、他のユニットの少なくとも１
つが前記第１の状態である場合に、前記スイッチング回
路を閉じ、そうでない場合に、前記スイッチング回路を
開放し、これにより上記目的が達成される。

【００１０】前記電源制御回路は、前記スイッチング回
路に直列に接続された抵抗器をさらに含んでもよい。

【００１１】複数の前記電源パッドの電位に基づいて、
複数の前記機能回路の出力のうち１つを選択的に出力す
る信号制御回路をさらに備えてもよい。

【００１２】前記複数のユニットのうち１つのユニット
の電源パッドは、前記所定の動作電位に等しい電位の端
子と導電性物質によって接続されていてもよい。

【００１３】前記導電性物質は、ボンディングワイヤで
あってもよい。

【００１４】前記端子は複数の第１の端子片を含み、前
記電源パッドは複数の第２の端子片を含み、前記導電性
物質は、前記複数の第１の端子片と前記複数の第２の端
子片とに塗布または圧着されていてもよい。

【００１５】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。

【００１６】（実施の形態）図１は、本発明の半導体集
積回路５００を示す。半導体集積回路５００は、機能選
択回路１０を含む。図１に示されるように、本発明の機
能選択回路１０が、半導体集積回路５００のチップパッ
ケージ２１内に設けられている。チップパッケージ２１
の周縁部には、電源パッド２３が整列した状態で設けら
れている。チップパッケージ２１のコーナー部には、機
能選択回路１０に含まれる第１の電源パッド１および第
２の電源パッド３が設けられている。

【００１７】機能選択回路１０は、第１機能回路６と、
第２機能回路４と、第１電源制御回路５と、第２電源制
御回路２と、信号制御回路７とを含む。

【００１８】チップパッケージ２１の周囲には、チップ
パッケージ２１を取り囲むように、複数のリードフレー
ム端子２２が配置されている。

【００１９】電源（あるいはグランド）に接続されたリ
ードフレーム端子２２から第１電源パッド１へボンディ
ングワイヤ２４を接続すると、第１機能回路６が有効に
なって動作し、第２機能回路４は無効になって動作が停
止される。また、リードフレーム端子２２から第２電源
パッド３へボンディングワイヤ２４を接続すると、第２
機能回路４が有効になって動作し、第１機能回路６は無
効になって動作が停止される。リードフレーム端子２２
は、第１機能回路６および第２機能回路４の動作電位
（所定の動作電位）に等しい端子である。

【００２０】図２は、機能選択回路１０の構成を示す。
機能選択回路１０は、第１のユニット１０１と、第２の
ユニット１０２と、信号制御回路７とを含む。

【００２１】第１のユニット１０１は、第１電源パッド
１と、第１機能回路６と、第１電源制御回路５とを含
む。第２のユニット１０２は、第２電源パッド３と、第
２機能回路４と、第２電源制御回路２とを含む。

【００２２】第１電源パッド１は、特定の機能を有する
第１機能回路６に接続されるとともに、第２電源制御回
路２に接続されている。第２電源制御回路２は、第２電
源パッド３の電位を制御する。第２電源パッド３は、特
定の機能を有する第２機能回路４に接続されるととも
に、第１電源制御回路５に接続されている。第１電源制
御回路５は、第１電源パッド１の電位を制御する。

【００２３】第１機能回路６の出力６ａおよび第２の機
能回路６の出力４ａは、信号制御回路７に与えられてい
る。

【００２４】ボンディングオプションによって第１機能
回路６を選択する場合には、第１電源パッド１を第１機
能回路６が動作する電位に固定する。第１電源パッド１
の電位が、第１機能回路６の動作する電位に固定される
と、第２電源制御回路２がオン状態になる。第２電源制
御回路２がオン状態になると、第２電源パッド３は、第
２機能回路４の動作を停止する電位に固定される。

【００２５】ボンディングオプションによって第２機能
回路４を選択する場合には、第２電源パッド３を第２機
能回路４が動作する電位に固定する。第２電源パッド３
の電位が、第２機能回路４の動作する電位に固定される
と、第１電源制御回路５がオン状態になる。第１電源制
御回路５がオン状態になると、第１電源パッド１は、第
１機能回路６の動作を停止する電位に固定される。

【００２６】第１機能回路６および第２機能回路４の出
力６ａおよび出力４ａは、信号制御回路７に入力され
る。信号制御回路７は、第１電源パッド１および第２電
源パッド３の電位に基づいて、出力６ａおよび出力４ａ
のいずれかを出力７ａとして選択的に出力する。

【００２７】図３は、図２に示される機能選択回路１０
の具体的な構成を示す。図３において、図２に示される
構成要素と同一の構成要素には同一の参照番号を付す。
図３には、図２に示される第１電源制御回路５、第２電
源制御回路２および信号制御回路７の内部の構成が示さ
れている。

【００２８】第１電源制御回路５は、ｎＭＯＳトランジ
スタ５ａ（スイッチング素子）と、ｎＭＯＳトランジス
タ５ａに直列に接続された抵抗５ｂ（抵抗器）とを含
む。抵抗５ｂは、第１電源パッド１に接続されており、
ｎＭＯＳトランジスタ５ａは抵抗５ｂとグランドとの間
に接続されている。

【００２９】同様に、第２電源制御回路２は、ｎＭＯＳ
トランジスタ２ａ（スイッチング素子）と、ｎＭＯＳト
ランジスタ２ａに直列に接続された抵抗２ｂ（抵抗器）
とを含む。抵抗２ｂは、第２電源パッド３に接続されて
おり、ｎＭＯＳトランジスタ２ａは抵抗２ｂとグランド
との間に接続されている。

【００３０】図３に示される例では、第１機能回路６
は、第１電源パッド１が電源電位である場合に動作し、
第１電源パッド１がグランド電位である場合に動作停止
する。第２機能回路４は、第２電源パッド３が電源電位
である場合に動作し、第２電源パッド３がグランド電位
である場合に動作停止する。

【００３１】ｎＭＯＳトランジスタ５ａのゲートは、第
２電源パッド３に接続されている。従って、ｎＭＯＳト
ランジスタ５ａは、第２電源パッド３が電源電位になる
とオンになる。ｎＭＯＳトランジスタ２ａのゲートは、
第１電源パッド１に接続されている。従って、ｎＭＯＳ
トランジスタ２ａは、第１電源パッド１が電源電位にな
るとオンになる。

【００３２】信号制御回路７は、第１機能回路６の出力
６ａと第１電源パッド１の電位とが与えられる第１のＮ
ＡＮＤゲート７ｂと、第２機能回路４の出力４ａと、第
２電源パッド３の電位とが与えられる第２のＮＡＮＤゲ
ート７ｃと、ＮＡＮＤゲート７ｂの出力とＮＡＮＤゲー
ト７ｃの出力とが与えられる第３のＮＡＮＤゲート７ｄ
とを有している。

【００３３】なお、図３に示される例では、第１機能回
路４および第２機能回路６は、それぞれ、動作停止状態
でローレベル（グランド電位）の信号を出力するものと
する。

【００３４】機能選択回路１０において、第１機能回路
６を選択する場合には、第１電源パッド１を電源に接続
してハイレベル（電源電位）に固定する。これにより、
第１機能回路６が動作する。

【００３５】第１電源パッド１が電源電位に固定される
と、第２電源制御回路２のｎＭＯＳトランジスタ２ａが
オンになり、第２電源パッド３は抵抗２ｂを介してグラ
ンドに接続される。その結果、第２電源パッド３に接続
されている第２機能回路４は動作せず、その出力はロー
レベルになる。また、第２機能回路４の電位が不定とな
らず、第２機能回路４の誤動作のおそれがなくなる。

【００３６】第２電源パッド３がグランドに接続される
と、第１電源制御回路５のｎＭＯＳトランジスタ５ａ
は、オフになる。ｎＭＯＳトランジスタ５ａがオフにな
ると、第１電源パッド１とグランドとの間は開放される
ため、第１電源パッド１から第１電源制御回路５に流れ
込む貫通電流が遮断される。

【００３７】信号制御回路７の第１のＮＡＮＤゲート７
ｂには、第１機能回路６の出力６ａおよび電源に接続さ
れた第１電源パッド１の電位（ハイレベル）が入力され
ている。第１のＮＡＮＤゲート７ｂは、第１機能回路６
の出力６ａを反転して出力する。第２のＮＡＮＤゲート
７ｃには、第２機能回路４の出力４ａ（ローレベル）お
よびグランドに接続された第２電源パッド３の電位（ロ
ーレベル）が入力されている。第２のＮＡＮＤゲート７
ｃの出力はハイレベルになる。第１のＮＡＮＤゲート７
ｂおよび第２のＮＡＮＤゲート７ｃの出力が入力されて
いる第３のＮＡＮＤゲート７ｄの出力７ａは、第１機能
回路６の出力６ａに等しくなる。

【００３８】機能選択回路１０において、第２機能回路
４を選択する場合には、第２電源パッド３を電源に接続
して電源電位に固定すればよい。これにより、第２機能
回路４が動作する。この場合も、第１機能回路６の誤動
作のおそれがなくなる。また、第２電源パッド３から第
２電源制御回路２に流れ込む貫通電流が遮断される。こ
のようにして、機能選択回路１０は低消費電力で動作
し、かつ、動作時の信頼性が高くなる。

【００３９】第２機能回路４を選択した場合には、信号
制御回路７の第３のＮＡＮＤゲート７ｄは、第２機能回
路４の出力４ａに等しい信号を出力する。

【００４０】このように、第１電源パッド１または第２
電源パッド３の一方を電源に接続するだけで、第１機能
回路６および第２機能回路４の信号を選択的に出力する
ことができる。第１機能回路６および第２機能回路４の
信号を選択するための制御信号を機能回路１０の外部か
らなんら与える必要はない。

【００４１】ｎＭＯＳトランジスタ５ａおよび２ａに代
えて、１つ以上のスイッチング素子を用いて構成したス
イッチング回路（例えば、ＣＭＯＳスイッチ）が使用さ
れ得る。

【００４２】図３に示される第１機能回路６および第２
機能回路４のそれぞれは、例えば、ＶＣＯ（Ｖｏｌｔａ
ｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ：
電圧制御発振器）回路で有り得る。

【００４３】図４は、機能回路としてＶＣＯ回路を有す
る機能選択回路２６０の構成を示す。図４において、図
３に示される構成要素と同一の構成要素には同一の参照
番号を付し、その説明を省略する。

【００４４】ＶＣＯ回路１１０４とＶＣＯ回路１１０６
とは、互いに異なる動作電圧で動作し、異なる周波数の
信号を出力する。ＶＣＯ回路１１０４は、ＶＣＯ回路１
１０６よりも高い周波数の信号を出力する。

【００４５】図３に示される例では、第１機能回路６お
よび第２機能回路４は、対応する電源パッドが電源電位
である場合に動作し、対応する電源パッドがグランド電
位である場合に動作停止していた。しかし、第１機能回
路６および第２機能回路４は、対応する電源パッド（そ
れぞれ第１電源パッド１および第２電源パッド３）がグ
ランド電位である場合に動作し、対応する電源パッドが
電源電位である場合に動作停止してもよい。そのような
例を図５を参照して説明する。

【００４６】図５は、機能選択回路３１０の構成を示
す。機能選択回路３１０は、図３に示す機能選択回路１
０において、第１電源パッド１および第２電源パッド３
に接続される電源の極性を変更したものである。機能選
択回路３１０では、選択する機能回路に対応する電源パ
ッドを接地することによって、その機能回路が選択され
る。図５において、図３に示される構成要素と同一の構
成要素には同一の参照番号を付し、その説明を省略す
る。

【００４７】機能選択回路３１０は、機能選択回路１０
（図３）の第１電源制御回路５、第２電源制御回路２お
よび信号制御回路７の代わりに、それぞれ第１電源制御
回路３０５、第２電源制御回路３０２および信号制御回
路３０７を備える。機能選択回路３１０は、半導体集積
回路５００（図１）において、機能選択回路１０の代わ
りに用いられ得る。

【００４８】第１電源制御回路３０５は、ｐＭＯＳトラ
ンジスタ３０５ａ（スイッチング素子）と、ｐＭＯＳト
ランジスタ３０５ａに直列に接続された抵抗３０５ｂ
（抵抗器）とを含む。抵抗３０５ｂは、第１電源パッド
１に接続されており、ｐＭＯＳトランジスタ３０５ａは
抵抗３０５ｂと電源との間に接続されている。

【００４９】同様に、第２電源制御回路３０２は、ｐＭ
ＯＳトランジスタ３０２ａ（スイッチング素子）と、ｐ
ＭＯＳトランジスタ３０２ａに直列に接続された抵抗３
０２ｂ（抵抗器）とを含む。抵抗３０２ｂは、第２電源
パッド３に接続されており、ｐＭＯＳトランジスタ３０
２ａは抵抗３０２ｂと電源との間に接続されている。

【００５０】図５に示される例では、第１機能回路６
は、第１電源パッド１がグランド電位である場合に動作
し、第１電源パッド１が電源電位である場合に動作停止
する。第２機能回路４は、第２電源パッド３がグランド
電位である場合に動作し、第２電源パッド３が電源電位
である場合に動作停止する。

【００５１】ｐＭＯＳトランジスタ３０５ａのゲート
は、第２電源パッド３に接続されている。従って、ｐＭ
ＯＳトランジスタ３０５ａは、第２電源パッド３がグラ
ンド電位になるとオンになる。ｐＭＯＳトランジスタ３
０２ａのゲートは、第１電源パッド１に接続されてい
る。従って、ｐＭＯＳトランジスタ３０２ａは、第１電
源パッド１がグランド電位になるとオンになる。

【００５２】信号制御回路３０７は、第１機能回路６の
出力６ａと第２電源パッド３の電位が与えられる第１の
ＡＮＤゲート３０７ｅと、第２機能回路４の出力４ａと
第１電源パッド１の電位とが与えられる第２のＡＮＤゲ
ート３０７ｆと、ＡＮＤゲート３０７ｅの出力とＡＮＤ
ゲート３０７ｆの出力とが与えられるＯＲゲート３０７
ｇとを有している。

【００５３】なお、図５に示される例では、第１機能回
路４および第２機能回路６は、それぞれ、動作停止状態
でローレベル（グランド電位）の信号を出力するものと
する。

【００５４】機能選択回路３１０において、第１機能回
路６を選択する場合には、第１電源パッド１をグランド
に接続して、ローレベル（グランド電位）に固定する。
これにより、第１機能回路６が動作する。

【００５５】第１電源パッド１がグランドに接続される
と、第２電源制御回路３０２のｐＭＯＳトランジスタ３
０２ａがオンになり、第２電源パッド３は抵抗３０２ｂ
を介して電源に接続される。その結果、第２電源パッド
３に接続されている第２機能回路４は動作せず、その出
力はローレベルになる。また、第２機能回路４の電位が
不定とならず、第２機能回路４の誤動作のおそれがなく
なる。

【００５６】第２電源パッド３が電源に接続されると、
第１電源制御回路５のｐＭＯＳトランジスタ３０５ａ
は、オフになる。ｐＭＯＳトランジスタ３０５ａがオフ
になると、第１電源パッド１と電源との間は開放される
ため、第１電源パッド１から第１電源制御回路５に流れ
込む貫通電流が遮断される。このため、機能選択回路３
１０は、低消費電力で動作する。

【００５７】信号制御回路３０７の第１のＡＮＤゲート
３０７ｅには、第１機能回路６の出力６ａおよび電源に
接続された第２電源パッド３の電位（ハイレベル）が入
力されている。第１のＡＮＤゲート３０７ｅは、第１機
能回路６の出力６ａに等しい信号を出力する。第２のＡ
ＮＤゲート３０７ｆには、第２機能回路４の出力４ａ
（ローレベル）およびグランドに接続された第１電源パ
ッド１の電位（ローレベル）が入力されている。第２の
ＡＮＤゲート３０７ｆの出力は、ローレベルになる。第
１のＡＮＤゲート３０７ｅおよび第２のＡＮＤゲート３
０７ｆの出力が入力されているＯＲゲート３０７ｇは、
第１機能回路６の出力６ａに等しい信号３０７ａを出力
する。

【００５８】機能選択回路３１０において、第２機能回
路４を選択する場合には、第２電源パッド３をグランド
に接続してグランド電位に固定すればよい。これによ
り、第２機能回路４が動作する。第２電源パッド３をグ
ランド電位に固定すると、第１電源制御回路３０５のｐ
ＭＯＳトランジスタ３０５ａがオンとなり、第１電源パ
ッド１が電源電位に固定される。これにより、第１機能
回路６の誤動作のおそれがなくなる。また、第２電源制
御回路３０２のｐＭＯＳトランジスタ３０２ａがオフに
なるため、第２電源パッド３から第２電源制御回路３０
２に流れ込む貫通電流が遮断される。このようにして、
機能選択回路３１０は低消費電力で動作する。

【００５９】第２機能回路４を選択した場合には、信号
制御回路３０７のＯＲゲート３０７ｇは、第２機能回路
４の出力４ａに等しい信号を出力する。

【００６０】このように、第１電源パッド１または第２
電源パッド３の一方をグランドに接続するだけで、第１
機能回路６および第２機能回路４の信号を選択的に出力
することができる。

【００６１】本発明の原理に従えば、第１機能回路６と
第２機能回路４とのうち、一方は、対応する電源パッド
が電源電位である場合に動作し、他方は、対応する電源
パッドがグランド電位である場合に動作してもよい。そ
のような例を図６を参照して説明する。

【００６２】図６は、機能選択回路４１０の構成を示
す。図６において、図３に示される構成要素と同一の構
成要素には同一の参照番号を付し、その説明を省略す
る。

【００６３】機能選択回路４１０は、機能選択回路１０
（図３）の第１電源制御回路５、第２電源制御回路２お
よび信号制御回路７の代わりに、それぞれ第１電源制御
回路４０５、第２電源制御回路４０２および信号制御回
路４０７を備える。機能選択回路４１０は、半導体集積
回路５００（図１）において、機能選択回路１０の代わ
りに用いられ得る。

【００６４】第１電源制御回路４０５は、ｎＭＯＳトラ
ンジスタ４０５ａ（スイッチング素子）と、ｎＭＯＳト
ランジスタ４０５ａに直列に接続された抵抗４０５ｂ
（抵抗器）とを含む。抵抗４０５ｂは、第１電源パッド
１に接続されており、ｎＭＯＳトランジスタ４０５ａは
抵抗４０５ｂと電源との間に接続されている。

【００６５】同様に、第２電源制御回路４０２は、ｐＭ
ＯＳトランジスタ４０２ａ（スイッチング素子）と、ｐ
ＭＯＳトランジスタ４０２ａに直列に接続された抵抗４
０２ｂ（抵抗器）とを含む。抵抗４０２ｂは、第２電源
パッド３に接続されており、ｐＭＯＳトランジスタ４０
２ａは抵抗４０２ｂとグランドとの間に接続されてい
る。

【００６６】図６に示される例では、第１機能回路６
は、第１電源パッド１がグランド電位である場合に動作
し、第１電源パッド１が電源電位である場合に動作停止
する。第２機能回路４は、第２電源パッド３が電源電位
である場合に動作し、第２電源パッド３がグランド電位
である場合に動作停止する。

【００６７】ｎＭＯＳトランジスタ４０５ａのゲート
は、第２電源パッド３に接続されている。従って、ｎＭ
ＯＳトランジスタ４０５ａは、第２電源パッド３が電源
電位になるとオンになる。ｐＭＯＳトランジスタ４０２
ａのゲートは、第１電源パッド１に接続されている。従
って、ｐＭＯＳトランジスタ４０２ａは、第１電源パッ
ド１がグランド電位になるとオンになる。

【００６８】信号制御回路４０７は、第１機能回路６の
出力６ａと第２電源パッド３の反転された電位とが与え
られる第１のＮＡＮＤゲート４０７ｂと、第２機能回路
４の出力４ａと第１電源パッド１の電位とが与えられる
第２のＮＡＮＤゲート４０７ｃと、ＮＡＮＤゲート４０
７ｂの出力およびＮＡＮＤゲート４０７ｃの出力が与え
られる第３のＮＡＮＤゲート４０７ｄとを有している。

【００６９】図６に示される例では、第１機能回路４お
よび第２機能回路６は、それぞれ、動作停止状態でロー
レベル（グランド電位）の信号を出力する。

【００７０】機能選択回路４１０において、第１機能回
路６を選択する場合には、第１電源パッド１をグランド
に接続して、ローレベル（グランド電位）に固定する。
これにより、第１機能回路６が動作する。

【００７１】第１電源パッド１がグランドに接続される
と、第２電源制御回路４０２のｐＭＯＳトランジスタ４
０２ａがオンになり、第２電源パッド３は抵抗４０２ｂ
を介してグランドに接続される。その結果、第２電源パ
ッド３に接続されている第２機能回路４は動作せず、そ
の出力はローレベルになる。また、第２機能回路４の電
位が不定とならず、第２機能回路４の誤動作のおそれが
なくなる。

【００７２】第２電源パッド３がグランドに接続される
と、第１電源制御回路４０５のｎＭＯＳトランジスタ４
０５ａは、オフになる。ｎＭＯＳトランジスタ４０５ａ
がオフになると、第１電源パッド１と電源との間は開放
されるため、第１電源パッド１から第１電源制御回路４
０５に流れ込む貫通電流が遮断される。このため機能選
択回路４１０は、低消費電力で動作する。

【００７３】信号制御回路４０７の第１のＮＡＮＤゲー
ト４０７ｂには、第１機能回路６の出力６ａと、グラン
ドに接続された第２電源パッド３の電位（ローレベル）
がインバータ４０７ｈによって反転された出力（ハイレ
ベル）とが入力されている。第１のＮＡＮＤゲート４０
７ｂは、第１機能回路６の出力６ａを反転した信号を出
力する。第２のＮＡＮＤゲート４０７ｃには、第２機能
回路４の出力４ａ（ローレベル）および電源に接続され
た第１電源パッド１の電位（ハイレベル）が入力されて
いる。第２のＮＡＮＤゲート４０７ｃは、ハイレベルの
信号を出力する。第１のＮＡＮＤゲート４０７ｂおよび
第２のＮＡＮＤゲート４０７ｃの出力が入力されている
第３のＮＡＮＤゲート４０７ｄの出力４０７ａは、第１
機能回路６の出力６ａに等しくなる。

【００７４】機能選択回路４１０において、第２機能回
路４を選択する場合には、第２電源パッド３を電源に接
続して電源電位に固定すればよい。これにより、第２機
能回路４が動作する。第２電源パッド３を電源電位に固
定すると、第１電源制御回路４０５のｎＭＯＳトランジ
スタ４０５ａがオンとなり、第１電源パッド１が電源電
位に固定される。これにより、第１機能回路６の誤動作
のおそれがなくなる。また、第２電源制御回路４０２の
ｐＭＯＳトランジスタ４０２ａがオフになるため、第２
電源パッド３から第２電源制御回路４０２に流れ込む貫
通電流が遮断される。このように、機能選択回路４１０
は低消費電力で動作する。

【００７５】第２機能回路４を選択した場合には、信号
制御回路４０７の第３のＮＡＮＤゲート４０７ｄは、第
２機能回路４の出力４ａに等しい信号を出力する。

【００７６】このように、第１電源パッド１をグランド
に接続するか、または第２電源パッド３を電源に接続す
るかの一方を行うだけで、第１機能回路６および第２機
能回路４の出力信号を選択的に出力することができる。

【００７７】図３〜図６を参照して上述した例では、２
つの機能回路から１つが選択された。しかし、本発明の
適用は、これに限定されない。本発明は、任意の数の機
能回路から１つを選択する機能選択回路に適用すること
ができる。

【００７８】図７は、３つの機能回路から１つを選択す
る機能選択回路１０５０の構成を示す。機能選択回路１
０５０は、３つのユニット１０１１〜１０１３および信
号制御回路１０１０を備える。機能選択回路１０５０
は、図１に示される機能選択回路の代わりに用いられ得
る。

【００７９】ユニット１０１１は、電源パッド１００１
と、機能回路１００３と、電源制御回路１００２とを含
む。電源制御回路１００２は、ｎＭＯＳトランジスタ１
００２ａ（スイッチング素子）と、ｎＭＯＳトランジス
タ１００２ａに直列に接続された抵抗１００２ｂ（抵抗
器）と、ＯＲゲート１００２ｃとを含む。抵抗１００２
ｂは、電源パッド１００１に接続されており、ｎＭＯＳ
トランジスタ１００２ａは抵抗１００２ｂとグランドと
の間に接続されている。ＯＲゲート１００２ｃの出力は
ｎＭＯＳトランジスタ１００２ａのゲートに接続されて
いる。機能回路１００３は、電源パッド１００１が電源
電位（所定の動作電位）にある場合に動作し、電源パッ
ド１００１がグランド電位（所定の非動作電位）にある
場合に動作停止する。ここで、電源パッド１００１が電
源電位にあることによって機能回路１００３が動作する
状態を「ユニット１０１１が動作状態（第１の状態）に
ある」と定義し、電源パッド１００１がグランド電位に
あることによって機能回路１００３の動作が停止する状
態を「ユニット１０１１が非動作状態（第２の状態）に
ある」と呼ぶ。このように、ユニット１０１１は、動作
状態と非動作状態とを有する。

【００８０】電源制御回路１００２に含まれるｎＭＯＳ
トランジスタ１００２ａは、オンになった場合（スイッ
チング素子が閉じた場合）には、電源パッド１００１を
抵抗１００２ｂを介してグランド電位（所定の非動作電
位）に接続する。ｎＭＯＳトランジスタ１００２ａは、
オフになった場合（スイッチング素子が開放した場合）
には、電源パッド１００１をグランド電位（所定の非動
作電位）から切断する。

【００８１】ユニット１０１２は、電源パッド１００４
と、機能回路１００６と、電源制御回路１００５とを含
む。電源制御回路１００５は、電源制御回路１００２と
同様の構成を有している。機能回路１００６は、電源パ
ッド１００４が電源電位（所定の動作電位）にある場合
に動作し、電源パッド１００４がグランド電位（所定の
非動作電位）にある場合に動作停止する。ユニット１０
１２も、ユニット１０１１と同様に、動作状態と非動作
状態とを有する。

【００８２】ユニット１０１３は、電源パッド１００７
と、機能回路１００９と、電源制御回路１００８とを含
む。電源制御回路１００８は、電源制御回路１００２と
同様の構成を有している。機能回路１００９は、電源パ
ッド１００７が電源電位（所定の動作電位）にある場合
に動作し、電源パッド１００７がグランド電位（所定の
非動作電位）にある場合に動作停止する。ユニット１０
１３も、ユニット１０１１と同様に、動作状態と非動作
状態とを有する。

【００８３】機能回路１００３、１００６および１００
９はそれぞれ、所定の機能を実現する。機能回路１００
３、１００６および１００９のそれぞれは、共通の入力
端子１０５１に入力される信号に基づいた所定の処理を
実行し、出力１００３ａ、１００６ａおよび１００９ａ
を生成する。また、機能回路１００３、１００６および
１００９のそれぞれの出力は、各機能回路が動作停止し
た場合にローレベルになるものとする。

【００８４】本発明は、機能回路１００３、１００６お
よび１００９のそれぞれが特定の機能を有することに限
定されない。機能回路１００３、１００６および１００
９のそれぞれは、任意の機能を有し得る。

【００８５】電源制御回路１００２に含まれるＯＲゲー
ト１００２ｃには、電源パッド１００４の電位と電源パ
ッド１００７の電位とが入力される。従って、ｎＭＯＳ
トランジスタ１００２ａは、電源パッド１００４の電位
と電源パッド１００７の電位とのいずれかが電源電位で
ある場合にオンになり、そうでない場合にオフになる。
電源パッド１００４の電位が電源電位であることは、ユ
ニット１０１２が動作状態であることを意味し、電源パ
ッド１００７の電位が電源電位であることは、ユニット
１０１３が動作状態であることを意味する。

【００８６】このように、ユニット１０１１の電源制御
回路１００２は、他のユニット（ユニット１０１２およ
び１０１３）のいずれかが動作状態（第１の状態）であ
る場合には、ｎＭＯＳトランジスタ１００２ａをオンに
することにより、電源パッド１００１をグランド電位に
接続し、そうでない場合には、ｎＭＯＳトランジスタ１
００２ａをオフにすることにより、電源パッド１００１
をグランド電位から切断する。

【００８７】電源制御回路１００５および電源制御回路
１００８も、電源制御回路１００２と同様に動作する。

【００８８】信号制御回路１０１０は、４つのＮＡＮＤ
ゲート１０１０ｂ、１０１０ｃ、１０１０ｄおよび１０
１０ｅを含む。

【００８９】ＮＡＮＤゲート１０１０ｂには、機能回路
１００３の出力１００３ａと電源パッド１００１の電位
とが入力される。ＮＡＮＤゲート１０１０ｃには、機能
回路１００６の出力１００６ａと電源パッド１００４の
電位とが入力される。ＮＡＮＤゲート１０１０ｄには、
機能回路１００９の出力１００９ａと電源パッド１００
７の電位とが入力される。ＮＡＮＤゲート１０１０ｅに
は、３つのＮＡＮＤゲート１０１０ｂ、１０１０ｃおよ
び１０１０ｄの出力が入力される。

【００９０】機能選択回路１０５０において、機能回路
１００３を選択する場合には、電源パッド１００１をグ
ランドに接続して、ローレベル（グランド電位）に固定
する。これにより、機能回路１００３が動作する。この
場合に、ユニット１０１１は動作状態となる。ユニット
１０１２の電源制御回路１００５は、他のユニット（ユ
ニット１０１１および１０１３）のいずれかが動作状態
（第１の状態）である場合には、電源パッド１００４を
グランド電位に接続する。いま、ユニット１０１１は動
作状態であるので、電源制御回路１００５は、電源パッ
ド１００４をグランド電位に接続する。同様に、電源制
御回路１００８は、電源パッド１００７をグランド電位
に接続する。これにより、機能回路１００６および１０
０９が誤動作するおそれがなくなる。

【００９１】電源制御回路１００５が、電源パッド１０
０４をグランド電位に接続し、電源制御回路１００８
が、電源パッド１００７をグランド電位に接続すること
により、ユニット１０１２および１０１３のそれぞれ
は、非動作状態になる。このため、ユニット１０１１の
電源制御回路１００２は、ｎＭＯＳトランジスタ１００
２ａをオフにする。従って、電源パッド１００１から電
源制御回路１００２に流入する貫通電流が遮断される。

【００９２】このようにして、機能選択回路１０５０は
低消費電力で動作する。

【００９３】信号制御回路１０１０のＮＡＮＤゲート１
０１０ｂには、機能回路１００３の出力１００３ａと、
電源パッド１００１の電位が入力されている。ＮＡＮＤ
ゲート１０１０ｂは、機能回路１００３の出力１００３
ａを反転した信号を出力する。ＮＡＮＤゲート１０１０
ｃには、機能回路１００６の出力１００６ａ（ローレベ
ル）と、電源パッド１００４の電位（ローレベル）が入
力されている。ＮＡＮＤゲート１０１０ｃは、ハイレベ
ルの信号を出力する。同様に、ＮＡＮＤゲート１０１０
ｄも、ハイレベルの信号を出力する。ＮＡＮＤゲート１
０１０ｅには、３つのＮＡＮＤゲート１０１０ｂ、１０
１０ｃおよび１０１０ｄの出力が入力されるので、ＮＡ
ＮＤゲート１０１０ｅの出力１０１０ａは、機能回路１
００３の出力１００３ａに等しくなる。

【００９４】同様に、機能選択回路１０５０において、
機能回路１００６を選択する場合には、電源パッド１０
０４を電源に接続して電源電位に固定すればよい。機能
選択回路１０５０において、機能回路１００９を選択す
る場合には、電源パッド１００７を電源に接続して電源
電位に固定すればよい。

【００９５】このように、電源パッド１００１、１００
４および１００７のいずれか１つを電源に接続するだけ
で、機能回路１００３、１００６および１００９の出力
信号を選択的に出力することができる。

【００９６】また、選択されない機能回路の誤動作も防
止される。選択された機能回路に対応する電源パッドか
らその機能回路と同一のユニットの電源制御回路に流入
する貫通電流は遮断される。

【００９７】図７を参照して説明した原理は、複数の機
能回路から１つを選択する任意の機能選択回路に適用す
ることができる。

【００９８】なお、図７に示される機能選択回路１０５
０の３つのユニットの機能回路のそれぞれは、そのユニ
ットの電源パッドが電源電位（動作電位）である場合に
動作し、グランド電位（非動作電位）である場合に動作
停止するものとした。しかし、複数のユニットについ
て、動作電位が異なっていてもよい。複数のユニットに
ついて動作電位が異なる場合にも本発明が適用可能であ
ることは、すでに図３〜図６を参照して説明した。

【００９９】図１に示される半導体集積回路５００で
は、選択する機能回路の電源パッド（電源パッド１また
は電源パッド３）は、所定の動作電位（電源電位あるい
はグランド電位）であるリードフレーム２２（所定の動
作電位に等しい電位の端子）とボンデングワイヤ（導電
性物質）によって接続されていた。しかし、ボンデング
ワイヤを用いずに機能回路を選択してもよい。そのよう
な例を図８を参照して説明する。

【０１００】図８は、本発明の半導体集積回路６００を
示す。半導体集積回路６００は、機能選択回路６１０お
よび７１０を備える。ボンディングパッド６２３は、ボ
ンディングワイヤ６２４によって１つのリードフレーム
６２２に接続されている。リードフレーム６２２は、所
定の電位（例えば、電源電位）である。ボンディングパ
ッド６２３には、ワイヤ６３５が接続されている。

【０１０１】機能選択回路６１０は、第１機能回路６お
よび第２機能回路４、第１電極部６１１および第２電極
部６１２を含む。機能選択回路７１０は、機能回路６４
３および６４４、電極部６１３および６１４を含む。

【０１０２】図９は、図８に示される機能選択回路６１
０の構成を示す。

【０１０３】機能選択回路６１０は、図２に示される機
能選択回路１０の第１電源パッド１および第２電源パッ
ド３の代わりに、第１電極部６１１および第２電極部６
１２を有する。図９において、図２に示される構成要素
と同一の構成要素には同一の参照番号を付し、その説明
を省略する。

【０１０４】図８に示される機能選択回路７１０も、機
能選択回路６１０と同様の構成を有する。

【０１０５】図１０は、第１電極部６１１の構成を示す
概略平面図である。第１電極部６１１は、４つの端子片
６１１ａ、６１１ｂ、６１１ｃおよび６１１ｄを含む。
端子片６１１ａ〜６１１ｄはそれぞれ、正方形の形状を
有している。対角線上に配置された一対の端子片６１１
ａと６１１ｂとが、ワイヤ６３５に接続されており、対
角線上に配置された他の一対の端子片６１１ｃと６１１
ｄとが、ワイヤ６３６にそれぞれ接続されている。ワイ
ヤ６３５は、電源（またはグランド）に接続され、ワイ
ヤ６３６は、第１機能回路６に接続されている。

【０１０６】図８に示される第２電極部６１２、電極部
６１３、６１４も、第１電極部６１１と同様の構成を有
する。

【０１０７】図１１は、図１０に示される第１電極部６
１１に導電性物質９００を塗布した例を示す。導電性物
質９００は、例えば、導電性インクである。導電性イン
クは、端子片６１１ａ〜６１１ｄ上に塗布することによ
って、各端子片を容易に導電状態とすることができるた
めに、好適である。第１電極部６１１に導電性物質９０
０を塗布することにより、端子片６１１ａ〜６１１ｄが
互いに導通する。従って、ワイヤ６３５とワイヤ６３６
とが導通し、第１機能回路６（図９）に電源電位（また
はグランド電位）が印加される。これにより、機能選択
回路６１０において第１機能回路６が選択される。

【０１０８】図１０に示される端子片６１１ａおよび６
１１ｂ（複数の第１の端子片）は、第１機能回路が動作
する電位（所定の動作電位）に等しい電位に常に接続さ
れている。端子片６１１ｃおよび６１１ｄ（複数の第２
の端子片）は、導電性物質で端子片６１１ａおよび６１
１ｂに接続された場合に，電源電位となり第１機能回路
が動作する。このように、複数の第１の端子片（６１１
ａおよび６１１ｂ）は、全体として、所定の動作電位の
端子として機能する。

【０１０９】なお、図１１に示される例では、導電性物
質９００は複数の第１の端子片と複数の第２の端子片と
に塗布されるものとした。導電性物質９００は複数の第
１の端子片と複数の第２の端子片とに圧着されてもよ
い。この場合には、導電性物質９００として、アルミニ
ウムやハンダ等が好適に使用され得る。

【０１１０】また、第１機能回路が動作する電位と等し
い電位（例えば、電源電位）に常に接続されている端子
片（第１の端子片）の数は２に限定されない。第１機能
回路に接続される端子片（第２の端子片）の数は２に限
定されない。各端子片の形状も正方形に限定されない。

【０１１１】図８に示される機能選択回路６１０では、
第２電極部６１２に導電性物質９６０が塗布されてい
る。これにより、機能回路４が選択される。また、機能
選択回路７１０では、電極部６１４に導電性物質９６１
が塗布されている。これにより、機能回路６４４が選択
される。

【０１１２】図８に示される半導体集積回路６００で
は、ボンディングワイヤによって直接接続できないよう
な半導体集積回路の領域（例えば、ワイヤボンディング
の際の衝撃によって悪影響が生じ得る領域）に、機能回
路選択のための電源パッドを配置することができ、その
電源パッドによって、所定の機能回路を選択することが
できる。また、半導体集積回路におけるワイヤボンディ
ングの処理が終了した後に、所定の機能回路を選択する
ことが可能になる。このため、チップの組み立て工程後
に、機能回路の選択の変更、トリミングを行うことが可
能になる。

【０１１３】

【発明の効果】本発明の半導体集積回路は、それぞれが
電源パッドと、機能回路と、電源制御回路とを含む複数
のユニットを備え、複数のユニットのそれぞれは、電源
パッドが所定の動作電位にあることによって機能回路が
動作する第１の状態と、電源パッドが所定の非動作電位
にあることによって機能回路の動作が停止する第２の状
態とを有する。また、電源制御回路は、電源パッドを前
記所定の非動作電位に接続するためのスイッチング回路
を含む。

【０１１４】本発明によれば、複数のユニットのそれぞ
れに含まれる電源制御回路は、他のユニットの少なくと
も１つが前記第１の状態である場合に、前記スイッチン
グ回路を閉じる。これにより、選択された機能回路を含
むユニット以外のユニットの電源パッドは、すべて所定
の非動作電位に接続され、選択されない機能回路が誤動
作するおそれがなくなる。複数のユニットのそれぞれに
含まれる電源制御回路は、そうでない場合に、スイッチ
ング回路を開放する。これにより、選択された機能回路
を含むユニットの電源パッドから、そのユニットの電源
制御回路に流れる貫通電流は遮断される。このようにし
て、低消費電力で、かつ、動作時の信頼性が高い機能選
択回路を有する半導体集積回路が提供される。

【図面の簡単な説明】

【図１】本発明の半導体集積回路５００を示す図

【図２】機能選択回路１０の構成を示すブロック図

【図３】図２に示される機能選択回路１０の具体的な構
成を示すブロック図

【図４】機能回路としてＶＣＯ回路を有する機能選択回
路２６０の構成を示すブロック図

【図５】機能選択回路３１０の構成を示すブロック図

【図６】機能選択回路４１０の構成を示すブロック図

【図７】３つの機能回路から１つを選択する機能選択回
路１０５０の構成を示すブロック図

【図８】本発明の半導体集積回路６００を示す図

【図９】図８に示される機能選択回路６１０の構成を示
すブロック図

【図１０】第１電極部６１１の構成を示す概略平面図

【図１１】図１０に示される第１電極部６１１に導電性
物質９００を塗布した例を示す図

【符号の説明】

１、３、１００１、１００４、１００７ 電源パッド ２、５、３０２、３０５、４０２、４０５、１００２、
１００５、１００８電源制御回路 ４、６、１００３、１００６、１００９ 機能回路 ７、３０７、４０７、１０１０ 信号制御回路 １０、２６０、３１０、４１０、１０５０ 機能選択回
路 １０１、１０２、１０１１、１０１２、１０１３ ユニ
ット ５００、６００ 半導体集積回路

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−63744（ＪＰ，Ａ) 特開 平２−295162（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/822 H01L 27/04

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】 それぞれが電源パッドと、機能回路と、
   電源制御回路とを含む複数のユニットを備えた半導体集
   積回路であって、 前記複数のユニットのそれぞれは、前記電源パッドが所
   定の動作電位にあることによって前記機能回路が動作す
   る第１の状態と、前記電源パッドが所定の非動作電位に
   あることによって前記機能回路の動作が停止する第２の
   状態とを有し、 前記電源制御回路は、前記電源パッドを前記所定の非動
   作電位に接続するためのスイッチング回路を含み、 前記複数のユニットのそれぞれに含まれる前記電源制御
   回路は、他のユニットの少なくとも１つが前記第１の状
   態である場合に、前記スイッチング回路を閉じ、そうで
   ない場合に、前記スイッチング回路を開放する、半導体
   集積回路。
2. 【請求項２】 前記電源制御回路は、前記スイッチング
   回路に直列に接続された抵抗器をさらに含む、請求項１
   に記載の半導体集積回路。
3. 【請求項３】 複数の前記電源パッドの電位に基づい
   て、複数の前記機能回路の出力のうち１つを選択的に出
   力する信号制御回路をさらに備えた、請求項１に記載の
   半導体集積回路。
4. 【請求項４】 前記複数のユニットのうち１つのユニッ
   トの電源パッドは、前記所定の動作電位に等しい電位の
   端子と導電性物質によって接続されている、請求項１に
   記載の半導体集積回路。
5. 【請求項５】 前記導電性物質は、ボンディングワイヤ
   である、請求項４に記載の半導体集積回路。
6. 【請求項６】 前記端子は複数の第１の端子片を含み、
   前記電源パッドは複数の第２の端子片を含み、前記導電
   性物質は、前記複数の第１の端子片と前記複数の第２の
   端子片とに塗布または圧着されている、請求項４に記載
   の半導体集積回路。