JP2001326332A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP2001326332A JP2001326332A JP2001060988A JP2001060988A JP2001326332A JP 2001326332 A JP2001326332 A JP 2001326332A JP 2001060988 A JP2001060988 A JP 2001060988A JP 2001060988 A JP2001060988 A JP 2001060988A JP 2001326332 A JP2001326332 A JP 2001326332A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- potential
- supply pad
- function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
択回路を有する半導体集積回路を提供する。 【解決手段】 半導体集積回路500は、それぞれが電
源パッド1、3と、機能回路6、4と、電源制御回路
5、2とを含む複数のユニット101、102を備え
る。複数のユニット101、102のそれぞれは、電源
パッド1、3が所定の動作電位にあることによって機能
回路6、4が動作する第1の状態と、電源パッド1、3
が所定の非動作電位にあることによって機能回路6、4
の動作が停止する第2の状態とを有する。電源制御回路
5、2は、電源パッド1、3を所定の非動作電位に接続
するためのスイッチング素子5a、2aを含み、複数の
ユニット101、102のそれぞれに含まれる電源制御
回路5、2は、他のユニットの少なくとも1つが第1の
状態である場合に、スイッチング素子5a、2aを閉
じ、そうでない場合に、スイッチング素子5a、2aを
開放する。
Description
関し、さらに詳述すれば、ボンディングオプションによ
って所定の機能回路を選択するための機能選択回路を有
する半導体集積回路に関する。
ち、所望の機能回路を選択する方法として、ボンディン
グオプションという技術が知られている。この技術で
は、半導体集積回路のリードフレームから電源パッドへ
のボンディングワイヤの配線を変更することにより、機
能の異なるいくつかの回路(機能回路)のうち、所望の
機能回路が選択される。ボンディングオプションを用い
ることにより、半導体集積回路を製造する際に、不純物
拡散を終了した後に、配線用マスクを変更することな
く、所定の機能回路を選択することができる。これによ
り、製造工程を変更することなく、異なる機能を有する
半導体集積回路を製造することができ、半導体集積回路
を製造するために要する経費を削減することができる。
択される所定の機能回路に接続された1つの電源パッド
と、チップパッケージの外部の所定の電位の特定のリー
ドフレーム端子とが、ボンディングワイヤによって接続
される。これにより、その電源パッドに接続されている
機能回路を有効にし、また、接地されたリードフレーム
に電源パッドが接続されることにより、電源パッドに接
続されている機能回路を無効にする。
択された機能回路に対応する電源パッドには、その機能
回路に電源を供給するためのボンディングワイヤが接続
され、選択されなかった機能回路に対応する電源パッド
には、配線が行なわれない。このため、選択されなかっ
た機能回路の電源パッドの電位が不定になる。機能回路
の電源パッドの電位が不定になると、その機能回路(動
作すべきでない機能回路)が不所望に誤動作するおそれ
がある。このような誤動作は、半導体集積回路の集積度
が向上するにつれて、より発生しやすくなる。
ドをグランドに接続することにより、電源パッドの電位
を固定する必要がある。
路に対応する電源パッドが抵抗器を介してグランドに接
続されている半導体集積回路を開示している。特許第2
054176号公報に開示される技術によれば、選択さ
れなかった機能回路の電源パッドの電位はグランド電位
に固定されるため、不定とならない。
号公報に開示される半導体集積回路では、各機能回路に
対応する電源パッドが抵抗器を介してグランドに接続さ
れている。このため、選択された機能回路の電源パッド
にボンディングワイヤを接続することにより、その電源
パッドを選択された機能回路の動作電位に固定した場
合、その電源パッドから抵抗器を介してグランドへ貫通
電流が流れる。貫通電流が流れると、半導体集積回路の
消費電力が増加するので好ましくない。
たものであり、その目的は、低消費電力で、かつ、動作
時の信頼性の高い機能選択回路を有する半導体集積回路
を提供することである。
は、それぞれが電源パッドと、機能回路と、電源制御回
路とを含む複数のユニットを備えた半導体集積回路であ
って、前記複数のユニットのそれぞれは、前記電源パッ
ドが所定の動作電位にあることによって前記機能回路が
動作する第1の状態と、前記電源パッドが所定の非動作
電位にあることによって前記機能回路の動作が停止する
第2の状態とを有し、前記電源制御回路は、前記電源パ
ッドを前記所定の非動作電位に接続するためのスイッチ
ング回路を含み、前記複数のユニットのそれぞれに含ま
れる前記電源制御回路は、他のユニットの少なくとも1
つが前記第1の状態である場合に、前記スイッチング回
路を閉じ、そうでない場合に、前記スイッチング回路を
開放し、これにより上記目的が達成される。
路に直列に接続された抵抗器をさらに含んでもよい。
複数の前記機能回路の出力のうち1つを選択的に出力す
る信号制御回路をさらに備えてもよい。
の電源パッドは、前記所定の動作電位に等しい電位の端
子と導電性物質によって接続されていてもよい。
あってもよい。
記電源パッドは複数の第2の端子片を含み、前記導電性
物質は、前記複数の第1の端子片と前記複数の第2の端
子片とに塗布または圧着されていてもよい。
施の形態を説明する。
積回路500を示す。半導体集積回路500は、機能選
択回路10を含む。図1に示されるように、本発明の機
能選択回路10が、半導体集積回路500のチップパッ
ケージ21内に設けられている。チップパッケージ21
の周縁部には、電源パッド23が整列した状態で設けら
れている。チップパッケージ21のコーナー部には、機
能選択回路10に含まれる第1の電源パッド1および第
2の電源パッド3が設けられている。
第2機能回路4と、第1電源制御回路5と、第2電源制
御回路2と、信号制御回路7とを含む。
パッケージ21を取り囲むように、複数のリードフレー
ム端子22が配置されている。
ードフレーム端子22から第1電源パッド1へボンディ
ングワイヤ24を接続すると、第1機能回路6が有効に
なって動作し、第2機能回路4は無効になって動作が停
止される。また、リードフレーム端子22から第2電源
パッド3へボンディングワイヤ24を接続すると、第2
機能回路4が有効になって動作し、第1機能回路6は無
効になって動作が停止される。リードフレーム端子22
は、第1機能回路6および第2機能回路4の動作電位
(所定の動作電位)に等しい端子である。
機能選択回路10は、第1のユニット101と、第2の
ユニット102と、信号制御回路7とを含む。
1と、第1機能回路6と、第1電源制御回路5とを含
む。第2のユニット102は、第2電源パッド3と、第
2機能回路4と、第2電源制御回路2とを含む。
第1機能回路6に接続されるとともに、第2電源制御回
路2に接続されている。第2電源制御回路2は、第2電
源パッド3の電位を制御する。第2電源パッド3は、特
定の機能を有する第2機能回路4に接続されるととも
に、第1電源制御回路5に接続されている。第1電源制
御回路5は、第1電源パッド1の電位を制御する。
能回路6の出力4aは、信号制御回路7に与えられてい
る。
回路6を選択する場合には、第1電源パッド1を第1機
能回路6が動作する電位に固定する。第1電源パッド1
の電位が、第1機能回路6の動作する電位に固定される
と、第2電源制御回路2がオン状態になる。第2電源制
御回路2がオン状態になると、第2電源パッド3は、第
2機能回路4の動作を停止する電位に固定される。
回路4を選択する場合には、第2電源パッド3を第2機
能回路4が動作する電位に固定する。第2電源パッド3
の電位が、第2機能回路4の動作する電位に固定される
と、第1電源制御回路5がオン状態になる。第1電源制
御回路5がオン状態になると、第1電源パッド1は、第
1機能回路6の動作を停止する電位に固定される。
力6aおよび出力4aは、信号制御回路7に入力され
る。信号制御回路7は、第1電源パッド1および第2電
源パッド3の電位に基づいて、出力6aおよび出力4a
のいずれかを出力7aとして選択的に出力する。
の具体的な構成を示す。図3において、図2に示される
構成要素と同一の構成要素には同一の参照番号を付す。
図3には、図2に示される第1電源制御回路5、第2電
源制御回路2および信号制御回路7の内部の構成が示さ
れている。
スタ5a(スイッチング素子)と、nMOSトランジス
タ5aに直列に接続された抵抗5b(抵抗器)とを含
む。抵抗5bは、第1電源パッド1に接続されており、
nMOSトランジスタ5aは抵抗5bとグランドとの間
に接続されている。
トランジスタ2a(スイッチング素子)と、nMOSト
ランジスタ2aに直列に接続された抵抗2b(抵抗器)
とを含む。抵抗2bは、第2電源パッド3に接続されて
おり、nMOSトランジスタ2aは抵抗2bとグランド
との間に接続されている。
は、第1電源パッド1が電源電位である場合に動作し、
第1電源パッド1がグランド電位である場合に動作停止
する。第2機能回路4は、第2電源パッド3が電源電位
である場合に動作し、第2電源パッド3がグランド電位
である場合に動作停止する。
2電源パッド3に接続されている。従って、nMOSト
ランジスタ5aは、第2電源パッド3が電源電位になる
とオンになる。nMOSトランジスタ2aのゲートは、
第1電源パッド1に接続されている。従って、nMOS
トランジスタ2aは、第1電源パッド1が電源電位にな
るとオンになる。
6aと第1電源パッド1の電位とが与えられる第1のN
ANDゲート7bと、第2機能回路4の出力4aと、第
2電源パッド3の電位とが与えられる第2のNANDゲ
ート7cと、NANDゲート7bの出力とNANDゲー
ト7cの出力とが与えられる第3のNANDゲート7d
とを有している。
路4および第2機能回路6は、それぞれ、動作停止状態
でローレベル(グランド電位)の信号を出力するものと
する。
6を選択する場合には、第1電源パッド1を電源に接続
してハイレベル(電源電位)に固定する。これにより、
第1機能回路6が動作する。
と、第2電源制御回路2のnMOSトランジスタ2aが
オンになり、第2電源パッド3は抵抗2bを介してグラ
ンドに接続される。その結果、第2電源パッド3に接続
されている第2機能回路4は動作せず、その出力はロー
レベルになる。また、第2機能回路4の電位が不定とな
らず、第2機能回路4の誤動作のおそれがなくなる。
と、第1電源制御回路5のnMOSトランジスタ5a
は、オフになる。nMOSトランジスタ5aがオフにな
ると、第1電源パッド1とグランドとの間は開放される
ため、第1電源パッド1から第1電源制御回路5に流れ
込む貫通電流が遮断される。
bには、第1機能回路6の出力6aおよび電源に接続さ
れた第1電源パッド1の電位(ハイレベル)が入力され
ている。第1のNANDゲート7bは、第1機能回路6
の出力6aを反転して出力する。第2のNANDゲート
7cには、第2機能回路4の出力4a(ローレベル)お
よびグランドに接続された第2電源パッド3の電位(ロ
ーレベル)が入力されている。第2のNANDゲート7
cの出力はハイレベルになる。第1のNANDゲート7
bおよび第2のNANDゲート7cの出力が入力されて
いる第3のNANDゲート7dの出力7aは、第1機能
回路6の出力6aに等しくなる。
4を選択する場合には、第2電源パッド3を電源に接続
して電源電位に固定すればよい。これにより、第2機能
回路4が動作する。この場合も、第1機能回路6の誤動
作のおそれがなくなる。また、第2電源パッド3から第
2電源制御回路2に流れ込む貫通電流が遮断される。こ
のようにして、機能選択回路10は低消費電力で動作
し、かつ、動作時の信頼性が高くなる。
制御回路7の第3のNANDゲート7dは、第2機能回
路4の出力4aに等しい信号を出力する。
電源パッド3の一方を電源に接続するだけで、第1機能
回路6および第2機能回路4の信号を選択的に出力する
ことができる。第1機能回路6および第2機能回路4の
信号を選択するための制御信号を機能回路10の外部か
らなんら与える必要はない。
えて、1つ以上のスイッチング素子を用いて構成したス
イッチング回路(例えば、CMOSスイッチ)が使用さ
れ得る。
機能回路4のそれぞれは、例えば、VCO(Volta
ge Controlled Oscillator:
電圧制御発振器)回路で有り得る。
る機能選択回路260の構成を示す。図4において、図
3に示される構成要素と同一の構成要素には同一の参照
番号を付し、その説明を省略する。
とは、互いに異なる動作電圧で動作し、異なる周波数の
信号を出力する。VCO回路1104は、VCO回路1
106よりも高い周波数の信号を出力する。
よび第2機能回路4は、対応する電源パッドが電源電位
である場合に動作し、対応する電源パッドがグランド電
位である場合に動作停止していた。しかし、第1機能回
路6および第2機能回路4は、対応する電源パッド(そ
れぞれ第1電源パッド1および第2電源パッド3)がグ
ランド電位である場合に動作し、対応する電源パッドが
電源電位である場合に動作停止してもよい。そのような
例を図5を参照して説明する。
す。機能選択回路310は、図3に示す機能選択回路1
0において、第1電源パッド1および第2電源パッド3
に接続される電源の極性を変更したものである。機能選
択回路310では、選択する機能回路に対応する電源パ
ッドを接地することによって、その機能回路が選択され
る。図5において、図3に示される構成要素と同一の構
成要素には同一の参照番号を付し、その説明を省略す
る。
(図3)の第1電源制御回路5、第2電源制御回路2お
よび信号制御回路7の代わりに、それぞれ第1電源制御
回路305、第2電源制御回路302および信号制御回
路307を備える。機能選択回路310は、半導体集積
回路500(図1)において、機能選択回路10の代わ
りに用いられ得る。
ンジスタ305a(スイッチング素子)と、pMOSト
ランジスタ305aに直列に接続された抵抗305b
(抵抗器)とを含む。抵抗305bは、第1電源パッド
1に接続されており、pMOSトランジスタ305aは
抵抗305bと電源との間に接続されている。
OSトランジスタ302a(スイッチング素子)と、p
MOSトランジスタ302aに直列に接続された抵抗3
02b(抵抗器)とを含む。抵抗302bは、第2電源
パッド3に接続されており、pMOSトランジスタ30
2aは抵抗302bと電源との間に接続されている。
は、第1電源パッド1がグランド電位である場合に動作
し、第1電源パッド1が電源電位である場合に動作停止
する。第2機能回路4は、第2電源パッド3がグランド
電位である場合に動作し、第2電源パッド3が電源電位
である場合に動作停止する。
は、第2電源パッド3に接続されている。従って、pM
OSトランジスタ305aは、第2電源パッド3がグラ
ンド電位になるとオンになる。pMOSトランジスタ3
02aのゲートは、第1電源パッド1に接続されてい
る。従って、pMOSトランジスタ302aは、第1電
源パッド1がグランド電位になるとオンになる。
出力6aと第2電源パッド3の電位が与えられる第1の
ANDゲート307eと、第2機能回路4の出力4aと
第1電源パッド1の電位とが与えられる第2のANDゲ
ート307fと、ANDゲート307eの出力とAND
ゲート307fの出力とが与えられるORゲート307
gとを有している。
路4および第2機能回路6は、それぞれ、動作停止状態
でローレベル(グランド電位)の信号を出力するものと
する。
路6を選択する場合には、第1電源パッド1をグランド
に接続して、ローレベル(グランド電位)に固定する。
これにより、第1機能回路6が動作する。
と、第2電源制御回路302のpMOSトランジスタ3
02aがオンになり、第2電源パッド3は抵抗302b
を介して電源に接続される。その結果、第2電源パッド
3に接続されている第2機能回路4は動作せず、その出
力はローレベルになる。また、第2機能回路4の電位が
不定とならず、第2機能回路4の誤動作のおそれがなく
なる。
第1電源制御回路5のpMOSトランジスタ305a
は、オフになる。pMOSトランジスタ305aがオフ
になると、第1電源パッド1と電源との間は開放される
ため、第1電源パッド1から第1電源制御回路5に流れ
込む貫通電流が遮断される。このため、機能選択回路3
10は、低消費電力で動作する。
307eには、第1機能回路6の出力6aおよび電源に
接続された第2電源パッド3の電位(ハイレベル)が入
力されている。第1のANDゲート307eは、第1機
能回路6の出力6aに等しい信号を出力する。第2のA
NDゲート307fには、第2機能回路4の出力4a
(ローレベル)およびグランドに接続された第1電源パ
ッド1の電位(ローレベル)が入力されている。第2の
ANDゲート307fの出力は、ローレベルになる。第
1のANDゲート307eおよび第2のANDゲート3
07fの出力が入力されているORゲート307gは、
第1機能回路6の出力6aに等しい信号307aを出力
する。
路4を選択する場合には、第2電源パッド3をグランド
に接続してグランド電位に固定すればよい。これによ
り、第2機能回路4が動作する。第2電源パッド3をグ
ランド電位に固定すると、第1電源制御回路305のp
MOSトランジスタ305aがオンとなり、第1電源パ
ッド1が電源電位に固定される。これにより、第1機能
回路6の誤動作のおそれがなくなる。また、第2電源制
御回路302のpMOSトランジスタ302aがオフに
なるため、第2電源パッド3から第2電源制御回路30
2に流れ込む貫通電流が遮断される。このようにして、
機能選択回路310は低消費電力で動作する。
制御回路307のORゲート307gは、第2機能回路
4の出力4aに等しい信号を出力する。
電源パッド3の一方をグランドに接続するだけで、第1
機能回路6および第2機能回路4の信号を選択的に出力
することができる。
第2機能回路4とのうち、一方は、対応する電源パッド
が電源電位である場合に動作し、他方は、対応する電源
パッドがグランド電位である場合に動作してもよい。そ
のような例を図6を参照して説明する。
す。図6において、図3に示される構成要素と同一の構
成要素には同一の参照番号を付し、その説明を省略す
る。
(図3)の第1電源制御回路5、第2電源制御回路2お
よび信号制御回路7の代わりに、それぞれ第1電源制御
回路405、第2電源制御回路402および信号制御回
路407を備える。機能選択回路410は、半導体集積
回路500(図1)において、機能選択回路10の代わ
りに用いられ得る。
ンジスタ405a(スイッチング素子)と、nMOSト
ランジスタ405aに直列に接続された抵抗405b
(抵抗器)とを含む。抵抗405bは、第1電源パッド
1に接続されており、nMOSトランジスタ405aは
抵抗405bと電源との間に接続されている。
OSトランジスタ402a(スイッチング素子)と、p
MOSトランジスタ402aに直列に接続された抵抗4
02b(抵抗器)とを含む。抵抗402bは、第2電源
パッド3に接続されており、pMOSトランジスタ40
2aは抵抗402bとグランドとの間に接続されてい
る。
は、第1電源パッド1がグランド電位である場合に動作
し、第1電源パッド1が電源電位である場合に動作停止
する。第2機能回路4は、第2電源パッド3が電源電位
である場合に動作し、第2電源パッド3がグランド電位
である場合に動作停止する。
は、第2電源パッド3に接続されている。従って、nM
OSトランジスタ405aは、第2電源パッド3が電源
電位になるとオンになる。pMOSトランジスタ402
aのゲートは、第1電源パッド1に接続されている。従
って、pMOSトランジスタ402aは、第1電源パッ
ド1がグランド電位になるとオンになる。
出力6aと第2電源パッド3の反転された電位とが与え
られる第1のNANDゲート407bと、第2機能回路
4の出力4aと第1電源パッド1の電位とが与えられる
第2のNANDゲート407cと、NANDゲート40
7bの出力およびNANDゲート407cの出力が与え
られる第3のNANDゲート407dとを有している。
よび第2機能回路6は、それぞれ、動作停止状態でロー
レベル(グランド電位)の信号を出力する。
路6を選択する場合には、第1電源パッド1をグランド
に接続して、ローレベル(グランド電位)に固定する。
これにより、第1機能回路6が動作する。
と、第2電源制御回路402のpMOSトランジスタ4
02aがオンになり、第2電源パッド3は抵抗402b
を介してグランドに接続される。その結果、第2電源パ
ッド3に接続されている第2機能回路4は動作せず、そ
の出力はローレベルになる。また、第2機能回路4の電
位が不定とならず、第2機能回路4の誤動作のおそれが
なくなる。
と、第1電源制御回路405のnMOSトランジスタ4
05aは、オフになる。nMOSトランジスタ405a
がオフになると、第1電源パッド1と電源との間は開放
されるため、第1電源パッド1から第1電源制御回路4
05に流れ込む貫通電流が遮断される。このため機能選
択回路410は、低消費電力で動作する。
ト407bには、第1機能回路6の出力6aと、グラン
ドに接続された第2電源パッド3の電位(ローレベル)
がインバータ407hによって反転された出力(ハイレ
ベル)とが入力されている。第1のNANDゲート40
7bは、第1機能回路6の出力6aを反転した信号を出
力する。第2のNANDゲート407cには、第2機能
回路4の出力4a(ローレベル)および電源に接続され
た第1電源パッド1の電位(ハイレベル)が入力されて
いる。第2のNANDゲート407cは、ハイレベルの
信号を出力する。第1のNANDゲート407bおよび
第2のNANDゲート407cの出力が入力されている
第3のNANDゲート407dの出力407aは、第1
機能回路6の出力6aに等しくなる。
路4を選択する場合には、第2電源パッド3を電源に接
続して電源電位に固定すればよい。これにより、第2機
能回路4が動作する。第2電源パッド3を電源電位に固
定すると、第1電源制御回路405のnMOSトランジ
スタ405aがオンとなり、第1電源パッド1が電源電
位に固定される。これにより、第1機能回路6の誤動作
のおそれがなくなる。また、第2電源制御回路402の
pMOSトランジスタ402aがオフになるため、第2
電源パッド3から第2電源制御回路402に流れ込む貫
通電流が遮断される。このように、機能選択回路410
は低消費電力で動作する。
制御回路407の第3のNANDゲート407dは、第
2機能回路4の出力4aに等しい信号を出力する。
に接続するか、または第2電源パッド3を電源に接続す
るかの一方を行うだけで、第1機能回路6および第2機
能回路4の出力信号を選択的に出力することができる。
つの機能回路から1つが選択された。しかし、本発明の
適用は、これに限定されない。本発明は、任意の数の機
能回路から1つを選択する機能選択回路に適用すること
ができる。
る機能選択回路1050の構成を示す。機能選択回路1
050は、3つのユニット1011〜1013および信
号制御回路1010を備える。機能選択回路1050
は、図1に示される機能選択回路の代わりに用いられ得
る。
と、機能回路1003と、電源制御回路1002とを含
む。電源制御回路1002は、nMOSトランジスタ1
002a(スイッチング素子)と、nMOSトランジス
タ1002aに直列に接続された抵抗1002b(抵抗
器)と、ORゲート1002cとを含む。抵抗1002
bは、電源パッド1001に接続されており、nMOS
トランジスタ1002aは抵抗1002bとグランドと
の間に接続されている。ORゲート1002cの出力は
nMOSトランジスタ1002aのゲートに接続されて
いる。機能回路1003は、電源パッド1001が電源
電位(所定の動作電位)にある場合に動作し、電源パッ
ド1001がグランド電位(所定の非動作電位)にある
場合に動作停止する。ここで、電源パッド1001が電
源電位にあることによって機能回路1003が動作する
状態を「ユニット1011が動作状態(第1の状態)に
ある」と定義し、電源パッド1001がグランド電位に
あることによって機能回路1003の動作が停止する状
態を「ユニット1011が非動作状態(第2の状態)に
ある」と呼ぶ。このように、ユニット1011は、動作
状態と非動作状態とを有する。
トランジスタ1002aは、オンになった場合(スイッ
チング素子が閉じた場合)には、電源パッド1001を
抵抗1002bを介してグランド電位(所定の非動作電
位)に接続する。nMOSトランジスタ1002aは、
オフになった場合(スイッチング素子が開放した場合)
には、電源パッド1001をグランド電位(所定の非動
作電位)から切断する。
と、機能回路1006と、電源制御回路1005とを含
む。電源制御回路1005は、電源制御回路1002と
同様の構成を有している。機能回路1006は、電源パ
ッド1004が電源電位(所定の動作電位)にある場合
に動作し、電源パッド1004がグランド電位(所定の
非動作電位)にある場合に動作停止する。ユニット10
12も、ユニット1011と同様に、動作状態と非動作
状態とを有する。
と、機能回路1009と、電源制御回路1008とを含
む。電源制御回路1008は、電源制御回路1002と
同様の構成を有している。機能回路1009は、電源パ
ッド1007が電源電位(所定の動作電位)にある場合
に動作し、電源パッド1007がグランド電位(所定の
非動作電位)にある場合に動作停止する。ユニット10
13も、ユニット1011と同様に、動作状態と非動作
状態とを有する。
9はそれぞれ、所定の機能を実現する。機能回路100
3、1006および1009のそれぞれは、共通の入力
端子1051に入力される信号に基づいた所定の処理を
実行し、出力1003a、1006aおよび1009a
を生成する。また、機能回路1003、1006および
1009のそれぞれの出力は、各機能回路が動作停止し
た場合にローレベルになるものとする。
よび1009のそれぞれが特定の機能を有することに限
定されない。機能回路1003、1006および100
9のそれぞれは、任意の機能を有し得る。
ト1002cには、電源パッド1004の電位と電源パ
ッド1007の電位とが入力される。従って、nMOS
トランジスタ1002aは、電源パッド1004の電位
と電源パッド1007の電位とのいずれかが電源電位で
ある場合にオンになり、そうでない場合にオフになる。
電源パッド1004の電位が電源電位であることは、ユ
ニット1012が動作状態であることを意味し、電源パ
ッド1007の電位が電源電位であることは、ユニット
1013が動作状態であることを意味する。
回路1002は、他のユニット(ユニット1012およ
び1013)のいずれかが動作状態(第1の状態)であ
る場合には、nMOSトランジスタ1002aをオンに
することにより、電源パッド1001をグランド電位に
接続し、そうでない場合には、nMOSトランジスタ1
002aをオフにすることにより、電源パッド1001
をグランド電位から切断する。
1008も、電源制御回路1002と同様に動作する。
ゲート1010b、1010c、1010dおよび10
10eを含む。
1003の出力1003aと電源パッド1001の電位
とが入力される。NANDゲート1010cには、機能
回路1006の出力1006aと電源パッド1004の
電位とが入力される。NANDゲート1010dには、
機能回路1009の出力1009aと電源パッド100
7の電位とが入力される。NANDゲート1010eに
は、3つのNANDゲート1010b、1010cおよ
び1010dの出力が入力される。
1003を選択する場合には、電源パッド1001をグ
ランドに接続して、ローレベル(グランド電位)に固定
する。これにより、機能回路1003が動作する。この
場合に、ユニット1011は動作状態となる。ユニット
1012の電源制御回路1005は、他のユニット(ユ
ニット1011および1013)のいずれかが動作状態
(第1の状態)である場合には、電源パッド1004を
グランド電位に接続する。いま、ユニット1011は動
作状態であるので、電源制御回路1005は、電源パッ
ド1004をグランド電位に接続する。同様に、電源制
御回路1008は、電源パッド1007をグランド電位
に接続する。これにより、機能回路1006および10
09が誤動作するおそれがなくなる。
04をグランド電位に接続し、電源制御回路1008
が、電源パッド1007をグランド電位に接続すること
により、ユニット1012および1013のそれぞれ
は、非動作状態になる。このため、ユニット1011の
電源制御回路1002は、nMOSトランジスタ100
2aをオフにする。従って、電源パッド1001から電
源制御回路1002に流入する貫通電流が遮断される。
低消費電力で動作する。
010bには、機能回路1003の出力1003aと、
電源パッド1001の電位が入力されている。NAND
ゲート1010bは、機能回路1003の出力1003
aを反転した信号を出力する。NANDゲート1010
cには、機能回路1006の出力1006a(ローレベ
ル)と、電源パッド1004の電位(ローレベル)が入
力されている。NANDゲート1010cは、ハイレベ
ルの信号を出力する。同様に、NANDゲート1010
dも、ハイレベルの信号を出力する。NANDゲート1
010eには、3つのNANDゲート1010b、10
10cおよび1010dの出力が入力されるので、NA
NDゲート1010eの出力1010aは、機能回路1
003の出力1003aに等しくなる。
機能回路1006を選択する場合には、電源パッド10
04を電源に接続して電源電位に固定すればよい。機能
選択回路1050において、機能回路1009を選択す
る場合には、電源パッド1007を電源に接続して電源
電位に固定すればよい。
4および1007のいずれか1つを電源に接続するだけ
で、機能回路1003、1006および1009の出力
信号を選択的に出力することができる。
止される。選択された機能回路に対応する電源パッドか
らその機能回路と同一のユニットの電源制御回路に流入
する貫通電流は遮断される。
能回路から1つを選択する任意の機能選択回路に適用す
ることができる。
0の3つのユニットの機能回路のそれぞれは、そのユニ
ットの電源パッドが電源電位(動作電位)である場合に
動作し、グランド電位(非動作電位)である場合に動作
停止するものとした。しかし、複数のユニットについ
て、動作電位が異なっていてもよい。複数のユニットに
ついて動作電位が異なる場合にも本発明が適用可能であ
ることは、すでに図3〜図6を参照して説明した。
は、選択する機能回路の電源パッド(電源パッド1また
は電源パッド3)は、所定の動作電位(電源電位あるい
はグランド電位)であるリードフレーム22(所定の動
作電位に等しい電位の端子)とボンデングワイヤ(導電
性物質)によって接続されていた。しかし、ボンデング
ワイヤを用いずに機能回路を選択してもよい。そのよう
な例を図8を参照して説明する。
示す。半導体集積回路600は、機能選択回路610お
よび710を備える。ボンディングパッド623は、ボ
ンディングワイヤ624によって1つのリードフレーム
622に接続されている。リードフレーム622は、所
定の電位(例えば、電源電位)である。ボンディングパ
ッド623には、ワイヤ635が接続されている。
よび第2機能回路4、第1電極部611および第2電極
部612を含む。機能選択回路710は、機能回路64
3および644、電極部613および614を含む。
0の構成を示す。
能選択回路10の第1電源パッド1および第2電源パッ
ド3の代わりに、第1電極部611および第2電極部6
12を有する。図9において、図2に示される構成要素
と同一の構成要素には同一の参照番号を付し、その説明
を省略する。
能選択回路610と同様の構成を有する。
概略平面図である。第1電極部611は、4つの端子片
611a、611b、611cおよび611dを含む。
端子片611a〜611dはそれぞれ、正方形の形状を
有している。対角線上に配置された一対の端子片611
aと611bとが、ワイヤ635に接続されており、対
角線上に配置された他の一対の端子片611cと611
dとが、ワイヤ636にそれぞれ接続されている。ワイ
ヤ635は、電源(またはグランド)に接続され、ワイ
ヤ636は、第1機能回路6に接続されている。
613、614も、第1電極部611と同様の構成を有
する。
11に導電性物質900を塗布した例を示す。導電性物
質900は、例えば、導電性インクである。導電性イン
クは、端子片611a〜611d上に塗布することによ
って、各端子片を容易に導電状態とすることができるた
めに、好適である。第1電極部611に導電性物質90
0を塗布することにより、端子片611a〜611dが
互いに導通する。従って、ワイヤ635とワイヤ636
とが導通し、第1機能回路6(図9)に電源電位(また
はグランド電位)が印加される。これにより、機能選択
回路610において第1機能回路6が選択される。
11b(複数の第1の端子片)は、第1機能回路が動作
する電位(所定の動作電位)に等しい電位に常に接続さ
れている。端子片611cおよび611d(複数の第2
の端子片)は、導電性物質で端子片611aおよび61
1bに接続された場合に,電源電位となり第1機能回路
が動作する。このように、複数の第1の端子片(611
aおよび611b)は、全体として、所定の動作電位の
端子として機能する。
質900は複数の第1の端子片と複数の第2の端子片と
に塗布されるものとした。導電性物質900は複数の第
1の端子片と複数の第2の端子片とに圧着されてもよ
い。この場合には、導電性物質900として、アルミニ
ウムやハンダ等が好適に使用され得る。
い電位(例えば、電源電位)に常に接続されている端子
片(第1の端子片)の数は2に限定されない。第1機能
回路に接続される端子片(第2の端子片)の数は2に限
定されない。各端子片の形状も正方形に限定されない。
第2電極部612に導電性物質960が塗布されてい
る。これにより、機能回路4が選択される。また、機能
選択回路710では、電極部614に導電性物質961
が塗布されている。これにより、機能回路644が選択
される。
は、ボンディングワイヤによって直接接続できないよう
な半導体集積回路の領域(例えば、ワイヤボンディング
の際の衝撃によって悪影響が生じ得る領域)に、機能回
路選択のための電源パッドを配置することができ、その
電源パッドによって、所定の機能回路を選択することが
できる。また、半導体集積回路におけるワイヤボンディ
ングの処理が終了した後に、所定の機能回路を選択する
ことが可能になる。このため、チップの組み立て工程後
に、機能回路の選択の変更、トリミングを行うことが可
能になる。
電源パッドと、機能回路と、電源制御回路とを含む複数
のユニットを備え、複数のユニットのそれぞれは、電源
パッドが所定の動作電位にあることによって機能回路が
動作する第1の状態と、電源パッドが所定の非動作電位
にあることによって機能回路の動作が停止する第2の状
態とを有する。また、電源制御回路は、電源パッドを前
記所定の非動作電位に接続するためのスイッチング回路
を含む。
れに含まれる電源制御回路は、他のユニットの少なくと
も1つが前記第1の状態である場合に、前記スイッチン
グ回路を閉じる。これにより、選択された機能回路を含
むユニット以外のユニットの電源パッドは、すべて所定
の非動作電位に接続され、選択されない機能回路が誤動
作するおそれがなくなる。複数のユニットのそれぞれに
含まれる電源制御回路は、そうでない場合に、スイッチ
ング回路を開放する。これにより、選択された機能回路
を含むユニットの電源パッドから、そのユニットの電源
制御回路に流れる貫通電流は遮断される。このようにし
て、低消費電力で、かつ、動作時の信頼性が高い機能選
択回路を有する半導体集積回路が提供される。
成を示すブロック図
路260の構成を示すブロック図
路1050の構成を示すブロック図
すブロック図
物質900を塗布した例を示す図
1005、1008電源制御回路 4、6、1003、1006、1009 機能回路 7、307、407、1010 信号制御回路 10、260、310、410、1050 機能選択回
路 101、102、1011、1012、1013 ユニ
ット 500、600 半導体集積回路
Claims (6)
- 【請求項1】 それぞれが電源パッドと、機能回路と、
電源制御回路とを含む複数のユニットを備えた半導体集
積回路であって、 前記複数のユニットのそれぞれは、前記電源パッドが所
定の動作電位にあることによって前記機能回路が動作す
る第1の状態と、前記電源パッドが所定の非動作電位に
あることによって前記機能回路の動作が停止する第2の
状態とを有し、 前記電源制御回路は、前記電源パッドを前記所定の非動
作電位に接続するためのスイッチング回路を含み、 前記複数のユニットのそれぞれに含まれる前記電源制御
回路は、他のユニットの少なくとも1つが前記第1の状
態である場合に、前記スイッチング回路を閉じ、そうで
ない場合に、前記スイッチング回路を開放する、半導体
集積回路。 - 【請求項2】 前記電源制御回路は、前記スイッチング
回路に直列に接続された抵抗器をさらに含む、請求項1
に記載の半導体集積回路。 - 【請求項3】 複数の前記電源パッドの電位に基づい
て、複数の前記機能回路の出力のうち1つを選択的に出
力する信号制御回路をさらに備えた、請求項1に記載の
半導体集積回路。 - 【請求項4】 前記複数のユニットのうち1つのユニッ
トの電源パッドは、前記所定の動作電位に等しい電位の
端子と導電性物質によって接続されている、請求項1に
記載の半導体集積回路。 - 【請求項5】 前記導電性物質は、ボンディングワイヤ
である、請求項4に記載の半導体集積回路。 - 【請求項6】 前記端子は複数の第1の端子片を含み、
前記電源パッドは複数の第2の端子片を含み、前記導電
性物質は、前記複数の第1の端子片と前記複数の第2の
端子片とに塗布または圧着されている、請求項4に記載
の半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001060988A JP3452551B2 (ja) | 2000-03-08 | 2001-03-05 | 半導体集積回路 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000064220 | 2000-03-08 | ||
JP2000-64220 | 2000-03-08 | ||
JP2001060988A JP3452551B2 (ja) | 2000-03-08 | 2001-03-05 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001326332A true JP2001326332A (ja) | 2001-11-22 |
JP3452551B2 JP3452551B2 (ja) | 2003-09-29 |
Family
ID=26587063
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001060988A Expired - Lifetime JP3452551B2 (ja) | 2000-03-08 | 2001-03-05 | 半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3452551B2 (ja) |
-
2001
- 2001-03-05 JP JP2001060988A patent/JP3452551B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP3452551B2 (ja) | 2003-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6114878A (en) | Circuit for contact pad isolation | |
US5537056A (en) | Antifuse-based FPGA architecture without high-voltage isolation transistors | |
JPH0461155A (ja) | 半導体装置 | |
JPH1075170A (ja) | 半導体装置用モード設定回路 | |
JP3415347B2 (ja) | マイクロコンピュータの動作モード設定用入力回路 | |
EP1132963B1 (en) | Semiconductor integrated circuit | |
JP3452551B2 (ja) | 半導体集積回路 | |
JP3340906B2 (ja) | 出力回路 | |
JP3831270B2 (ja) | 論理回路及び半導体集積回路 | |
JP4077240B2 (ja) | プルアップ/プルダウン・オプション回路を含む半導体装置及びその製造方法 | |
JPS63260145A (ja) | 半導体集積回路 | |
JPS6382019A (ja) | 相補形mos高インピ−ダンス回路 | |
JP3423904B2 (ja) | 半導体集積回路 | |
JP2833073B2 (ja) | 出力バッファ回路 | |
JP3080718B2 (ja) | 出力バッファ回路 | |
JPH05166934A (ja) | 回路構成選択装置 | |
JP4680423B2 (ja) | 出力回路 | |
KR100515025B1 (ko) | 테스트/접지 겸용 핀을 구비하는 반도체 장치 | |
JPH04914A (ja) | 半導体集積回路装置 | |
JP2001136054A (ja) | 半導体集積回路 | |
JPH03201453A (ja) | 半導体集積回路 | |
JPH07152443A (ja) | 電流源スタート回路 | |
JPH03279882A (ja) | 半導体集積回路 | |
JPH05304418A (ja) | Cmos型水晶発振回路 | |
JPH056959A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030708 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070718 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080718 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090718 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090718 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100718 Year of fee payment: 7 |