JP4077240B2 - プルアップ/プルダウン・オプション回路を含む半導体装置及びその製造方法 - Google Patents
プルアップ/プルダウン・オプション回路を含む半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4077240B2 JP4077240B2 JP2002134766A JP2002134766A JP4077240B2 JP 4077240 B2 JP4077240 B2 JP 4077240B2 JP 2002134766 A JP2002134766 A JP 2002134766A JP 2002134766 A JP2002134766 A JP 2002134766A JP 4077240 B2 JP4077240 B2 JP 4077240B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- field effect
- pull
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、選択的に出力をプルアップ又はプルダウンにすることが可能なプルアップ/プルダウン・オプション回路を含む半導体装置及びその製造方法に関する。
【0002】
【従来の技術】
図4(A)及び(B)はいずれも、従来のプルアップ/プルダウン・オプション回路を示す。
【0003】
図4(A)の回路では、負荷素子としてのPMOSトランジスタ10のソースが電源供給線VDDに接続され、PMOSトランジスタ10のドレインとグランド線GNDとの間に、NMOSトランジスタ11と12とが直列接続されている。PMOSトランジスタ10は、そのゲートがグランド線GNDに接続されて常時オンである。NMOSトランジスタ11及び12はいずれも、ゲート・ソース間が接続されている。
【0004】
NMOSトランジスタ11及び12はいずれもディフォルトがエンハンスメント型であり、用途や顧客の指定に応じて設計時に、NMOSトランジスタ11と12の一方が選択的にデプレッション型に設定される。NMOSトランジスタ11と12の間のノードNDの電位は、NMOSトランジスタ11がデプレッション型に設定された場合、NMOSトランジスタ11及び12がそれぞれオン及びオフになって高レベルとなり、逆にNMOSトランジスタ12がデプレッション型に設定された場合、NMOSトランジスタ11及び12がそれぞれオフ及びオンになって低レベルとなる。このノードNDは、インバータ13を介してオプション出力端14に接続されている。1つ又は複数のオプション出力端14の信号は、システムクロック周波数を定めるプログラマブル分周器の分周比やクロックの発振が安定するまでの待ち時間などのオプション選択に用いられる。
【0005】
図4(B)は、従来の他のプルアップ/プルダウン・オプション回路を示す。
【0006】
この回路では、オプション出力端14が配線スイッチ15を介して電源供給線VDD又はグランド線GNDに選択的に接続される。配線スイッチ15は配線パターンであり、設計時に端部間の接続が選択されて固定される。
【0007】
図4(A)の回路は、他の回路のトランジスタ形成と同一工程でオプション設定ができるので、オプション設定のための専用工程が不要になる点で図4(B)の回路よりも優れている。
【0008】
【発明が解決しようとする課題】
デプレッション工程を経て製造される半導体装置、例えばマスクROMが組み込まれた半導体装置では、図4(A)に示す回路を用いることができるが、そうでない場合、例えばフラッシュROM又はOTPROM(One Time PROM)が組み込まれた半導体装置では、図4(B)に示す回路を用いなければならず、従来では半導体装置の種類に応じていずれの回路を選択するかを回路設計時に決定しなければならなかった。
【0009】
また、図4(A)の回路を採用した場合、バルクにこの回路を形成し、デプレッション工程による顧客のオプション決めを行った後には、その後のオプション変更に対応することができない。
【0010】
図4(B)の回路を形成した場合には、開発段階で各オプションでの機能の切換の評価をしたり、不良解析のためにオプションを変更したりする加工に、例えばFIB(フォーカスト・イオン・ビーム)を用いた加工を採用することができ、この加工を容易に行うことができる。しかし、図4(A)の場合には、該加工に手間がかかる。
【0011】
このような問題点を解決するものとして、図4(A)の回路と図4(B)の回路とを組み合わせた図5に示すような回路が考えられる。
【0012】
この回路によれば、NMOSトランジスタ11及び12がいずれもエンハンスメント型である場合、配線スイッチ15Aによりオプション出力端14の電位を設定することができるが、NMOSトランジスタ11と12の一方をデプレッション型に設定した後、取り分けNMOSトランジスタ11及び12がそれぞれオフ及びオンに設定した後は、配線スイッチ15Aによりオプション出力端14の電位を変更することができない。
【0013】
本発明の目的は、このような問題点に鑑み、デプレッション工程の有無にかかわらず構成を同一にすることができ、配線工程前にプルダウン又はプルアップの選択変更が可能であり、かつ、配線工程後にFIBによりプルアップ又はプルダウンの選択変更が可能なプルアップ/プルダウン・オプション回路を含む半導体装置及びその製造方法を提供することにある。
【0014】
【課題を解決するための手段及びその作用効果】
本発明の一態様は、
第1端が第1電源供給線に接続された負荷素子と、
該負荷素子の第2端と第2電源供給線との間に直列接続されそれぞれゲート・ソース間が接続された第1及び第2電解効果トランジスタと、
出力端と、
該負荷素子の第2端、該第1電解効果トランジスタと該第2電解効果トランジスタとの接続ノード及び該第2電源供給線のいずれか1つと該出力端との間を配線パターンにより接続する配線スイッチと、
を有する半導体装置の製造方法であって、
設計データに基づいて該第1及び第2電解効果トランジスタの所定領域に対するイオンビーム照射を制御することにより、該第1及び第2電解効果トランジスタをそれぞれデプレッション型又はエンハンスメント型に設定するバルク工程と、
設計データに基づいて該負荷素子の第2端、該第1電解効果トランジスタと該第2電解効果トランジスタとの接続ノード及び該第2電源供給線のいずれか1つを該出力端に接続させるように該配線パターンを形成する配線工程と、
を有する。
【0015】
この方法によれば、該バルク工程と該配線工程のいずれによっても出力端をプルアップ回路又はプルダウン回路の出力に設定することができるので、該バルク工程でのデプレッション化の有無にかかわらず回路構成を同一にすることができる。また、該バルク工程での設定後に該配線工程で該配線パターンを決定すれば後者が有効になるので、配線工程前にプルダウン又はプルアップの選択変更が可能であり、かつ、配線工程後にFIBによりプルアップ又はプルダウンの選択変更を容易に行うことができる。
【0016】
本発明の他の目的、構成及び効果は以下の説明から明らかになる。
【0017】
【発明の実施の形態】
以下、図面を参照して本発明の一実施形態を説明する。
【0018】
図1は、本発明の一実施形態のプルアップ/プルダウン・オプション回路を示す。
【0019】
この回路は、PMOSトランジスタ10とNMOSトランジスタ11とNMOSトランジスタ12との直列接続回路と、インバータ13の入力端との間に、配線スイッチ15Bが接続されている点で、図4(A)の回路と異なる。すなわち、PMOSトランジスタ10のドレイン、NMOSトランジスタ11のソース、NMOSトランジスタ12のソース及びインバータ13の入力端はそれぞれ、配線スイッチ15Bの端部A、C、B及びOに接続されている。端部Oは、設計時の選択により、スイッチング配線SWを介し端部A〜Cのいずれかと接続される。
【0020】
図2は、図1の回路のパターン例であり、スイッチング配線SWが形成されていない場合を示す。
【0021】
インバータ13は、PMOSトランジスタ131とNMOSトランジスタ132とが電源供給線VDDとグランド線GNDとの間に直列接続されたCMOS構造である。PMOSトランジスタ10及び131はいずれも2つのP型拡散領域(ソース及びドレイン)の間の上方にゲートが形成され、NMOSトランジスタ11、12及び132はいずれも2つのN型拡散領域(ソース及びドレイン)の間の上方にゲートが形成されている。
【0022】
配線スイッチ15Bの端部A〜C及びOはいずれも第2メタル配線層の配線(第2メタル配線)の一端部である。端部Aを含む第2メタル配線は、コンタクトを介し第1メタル配線層の配線(第1メタル配線)に接続され、この配線がさらにコンタクトを介しPMOSトランジスタ10のドレインとしてのP型拡散領域10D及びNMOSトランジスタ11のドレインとしてのN型拡散領域11Dに接続されている。端部Bを含む第2メタル配線は、コンタクトを介し第1メタル配線に接続され、この配線がさらにコンタクトを介しNMOSトランジスタ12のソースとしてのN型拡散領域12Sに接続されている。端部Cを含む第2メタル配線は、コンタクトを介し第1メタル配線に接続され、この配線がさらにコンタクトを介しNMOSトランジスタ11のソースとしてのN型拡散領域11S及びNMOSトランジスタ12のドレインとしてのN型拡散領域12Dに接続されている。端部Oを含む第2メタル配線は、コンタクトを介し第1メタル配線に接続され、この配線がさらにコンタクトを介しPMOSトランジスタ131及びNMOSトランジスタ132のゲートライン13Gの突起部13G1に接続されている。
【0023】
図3は、図2のパターンにさらにスイッチング配線SWが端部OとCの間に形成された構成を示す。
【0024】
図2のパターンにさらにスイッチング配線SWが端部Oと端部A又は端部OとBとの間に形成された構成は、図2と図3の関係から明らかであるので、図示省略する。
【0025】
図3のパターンがプルアップ/プルダウン・オプションセルとして、セルライブラリ中に登録されている。このセルライブラリは、不図示の記録媒体、例えばハードディスクに記録されている。
【0026】
NMOSトランジスタ11の領域11R及びNMOSトランジスタ12の領域12Rはそれぞれ、NMOSトランジスタ11及び12をデプレッション型に変更するためのイオンビーム照射領域である。ディフォルトでは、NMOSトランジスタ11及び12がエンハンスメント型であり、また図3のように、端部Oがスイッチング配線SWを介し端部Cに接続されている。領域11R及び12R、端部Oと端部Aを接続するためのスイッチング配線及び端部OとBを接続するためのスイッチング配線のデータは、設計時に選択することによりセルの機能を定めるものとしてプルアップ/プルダウン・オプションセルのデータに含まれている。
【0027】
次に、上記の如く構成されたプルアップ/プルダウン・オプションセルの該選択について説明する。
【0028】
このプルアップ/プルダウン・オプション回路が、デプレッション工程を経て製造される半導体装置に適用される場合、設計段階において用途又は顧客の指定に応じNMOSトランジスタ11の領域11R又はNMOSトランジスタ12の領域12Rの一方を選択してこれをイオンビーム照射領域とすることにより、NMOSトランジスタ11又はNMOSトランジスタ12をデプレション化する。これにより図4(A)の場合と同様にプルダウン又はプルアップが定まる。バルク工程終了後配線工程前にオプション変更があった場合には、端部Oと端部A又は端部Oと端部Bとを接続するようにスイッチング配線SWを形成する配線工程を設けることにより、すなわちスイッチング配線SWによる接続の選択を変更することにより、オプション変更に対処する。配線工程終了後の不良解析においては必要に応じ、FIBにより、端部Oと端部Cの間のスイッチング配線SWを切断し、端部Oと端部A又は端部Oと端部Bの間にスイッチング配線SWを形成する。開発段階で各オプションを評価する場合についても該不良解析の場合と同様である。
【0029】
デプレッション工程を経ない半導体装置にプルアップ/プルダウン・オプション回路が形成される場合には、設計段階において、用途又は顧客の指定に応じ、端部Oが端部A又は端部Bに接続されるようにスイッチング配線SWを選択的に配置する。
【図面の簡単な説明】
【図1】本発明の一実施形態のプルアップ/プルダウン・オプション回路を示す図である。
【図2】図1の回路のパターン例であり、スイッチング配線SWが形成されていない状態を示すセルレイアウト図である。
【図3】図2のパターンにさらにスイッチング配線SWが端部OとCの間に形成された構成を示すセルレイアウト図である。
【図4】(A)及び(B)はいずれも従来のプルアップ/プルダウン・オプション回路を示す図である。
【図5】図4の回路から考えられる他のプルアップ/プルダウン・オプション回路を示す図である。
【符号の説明】
10、131 PMOSトランジスタ
11、12、132 NMOSトランジスタ
11R、12R イオンビーム照射領域
13 インバータ
14 オプション出力端
15、15A、15B 配線スイッチ
SW スイッチング配線
ND ノード
VDD 電源供給線
GND グランド線
A〜C、O 端部
Claims (4)
- 第1端が第1電源供給線に接続された負荷素子と、
該負荷素子の第2端と第2電源供給線との間に直列接続されそれぞれゲート・ソース間が接続された第1及び第2電解効果トランジスタと、
出力端と、
該負荷素子の第2端、該第1電解効果トランジスタと該第2電解効果トランジスタとの接続ノード及び該第2電源供給線のいずれか1つと該出力端との間を配線パターンにより接続する配線スイッチと、
を有する半導体装置の製造方法であって、
設計データに基づいて該第1及び第2電解効果トランジスタの所定領域に対するイオンビーム照射を制御することにより、該第1及び第2電解効果トランジスタをそれぞれデプレッション型又はエンハンスメント型に設定するバルク工程と、
設計データに基づいて該負荷素子の第2端、該第1電解効果トランジスタと該第2電解効果トランジスタとの接続ノード及び該第2電源供給線のいずれか1つを該出力端に接続させるように該配線パターンを形成する配線工程と、
を有することを特徴とする半導体装置製造方法。 - 請求項1記載の製造方法によって製造される半導体装置であって、
該第1及び第2電解効果型トランジスタの一方がデプレッション型であり、他方がエンハンスメント型であり、
該配線スイッチは、該第1電解効果型トランジスタと該第2電解効果型トランジスタとの接続ノードと該出力端との間を該配線パターンにより接続するものである、
ことを特徴とする半導体装置。 - 請求項1記載の製造方法によって製造される半導体装置であって、
該第1及び第2電解効果型トランジスタの一方がデプレッション型であり、他方がエンハンスメント型であり、
該配線スイッチは、該負荷素子の第2端及び該第2電源供給線のいずれかと該出力端との間を該配線パターンにより接続するものである、
ことを特徴とする半導体装置。 - 請求項1記載の製造方法によって製造される半導体装置であって、
該第1及び第2電解効果型トランジスタがいずれもエンハンスメント型であり、
該配線スイッチは、該負荷素子の第2端及び該第2電源供給線のいずれかと該出力端との間を該配線パターンにより接続するものである、
ことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002134766A JP4077240B2 (ja) | 2002-05-10 | 2002-05-10 | プルアップ/プルダウン・オプション回路を含む半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002134766A JP4077240B2 (ja) | 2002-05-10 | 2002-05-10 | プルアップ/プルダウン・オプション回路を含む半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003332444A JP2003332444A (ja) | 2003-11-21 |
JP4077240B2 true JP4077240B2 (ja) | 2008-04-16 |
Family
ID=29697271
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002134766A Expired - Fee Related JP4077240B2 (ja) | 2002-05-10 | 2002-05-10 | プルアップ/プルダウン・オプション回路を含む半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4077240B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4712451B2 (ja) * | 2005-06-13 | 2011-06-29 | Hoya株式会社 | 電圧固定用回路 |
JP5202976B2 (ja) | 2008-02-05 | 2013-06-05 | セイコーインスツル株式会社 | プルダウン回路を備える半導体装置 |
-
2002
- 2002-05-10 JP JP2002134766A patent/JP4077240B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003332444A (ja) | 2003-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3807818B2 (ja) | 半導体装置用モード設定回路 | |
US20050232053A1 (en) | Semiconductor integrated circuit device | |
JPH025284A (ja) | 高集積度メモリ用モード選択回路 | |
JPH06349926A (ja) | 半導体装置 | |
JP4077240B2 (ja) | プルアップ/プルダウン・オプション回路を含む半導体装置及びその製造方法 | |
JP3737908B2 (ja) | フューズラッチ回路 | |
JPH09120324A (ja) | マイクロコンピュータの動作モード設定用入力回路 | |
JP2002152031A (ja) | 入出力バッファ回路 | |
JPH11195715A (ja) | 集積回路用出力回路 | |
JP2003518773A (ja) | 高信頼性、金属プログラマブル論理回路を有する集積回路 | |
US6603219B2 (en) | Semiconductor integrated circuit | |
JP4401194B2 (ja) | 半導体装置 | |
JPH05166934A (ja) | 回路構成選択装置 | |
JPH09161486A (ja) | 半導体集積回路装置 | |
JP2000243907A (ja) | 半導体チップとパッケージ | |
JP2006324359A (ja) | 半導体チップ及び半導体装置 | |
JP2727978B2 (ja) | ビットスライスレイアウトセル | |
JPH06311022A (ja) | 半導体論理回路装置 | |
JP3452551B2 (ja) | 半導体集積回路 | |
KR101046225B1 (ko) | 메모리 장치 리드 패스의 딜레이 마진 제어 장치 | |
JP2740374B2 (ja) | 半導体集積回路装置 | |
JP2001136054A (ja) | 半導体集積回路 | |
US6157240A (en) | Output logic setting circuit in semiconductor integrated circuit | |
JPH07297290A (ja) | 半導体集積回路装置 | |
JPH1168546A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050315 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071211 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080102 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080131 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130208 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140208 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |