JP3448962B2 - 演算処理装置 - Google Patents
演算処理装置Info
- Publication number
- JP3448962B2 JP3448962B2 JP15699994A JP15699994A JP3448962B2 JP 3448962 B2 JP3448962 B2 JP 3448962B2 JP 15699994 A JP15699994 A JP 15699994A JP 15699994 A JP15699994 A JP 15699994A JP 3448962 B2 JP3448962 B2 JP 3448962B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- cpu
- unit
- longword
- address number
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、周辺装置と異なるデー
タ単位のデータの授受を行う演算処理装置に関し、高速
にデータの授受を行うことができる演算処理装置に関す
るものである。
タ単位のデータの授受を行う演算処理装置に関し、高速
にデータの授受を行うことができる演算処理装置に関す
るものである。
【０００２】
【従来の技術】プログラマブルコントローラは、ＣＰＵ
モジュールがバスを介してＩ／Ｏモジュールにアクセス
する際、Ｉ／Ｏモジュールの扱うデータ幅によってＣＰ
ＵモジュールのＣＰＵが出力するアドレス番号が異なる
ので、誤動作を防ぐため、ＣＰＵが出力するアドレスを
チェックする必要がある。このような装置、プログラマ
ブルコントローラの構成を図３に示す。図において、１
は演算処理装置であるＣＰＵモジュール、２は周辺装置
であるＩ／Ｏモジュールで、外部装置とデータの授受を
行うと共に、バス３を介して、ＣＰＵモジュール１とデ
ータの授受を行う。
モジュールがバスを介してＩ／Ｏモジュールにアクセス
する際、Ｉ／Ｏモジュールの扱うデータ幅によってＣＰ
ＵモジュールのＣＰＵが出力するアドレス番号が異なる
ので、誤動作を防ぐため、ＣＰＵが出力するアドレスを
チェックする必要がある。このような装置、プログラマ
ブルコントローラの構成を図３に示す。図において、１
は演算処理装置であるＣＰＵモジュール、２は周辺装置
であるＩ／Ｏモジュールで、外部装置とデータの授受を
行うと共に、バス３を介して、ＣＰＵモジュール１とデ
ータの授受を行う。
【０００３】ＣＰＵモジュール１において、１０はＣＰ
Ｕ、１１はＲＯＭ（リードオンリーメモリ）で、ＣＰＵ
１０が実行するプログラムが格納されている。１２はＲ
ＡＭ（ランダムアクセスメモリ）で、Ｉ／Ｏモジュール
２の情報とＣＰＵ１０のワークエリアなどを有してい
る。１３はワード／ロング設定レジスタで、ＣＰＵ１０
がアクセスするデータがワード単位（１６ビット）かロ
ングワード単位（３２ビット）かの設定を保持する。こ
こでは、ワード単位のとき、”０”、ロングワード単位
のとき、”１”を保持する。１４はアドレスチェック部
で、ワード／ロング設定レジスタ１３の設定がロングワ
ード単位のとき、ＣＰＵ１０が出力するアドレス番号を
入力し、アドレス番号が正しいかどうかをチェックし、
正しくないときは、ＣＰＵ１０にバスエラーを通知し、
正しいときは、起動信号を出力する。１５はアクセスコ
ントロール部で、ワード／ロング設定レジスタ１３の設
定がワード単位のときはワード単位のアクセスをＣＰＵ
１０が出力するアドレス番号に対応するＩ／０モジュー
ル２に行い、また、ロングワード単位のとき、アドレス
チェック部１４から起動信号を受けて、ＣＰＵ１０が出
力するアドレス番号に対応するＩ／Ｏモジュール２にロ
ングワード単位のアクセスを行う。Ｉ／Ｏモジュール２
において、２０はＲＡＭで、１６ビットのデータを格納
する。２１は入出力部で、外部装置からデータを受け取
りＲＡＭ２０に格納、あるいは、ＲＡＭ２０からデータ
を取り出し外部装置に出力する。２２はバス制御部で、
アクセスコントロール部１５から出力されるアドレスと
データとにより、ＲＡＭ２０に格納、あるいは、ＲＡＭ
２０のデータを取り出してアクセスコントロール部１５
にデータを渡す。
Ｕ、１１はＲＯＭ（リードオンリーメモリ）で、ＣＰＵ
１０が実行するプログラムが格納されている。１２はＲ
ＡＭ（ランダムアクセスメモリ）で、Ｉ／Ｏモジュール
２の情報とＣＰＵ１０のワークエリアなどを有してい
る。１３はワード／ロング設定レジスタで、ＣＰＵ１０
がアクセスするデータがワード単位（１６ビット）かロ
ングワード単位（３２ビット）かの設定を保持する。こ
こでは、ワード単位のとき、”０”、ロングワード単位
のとき、”１”を保持する。１４はアドレスチェック部
で、ワード／ロング設定レジスタ１３の設定がロングワ
ード単位のとき、ＣＰＵ１０が出力するアドレス番号を
入力し、アドレス番号が正しいかどうかをチェックし、
正しくないときは、ＣＰＵ１０にバスエラーを通知し、
正しいときは、起動信号を出力する。１５はアクセスコ
ントロール部で、ワード／ロング設定レジスタ１３の設
定がワード単位のときはワード単位のアクセスをＣＰＵ
１０が出力するアドレス番号に対応するＩ／０モジュー
ル２に行い、また、ロングワード単位のとき、アドレス
チェック部１４から起動信号を受けて、ＣＰＵ１０が出
力するアドレス番号に対応するＩ／Ｏモジュール２にロ
ングワード単位のアクセスを行う。Ｉ／Ｏモジュール２
において、２０はＲＡＭで、１６ビットのデータを格納
する。２１は入出力部で、外部装置からデータを受け取
りＲＡＭ２０に格納、あるいは、ＲＡＭ２０からデータ
を取り出し外部装置に出力する。２２はバス制御部で、
アクセスコントロール部１５から出力されるアドレスと
データとにより、ＲＡＭ２０に格納、あるいは、ＲＡＭ
２０のデータを取り出してアクセスコントロール部１５
にデータを渡す。
【０００４】このような装置の動作を以下に示す。ＣＰ
Ｕ１０がワード単位のデータの授受をＩ／Ｏモジュール
２と行うとき、ＣＰＵ１０はワード／ロング設定レジス
タ１３のアドレスを指定し、データ”０”を出力する。
これにより、ワード／ロング設定レジスタ１３は”０”
を保持する。そして、アドレスチェック部１４は、ワー
ド／ロング設定レジスタ１３の保持値が”０”なので、
何も行わない。アクセスコントロール部１５は、ワード
／ロング設定レジスタ１３の保持値が”０”なので、Ｃ
ＰＵ１０からのアドレス番号とリード／ライト信号を受
けて、アドレス番号に対応するＲＡＭ２０を有するＩ／
Ｏモジュール２とワード単位のデータの授受を行う。
Ｕ１０がワード単位のデータの授受をＩ／Ｏモジュール
２と行うとき、ＣＰＵ１０はワード／ロング設定レジス
タ１３のアドレスを指定し、データ”０”を出力する。
これにより、ワード／ロング設定レジスタ１３は”０”
を保持する。そして、アドレスチェック部１４は、ワー
ド／ロング設定レジスタ１３の保持値が”０”なので、
何も行わない。アクセスコントロール部１５は、ワード
／ロング設定レジスタ１３の保持値が”０”なので、Ｃ
ＰＵ１０からのアドレス番号とリード／ライト信号を受
けて、アドレス番号に対応するＲＡＭ２０を有するＩ／
Ｏモジュール２とワード単位のデータの授受を行う。
【０００５】また、ＣＰＵ１０がロングワード単位のデ
ータの授受をＩ／Ｏモジュール２と行うとき、ＣＰＵ１
０はワード／ロング設定レジスタ１３のアドレスを指示
し、データ”１”を出力する。これにより、ワード／ロ
ング設定レジスタ１３は”１”を保持する。そして、ア
ドレスチェック部１４は、ワード／ロング設定レジスタ
１３の保持値”１”を入力することにより、ＣＰＵ１０
から出力されるアドレスが４の倍数かどうかのチェック
を行い、正しいときは起動信号を出力し、正しくないと
きはバスエラーをＣＰＵ１０に通知する。そして、順
次、ＣＰＵ１０から出力されるアドレスが前回のアドレ
ス＋２かどうかのチェックを行い、正しいときは起動信
号を出力し、正しくないときはバスエラーをＣＰＵ１０
に通知する。上記の起動信号を受けて、アクセスコント
ロール部１５は、ＣＰＵ１０からのアドレス番号とリー
ド／ライト信号を受けて、アドレス番号に対応するＲＡ
Ｍ２０を有するＩ／Ｏモジュール２とロングワード単位
のデータの授受を行う。つまり、アクセスコントロール
部１５がＣＰＵ１０からのアドレス番号によるＩ／Ｏモ
ジュール２のアクセスとＣＰＵ１０からのアドレス番号
＋１によるＩ／Ｏモジュール２のアクセスとを行い、ロ
ングワード単位のデータとする。
ータの授受をＩ／Ｏモジュール２と行うとき、ＣＰＵ１
０はワード／ロング設定レジスタ１３のアドレスを指示
し、データ”１”を出力する。これにより、ワード／ロ
ング設定レジスタ１３は”１”を保持する。そして、ア
ドレスチェック部１４は、ワード／ロング設定レジスタ
１３の保持値”１”を入力することにより、ＣＰＵ１０
から出力されるアドレスが４の倍数かどうかのチェック
を行い、正しいときは起動信号を出力し、正しくないと
きはバスエラーをＣＰＵ１０に通知する。そして、順
次、ＣＰＵ１０から出力されるアドレスが前回のアドレ
ス＋２かどうかのチェックを行い、正しいときは起動信
号を出力し、正しくないときはバスエラーをＣＰＵ１０
に通知する。上記の起動信号を受けて、アクセスコント
ロール部１５は、ＣＰＵ１０からのアドレス番号とリー
ド／ライト信号を受けて、アドレス番号に対応するＲＡ
Ｍ２０を有するＩ／Ｏモジュール２とロングワード単位
のデータの授受を行う。つまり、アクセスコントロール
部１５がＣＰＵ１０からのアドレス番号によるＩ／Ｏモ
ジュール２のアクセスとＣＰＵ１０からのアドレス番号
＋１によるＩ／Ｏモジュール２のアクセスとを行い、ロ
ングワード単位のデータとする。
【０００６】
【発明が解決しようとする課題】このような構成の場
合、以下のような問題点があった。ＣＰＵ１０がワード
単位とロングワード単位のデータを交互に処理したい場
合、ＣＰＵ１０はワード／ロング設定レジスタ１３を設
定してから、Ｉ／Ｏモジュール２とデータの授受を行わ
なければならないので、ＣＰＵモジュール１の処理速度
が遅くなるという問題点があった。
合、以下のような問題点があった。ＣＰＵ１０がワード
単位とロングワード単位のデータを交互に処理したい場
合、ＣＰＵ１０はワード／ロング設定レジスタ１３を設
定してから、Ｉ／Ｏモジュール２とデータの授受を行わ
なければならないので、ＣＰＵモジュール１の処理速度
が遅くなるという問題点があった。
【０００７】本発明の目的は、事前にデータの授受を行
うデータ単位を設定しなくとも、高速に周辺装置とデー
タの授受を行うことができる演算処理装置を実現するこ
とにある。
うデータ単位を設定しなくとも、高速に周辺装置とデー
タの授受を行うことができる演算処理装置を実現するこ
とにある。
【０００８】
【課題を解決するための手段】本発明は、周辺装置とバ
スを介してワード単位あるいはロングワード単位のデー
タの授受を行うＣＰＵを有する演算処理装置において、
前記ＣＰＵが出力するアドレス番号を入力し、前記アド
レス番号が、ロングワード単位のデータを扱う周辺装置
の規定のアドレス番号のとき、ロングワード単位のアド
レス番号が正しいかどうかをチェックし、正しくないと
きは、ＣＰＵにバスエラーを通知し、正しいときは、起
動信号を出力し、前記アドレス番号が、ワード単位のデ
ータを扱う周辺装置の規定のアドレス番号のとき、ワー
ド単位の起動信号を出力するアドレスチェック部と、こ
のアドレスチェック部から起動信号を受けて、前記ＣＰ
Ｕが出力するアドレス番号に対応する前記周辺装置にア
クセスを行うアクセスコントロール部と、を設けたこと
を特徴とするものである。
スを介してワード単位あるいはロングワード単位のデー
タの授受を行うＣＰＵを有する演算処理装置において、
前記ＣＰＵが出力するアドレス番号を入力し、前記アド
レス番号が、ロングワード単位のデータを扱う周辺装置
の規定のアドレス番号のとき、ロングワード単位のアド
レス番号が正しいかどうかをチェックし、正しくないと
きは、ＣＰＵにバスエラーを通知し、正しいときは、起
動信号を出力し、前記アドレス番号が、ワード単位のデ
ータを扱う周辺装置の規定のアドレス番号のとき、ワー
ド単位の起動信号を出力するアドレスチェック部と、こ
のアドレスチェック部から起動信号を受けて、前記ＣＰ
Ｕが出力するアドレス番号に対応する前記周辺装置にア
クセスを行うアクセスコントロール部と、を設けたこと
を特徴とするものである。
【０００９】
【作用】このような本発明では、ＣＰＵが周辺装置のア
ドレス番号を出力する。そして、アドレスチェック部
は、ＣＰＵが出力するアドレス番号によって、アドレス
番号が正しいかどうかをチェックし、正しいときは、起
動信号をアクセスコントロール部に通知し、正しくない
ときは、ＣＰＵにバスエラーを通知する。起動信号を受
けたアクセスコントロール部は周辺装置とデータの授受
を行う。
ドレス番号を出力する。そして、アドレスチェック部
は、ＣＰＵが出力するアドレス番号によって、アドレス
番号が正しいかどうかをチェックし、正しいときは、起
動信号をアクセスコントロール部に通知し、正しくない
ときは、ＣＰＵにバスエラーを通知する。起動信号を受
けたアクセスコントロール部は周辺装置とデータの授受
を行う。
【００１０】
【実施例】以下図面を用いて本発明を説明する。図１は
本発明の一実施例を示した構成図である。図３と同一の
ものは同一符号を付す。図において、１６はアドレスチ
ェック部で、ＣＰＵ１０が出力するアドレス番号を入力
し、ロングワード単位の規定のアドレス番号に応じてロ
ングワード単位のアドレス番号が正しいかどうかをチェ
ックし、正しくないときは、ＣＰＵ１０にバスエラーを
通知し、正しいときは、ロングワード単位の起動信号を
出力する。ＣＰＵ１０からのアドレス番号がワード単位
のアドレス番号のときは、ワード単位の起動信号を出力
する。アクセスコントロール部１５は、アドレスチェッ
ク部１６からワード単位あるいはロングワード単位の起
動信号を受けて、ＣＰＵ１０が出力するアドレス番号に
対応するＩ／Ｏモジュール２にアクセスを行う。そし
て、アドレスチェック部１６の具体的構成を図２に示
す。図において、１６１はデコーダで、アドレス番号を
入力し、アドレス番号に従って信号を出力する。つま
り、ワード単位のアドレスならばアクセスコントロール
部１５にワード単位のアクセスを起動させるワード信号
を出力し、ロングワード単位のアドレスならば、ロング
ワード単位であることを通知するロングワード信号を出
力する。１６２はチェック部で、デコーダ１６１からの
ロングワード信号を受けて、アドレス番号がロングワー
ド単位のアドレスとして正しいかどうかチェックを行
い、正しいときはアクセスコントロール部１５へロング
ワード単位のアクセスを起動させる信号を出力し、正し
くないときはＣＰＵ１０へバスエラーを通知する。
本発明の一実施例を示した構成図である。図３と同一の
ものは同一符号を付す。図において、１６はアドレスチ
ェック部で、ＣＰＵ１０が出力するアドレス番号を入力
し、ロングワード単位の規定のアドレス番号に応じてロ
ングワード単位のアドレス番号が正しいかどうかをチェ
ックし、正しくないときは、ＣＰＵ１０にバスエラーを
通知し、正しいときは、ロングワード単位の起動信号を
出力する。ＣＰＵ１０からのアドレス番号がワード単位
のアドレス番号のときは、ワード単位の起動信号を出力
する。アクセスコントロール部１５は、アドレスチェッ
ク部１６からワード単位あるいはロングワード単位の起
動信号を受けて、ＣＰＵ１０が出力するアドレス番号に
対応するＩ／Ｏモジュール２にアクセスを行う。そし
て、アドレスチェック部１６の具体的構成を図２に示
す。図において、１６１はデコーダで、アドレス番号を
入力し、アドレス番号に従って信号を出力する。つま
り、ワード単位のアドレスならばアクセスコントロール
部１５にワード単位のアクセスを起動させるワード信号
を出力し、ロングワード単位のアドレスならば、ロング
ワード単位であることを通知するロングワード信号を出
力する。１６２はチェック部で、デコーダ１６１からの
ロングワード信号を受けて、アドレス番号がロングワー
ド単位のアドレスとして正しいかどうかチェックを行
い、正しいときはアクセスコントロール部１５へロング
ワード単位のアクセスを起動させる信号を出力し、正し
くないときはＣＰＵ１０へバスエラーを通知する。
【００１１】このような装置の動作を以下で説明する。
ここで、ワード単位のデータを扱うＩ／Ｏモジュール２
のＲＡＭ２０のアドレスを”＄７０００００”台とし、
ロングワード単位のデータを扱うＩ／Ｏモジュール２の
ＲＡＭ２０のアドレス、つまり、ロングワード単位の規
定のアドレスを”＄７４００００”台とする。ＣＰＵ１
０はアクセスしたいＩ／Ｏモジュール２のＲＡＭ２０の
アドレス番号を出力する。そして、デコーダ１６１は、
ＣＰＵ１０から出力されたアドレス番号が”＄７０００
００”台か”＄７４００００”台かにより、ワード信号
かロングワード信号を出力する。その結果、”＄７００
０００”台のときは、アクセスコントロール部１５にワ
ード単位のアクセスを起動する。”＄７４００００”台
のときは、チェック部１６２がＣＰＵ１０からのアドレ
ス番号が４の倍数かどうかのチェック行い、正しいとき
はロングワード単位のデータの処理の起動をアクセスコ
ントロール部１５にかけ、正しくないときはバスエラー
をＣＰＵ１０に通知する。順次、チェック部１６２は、
ＣＰＵ１０からのアドレス番号が４の倍数＋２かどうか
のチェックを行い、正しいときはロングワード単位のデ
ータ処理の起動をアクセスコントロール部１５にかけ、
正しくないときはバスエラーをＣＰＵ１０に通知する。
そして、アクセスコントロール部１５は、ワード単位あ
るいはロングワード単位の起動信号に従ってＩ／Ｏモジ
ュール２のアクセスを行う。
ここで、ワード単位のデータを扱うＩ／Ｏモジュール２
のＲＡＭ２０のアドレスを”＄７０００００”台とし、
ロングワード単位のデータを扱うＩ／Ｏモジュール２の
ＲＡＭ２０のアドレス、つまり、ロングワード単位の規
定のアドレスを”＄７４００００”台とする。ＣＰＵ１
０はアクセスしたいＩ／Ｏモジュール２のＲＡＭ２０の
アドレス番号を出力する。そして、デコーダ１６１は、
ＣＰＵ１０から出力されたアドレス番号が”＄７０００
００”台か”＄７４００００”台かにより、ワード信号
かロングワード信号を出力する。その結果、”＄７００
０００”台のときは、アクセスコントロール部１５にワ
ード単位のアクセスを起動する。”＄７４００００”台
のときは、チェック部１６２がＣＰＵ１０からのアドレ
ス番号が４の倍数かどうかのチェック行い、正しいとき
はロングワード単位のデータの処理の起動をアクセスコ
ントロール部１５にかけ、正しくないときはバスエラー
をＣＰＵ１０に通知する。順次、チェック部１６２は、
ＣＰＵ１０からのアドレス番号が４の倍数＋２かどうか
のチェックを行い、正しいときはロングワード単位のデ
ータ処理の起動をアクセスコントロール部１５にかけ、
正しくないときはバスエラーをＣＰＵ１０に通知する。
そして、アクセスコントロール部１５は、ワード単位あ
るいはロングワード単位の起動信号に従ってＩ／Ｏモジ
ュール２のアクセスを行う。
【００１２】このように、ＣＰＵ１０が出力するアドレ
ス番号によって、ロングワード単位のデータが正しいか
どうかをチェックするアドレスチェック部１６を設けた
ことにより、ワード単位かロングワード単位かの設定を
事前にする必要がないので、ＣＰＵモジュール１の処理
速度を速くすることができる。
ス番号によって、ロングワード単位のデータが正しいか
どうかをチェックするアドレスチェック部１６を設けた
ことにより、ワード単位かロングワード単位かの設定を
事前にする必要がないので、ＣＰＵモジュール１の処理
速度を速くすることができる。
【００１３】なお、本発明はこれに限定されるものでは
なく、アドレスチェック部１６は、最初のアドレス番号
が４の倍数かどうかをチェックする構成であるが、最初
から２の倍数であるかをチェックする構成にしてもよ
い。また、ワード単位のときは、アドレスのチェックを
行わない構成にしたが、チェックを行う構成にしてもよ
い。そして、実施例において、ワード単位とロングワー
ド単位のデータだけを扱って説明したが、他の単位のデ
ータを扱ってもよい。
なく、アドレスチェック部１６は、最初のアドレス番号
が４の倍数かどうかをチェックする構成であるが、最初
から２の倍数であるかをチェックする構成にしてもよ
い。また、ワード単位のときは、アドレスのチェックを
行わない構成にしたが、チェックを行う構成にしてもよ
い。そして、実施例において、ワード単位とロングワー
ド単位のデータだけを扱って説明したが、他の単位のデ
ータを扱ってもよい。
【００１４】
【発明の効果】本発明によれば、ＣＰＵが出力するアド
レス番号によって、データ単位のアドレス番号が正しい
かどうかをチェックするアドレスチェック部を設けたこ
とにより、データ単位の設定を事前にする必要がないの
で、演算処理装置の処理速度を速くすることができると
いう効果がある。
レス番号によって、データ単位のアドレス番号が正しい
かどうかをチェックするアドレスチェック部を設けたこ
とにより、データ単位の設定を事前にする必要がないの
で、演算処理装置の処理速度を速くすることができると
いう効果がある。
【図１】本発明の一実施例を示した構成図である。
【図２】図１の装置のアドレスチェック部１６の具体的
構成を示した図である。
構成を示した図である。
【図３】従来のプログラマブルコントローラの構成を示
した図である。
した図である。
１ ＣＰＵモジュール
２ Ｉ／Ｏモジュール
３ バス
１０ ＣＰＵ
１５ アクセスコントロール部
１６ アドレスチェック部
Claims (2)
- 【請求項１】 周辺装置とバスを介してワード単位ある
いはロングワード単位のデータの授受を行うＣＰＵを有
する演算処理装置において、 前記ＣＰＵが出力するアドレス番号を入力し、前記アド
レス番号が、ロングワード単位のデータを扱う周辺装置
の規定のアドレス番号のとき、ロングワード単位のアド
レス番号が正しいかどうかをチェックし、正しくないと
きは、ＣＰＵにバスエラーを通知し、正しいときは、起
動信号を出力し、前記アドレス番号が、ワード単位のデ
ータを扱う周辺装置の規定のアドレス番号のとき、ワー
ド単位の起動信号を出力するアドレスチェック部と、 このアドレスチェック部から起動信号を受けて、前記Ｃ
ＰＵが出力するアドレス番号に対応する前記周辺装置に
アクセスを行うアクセスコントロール部と、を設けたこ
とを特徴とする演算処理装置。 - 【請求項２】 アドレスチェック部は、 アドレス番号を入力し、ワード単位のデータを扱う周辺
装置の規定のアドレス番号ならばアクセスコントロール
部にワード単位のアクセスを起動させるワード信号を出
力し、ロングワード単位のデータを扱う周辺装置の規定
のアドレス番号ならば、ロングワード単位であることを
通知するロングワード信号を出力するデコーダと、 このデコーダからのロングワード信号を受けて、アドレ
ス番号がロングワード単位のアドレスとして正しいかど
うかチェックを行い、正しいときはアクセスコントロー
ル部へロングワード単位のアクセスを起動させる信号を
出力し、正しくないときはＣＰＵへバスエラーを通知す
るチェック部とを有することを特徴とする請求項１記載
の演算処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15699994A JP3448962B2 (ja) | 1994-07-08 | 1994-07-08 | 演算処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15699994A JP3448962B2 (ja) | 1994-07-08 | 1994-07-08 | 演算処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0822431A JPH0822431A (ja) | 1996-01-23 |
| JP3448962B2 true JP3448962B2 (ja) | 2003-09-22 |
Family
ID=15639981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15699994A Expired - Fee Related JP3448962B2 (ja) | 1994-07-08 | 1994-07-08 | 演算処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3448962B2 (ja) |
-
1994
- 1994-07-08 JP JP15699994A patent/JP3448962B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0822431A (ja) | 1996-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3448962B2 (ja) | 演算処理装置 | |
| JP3078000B2 (ja) | 情報処理装置 | |
| US5793991A (en) | Method of equalizing loads on a computer bus | |
| JP2751878B2 (ja) | マルチプロセッサ装置 | |
| JPS603049A (ja) | バスインタ−フエ−ス装置 | |
| JP3226557B2 (ja) | マルチプロセッサシステム | |
| KR100238175B1 (ko) | 버스 제어논리장치 | |
| EP0818008B1 (en) | Dynamic ram in a microprocessor system | |
| JPH01309159A (ja) | マルチポートメモリ | |
| JPH02281341A (ja) | デバッグ時のライトデータ確認方法 | |
| JPS6232832B2 (ja) | ||
| EP0423735B1 (en) | Microprocessor having parity check function | |
| JPH06119195A (ja) | プロセッサ装置 | |
| JPH0217563A (ja) | 共有メモリの初期化方法 | |
| JPH04177452A (ja) | 情報処理装置 | |
| JPS61294556A (ja) | プログラム誤動作検出方式 | |
| JPH02159623A (ja) | マイクロコンピュータ | |
| JPH03166640A (ja) | マルチプロセッサシステム | |
| JPH01261759A (ja) | コンピュータ装置 | |
| JPH0528055A (ja) | メモリ書込データ誤り検出装置 | |
| JPS62212852A (ja) | 記憶保護方式 | |
| JPH0250755A (ja) | コプロセッサ | |
| JPH0414147A (ja) | 中央演算処理装置 | |
| JPH047762A (ja) | メモリアクセス方法 | |
| JPS63174134A (ja) | 割込み制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080711 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130711 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |