JP3445509B2 - 半導体装置の製造方法および製造装置 - Google Patents

半導体装置の製造方法および製造装置

Info

Publication number
JP3445509B2
JP3445509B2 JP31853198A JP31853198A JP3445509B2 JP 3445509 B2 JP3445509 B2 JP 3445509B2 JP 31853198 A JP31853198 A JP 31853198A JP 31853198 A JP31853198 A JP 31853198A JP 3445509 B2 JP3445509 B2 JP 3445509B2
Authority
JP
Japan
Prior art keywords
conductive adhesive
adhesive film
semiconductor element
carrier substrate
transferring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31853198A
Other languages
English (en)
Other versions
JP2000150555A (ja
Inventor
哲浩 山本
嘉昭 竹岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP31853198A priority Critical patent/JP3445509B2/ja
Publication of JP2000150555A publication Critical patent/JP2000150555A/ja
Application granted granted Critical
Publication of JP3445509B2 publication Critical patent/JP3445509B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/921Connecting a surface with connectors of different types
    • H01L2224/9212Sequential connecting processes
    • H01L2224/92122Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、半導体素子の集
積回路部を保護し、かつ外部装置と半導体素子の電気的
接続を安定に確保し、さらに最も高密度な実装を可能と
した半導体パッケージであるチップサイズパッケージ
(以降CSPと称する)等の半導体装置の製造方法およ
び製造装置に関するものであり、特に半導体素子と配線
基板との電気的接続に金属突起と導電性接着剤を用いた
フリップチップ接続技術(以降SBB工法と称する)を
用いた半導体装置の製造方法および製造装置に関するも
のである。
【0002】
【従来の技術】近年、半導体素子をプリント基板に対し
高密度に実装できるパッケージの検討が行われており、
CSPもそれら高密度実装に対応した小型パッケージと
して注目されている。
【0003】以下、従来のCSPの半導体装置の製造方
法について図6の工程断面図を参照しながら説明する。
【0004】まず、半導体素子21の素子電極22上に
Auバンプ23を形成する(図6(a))。次に、表面
が平滑な転写皿24上に均一な厚さで平滑な表面状態を
有する導電性接着剤膜25を形成する(図6(b))。
導電性接着剤26が素子電極22にはい上がらないよう
に、導電性接着剤膜25にAuバンプ23を浸積させ
(図6(c))、適量の導電性接着剤26をAuバンプ
23に転写させる(図6(d))。次に、半導体素子2
1とキャリア基板27とを位置あわせして搭載し、導電
性接着剤26を加熱硬化させる(図6(e))。なお、
28は基板表面電極、29は基板裏面電極である。次
に、半導体素子21とキャリア基板27との隙間に封止
樹脂30を注入し、熱硬化させる(図6(f))。
【0005】
【発明が解決しようとする課題】しかしながら、従来は
半導体素子21の素子電極22上に形成したAuバンプ
23に導電性接着剤26を転写するために形成している
均一な厚さの導電性接着剤膜25が時間の経過とともに
変化(粘度の上昇と膜面の平坦性の劣化)し、Auバン
プ23への導電性接着剤26の転写量が時間の経過とと
もに減少してしまうという課題を有していた。このた
め、1回の投入における導電性接着剤26の使用時間が
短くなり、導電性接着剤26の投入頻度が多くなり、材
料費が嵩むと共に作業工程が多くなり、製品の信頼性が
低下するという問題があった。
【0006】この発明は、前記従来の課題を解決するも
のであって、導電性接着剤の使用時間の長時間化と安定
した導電性接着剤の転写が可能となり、材料費の低減,
作業工数の削減が図れ、信頼性の高い半導体装置の製造
方法および製造装置を提供することを目的とする。
【0007】
【課題を解決するための手段】請求項1記載の半導体装
置の製造方法は、半導体素子の電極上に金属突起を形成
する工程と、金属突起に導電性接着剤膜を転写する工程
と、導電性接着剤膜を転写した金属突起とキャリア基板
の基板表面電極とを位置合わせして半導体素子をキャリ
ア基板に搭載する工程と、導電性接着剤膜を硬化する工
程と、半導体素子とキャリア基板の隙間およびキャリア
基板の上面で半導体素子の周囲に絶縁性樹脂を塗布注入
する工程と、絶縁性樹脂を硬化する工程とを含み、金属
突起に転写する際に形成する導電性接着剤膜の厚さを時
間の経過とともに厚くすることを特徴とするものであ
る。
【0008】請求項2記載の半導体装置の製造方法は、
請求項1において、半導体素子の電極上に金属突起を形
成する工程において、金属突起をワイヤボンディング法
を用いて形成することを特徴とするものである。
【0009】請求項3記載の半導体装置の製造装置は、
半導体素子の電極上に形成した金属突起に導電性接着剤
膜を転写するものであって、平滑な表面状態を有する転
写皿と、転写皿上で回転させて転写皿上に均一な厚さと
平滑な膜面を有する導電性接着剤膜を形成するブレード
を有した回転ユニットとを備え、転写皿上に形成する導
電性接着剤膜の厚さが時間の経過とともに厚くなるよう
に、転写皿に対するブレードの相対的な高さを調整する
機構を有したことを特徴とするものである。
【0010】請求項1ないし請求項3記載の半導体装置
の製造方法および製造装置にると、金属突起に転写する
際に形成する導電性接着剤膜の厚さを時間の経過ととも
に厚くすることで、導電性接着剤膜の粘土上昇と膜面劣
化による転写量の減少を防ぐことができ、1回の投入に
よる導電性接着剤膜の使用時間の長時間化が図れる。
【0011】請求項4記載の半導体装置の製造方法は、
半導体素子の電極上に金属突起を形成する工程と、金属
突起に導電性接着剤膜を転写する工程と、導電性接着剤
膜を転写した金属突起とキャリア基板の基板表面電極と
を位置合わせして半導体素子をキャリア基板に搭載する
工程と、導電性接着剤膜を硬化する工程と、半導体素子
とキャリア基板の隙間およびキャリア基板の上面で半導
体素子の周囲に絶縁性樹脂を塗布注入する工程と、絶縁
性樹脂を硬化する工程とを含み、金属突起に転写する際
に形成する導電性接着剤膜の温度を、導電性接着剤膜の
転写量が時間の経過とともに減少しないように調節する
ことを特徴とするものである。
【0012】請求項5記載の半導体装置の製造方法は、
半導体素子の電極上にワイヤボンディング法を用いて金
属突起を形成する工程と、金属突起に導電性接着剤膜を
転写する工程と、導電性接着剤膜を転写した金属突起と
キャリア基板の基板表面電極とを位置合わせして半導体
素子をキャリア基板に搭載する工程と、導電性接着剤膜
を硬化する工程と、半導体素子とキャリア基板の隙間お
よびキャリア基板の上面で半導体素子の周囲に絶縁性樹
脂を塗布注入する工程と、絶縁性樹脂を硬化する工程と
を含み、金属突起に転写する際に形成する導電性接着剤
膜の温度を15℃〜20℃に保持することを特徴とする
ものである。
【0013】請求項6記載の半導体装置の製造装置は、
半導体素子の電極上に形成した金属突起に導電性接着剤
膜を転写する半導体装置の製造装置であって、平滑な表
面状態を有する転写皿と、転写皿上で回転させて転写皿
上に均一な厚さと平滑な膜面を有する導電性接着剤膜を
形成するブレードを有した回転ユニットとを備え、転写
皿上に形成する導電性接着剤膜の温度を、導電性接着剤
膜の転写量が時間の経過とともに減少しないように調整
する手段を有したことを特徴とするものである。
【0014】請求項4ないし請求項6記載の半導体装置
の製造方法および製造装置にると、金属突起に転写する
際に形成する導電性接着剤膜の温度を、導電性接着剤膜
の転写量が時間の経過とともに減少しないように調整す
ることで、導電性接着剤膜の粘土上昇と膜面劣化による
転写量の減少を防ぐことができ、1回の投入による導電
性接着剤膜の使用時間の長時間化が図れる。
【0015】
【発明の実施の形態】第1の実施の形態 この発明の第1の実施の形態について図1ないし図4を
参照しながら説明する。
【0016】図1は、CSPの半導体装置の製造方法を
示した工程断面図である。まず、半導体素子1の素子電
極2上にワイヤボンディング法を用いて金属突起となる
Auバンプ3を形成する(図1(a))。次に、表面が
平滑な転写皿4上に均一な厚さで平滑な表面状態を有す
る導電性接着剤膜5を形成する(図1(b))。導電性
接着剤6が素子電極2にはい上がらないように、導電性
接着剤膜5にAuバンプ3を浸積させ(図1(c))、
適量の導電性接着剤6をAuバンプ3に転写させる(図
1(d))。次に、半導体素子1とキャリア基板7とを
位置あわせして搭載し、導電性接着剤6を加熱硬化させ
る(図1(e))。なお、8は基板表面電極、9は基板
裏面電極である。次に、半導体素子1とキャリア基板7
との隙間に絶縁性樹脂からなる封止樹脂10を注入し、
加熱硬化させる(図1(f))。
【0017】次に、この実施の形態におけるAuバンプ
3に導電性接着剤6を転写する工程の詳細を図2ないし
図4を用いて説明する。
【0018】図2は、SBB工法におけるAuバンプ3
への導電性接着剤6の転写に用いる均一な厚さと平滑な
膜面を有する導電性接着剤膜5を形成する半導体装置の
製造装置11を示しており、図2(a)は平面図、図2
(b)は(a)のX−X断面図である。平滑な表面状態
を有する転写皿4上でブレード12,掻き取りブレード
13および掻き寄せブレード14を有する回転ユニット
15を回転させることにより、均一な厚さと平滑な膜面
を有する導電性接着剤膜5を形成する。このとき導電性
接着剤膜5の膜厚は、ブレード12と転写皿4との間隔
によって決定される。しかし、時間経過とともに導電性
接着剤5は粘度上昇と膜面の凹凸化をまねき、膜厚を一
定に保った場合、Auバンプ3への導電性接着剤6の転
写量が減少してしまうことが確認されている。また、一
方ではその導電性接着剤6の転写量は、膜厚を厚くする
ことにより増加させることが可能であることを確認して
いる。
【0019】そこで、図3に示すように、転写皿4とブ
レード12の隙間btを時間の経過とともに調整するこ
とにより、導電性接着剤膜5の膜厚atを適量の転写量
を得るのに必要な厚さに調整する。すなわち、図4
(b)に示すように、転写皿4とブレード12の隙間b
tを時間経過とともに大きくすることで、図4(a)に
示すように、導電性接着剤膜5の膜厚atを時間経過と
ともに厚くする。この結果、1回の投入における導電性
接着剤6の使用時間を長くすることが可能となる。
【0020】このように構成された半導体装置の製造方
法および製造装置にると、転写皿4上に形成する導電性
接着剤膜5の厚さを時間の経過とともに厚くすること
で、導電性接着剤6の粘土上昇と膜面劣化による転写量
の減少を防ぐことができ、1回の投入による導電性接着
剤6の使用時間の長時間化が図れ、より安定した導電性
接着剤6の転写を実現できる。よって、材料費の低減、
作業工程の削減および製品の信頼性を向上させることが
できる。
【0021】第2の実施の形態 この発明の第2の実施の形態について図5を参照しなが
ら説明する。
【0022】図5は、半導体装置の製造装置の平面図お
よび断面図を示している。なお、半導体装置の製造方法
は図1に示した例と同様である。
【0023】この実施の形態は、図2と同様に平滑な表
面状態を有する転写皿4上でブレード12、掻き取りブ
レード13および掻き寄せブレード14を有する回転ユ
ニット15を回転させることにより、均一な厚さと平滑
な膜面を有する導電性接着剤膜5を形成するが、この時
温度調節手段にて転写皿4を冷却することにより、導電
性接着剤膜5を15℃〜20℃に保持する。転写皿4を
冷却する温度調節手段としては、転写皿4を取付けてい
るステージ部に冷却水を循環させ転写皿4を冷却する。
本実施の形態で用いる導電性接着剤6は15℃〜20℃
の間に保持することにより、粘度上昇と膜面の凹凸化を
抑制することが可能であることが確認されているので、
導電性接着剤6の1回の投入における使用時間を向上さ
せることが可能となる。15℃〜20℃の間に保持する
ことにより粘度上昇と膜面の凹凸化を抑制できる導電性
接着剤6としては、例えば導電フィラー(Ag−Pd)
とエポキシレジンの混合物を使用する。
【0024】このように構成された半導体装置の製造方
法および製造装置にると、転写皿4上に形成する導電性
接着剤膜5の温度を、導電性接着剤膜5の転写量が時間
の経過とともに減少しないように調整することで、導電
性接着剤6の粘土上昇と膜面劣化による転写量の減少を
防ぐことができ、1回の投入による導電性接着剤6の使
用時間の長時間化が図れ、より安定した導電性接着剤6
の転写を実現できる。よって、材料費の低減、作業工程
の削減および製品の信頼性を向上させることができる。
【0025】なお、導電性接着剤膜の温度調節は冷却に
限るものではなく、使用する導電性接着剤の材質によっ
ては暖めてもよい。
【0026】また、第1の実施の形態における導電性接
着剤膜5の厚さを時間の経過とともに厚くすることと、
第2の実施の形態における導電性接着剤膜5の温度を、
導電性接着剤膜5の転写量が時間の経過とともに減少し
ないように調整することの両方を採用することで、より
安定したAuバンプ3への導電性接着剤6の転写が可能
となり、信頼性の高い半導体装置の製造方法および製造
装置を得ることができる。
【0027】また、Auバンプ3はワイヤボンディング
法による形成に限らない。さらに、半導体装置の製造装
置11としては、図2,図5に示したような転写皿上で
ブレードを回転させて導電性接着剤膜を形成する構造の
ものに限らない。
【0028】
【発明の効果】請求項1ないし請求項3記載の半導体装
置の製造方法および製造装置にると、金属突起に転写す
る際に形成する導電性接着剤膜の厚さを時間の経過とと
もに厚くすることで、導電性接着剤膜の粘土上昇と膜面
劣化による転写量の減少を防ぐことができ、1回の投入
による導電性接着剤膜の使用時間の長時間化が図れ、よ
り安定した導電性接着剤の転写を実現できる。よって、
材料費の低減、作業工程の削減および製品の信頼性を向
上させることができる。
【0029】請求項4ないし請求項6記載の半導体装置
の製造方法および製造装置にると、金属突起に転写する
際に形成する導電性接着剤膜の温度を、導電性接着剤膜
の転写量が時間の経過とともに減少しないように調整す
ることで、導電性接着剤膜の粘土上昇と膜面劣化による
転写量の減少を防ぐことができ、1回の投入による導電
性接着剤膜の使用時間の長時間化が図れ、より安定した
導電性接着剤の転写を実現できる。よって、材料費の低
減、作業工程の削減および製品の信頼性を向上させるこ
とができる。
【図面の簡単な説明】
【図1】この発明の第1の実施の形態におけるCSPの
半導体装置の製造方法を示す工程断面図である。
【図2】この発明の第1の実施の形態におけるCSPの
半導体装置の製造装置を示す平面図および断面図であ
る。
【図3】この発明の第1の実施の形態における半導体装
置の製造方法および製造装置の作用説明図である。
【図4】この発明の第1の実施の形態における半導体装
置の製造方法および製造装置の作用を説明するグラフで
ある。
【図5】この発明の第2の実施の形態におけるCSPの
半導体装置の製造装置を示す平面図および断面図であ
る。
【図6】従来例におけるCSPの半導体装置の製造方法
を示す工程断面図である。
【符号の説明】
1 半導体素子 2 素子電極 3 Auバンプ(金属突起) 4 転写皿 5 導電性接着剤膜 6 導電性接着剤 7 キャリア基板 8 基板表面電極 9 基板裏面電極 10 封止樹脂(絶縁性樹脂) 11 半導体装置の製造装置 12 ブレード 13 掻き取りブレード 14 掻き寄せブレード 15 回転ユニット
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平3−62936(JP,A) 特開 平7−161769(JP,A) 特開 平11−354584(JP,A) 特開 平11−233713(JP,A) 特開 平11−260857(JP,A) 特開 平11−297755(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/60 311 H01L 21/92

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体素子の電極上に金属突起を形成す
    る工程と、前記金属突起に導電性接着剤膜を転写する工
    程と、前記導電性接着剤膜を転写した前記金属突起とキ
    ャリア基板の基板表面電極とを位置合わせして前記半導
    体素子を前記キャリア基板に搭載する工程と、前記導電
    性接着剤膜を硬化する工程と、前記半導体素子と前記キ
    ャリア基板の隙間および前記キャリア基板の上面で前記
    半導体素子の周囲に絶縁性樹脂を塗布注入する工程と、
    前記絶縁性樹脂を硬化する工程とを含み、 前記金属突起に転写する際に形成する前記導電性接着剤
    膜の厚さを時間の経過とともに厚くすることを特徴とす
    る半導体装置の製造方法。
  2. 【請求項2】 半導体素子の電極上に金属突起を形成す
    る工程において、前記金属突起をワイヤボンディング法
    を用いて形成することを特徴とする請求項1記載の半導
    体装置の製造方法。
  3. 【請求項3】 半導体素子の電極上に形成した金属突起
    に導電性接着剤膜を転写する半導体装置の製造装置であ
    って、 平滑な表面状態を有する転写皿と、前記転写皿上で回転
    させて前記転写皿上に均一な厚さと平滑な膜面を有する
    導電性接着剤膜を形成するブレードを有した回転ユニッ
    トとを備え、 前記転写皿上に形成する前記導電性接着剤膜の厚さが時
    間の経過とともに厚くなるように、前記転写皿に対する
    前記ブレードの相対的な高さを調整する機構を有したこ
    とを特徴とする半導体装置の製造装置。
  4. 【請求項4】 半導体素子の電極上に金属突起を形成す
    る工程と、前記金属突起に導電性接着剤膜を転写する工
    程と、前記導電性接着剤膜を転写した前記金属突起とキ
    ャリア基板の基板表面電極とを位置合わせして前記半導
    体素子を前記キャリア基板に搭載する工程と、前記導電
    性接着剤膜を硬化する工程と、前記半導体素子と前記キ
    ャリア基板の隙間および前記キャリア基板の上面で前記
    半導体素子の周囲に絶縁性樹脂を塗布注入する工程と、
    前記絶縁性樹脂を硬化する工程とを含み、 前記金属突起に転写する際に形成する前記導電性接着剤
    膜の温度を、前記導電性接着剤膜の転写量が時間の経過
    とともに減少しないように調節することを特徴とする半
    導体装置の製造方法。
  5. 【請求項5】 半導体素子の電極上にワイヤボンディン
    グ法を用いて金属突起を形成する工程と、前記金属突起
    に導電性接着剤膜を転写する工程と、前記導電性接着剤
    膜を転写した前記金属突起とキャリア基板の基板表面電
    極とを位置合わせして前記半導体素子を前記キャリア基
    板に搭載する工程と、前記導電性接着剤膜を硬化する工
    程と、前記半導体素子と前記キャリア基板の隙間および
    前記キャリア基板の上面で前記半導体素子の周囲に絶縁
    性樹脂を塗布注入する工程と、前記絶縁性樹脂を硬化す
    る工程とを含み、 前記金属突起に転写する際に形成する前記導電性接着剤
    膜の温度を15℃〜20℃に保持することを特徴とする
    半導体装置の製造方法。
  6. 【請求項6】 半導体素子の電極上に形成した金属突起
    に導電性接着剤膜を転写する半導体装置の製造装置であ
    って、 平滑な表面状態を有する転写皿と、前記転写皿上で回転
    させて前記転写皿上に均一な厚さと平滑な膜面を有する
    導電性接着剤膜を形成するブレードを有した回転ユニッ
    トとを備え、 前記転写皿上に形成する前記導電性接着剤膜の温度を、
    前記導電性接着剤膜の転写量が時間の経過とともに減少
    しないように調整する手段を有したことを特徴とする半
    導体装置の製造装置。
JP31853198A 1998-11-10 1998-11-10 半導体装置の製造方法および製造装置 Expired - Fee Related JP3445509B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31853198A JP3445509B2 (ja) 1998-11-10 1998-11-10 半導体装置の製造方法および製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31853198A JP3445509B2 (ja) 1998-11-10 1998-11-10 半導体装置の製造方法および製造装置

Publications (2)

Publication Number Publication Date
JP2000150555A JP2000150555A (ja) 2000-05-30
JP3445509B2 true JP3445509B2 (ja) 2003-09-08

Family

ID=18100167

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31853198A Expired - Fee Related JP3445509B2 (ja) 1998-11-10 1998-11-10 半導体装置の製造方法および製造装置

Country Status (1)

Country Link
JP (1) JP3445509B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4855789B2 (ja) * 2006-01-31 2012-01-18 京セラキンセキ株式会社 圧電デバイスの製造方法
DE102010015520A1 (de) * 2010-04-16 2011-10-20 Pac Tech-Packaging Technologies Gmbh Verfahren und Vorrichtung zur Ausbildung von Lotdepots

Also Published As

Publication number Publication date
JP2000150555A (ja) 2000-05-30

Similar Documents

Publication Publication Date Title
JP3387282B2 (ja) 半導体装置の構造及びその製造方法
US7285446B2 (en) Mounting structure of semiconductor chip, semiconductor device and method of making the semiconductor device
KR100424382B1 (ko) 열확산기를 부착한 반도체 장치 및 그 제조 방법
JP2004031607A (ja) 半導体装置及びその製造方法
JP2826049B2 (ja) 半導体装置およびその製造方法
JP3445509B2 (ja) 半導体装置の製造方法および製造装置
JP2000357768A (ja) 半導体装置及びその製造方法
JPH11345834A (ja) 半導体素子とそれを用いた半導体装置の製造方法および半導体装置
JPH10112515A (ja) ボールグリッドアレイ半導体装置及びその製造方法
JP4085572B2 (ja) 半導体装置及びその製造方法
JP4421118B2 (ja) 半導体装置製造方法
JP2001176908A (ja) 半導体装置の製造方法
JP2967080B1 (ja) 半導体装置の実装体の製造方法
JP2002261407A (ja) プリント配線板とその製造方法および電子部品の実装方法
JPH11340352A (ja) 実装構造体
JP2000260811A (ja) 半導体装置
JP2003324182A (ja) フリップチップ接合方法及びフリップチップ接合構造
JP2000156386A (ja) 半導体装置の接続構造および接続方法ならびにそれを用いた半導体装置パッケージ
US7022554B2 (en) Method for fabricating circuit module
JP2000100865A (ja) 半導体装置およびその製造方法
JP2001118968A (ja) 半導体装置
JP3130287B2 (ja) 半導体装置
JP3631605B2 (ja) 半導体装置の製造方法及び製造装置
JP3525331B2 (ja) 半導体チップの実装基板および半導体装置の実装方法
JP2001102409A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20080627

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090627

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100627

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100627

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110627

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees