JP3422613B2 - 部品実装用フィルム、その導電ペースト充填方法および部品実装方法 - Google Patents

部品実装用フィルム、その導電ペースト充填方法および部品実装方法

Info

Publication number
JP3422613B2
JP3422613B2 JP01509296A JP1509296A JP3422613B2 JP 3422613 B2 JP3422613 B2 JP 3422613B2 JP 01509296 A JP01509296 A JP 01509296A JP 1509296 A JP1509296 A JP 1509296A JP 3422613 B2 JP3422613 B2 JP 3422613B2
Authority
JP
Japan
Prior art keywords
film
conductive paste
hole
component mounting
carrier film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP01509296A
Other languages
English (en)
Other versions
JPH09213739A (ja
Inventor
攻 山崎
義則 和田
浩一 熊谷
博之 大谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP01509296A priority Critical patent/JP3422613B2/ja
Publication of JPH09213739A publication Critical patent/JPH09213739A/ja
Application granted granted Critical
Publication of JP3422613B2 publication Critical patent/JP3422613B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、電子部品を実装
する部品実装用フィルム、その導電ペースト充填方法
よび部品実装方法に関するものである。
【0002】
【従来の技術】従来、基板の導電パターンに電子部品の
リードをはんだ付けやバンプにより実装した後、基板と
電子部品との間に封止剤を封入して封止する部品実装方
法があった。
【0003】
【発明が解決しようとする課題】しかし、この部品実装
方法は、実装工程と封止工程とが別工程に必要であった
ため、工程数が多いという欠点があった。したがって、
この発明の目的は、工程数を削減することができる部品
実装用フィルム、その導電ペースト充填方法および部品
実装方法を提供することである。
【0004】
【課題を解決するための手段】請求項1の部品実装用フ
ィルムは、導電ペースト充填用の貫通孔を有する封止用
のキャリアフィルムと、貫通孔に整合する貫通孔を有し
てキャリアフィルムの両面にそれぞれ剥離可能に被着さ
れた一対の保護フィルムとを備えたものである。
【0005】請求項1の部品実装用フィルムによれば、
貫通孔に導電ペーストを充填した後、キャリアフィルム
の片面から保護フィルムを剥離して貫通孔から露出した
導電ペーストを電子部品の接続部に仮接合し、キャリア
フィルムの他の片面から保護フィルムを剥離して貫通孔
から露出した導電ペーストを基板の導電パターンに仮接
合し、電子部品を基板に加圧・加熱することにより部品
の実装とキャリアフィルムの溶着による封止が同時に行
える。このため、この部品実装用フィルムを用いれば、
従来に比べて部品実装の工程数を削減でき、工程を合理
化できる。また貫通孔は打ち抜き等により形成できるの
で、製造容易になるとともに、電子部品の接続部や導電
パターンの狭ピッチ化への対応が容易であり、また電子
部品の多ピン化やエリアバンプにも対応でき、さらには
基板の反りやうねりに対応することが可能である。
【0006】請求項2の部品実装用フィルムの導電ペー
スト充填方法は、導電ペースト充填用の貫通孔を有する
封止用のキャリアフィルムと、貫通孔に整合する貫通孔
を有してキャリアフィルムの両面にそれぞれ剥離可能に
被着された一対の保護フィルムとを備えた部品実装用フ
ィルムの導電ペースト充填方法であって、部品実装用フ
ィルムを吸引ステージに載せ、部品実装用フィルムの上
に導電ペーストを載せ、部品実装用フィルムの表面に沿
ってスキージを摺動することにより導電ペーストを部品
実装用フィルムの貫通孔に充填することを特徴とするも
のである。請求項2の部品実装用フィルムの導電ペース
ト充填方法によれば、スキージを保護フィルムの表面に
沿って摺動することにより導電ペーストを貫通孔に充填
することができるので、導電ペーストの充填工程が容易
になる。また部品実装用フィルムを吸引ステージに載せ
ているため、導電ペーストが貫通孔に充填される際に貫
通孔内の空気を吸引ステージ側に排気し導電ペーストを
貫通孔の全体に確実に充填することができる。
【0007】請求項3の部品実装方法は、導電ペースト
充填用の貫通孔を有する封止用のキャリアフィルムと、
貫通孔に整合する貫通孔を有してキャリアフィルムの両
面にそれぞれ剥離可能に被着された一対の保護フィルム
とを備えた部品実装用フィルムを用いた部品実装方法で
あって、部品実装用フィルムの貫通孔に導電ペーストを
充填した後に、部品実装用フィルムの片面の保護フィル
ムを剥離して、キャリアフィルムの貫通孔に片面の保護
フィルムの厚み分突出した導電ペーストを電子部品の接
続部に仮接合する工程と、キャリアフィルムの他の片面
の保護フィルムを剥離してキャリアフィルムの貫通孔に
他の片面の保護フィルムの厚み分突出した導電ペースト
を電子部品を実装すべき基板の導電パターンに仮接合す
る工程と、電子部品を基板に対して加熱・加圧して導電
ペーストにより電子部品と基板の導電パターンとを接続
するとともにキャリアフィルムを溶着して電子部品と基
板の間を封止する工程とを含むものである。
【0008】請求項3の部品実装方法によれば、請求項
1と同効果がある。請求項4の部品実装方法は、導電ペ
ースト充填用の貫通孔を有する封止用のキャリアフィル
ムと、貫通孔に整合する貫通孔を有してキャリアフィル
ムの両面にそれぞれ剥離可能に被着された一対の保護フ
ィルムとを備えた部品実装用フィルムを用いた部品実装
方法であって、部品実装用フィルムの貫通孔に導電ペー
ストを充填した後に、部品実装用フィルムの片面の保護
フィルムを剥離して、キャリアフィルムの貫通孔に片面
の保護フィルムの厚み分突出した導電ペーストをICウ
エハの接続部に仮接合する工程と、ICウエハをキャリ
アフィルムとともにダイシングしてキャリアフィルムの
付いたチップ部品を形成する工程と、キャリアフィルム
の他の片面の保護フィルムを剥離してキャリアフィルム
の貫通孔に他の片面の保護フィルムの厚み分突出した導
電ペーストをチップ部品を実装すべき基板の導電パター
ンに仮接合する工程と、チップ部品を基板に対して加熱
・加圧して導電ペーストによりチップ部品と基板の導電
パターンとを接続するとともにキャリアフィルムを溶着
してチップ部品と基板の間を封止する工程とを含むもの
である。
【0009】請求項4の部品実装方法によれば、請求項
1の効果のほか、ICウエハのダイシングと同時にキャ
リアフィルムを分割できるので、製造工程の簡略化が可
能となる
【0010】
【発明の実施の形態】この発明の一実施の形態を図1な
いし図3により説明する。図1(a)〜(d)は部品実
装工程を示す。まず図1(a)および図2は部品実装用
フィルムおよびその導電ペースト充填方法を示してい
る。1は封止用のキャリアフィルム、2,3は保護フィ
ルム、4,5は貫通孔、6は濾紙、7は貫通連続した多
孔体の焼結ステージ、8は吸引ステージ、9は導電ペー
スト、10はスキージである。
【0011】すなわち、この部品実装用フィルムは、導
電ペースト充填用の貫通孔4を有する封止用のキャリア
フィルム1と、貫通孔4に整合する貫通孔5を有してキ
ャリアフィルム1の両面にそれぞれ剥離可能に被着され
た一対の保護フィルム2,3とを備えている。この部品
実装用フィルムの製造方法は、キャリアフィルム1の両
面に保護フィルム2,3を被着し、導電ペースト9を充
填すべき位置に貫通孔4,5を打ち抜きにより形成す
る。
【0012】また部品実装用フィルムの導電ペースト実
装方法は、この部品実装用フィルムを吸引ステージ8に
載せ、部品実装用フィルムの上に導電ペースト9を載
せ、部品実装用フィルムの表面に沿ってスキージ10を
摺動することにより導電ペースト9を部品実装用フィル
ムの貫通孔4,5に充填するものである。実施の形態で
は、吸引ステージ8がその表面に焼結ステージ7を有
し、さらに焼結ステージ7の上に濾紙6を重ねている。
そして、濾紙6の上にキャリアフィルム1の片面の保護
フィルム3側を重ね、図2に示すように保護フィルム2
に導電ペースト9を載せてスキージ10により導電ペー
スト9を移動して貫通孔4,5に充填する。同時に焼結
ステージ8および濾紙6を通して保護フィルム3の貫通
孔5側より導電ペースト9を濾紙6側に吸引して、貫通
孔4,5の全体に確実に充填している。
【0013】ここで、キャリアフィルム1は加熱硬化型
の初期Bステージ状フィルムであり、硬化温度は170
℃以上、貫通孔4,5は直径が30±3μm程度であ
る。キャリアフィルム1および保護フィルム2,3の厚
さは5〜20μmである。導電ペースト9はAuを用
い、粒径は最大でΦ3μmの鱗片状であり、抵抗率は
1.5×10-4Ω・cm以下であり、ペースト充填量は
貫通孔4,5の直径Φが30μm,深さHが50μmと
して、π×(30/2)2 ×50程度である。またペー
スト充填性は導通不良率が1ppm以下である。
【0014】図1(b)は、部品実装用フィルム11の
片面の保護フィルム3を剥離してキャリアフィルム1の
貫通孔4に保護フィルム3の厚さ分突出した導電ペース
ト9の突出部9aを電子部品であるICウエハ12の接
続部13に仮接合する工程である。図3はこの工程にお
いて、保護フィルム3を剥離してICウエハ12をキャ
リアフィルム1上に重ねて仮接合した状態を示し、この
後、キャリアフィルム1のICウエハ12が積層された
部分が分離され、さらにキャリアフィルム1の付いたI
Cウエハ12がダイシングによりキャリアフィルム1と
ともに複数のチップ12′に分離され、フリップチップ
化される。
【0015】図1(c)は、チップ12′のキャリアフ
ィルム1の他の片面の保護フィルム2を剥離し、キャリ
アフィルム1の貫通孔4に保護フィルム2の厚さ分突出
した導電ペースト9の突出部9bが基板14のチップ1
2′の実装すべき導電パターン15に対向するように、
チップ12′を位置決めし、導電ペースト9を導電パタ
ーン15に仮接合する工程である。
【0016】図1(d)は、チップ12′を基板14に
対して治具(図示せず)により、加熱・加圧して導電ペ
ースト9によりチップ12′の接続部13と基板14の
導電パターン15とを接続するとともに、キャリアフィ
ルム1を溶着してチップ12′と基板14の間を封止す
る工程である。この実施の形態によれば、貫通孔4,5
に導電ペースト9を充填した後、キャリアフィルム1の
片面から保護フィルム3を剥離して貫通孔5から露出し
た導電ペースト9aをIcウエハ12の接続部13に仮
接合し、ICウエハ12からダイシングしたチップ部品
12′のキャリアフィルム1の他の片面から保護フィル
ム2を剥離して貫通孔5から露出した導電ペースト9b
を基板14の導電パターン15に仮接合し、チップ部品
12′を基板14に加圧・加熱することにより部品の実
装とキャリアフィルム1の溶着による封止が同時に行え
る。このため、従来に比べて部品実装の工程数を削減で
き、工程を合理化できる。また貫通孔4,5は打ち抜き
等により形成し、導電ペースト15は保護フィルム2か
らスキージ10等を用いて容易に充填できるので、部品
実装用フィルムの製造が容易になるとともに、チップ部
品12′の接続部13や導電パターン15の狭ピッチ化
への対応が容易であり、またチップ部品12′の多ピン
化やエリアバンプにも対応でき、さらには基板14の反
りやうねりに対応することが可能である。
【0017】たとえば、タクトは従来例が15min25sec
/IC (200PADについて、バンピングは20se
c、実装は5sec、封止は15minである。)であ
るのに対して、この実施の形態では15sec/ICが可能であ
る。また導体間の最小ピッチは従来例では約80μmで
あるのに対して50μm程度にすることが可能であり、
さらに導電ペースト9のコストは従来例が0.2円/バ
ンプであるのに対して、0.1円/バンプが可能とな
る。
【0018】なお、この発明において、電子部品はIC
ウエハ12であったが、予めICウエハをダイシングし
たチップ部品でもよい。この場合、部品実装用フィルム
はチップ部品の大きさに合わせた大きさのものを用い
る。
【0019】
【発明の効果】請求項1の部品実装用フィルムによれ
ば、貫通孔に導電ペーストを充填した後、キャリアフィ
ルムの片面から保護フィルムを剥離して貫通孔から露出
した導電ペーストを電子部品の接続部に仮接合し、キャ
リアフィルムの他の片面から保護フィルムを剥離して貫
通孔から露出した導電ペーストを基板の導電パターンに
仮接合し、電子部品を基板に加圧・加熱することにより
部品の実装とキャリアフィルムの溶着による封止が同時
に行える。このため、この部品実装用フィルムを用いれ
ば、従来に比べて部品実装の工程数を削減でき、工程を
合理化できる。また貫通孔は打ち抜き等により形成でき
るので、製造容易になるとともに、電子部品の接続部や
導電パターンの狭ピッチ化への対応が容易であり、また
電子部品の多ピン化やエリアバンプにも対応でき、さら
には基板の反りやうねりに対応することが可能であると
いう効果がある。
【0020】請求項2の部品実装用フィルムの導電ペー
スト充填方法によれば、導電ペースト充填用の貫通孔を
有する封止用のキャリアフィルムと、貫通孔に整合する
貫通孔を有してキャリアフィルムの両面にそれぞれ剥離
可能に被着された一対の保護フィルムとを備えた部品実
装用フィルムの導電ペースト充填方法であって、部品実
装用フィルムを吸引ステージに載せ、部品実装用フィル
ムの上に導電ペーストを載せ、部品実装用フィルムの表
面に沿ってスキージを摺動することにより導電ペースト
を部品実装用フィルムの貫通孔に充填するため、スキー
ジを保護フィルムの表面に沿って摺動することにより導
電ペーストを貫通孔に充填することができるので、導電
ペーストの充填工程が容易になる。また部品実装用フィ
ルムを吸引ステージに載せているため、導電ペーストが
貫通孔に充填される際に貫通孔内の空気を吸引ステージ
側に排気し導電ペーストを貫通孔の全体に確実に充填す
ることができる。
【0021】請求項3の部品実装方法によれば、導電ペ
ースト充填用の貫通孔を有する封止用のキャリアフィル
ムと、貫通孔に整合する貫通孔を有してキャリアフィル
ムの両面にそれぞれ剥離可能に被着された一対の保護フ
ィルムとを備えた部品実装用フィルムを用いた部品実装
方法であって、部品実装用フィルムの貫通孔に導電ペー
ストを充填した後に、部品実装用フィルムの片面の保護
フィルムを剥離して、キャリアフィルムの貫通孔に片面
の保護フィルムの厚み分突出した導電ペーストを電子部
品の接続部に仮接合する工程と、キャリアフィルムの他
の片面の保護フィルムを剥離してキャリアフィルムの貫
通孔に他の片面の保護フィルムの厚み分突出した導電ペ
ーストを電子部品を実装すべき基板の導電パターンに仮
接合する工程と、電子部品を基板に対して加熱・加圧し
て導電ペーストにより電子部品と基板の導電パターンと
を接続するとともにキャリアフィルムを溶着して電子部
品と基板の間を封止する工程とを含むため、請求項1と
同効果がある。
【0022】請求項4の部品実装方法によれば、導電ペ
ースト充填用の貫通孔を有する封止用のキャリアフィル
ムと、貫通孔に整合する貫通孔を有してキャリアフィル
ムの両面にそれぞれ剥離可能に被着された一対の保護フ
ィルムとを備えた部品実装用フィルムを用いた部品実装
方法であって、部品実装用フィルムの貫通孔に導電ペー
ストを充填した後に、部品実装用フィルムの片面の保護
フィルムを剥離して、キャリアフィルムの貫通孔に片面
の保護フィルムの厚み分突出した導電ペーストをICウ
エハの接続部に仮接合する工程と、ICウエハをキャリ
アフィルムとともにダイシングしてキャリアフィルムの
付いたチップ部品を形成する工程と、キャリアフィルム
の他の片面の保護フィルムを剥離してキャリアフィルム
の貫通孔に他の片面の保護フィルムの厚み分突出した導
電ペーストをチップ部品を実装すべき基板の導電パター
ンに仮接合する工程と、チップ部品を基板に対して加熱
・加圧して導電ペーストによりチップ部品と基板の導電
パターンとを接続するとともにキャリアフィルムを溶着
してチップ部品と基板の間を封止する工程とを含むた
め、請求項1の効果のほか、ICウエハのダイシングと
同時にキャリアフィルムを分割できるので、製造工程の
簡略化が可能となる
【図面の簡単な説明】
【図1】この発明の一実施の形態の部品実装工程を示
し、(a)は部品充填用フィルムの製造工程の断面図、
(b)ICウエハを仮接合する工程の断面図、(c)は
チップ部品を基板に仮接合する工程の断面図、(d)は
チップ部品を基板に接続しキャリアフィルムを溶着封止
する工程を示す断面図である。
【図2】導電ペーストをスキージにより貫通孔に充填す
る状態を示す部分斜視図である。
【図3】ICウエハをキャリアフィルムに仮接合した状
態の部分斜視図である。
【符号の説明】 1 キャリアフィルム 2,3 保護フィルム 4,5 貫通孔 9 導電ペースト 12 電子部品であるICウエハ 12′ チップ部品 13 接続部 14 基板 15 導電パターン
フロントページの続き (72)発明者 大谷 博之 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 平4−199723(JP,A) 特開 平8−88248(JP,A) 特開 平9−92679(JP,A) 特開 昭59−58709(JP,A) 特開 昭61−265827(JP,A) 特開 平6−112208(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/60 H05K 3/32 H01B 1/00 H01B 5/00

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 導電ペースト充填用の貫通孔を有する封
    止用のキャリアフィルムと、前記貫通孔に整合する貫通
    孔を有して前記キャリアフィルムの両面にそれぞれ剥離
    可能に被着された一対の保護フィルムとを備えた部品実
    装用フィルム。
  2. 【請求項2】 導電ペースト充填用の貫通孔を有する封
    止用のキャリアフィルムと、前記貫通孔に整合する貫通
    孔を有して前記キャリアフィルムの両面にそれぞれ剥離
    可能に被着された一対の保護フィルムとを備えた部品実
    装用フィルムの導電ペースト充填方法であって、 前記 部品実装用フィルムを吸引ステージに載せ、前記部
    品実装用フィルムの上に導電ペーストを載せ、前記部品
    実装用フィルムの表面に沿ってスキージを摺動すること
    により前記導電ペーストを前記部品実装用フィルムの貫
    通孔に充填することを特徴とする部品実装用フィルムの
    導電ペースト充填方法。
  3. 【請求項3】 導電ペースト充填用の貫通孔を有する封
    止用のキャリアフィルムと、前記貫通孔に整合する貫通
    孔を有して前記キャリアフィルムの両面にそれぞれ剥離
    可能に被着された一対の保護フィルムとを備えた部品実
    装用フィルムを用いた部品実装方法であって、 前記 部品実装用フィルムの貫通孔に導電ペーストを充填
    した後に、前記部品実装用フィルムの片面の保護フィル
    ムを剥離して、キャリアフィルムの貫通孔に前記片面の
    保護フィルムの厚み分突出した導電ペーストを電子部品
    の接続部に仮接合する工程と、前記キャリアフィルムの
    他の片面の保護フィルムを剥離して前記キャリアフィル
    ムの貫通孔に前記他の片面の保護フィルムの厚み分突出
    した導電ペーストを前記電子部品を実装すべき基板の導
    電パターンに仮接合する工程と、前記電子部品を前記基
    板に対して加熱・加圧して前記導電ペーストにより前記
    電子部品と前記基板の前記導電パターンとを接続すると
    ともに前記キャリアフィルムを溶着して前記電子部品と
    前記基板の間を封止する工程とを含む部品実装方法。
  4. 【請求項4】 導電ペースト充填用の貫通孔を有する封
    止用のキャリアフィルムと、前記貫通孔に整合する貫通
    孔を有して前記キャリアフィルムの両面にそ れぞれ剥離
    可能に被着された一対の保護フィルムとを備えた部品実
    装用フィルムを用いた部品実装方法であって、 前記 部品実装用フィルムの貫通孔に導電ペーストを充填
    した後に、前記部品実装用フィルムの片面の保護フィル
    ムを剥離して、キャリアフィルムの貫通孔に前記片面の
    保護フィルムの厚み分突出した導電ペーストをICウエ
    ハの接続部に仮接合する工程と、前記ICウエハを前記
    キャリアフィルムとともにダイシングして前記キャリア
    フィルムの付いたチップ部品を形成する工程と、前記キ
    ャリアフィルムの他の片面の保護フィルムを剥離して前
    記キャリアフィルムの貫通孔に前記他の片面の保護フィ
    ルムの厚み分突出した導電ペーストを前記チップ部品を
    実装すべき基板の導電パターンに仮接合する工程と、前
    記チップ部品を前記基板に対して加熱・加圧して前記導
    電ペーストにより前記チップ部品と前記基板の前記導電
    パターンとを接続するとともに前記キャリアフィルムを
    溶着して前記チップ部品と前記基板の間を封止する工程
    とを含む部品実装方法。
JP01509296A 1996-01-31 1996-01-31 部品実装用フィルム、その導電ペースト充填方法および部品実装方法 Expired - Fee Related JP3422613B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP01509296A JP3422613B2 (ja) 1996-01-31 1996-01-31 部品実装用フィルム、その導電ペースト充填方法および部品実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01509296A JP3422613B2 (ja) 1996-01-31 1996-01-31 部品実装用フィルム、その導電ペースト充填方法および部品実装方法

Publications (2)

Publication Number Publication Date
JPH09213739A JPH09213739A (ja) 1997-08-15
JP3422613B2 true JP3422613B2 (ja) 2003-06-30

Family

ID=11879209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01509296A Expired - Fee Related JP3422613B2 (ja) 1996-01-31 1996-01-31 部品実装用フィルム、その導電ペースト充填方法および部品実装方法

Country Status (1)

Country Link
JP (1) JP3422613B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237268A (ja) * 2000-02-22 2001-08-31 Nec Corp 半導体素子の実装方法及び製造装置
JP4663184B2 (ja) * 2001-09-26 2011-03-30 パナソニック株式会社 半導体装置の製造方法
KR100719993B1 (ko) * 2003-09-26 2007-05-21 히다치 가세고교 가부시끼가이샤 혼합 도전 분말 및 그의 이용

Also Published As

Publication number Publication date
JPH09213739A (ja) 1997-08-15

Similar Documents

Publication Publication Date Title
JP3376203B2 (ja) 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法
JPH1084014A (ja) 半導体装置の製造方法
JP2003282819A (ja) 半導体装置の製造方法
TW200522231A (en) Method of manufacturing a semiconductor device
JP2002170919A (ja) 半導体チップの積層実装方法
WO2022179296A1 (zh) 芯片封装工艺
JP3422613B2 (ja) 部品実装用フィルム、その導電ペースト充填方法および部品実装方法
JP2910397B2 (ja) 半田接続方法
JPH1126922A (ja) チップ実装方法
JP3705159B2 (ja) 半導体装置の製造方法
JP2000286302A (ja) 半導体チップ組立方法及び組立装置
JP3563637B2 (ja) 半導体装置とその製造方法
JPH0236556A (ja) ピングリッドアレイおよび半導体素子塔載方法
JP4099329B2 (ja) 部品混載実装方法
JPH0362935A (ja) フィルムキャリヤ型半導体装置の実装方法
JP3547270B2 (ja) 実装構造体およびその製造方法
JP2748771B2 (ja) フィルムキャリア半導体装置及びその製造方法
JP4069588B2 (ja) テープキャリア及びそれを用いた半導体装置
JPH1116941A (ja) キャリアフィルムを用いた半導体パッケージの製造方法
JP3387016B2 (ja) 配線基板の製造方法、接着シート片付補強板及びその製造方法
JPH0878599A (ja) 集積回路パッケージ及びその製造方法
JP3525808B2 (ja) 半導体装置の製造方法および半導体装置
JPH09153562A (ja) パッド・エリア・アレイ・パッケージにソルダ・ボールを取り付ける方法
JPH09181491A (ja) 半導体装置の実装方法及び実装構造
JP3637438B2 (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080425

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090425

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100425

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120425

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees