JP3416931B2 - 電界効果型半導体装置の製造方法 - Google Patents
電界効果型半導体装置の製造方法Info
- Publication number
- JP3416931B2 JP3416931B2 JP01521698A JP1521698A JP3416931B2 JP 3416931 B2 JP3416931 B2 JP 3416931B2 JP 01521698 A JP01521698 A JP 01521698A JP 1521698 A JP1521698 A JP 1521698A JP 3416931 B2 JP3416931 B2 JP 3416931B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- photoresist
- semiconductor device
- sic
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 26
- 238000000034 method Methods 0.000 title claims description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 230000005669 field effect Effects 0.000 title claims description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 30
- 229910052697 platinum Inorganic materials 0.000 claims description 16
- 229920003229 poly(methyl methacrylate) Polymers 0.000 claims description 12
- 239000004926 polymethyl methacrylate Substances 0.000 claims description 12
- 239000003870 refractory metal Substances 0.000 claims description 12
- 229920003986 novolac Polymers 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 10
- 229910052737 gold Inorganic materials 0.000 claims description 10
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052759 nickel Inorganic materials 0.000 claims description 9
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 239000002253 acid Substances 0.000 claims 1
- 230000008020 evaporation Effects 0.000 claims 1
- 238000001704 evaporation Methods 0.000 claims 1
- 230000004907 flux Effects 0.000 claims 1
- 239000010931 gold Substances 0.000 description 22
- 239000010410 layer Substances 0.000 description 22
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 22
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 17
- 238000007740 vapor deposition Methods 0.000 description 14
- 239000010936 titanium Substances 0.000 description 11
- 238000001020 plasma etching Methods 0.000 description 10
- 238000002161 passivation Methods 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 244000043261 Hevea brasiliensis Species 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229920003052 natural elastomer Polymers 0.000 description 4
- 229920001194 natural rubber Polymers 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 150000002085 enols Chemical class 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
用いた電界効果型半導体装置、特に高融点金属のうち、
Au、Ptをショットキー電極として用いる電界効果型
半導体装置の製造方法に関するものである。
いる半導体素子は、SiCやGaN等の耐環境デバイス
に用いられている。通常、SiC半導体を用いた半導体
デバイスでは高融点金属の単層膜でショットキー電極が
構成されている。
um 19 1993に開示されているSiC半導体装
置も単層膜のショットキー電極が採用されている。
電極とした電界効果型半導体装置について説明する。
造を示す断面図である。
型SiCエピタキシャル層32、更に、その上にn型S
iCエピタキシャル層33上が順次、成長形成されてい
る。このn型SiCエピタキシャル層33上にニッケル
(Ni)蒸着膜からなるマスクパターンを形成した後、
CF4 ガスを用いたRIE(リアクティブ・イオン・エ
ッチング)法によって、p型SiCエピタキシャル層3
2に到達するようにドライエッチングを施して、段差が
形成されている。
熱処理することにより、ソース電極34、ドレイン電極
35が形成されると共に、金(Au)膜を蒸着により全
面形成し、パターニングを行ってショットキー電極から
なるゲート電極36が形成される。
の構造を示す断面図である。
型エピタキシャル層32及びn型SiCエピタキシャル
層33が形成されたウエハーの表面を前述と同様にし
て、RIE法により、p型エピタキシャル層32に到達
する段差を形成する。そして、n型SiCエピタキシャ
ル層33上に、ソース電極34、ドレイン電極35とし
てNi電極を形成した後、かかる電極を選択マスクとし
て用い、導体層制御エッチングをRIE法等によってエ
ッチングし、リセス形状37を形成する。
i)/金(Au)膜を全面蒸着形成し、フォトリソグラ
フィ技術及びケミカルエッチング等を用いたパターニン
グを行って、Au/Ti/Au膜の多層積層膜構造のシ
ョットキー電極からなるゲート電極36aを形成する。
MESFET構造では、ゲート電極の最表面にAu膜
が存在している。最表面にAu膜が存在している場合に
は、後工程でパッシベーション膜、例えば、SiO2 膜
やSi3 N4 膜を設けるとこれらパッシベーション膜と
の密着性が悪くなり、その部分での膜の剥離が発生し、
信頼性上大きな問題となる。
金(Pt)電極とパッシベーション膜との密着性の問題
を解決し、半導体装置の信頼性向上を図ることを目的と
するものである。
体表面にPMMA系フォトレジスト膜、酸化シリコン
膜、フェノールノボラック系フォトレジスト膜をこの順
序で形成し、次いでフェノールノボラック系フォトレジ
スト膜を開口した後に、前記酸化シリコン膜を選択エッ
チングし、続いて、PMMA系フォトレジストを露光・
現像処理によって開口し、リセスエッチングを行い、そ
の後、高融点金属膜をEB蒸着し、リフトオフにより前
記SiC半導体表面にショットキー電極を設けることを
特徴とする。
層膜の電極構造形成をリフトオフ技術により行える。即
ち、フォトレジストは高融点金属のEB蒸着時に変形す
ることから、多層積層膜形成には向かないとされている
が、PMMA系フォトレジスト膜、酸化シリコン膜、フ
ェノールノボラック系フォトレジスト膜をこの順序で形
成したレジスト構造により、多層積層膜の形成が行え
る。
Pt/Ni、Au/Pt/Ti、Pt/Ni、Pt/T
i、Pt/Al、Pt/Al/Ti、Pt/Ti/Al
構造のいずれかにより形成することができる。
iC MESFETを例にして説明する。まず、図1に
従いこの発明の参考例につき説明する。図1は、この発
明の参考例にかかるSiC MESFETの製造方法を
工程別に示した断面図である。
C基板1の主面に膜厚5.0μm程度のp型SiCエピ
タキシャル層2、膜厚0.2μm程度のn型SiCエピ
タキシャル層3を順次形成する。このウェハの主面に、
例えば、天然ゴム系フォトレジストからなるRIE選択
用マスクを形成する。この天然ゴム系フォトレジストと
しては、この実施の形態では、東京応化株式会社製の商
品名「OMR」を用いた。次いで、300W 、CF4
ガス10SCCMの条件で、20分のRIEの処理を行
い、n型SiCエピタキシャル層3及びp型SiCエピ
タキシャル層2を約0.8μmエッチングする。このR
IE条件におけるSiCのエッチングレートは、400
オングストローム/min、また、天然ゴム系フォトレ
ジストのエッチングレートは800オングストローム/
minである。この結果、RIE処理により、フォトレ
ジストからなるマスクパターンは縮退しつつ、SiCの
エッチング処理が進むため、SiC半導体膜はテーパー
状にエッチングされ、メサ形状4になる。
するには、上記した天然ゴム系フォトレジストのマスク
に限られず、RIEによるエッチング速度がSiC半導
体以上の速度を持つ材料でマスクを構成すればよい。ま
た、メサ形状4のテーパー角度の調整は、マスクの材料
の選択やマスクにあらかじめテーパーを形成するなどの
方法により行うことができる。
iCエピタキシャル層3上に3000オングストローム
の厚さでNi蒸着し、パターニングした後に、Ar雰囲
気中で約1000℃の温度で熱処理を施してソース電極
5、ドレイン電極6が形成される。
系フォトレジスト7を1μmの厚さで塗布し、続いて、
フェノールノボラック系フォトレジスト8を0.8μm
の厚さで形成した後、ゲート形成部分を開口する。ただ
し、PMMA系フォトレジストは、DeepUV(遠紫
外線)露光、現像処理する。
ォトレジストとして、東京応化株式会社製の商品名「O
EBR1000」を、フェノールノボラック系フォトレ
ジストとして、東京応化株式会社製の商品名「OFPR
8600」をそれぞれ用いた。
蒸着膜9、Ni蒸着膜10をこの順に、それぞれ500
0オングストローム、2000オングストロームの厚さ
でEB蒸着形成する。そして、図1(e)に示すよう
に、リフトオフ技術を用いてAu/Niの多層積層膜か
らなるショットキー接合を有するゲート電極11が形成
される。
性が比較的大きい金属であるNi蒸着膜10が形成され
ているので、この上にSiO2 膜やSi3 N4 膜からな
るパッシベーション膜を設けると両者の密着性が非常に
強くなり、信頼性が高い半導体装置が得られる。
るSiC MESFETの製造方法につき説明する。図
2は、この発明の第1の実施の形態にかかるSiC M
ESFETの製造方法を工程別に示した断面図である。
1の主面に、p型SiCエピタキシャル層2、n型エピ
タキシャル層3を順次形成する。そして、前述した第1
の実施例と同様にして、上記ウエハーにRIE等による
メサエッチングを施し、メサ形状4を得る。
iCエピタキシャル層3上に3000オングストローム
の厚さでNi蒸着し、パターニングした後に、Ar雰囲
気中で約1000℃の温度で熱処理を施してソース電極
5、ドレイン電極6が形成される。
系フォトレジスト17を1μmの厚さで形成し、続い
て、例えばSiO2 膜18を500オングストロームの
厚さで形成し、さらにフォノールノボラック系フォトレ
ジスト19を5000オングストロームの厚さで形成す
る。そして、フェノールノボラック系フォトレジストを
開口した後、SiO2 膜18を選択エッチングし、さら
に、PMMA系フォトレジストをDeepUV露光・現
像処理によって開口し、CF4 ガスによるRIEを施
し、約2000オングストロームのリセスエッチング2
0を施す。
電極となるPt蒸着膜21/Ti蒸着膜22/Al蒸着
膜23をこの順に、それぞれ2000オングストロー
ム、1000オングストローム、4000オングストロ
ームの厚さでEB蒸着形成する。
オフ技術を用いてPt/Ti/Alの多層積層膜からな
るショットキー接合を有するゲート電極11aが形成さ
れる。
は、酸化性が比較的大きい金属であるAl蒸着膜23が
形成されているので、この上にSiO2 膜やSi3 N4
膜からなるパッシベーション膜を設けると両者の密着性
が非常に強くなり、信頼性が高い半導体装置が得られ
る。
多層積層膜の電極構造形成をリフトオフ技術によって行
っている。フォトレジストは高融点金属のEB蒸着時に
変形することから、多層積層膜形成には向かないとされ
ているが、今回、PMMA系フォトレジスト膜、酸化シ
リコン膜、フェノールノボラック系フォトレジスト膜と
を順に形成したレジスト構造により、多層積層膜の形成
が可能となった。
i構造の多層積層膜と、Pt/Ti/Al構造の多層積
層膜について説明したが、この発明は、これ以外にPt
/Ni、Au/Pt/Ti、Pt/Ni、Pt/Ti、
Pt/Al、Pt/Al/Ti構造の多層積層膜にも同
様に適用できる。
融点金属の多層積層膜構造の電極をリフトオフ法により
形成しているが、勿論この発明におけるリフトオフ法に
より、白金、金等の単層膜をリフトオフで形成すること
ができる。
ば、Au、Pt電極とパッシベーション膜との密着性が
良好となり、半導体装置の信頼性の向上が図れる。
Tの製造方法を工程別に示した断面図である。
MESFETの製造方法を工程別に示した断面図であ
る。
図である。
図である。
Claims (2)
- 【請求項1】 SiC半導体表面にPMMA系フォトレ
ジスト膜、酸化シリコン膜、フェノールノボラック系フ
ォトレジスト膜をこの順序で形成し、次いでフェノール
ノボラック系フォトレジスト膜を開口した後に、前記酸
化シリコン膜を選択エッチングし、続いて、PMMA系
フォトレジストを露光・現像処理によって開口し、リセ
スエッチングを行い、その後、高融点金属膜をEB蒸着
し、リフトオフにより前記SiC半導体表面にショット
キー電極を設けることを特徴とする電界効果型半導体装
置の製造方法。 - 【請求項2】 前記高融点金属膜は、Au/Ni、Au
/Pt/Ni、Au/Pt/Ti、Pt/Ni、Pt/
Ti、Pt/Al、Pt/Al/Ti、Pt/Ti/A
l構造のいずれかにより形成されていることを特徴とす
る請求項1に記載の電界効果型半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01521698A JP3416931B2 (ja) | 1998-01-28 | 1998-01-28 | 電界効果型半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01521698A JP3416931B2 (ja) | 1998-01-28 | 1998-01-28 | 電界効果型半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11214406A JPH11214406A (ja) | 1999-08-06 |
JP3416931B2 true JP3416931B2 (ja) | 2003-06-16 |
Family
ID=11882690
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP01521698A Expired - Fee Related JP3416931B2 (ja) | 1998-01-28 | 1998-01-28 | 電界効果型半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3416931B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4766895B2 (ja) * | 2005-03-28 | 2011-09-07 | トヨタ自動車株式会社 | カーボンナノウォールデバイス |
-
1998
- 1998-01-28 JP JP01521698A patent/JP3416931B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11214406A (ja) | 1999-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH05206135A (ja) | 半導体装置の製造方法 | |
EP0903779A2 (en) | Manufacture of field effect transistors | |
JP2904163B2 (ja) | 半導体装置の製造方法 | |
JP3416931B2 (ja) | 電界効果型半導体装置の製造方法 | |
JP3229550B2 (ja) | T型ゲート電極の重畳方法およびt型低抵抗金属の重畳方法 | |
JP2002217425A (ja) | 半導体装置用電極、半導体装置及びその製造方法 | |
CN113506825A (zh) | 半导体装置 | |
JP3674917B2 (ja) | 半導体装置の製造方法 | |
JP2664935B2 (ja) | 電界効果トランジスタの製造方法 | |
JP3092370B2 (ja) | 微細ゲート電極の形成方法 | |
JP4606552B2 (ja) | 半導体装置 | |
JP3407146B2 (ja) | 半導体装置の製造方法 | |
JP2004200287A (ja) | 半導体装置用電極の形成方法 | |
JPS617668A (ja) | 半導体装置の製造方法 | |
JPH05167063A (ja) | オーミック電極とその形成方法及び半導体装置 | |
JP3715461B2 (ja) | 半導体素子及びその製造方法 | |
JP3106378B2 (ja) | 半導体装置の製造方法 | |
JPS63291476A (ja) | 半導体装置の製造方法 | |
JPH11233527A (ja) | 半導体装置及びその製造方法 | |
JPH1084084A (ja) | 半導体装置および半導体装置の製造方法 | |
JPH10209435A (ja) | 半導体装置及びその製造方法 | |
JPH0684954A (ja) | 半導体装置の製造方法 | |
JPH09102507A (ja) | 半導体装置の製造方法 | |
JPH1041528A (ja) | 半導体装置の製造方法 | |
JP2003078049A (ja) | 不揮発性半導体記憶装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313114 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080411 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100411 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |