JPH1041528A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH1041528A JPH1041528A JP19590496A JP19590496A JPH1041528A JP H1041528 A JPH1041528 A JP H1041528A JP 19590496 A JP19590496 A JP 19590496A JP 19590496 A JP19590496 A JP 19590496A JP H1041528 A JPH1041528 A JP H1041528A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- forming
- schottky junction
- insulating film
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 ＳＢＤにおいては、ショットキー接合部は良
好なショットキー接合を有し、コンタクト部においては
コンタクト抵抗が低くく、且つ、Ａｌ等の金属の拡散の
無い構造が求められているが、この様な構造を実現する
ためには工程数の増加が避けられず、現状では工程数の
増加無く、ショットキー特性の良好なＳＢＤを形成する
ことが困難である。 【解決手段】 コンタクト部２０にバリアメタル２２を
形成した後、このバリアメタル２２上にＡｌ配線２３を
形成し、ＲＩＥ法のローディング効果を利用し、層間絶
縁膜にショットキー接合部１９及び、Ａｌ配線２３に達
するコンタクト孔３３、３４を同時に開口し、この後、
ショットキー接合部１９にショットキー特性が良好なＡ
ｌ４１を形成する。
好なショットキー接合を有し、コンタクト部においては
コンタクト抵抗が低くく、且つ、Ａｌ等の金属の拡散の
無い構造が求められているが、この様な構造を実現する
ためには工程数の増加が避けられず、現状では工程数の
増加無く、ショットキー特性の良好なＳＢＤを形成する
ことが困難である。 【解決手段】 コンタクト部２０にバリアメタル２２を
形成した後、このバリアメタル２２上にＡｌ配線２３を
形成し、ＲＩＥ法のローディング効果を利用し、層間絶
縁膜にショットキー接合部１９及び、Ａｌ配線２３に達
するコンタクト孔３３、３４を同時に開口し、この後、
ショットキー接合部１９にショットキー特性が良好なＡ
ｌ４１を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法、特にショットキーバリアダイオードを有する
半導体装置及びその製造方法に関する。
製造方法、特にショットキーバリアダイオードを有する
半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】従来のショットキーバリアダイオード
（以下、ＳＢＤと称する。）の製造方法について以下、
図２を参照して説明する。図２（ａ）に示すように、Ｐ
型の半導体基板１１１表面上にＮ型埋め込み拡散層１１
２を形成する。次に半導体基板１１１表面上にＮ型エピ
タキシャル層１１３を形成し、さらに素子の形成領域に
Ｎ型ウエル１１４を形成する。次にＬＯＣＯＳ（Local
Oxideration of Silicon）法等により素子分離領域１１
５を形成し、これと図示せぬレジストパターンをマスク
として、イオン注入を行いＰ型のガードリング１１６、
高濃度Ｎ層１１７、１１８を形成する。
（以下、ＳＢＤと称する。）の製造方法について以下、
図２を参照して説明する。図２（ａ）に示すように、Ｐ
型の半導体基板１１１表面上にＮ型埋め込み拡散層１１
２を形成する。次に半導体基板１１１表面上にＮ型エピ
タキシャル層１１３を形成し、さらに素子の形成領域に
Ｎ型ウエル１１４を形成する。次にＬＯＣＯＳ（Local
Oxideration of Silicon）法等により素子分離領域１１
５を形成し、これと図示せぬレジストパターンをマスク
として、イオン注入を行いＰ型のガードリング１１６、
高濃度Ｎ層１１７、１１８を形成する。
【０００３】続いて図２（ｂ）に示すように、全面にＣ
ＶＤ（Chemical Vapour Deposition）法等により層間絶
縁膜１２１を堆積する。次にショットキー接合部及びコ
ンタクト部の層間絶縁膜１２１に、図示せぬレジストパ
ターンをマスクとして、コンタクト孔をそれぞれ開口す
る。
ＶＤ（Chemical Vapour Deposition）法等により層間絶
縁膜１２１を堆積する。次にショットキー接合部及びコ
ンタクト部の層間絶縁膜１２１に、図示せぬレジストパ
ターンをマスクとして、コンタクト孔をそれぞれ開口す
る。
【０００４】続いて図２（ｃ）に示すように、全面にス
パッタ法によりＡｌ等を堆積し、これをパターニング
し、ショットキー接合部、コンタクト部と電気的に接続
した電極１３１、１３２を形成する。
パッタ法によりＡｌ等を堆積し、これをパターニング
し、ショットキー接合部、コンタクト部と電気的に接続
した電極１３１、１３２を形成する。
【０００５】続いて図２（ｄ）に示すように、全面にＣ
ＶＤ法等により層間絶縁膜１４１を堆積する。さらに電
極１３１、１３２を外部に引き出す場合には、層間絶縁
膜１４１を図示せぬレジストパターンをマスクとして電
極１３１、１３２に達するコンタクト孔を開口し、スパ
ッタ法によりＡｌ等を堆積し、これをパターニングし、
電極１４２、１４３を形成する。
ＶＤ法等により層間絶縁膜１４１を堆積する。さらに電
極１３１、１３２を外部に引き出す場合には、層間絶縁
膜１４１を図示せぬレジストパターンをマスクとして電
極１３１、１３２に達するコンタクト孔を開口し、スパ
ッタ法によりＡｌ等を堆積し、これをパターニングし、
電極１４２、１４３を形成する。
【０００６】以上の工程により、ＳＢＤが半導体基板に
形成される。上記の工程においては、隣接してバイポー
ラトランジスタ等が形成されることが多いが、各製造工
程は、適宜上記の製造工程とそれぞれ共有して行われ
る。
形成される。上記の工程においては、隣接してバイポー
ラトランジスタ等が形成されることが多いが、各製造工
程は、適宜上記の製造工程とそれぞれ共有して行われ
る。
【０００７】ところで、ＳＢＤとは金属と半導体との接
合において、両物質の仕事関数差によって生じるダイオ
ード特性を利用する素子である。従って、ＳＢＤの動作
特性の鍵を握るショットキー接合部において、半導体に
接する金属は、半導体との間で適当な仕事関数差を有す
る材料を選択する必要がある。現状では、Ａｌが最も適
しており、上記の従来例のようにこのショットキー接合
部ではＡｌが半導体に接するように形成している。
合において、両物質の仕事関数差によって生じるダイオ
ード特性を利用する素子である。従って、ＳＢＤの動作
特性の鍵を握るショットキー接合部において、半導体に
接する金属は、半導体との間で適当な仕事関数差を有す
る材料を選択する必要がある。現状では、Ａｌが最も適
しており、上記の従来例のようにこのショットキー接合
部ではＡｌが半導体に接するように形成している。
【０００８】一方、ＳＢＤのショットキー接合部以外の
コンタクト部でも、Ａｌが半導体に接して形成されてい
る。このコンタクト部では半導体に接する金属は、単に
電極として機能するため、本来はオーミックなコンタク
トが望まれる。このコンタクト部において半導体に接す
る金属をＡｌによって形成した場合には、Ａｌが半導体
であるＳｉ中に拡散し、ＡｌＳｉが形成され、コンタク
ト抵抗が上昇する等の問題が生じる。
コンタクト部でも、Ａｌが半導体に接して形成されてい
る。このコンタクト部では半導体に接する金属は、単に
電極として機能するため、本来はオーミックなコンタク
トが望まれる。このコンタクト部において半導体に接す
る金属をＡｌによって形成した場合には、Ａｌが半導体
であるＳｉ中に拡散し、ＡｌＳｉが形成され、コンタク
ト抵抗が上昇する等の問題が生じる。
【０００９】現状のＳＢＤでは、このコンタクト抵抗の
上昇に比べ、コンタクト部の金属を半導体への拡散を防
止する金属に変更することによって生じる製造工程の増
加や、ショットキー特性の悪化等の問題の方が重要であ
るため、上記に説明した工程によりＳＢＤを形成してい
る。
上昇に比べ、コンタクト部の金属を半導体への拡散を防
止する金属に変更することによって生じる製造工程の増
加や、ショットキー特性の悪化等の問題の方が重要であ
るため、上記に説明した工程によりＳＢＤを形成してい
る。
【００１０】しかしながら近年、半導体素子の微細化が
進んでおり、ＳＢＤにおいてはコンタクト抵抗がダイオ
ードの特性を決定する大きな要因となっている。従っ
て、ショットキー接合部においては良好なショットキー
接合を有しながら、コンタクト部においてはコンタクト
抵抗が低くく、且つ、Ａｌ等の金属の拡散の無いＳＢＤ
が求められている。従来、この要求を満たすために、様
々な方法が試みられている。
進んでおり、ＳＢＤにおいてはコンタクト抵抗がダイオ
ードの特性を決定する大きな要因となっている。従っ
て、ショットキー接合部においては良好なショットキー
接合を有しながら、コンタクト部においてはコンタクト
抵抗が低くく、且つ、Ａｌ等の金属の拡散の無いＳＢＤ
が求められている。従来、この要求を満たすために、様
々な方法が試みられている。
【００１１】例えば、ショットキー接合部、コンタクト
部のコンタクト孔を形成した後、ショットキー接合部、
コンタクト部両方にＴｉ等の高融点金属を堆積し、次に
ショットキー接合部のみＴｉ等の高融点金属を除去し、
次に全面にＡｌを形成し、ショットキー接合部ではＡｌ
が、また、またコンタクト部ではＴｉ等の高融点金属が
それぞれ基板に接するように形成する方法が考案されて
いる。しかしながらこの方法によれば、一度ショットキ
ー接合部にはＴｉ等の高融点金属が形成されることにな
り、このシリサイド化した部分をショットキー接合とし
て用いることは特性的に懸念される。さらに、形成した
Ｔｉ等の高融点金属を、部分的に除去しなければならＰ
ＥＰ（Photo Engraving Process ）が増加し、スループ
ットが低下するという問題点がある。
部のコンタクト孔を形成した後、ショットキー接合部、
コンタクト部両方にＴｉ等の高融点金属を堆積し、次に
ショットキー接合部のみＴｉ等の高融点金属を除去し、
次に全面にＡｌを形成し、ショットキー接合部ではＡｌ
が、また、またコンタクト部ではＴｉ等の高融点金属が
それぞれ基板に接するように形成する方法が考案されて
いる。しかしながらこの方法によれば、一度ショットキ
ー接合部にはＴｉ等の高融点金属が形成されることにな
り、このシリサイド化した部分をショットキー接合とし
て用いることは特性的に懸念される。さらに、形成した
Ｔｉ等の高融点金属を、部分的に除去しなければならＰ
ＥＰ（Photo Engraving Process ）が増加し、スループ
ットが低下するという問題点がある。
【００１２】
【発明が解決しようとする課題】上記のように近年の半
導体素子の微細化により、ショットキー接合部において
は良好なショットキー接合を有しながら、コンタクト部
においてはコンタクト抵抗が低くく、且つ、Ａｌ等の金
属の拡散の無いＳＢＤが求められている。すなわち、シ
ョットキー接合部においては、半導体に接する金属とし
て、半導体との間で適当な仕事関数差を有するＡｌによ
り形成するのが望ましく、また一方、コンタクト部にお
いてはＡｌの拡散を防止し、コンタクト部を低抵抗に保
つためにＴｉ等の高融点金属が半導体基板に接している
構造が望ましい。
導体素子の微細化により、ショットキー接合部において
は良好なショットキー接合を有しながら、コンタクト部
においてはコンタクト抵抗が低くく、且つ、Ａｌ等の金
属の拡散の無いＳＢＤが求められている。すなわち、シ
ョットキー接合部においては、半導体に接する金属とし
て、半導体との間で適当な仕事関数差を有するＡｌによ
り形成するのが望ましく、また一方、コンタクト部にお
いてはＡｌの拡散を防止し、コンタクト部を低抵抗に保
つためにＴｉ等の高融点金属が半導体基板に接している
構造が望ましい。
【００１３】しかしながら従来の製造方法では、コンタ
クト抵抗の上昇に比べ、コンタクト部の金属を半導体へ
の拡散を防止する金属に変更することによって生じる製
造工程の増加や、ショットキー特性の悪化等の問題が深
刻であるとの判断から、コンタクト部においても、ショ
ットキー接合部と同様に、半導体基板にはＡｌが接触す
る構造としている。そこで従来より、上記の要求を満た
すために、様々な方法が試みられている。例えば、ショ
ットキー接合部、コンタクト部両方にＴｉ等の高融点金
属を堆積し、次にショットキー接合部のみＴｉ等の高融
点金属を除去し、次に全面にＡｌを形成し、ショットキ
ー接合部ではＡｌが、また、またコンタクト部ではＴｉ
等の高融点金属がそれぞれ基板に接するように形成する
方法が考案されている。しかしながらいずれの方法にお
いてもＳＢＤの特性的な問題を完全に解決するには至ら
ず、また工程数の増加も避けられない。
クト抵抗の上昇に比べ、コンタクト部の金属を半導体へ
の拡散を防止する金属に変更することによって生じる製
造工程の増加や、ショットキー特性の悪化等の問題が深
刻であるとの判断から、コンタクト部においても、ショ
ットキー接合部と同様に、半導体基板にはＡｌが接触す
る構造としている。そこで従来より、上記の要求を満た
すために、様々な方法が試みられている。例えば、ショ
ットキー接合部、コンタクト部両方にＴｉ等の高融点金
属を堆積し、次にショットキー接合部のみＴｉ等の高融
点金属を除去し、次に全面にＡｌを形成し、ショットキ
ー接合部ではＡｌが、また、またコンタクト部ではＴｉ
等の高融点金属がそれぞれ基板に接するように形成する
方法が考案されている。しかしながらいずれの方法にお
いてもＳＢＤの特性的な問題を完全に解決するには至ら
ず、また工程数の増加も避けられない。
【００１４】
【課題を解決するための手段】本発明は上記のような問
題点を踏まえ、工程数の増加を抑えつつ、さらにＳＢＤ
の動作特性を向上させる製造方法を提案する。すなわち
本発明の手段では、ショットキー接合部とコンタクト部
とを表面付近に有する半導体基板表面上に第一絶縁膜を
形成する工程と、前記コンタクト部のみ前記第一絶縁膜
を除去する工程と、露出した前記コンタクト部と前記第
一絶縁膜表面上の一部に高融点金属によりバリアメタル
を形成する工程と、前記バリアメタル表面上に低抵抗金
属を形成する工程と、前記低抵抗金属上及び前記第一絶
縁膜表面上に第二絶縁膜を形成する工程と、前記ショッ
トキー接合部上の前記第一、第二絶縁膜と、前記低抵抗
金属上の前記第二絶縁膜とを同時に除去し、前記ショッ
トキー接合部上に第一コンタクト孔を、前記低抵抗金属
上に第二コンタクト孔を形成する工程と、ショットキー
特性を有する金属により、前記ショットキー接合部と前
記低抵抗金属とにそれぞれ電気的に接続される第一、第
二電極を形成する工程とを有することを特徴とする。あ
るいは本発明の手段では、ショットキー接合部に接触す
る第一金属がアルミニウムにより構成されており、前記
ショットキー接合部以外の電極部分に接触する第二金属
がバリアメタルにより構成されてなるショットキーバリ
アダイオードを有する半導体装置の製造方法において、
前記第二金属の形成後、前記第二金属上及び前記ショッ
トキー接合部上に絶縁膜を形成する工程と、前記第二金
属上及び前記ショットキー接合部上の前記絶縁膜に第
一、第二コンタクト孔を同時に形成する工程と、前記第
一、第二コンタクト孔に各々第一金属を形成し、前記シ
ョットキー接合部にショットキー接合と、前記第二金属
と電気的に接続する電極とを形成する工程とを有するこ
とを特徴とする。
題点を踏まえ、工程数の増加を抑えつつ、さらにＳＢＤ
の動作特性を向上させる製造方法を提案する。すなわち
本発明の手段では、ショットキー接合部とコンタクト部
とを表面付近に有する半導体基板表面上に第一絶縁膜を
形成する工程と、前記コンタクト部のみ前記第一絶縁膜
を除去する工程と、露出した前記コンタクト部と前記第
一絶縁膜表面上の一部に高融点金属によりバリアメタル
を形成する工程と、前記バリアメタル表面上に低抵抗金
属を形成する工程と、前記低抵抗金属上及び前記第一絶
縁膜表面上に第二絶縁膜を形成する工程と、前記ショッ
トキー接合部上の前記第一、第二絶縁膜と、前記低抵抗
金属上の前記第二絶縁膜とを同時に除去し、前記ショッ
トキー接合部上に第一コンタクト孔を、前記低抵抗金属
上に第二コンタクト孔を形成する工程と、ショットキー
特性を有する金属により、前記ショットキー接合部と前
記低抵抗金属とにそれぞれ電気的に接続される第一、第
二電極を形成する工程とを有することを特徴とする。あ
るいは本発明の手段では、ショットキー接合部に接触す
る第一金属がアルミニウムにより構成されており、前記
ショットキー接合部以外の電極部分に接触する第二金属
がバリアメタルにより構成されてなるショットキーバリ
アダイオードを有する半導体装置の製造方法において、
前記第二金属の形成後、前記第二金属上及び前記ショッ
トキー接合部上に絶縁膜を形成する工程と、前記第二金
属上及び前記ショットキー接合部上の前記絶縁膜に第
一、第二コンタクト孔を同時に形成する工程と、前記第
一、第二コンタクト孔に各々第一金属を形成し、前記シ
ョットキー接合部にショットキー接合と、前記第二金属
と電気的に接続する電極とを形成する工程とを有するこ
とを特徴とする。
【００１５】
【発明の実施の形態】本発明の実施の形態による製造方
法について、以下、図１を参照して説明する。図１
（ａ）に示すようにＰ型の半導体基板１１表面上に固相
拡散法等によりＮ型埋め込み拡散層１２を形成する。次
に半導体基板１１表面上にＮ型エピタキシャル層１３を
形成し、さらに素子の形成領域にイオン注入法等により
Ｐ等の不純物を導入し、Ｎ型ウエル１４を形成する。次
にＬＯＣＯＳ法等により素子分離領域１５を形成し、素
子分離領域１５と図示せぬレジストパターンをマスクと
して、イオン注入を行いＰ型のガードリング１６、高濃
度Ｎ層１７、１８を形成する。尚、以下、ショットキー
接合が形成される領域をショットキー接合部１９、ダイ
オードの電極取り出し部をコンタクト部２０と称する。
以上の工程は、従来の製造方法と変わるところはない。
法について、以下、図１を参照して説明する。図１
（ａ）に示すようにＰ型の半導体基板１１表面上に固相
拡散法等によりＮ型埋め込み拡散層１２を形成する。次
に半導体基板１１表面上にＮ型エピタキシャル層１３を
形成し、さらに素子の形成領域にイオン注入法等により
Ｐ等の不純物を導入し、Ｎ型ウエル１４を形成する。次
にＬＯＣＯＳ法等により素子分離領域１５を形成し、素
子分離領域１５と図示せぬレジストパターンをマスクと
して、イオン注入を行いＰ型のガードリング１６、高濃
度Ｎ層１７、１８を形成する。尚、以下、ショットキー
接合が形成される領域をショットキー接合部１９、ダイ
オードの電極取り出し部をコンタクト部２０と称する。
以上の工程は、従来の製造方法と変わるところはない。
【００１６】続いて図１（ｂ）に示すように、全面にＣ
ＶＤ（Chemical Vapour Deposition）法等により膜厚１
μｍ程度の層間絶縁膜２１を堆積する。これを図示せぬ
レジストパターンをマスクとして、コンタクト部２０上
のみ開口する。次に全面にスパッタ法により膜厚４０ｎ
ｍ程度のＴｉを、次に膜厚７０ｎｍ程度のＴｉＮを、次
にスパッタ法により膜厚１μｍ程度の低抵抗であるＡｌ
配線２３を順次堆積する。尚、このＴｉ、ＴｉＮはバリ
アメタル２２と称する。またこのＴｉ、ＴｉＮは、例え
ばＰｔやＷ等の高融点金属によって形成することもでき
る。このバリアメタル２２によりＡｌ配線２３から基板
へのＡｌの拡散を防ぐことができる。次に図示せぬレジ
ストパターンをマスクとして、バリアメタル２２及びＡ
ｌ配線２３をコンタクト部２０及び層間絶縁膜２１上の
一部にのみ残るようにパターニングする。
ＶＤ（Chemical Vapour Deposition）法等により膜厚１
μｍ程度の層間絶縁膜２１を堆積する。これを図示せぬ
レジストパターンをマスクとして、コンタクト部２０上
のみ開口する。次に全面にスパッタ法により膜厚４０ｎ
ｍ程度のＴｉを、次に膜厚７０ｎｍ程度のＴｉＮを、次
にスパッタ法により膜厚１μｍ程度の低抵抗であるＡｌ
配線２３を順次堆積する。尚、このＴｉ、ＴｉＮはバリ
アメタル２２と称する。またこのＴｉ、ＴｉＮは、例え
ばＰｔやＷ等の高融点金属によって形成することもでき
る。このバリアメタル２２によりＡｌ配線２３から基板
へのＡｌの拡散を防ぐことができる。次に図示せぬレジ
ストパターンをマスクとして、バリアメタル２２及びＡ
ｌ配線２３をコンタクト部２０及び層間絶縁膜２１上の
一部にのみ残るようにパターニングする。
【００１７】続いて図１（ｃ）に示すように、Ａｌ配線
２３を含む層間絶縁膜２１全面にさらにＣＶＤ法等によ
り膜厚３μｍ程度の層間絶縁膜３１を形成する。次にレ
ジストパターン３２をマスクとし、はじめにＮＨ4Ｆを
用いて等方性エッチングを行い、開口部を広げ、次にＣ
ＨＦ3をエッチングガスとして用いたＲＩＥ（Reactive
Ion Etching）法を行い、層間絶縁膜３１にショットキ
ー接合部１９に達するコンタクト孔３３、及びＡｌ配線
２３に達する程度のコンタクト孔３４を同時に形成す
る。
２３を含む層間絶縁膜２１全面にさらにＣＶＤ法等によ
り膜厚３μｍ程度の層間絶縁膜３１を形成する。次にレ
ジストパターン３２をマスクとし、はじめにＮＨ4Ｆを
用いて等方性エッチングを行い、開口部を広げ、次にＣ
ＨＦ3をエッチングガスとして用いたＲＩＥ（Reactive
Ion Etching）法を行い、層間絶縁膜３１にショットキ
ー接合部１９に達するコンタクト孔３３、及びＡｌ配線
２３に達する程度のコンタクト孔３４を同時に形成す
る。
【００１８】ここで、コンタクト孔３４の形成はＲＩＥ
法によるローディング効果を利用する。このローディン
グ効果とは、フォトレジストとＲＩＥ法のエッチングガ
スとして用いるＣＨＦ3とがエッチング時に反応し、フ
ォトレジストとＣＨＦ3とが重合しポリマーが生成さ
れ、これがエッチング対象物のエッチングの進行方向の
側面に付着することによってエッチング対象物の進行方
向側面のエッチングが止まる現象をいう。通常のＲＩＥ
ではこのローディング効果はエッチングの障害となるた
め、ローディング効果が生じないようにコンタクト孔の
開口径を大きくしたり、エッチングガスの組成比を変え
る等、種々のエッチング条件を変えることによって対応
している。本発明ではコンタクト孔３４の形成において
は、このＲＩＥ法のローディング効果を積極的に利用す
る。
法によるローディング効果を利用する。このローディン
グ効果とは、フォトレジストとＲＩＥ法のエッチングガ
スとして用いるＣＨＦ3とがエッチング時に反応し、フ
ォトレジストとＣＨＦ3とが重合しポリマーが生成さ
れ、これがエッチング対象物のエッチングの進行方向の
側面に付着することによってエッチング対象物の進行方
向側面のエッチングが止まる現象をいう。通常のＲＩＥ
ではこのローディング効果はエッチングの障害となるた
め、ローディング効果が生じないようにコンタクト孔の
開口径を大きくしたり、エッチングガスの組成比を変え
る等、種々のエッチング条件を変えることによって対応
している。本発明ではコンタクト孔３４の形成において
は、このＲＩＥ法のローディング効果を積極的に利用す
る。
【００１９】本来ならば深さの異なるコンタクト孔を形
成するには、それぞれ個々にＰＥＰを行い、またそれぞ
れ個々にエッチングを行うが、これは工程数の増加を招
く。ＰＥＰはレジストの塗布、ベーク、露光、現像の各
工程があり、このＰＥＰによる工程数の増加は、半導体
装置の製造におけるスループットの低下を招く。従って
本発明では、本来二工程必要であるＰＥＰをＲＩＥ法の
ローディング効果を利用することにより、一工程で済ま
せようとするものである。
成するには、それぞれ個々にＰＥＰを行い、またそれぞ
れ個々にエッチングを行うが、これは工程数の増加を招
く。ＰＥＰはレジストの塗布、ベーク、露光、現像の各
工程があり、このＰＥＰによる工程数の増加は、半導体
装置の製造におけるスループットの低下を招く。従って
本発明では、本来二工程必要であるＰＥＰをＲＩＥ法の
ローディング効果を利用することにより、一工程で済ま
せようとするものである。
【００２０】より具体的には、ショットキー接合部１９
上に形成するレジストパターンの開口径に対し、Ａｌ配
線２３上のレジストパターンの開口径を半分程度以下と
する。例えば、ショットキー接合部１９上では１．０μ
ｍ程度の開口径に対し、Ａｌ配線２３上では０．５μｍ
程度以下とする。
上に形成するレジストパターンの開口径に対し、Ａｌ配
線２３上のレジストパターンの開口径を半分程度以下と
する。例えば、ショットキー接合部１９上では１．０μ
ｍ程度の開口径に対し、Ａｌ配線２３上では０．５μｍ
程度以下とする。
【００２１】よってＡｌ配線２３上では、コンタクト孔
の開口部において、被エッチング面とエッチング進行方
向側面との区別が明確ではなくなり、被エッチング面に
もポリマーが付着するため、ショットキー接合部１９で
は、エッチングが進行し続けるのに対し、Ａｌ配線２３
上では、Ａｌ配線２３上に層間絶縁膜３１が僅かに残る
程度まででエッチングの進行が停止する。次にウエット
処理を施すことにより、Ａｌ配線２３上、すなわちコン
タクト孔３４に僅かに存在している層間絶縁膜３１を完
全に除去し、ショットキー接合部１９、Ａｌ配線２３を
露出させる。続いて図１（ｄ）に示すように、露出部分
を含む層間絶縁膜３１全面にスパッタ法により膜厚１μ
ｍ程度のＡｌ配線を形成し、これをパターニングし、シ
ョットキー接合を形成する電極４１、及びコンタクト部
と電気的に導通する電極４２を形成する。以上の工程に
より本発明のＳＢＤを含む半導体装置の製造工程が終了
する。
の開口部において、被エッチング面とエッチング進行方
向側面との区別が明確ではなくなり、被エッチング面に
もポリマーが付着するため、ショットキー接合部１９で
は、エッチングが進行し続けるのに対し、Ａｌ配線２３
上では、Ａｌ配線２３上に層間絶縁膜３１が僅かに残る
程度まででエッチングの進行が停止する。次にウエット
処理を施すことにより、Ａｌ配線２３上、すなわちコン
タクト孔３４に僅かに存在している層間絶縁膜３１を完
全に除去し、ショットキー接合部１９、Ａｌ配線２３を
露出させる。続いて図１（ｄ）に示すように、露出部分
を含む層間絶縁膜３１全面にスパッタ法により膜厚１μ
ｍ程度のＡｌ配線を形成し、これをパターニングし、シ
ョットキー接合を形成する電極４１、及びコンタクト部
と電気的に導通する電極４２を形成する。以上の工程に
より本発明のＳＢＤを含む半導体装置の製造工程が終了
する。
【００２２】本発明では、ショットキー接合部において
は、半導体との仕事関数差を有し、ショットキー接合が
有効に形成されるＡｌを、またコンタクト部においては
配線層として形成されるＡｌの基板への拡散を防止し、
コンタクト抵抗を低減させることが可能な高融点金属
を、工程数の増加を抑えつつ形成することができる。す
なわち工程数の増加無く、良好なショットキー特性を有
するＳＢＤを形成することが可能となる。
は、半導体との仕事関数差を有し、ショットキー接合が
有効に形成されるＡｌを、またコンタクト部においては
配線層として形成されるＡｌの基板への拡散を防止し、
コンタクト抵抗を低減させることが可能な高融点金属
を、工程数の増加を抑えつつ形成することができる。す
なわち工程数の増加無く、良好なショットキー特性を有
するＳＢＤを形成することが可能となる。
【００２３】尚、上記の製造工程においては、隣接して
バイポーラトランジスタ等が形成されることが多いが、
各製造工程は適宜上記の製造工程とそれぞれ共有して行
われる場合はある。また上記の製造工程において示した
各構成の材質、形成方法、寸法等は一例であり、本発明
を限定するものではなく、本発明はその趣旨を逸脱しな
い範囲において種々態様を変えて実施することが可能で
ある。
バイポーラトランジスタ等が形成されることが多いが、
各製造工程は適宜上記の製造工程とそれぞれ共有して行
われる場合はある。また上記の製造工程において示した
各構成の材質、形成方法、寸法等は一例であり、本発明
を限定するものではなく、本発明はその趣旨を逸脱しな
い範囲において種々態様を変えて実施することが可能で
ある。
【００２４】
【発明の効果】本発明では、ＳＢＤの各領域へのコンタ
クト孔の形成において、ＲＩＥ法のローディング効果を
利用することにより、ＳＢＤのショットキー接合部にお
いては、半導体との仕事関数差を有し、ショットキー接
合が有効に形成されるＡｌを、またＳＢＤのコンタクト
部においては配線層として形成されるＡｌの基板への拡
散を防止し、コンタクト抵抗を低減させることが可能な
高融点金属を、ＰＥＰ、エッチング等の工程数の増加を
抑えつつ形成することができる。すなわち工程数の増加
無く、良好なショットキー特性を有するＳＢＤを形成す
ることが可能となる。
クト孔の形成において、ＲＩＥ法のローディング効果を
利用することにより、ＳＢＤのショットキー接合部にお
いては、半導体との仕事関数差を有し、ショットキー接
合が有効に形成されるＡｌを、またＳＢＤのコンタクト
部においては配線層として形成されるＡｌの基板への拡
散を防止し、コンタクト抵抗を低減させることが可能な
高融点金属を、ＰＥＰ、エッチング等の工程数の増加を
抑えつつ形成することができる。すなわち工程数の増加
無く、良好なショットキー特性を有するＳＢＤを形成す
ることが可能となる。
【図１】本発明の実施の形態を説明する工程断面図。
【図２】従来の技術を説明する工程断面図。
１１、１１１ 半導体基板 １２、１１２ Ｎ型埋め込み拡散層 １３、１１３ Ｎ型エピタキシャル層 １４、１１４ Ｎ型ウエル １５、１１５ 素子分離領域 １６、１１６ ガードリング １７、１８、１１７、１１８ 高濃度Ｎ層 １９ ショットキー接合部 ２０ コンタクト部 ２１、３１、１２１、１４１ 層間絶縁膜 ２２ バリアメタル ２３、４１、４２、１３１、１３２、１４２、１４３
Ａｌ配線（電極） ３２ レジストパターン ３３、３４ コンタクト孔
Ａｌ配線（電極） ３２ レジストパターン ３３、３４ コンタクト孔
Claims (9)
- 【請求項１】 ショットキー接合部とコンタクト部とを
表面付近に有する半導体基板表面上に第一絶縁膜を形成
する工程と、 前記コンタクト部のみ前記第一絶縁膜を除去する工程
と、 露出した前記コンタクト部と前記第一絶縁膜表面上の一
部に高融点金属によりバリアメタルを形成する工程と、 前記バリアメタル表面上に低抵抗金属を形成する工程
と、 前記低抵抗金属上及び前記第一絶縁膜表面上に第二絶縁
膜を形成する工程と、 前記ショットキー接合部上の前記第一、第二絶縁膜と、
前記低抵抗金属上の前記第二絶縁膜とを同時に除去し、
前記ショットキー接合部上に第一コンタクト孔を、前記
低抵抗金属上に第二コンタクト孔を形成する工程と、 ショットキー特性を有する金属により、前記ショットキ
ー接合部と前記低抵抗金属とにそれぞれ電気的に接続さ
れる第一、第二電極を形成する工程とを有することを特
徴とする半導体装置の製造方法。 - 【請求項２】 前記ショットキー特性を有する金属はＡ
ｌであることを特徴とする請求項１記載の半導体装置の
製造方法。 - 【請求項３】 前記バリアメタルは高融点金属であるこ
とを特徴とする請求項１記載の半導体装置の製造方法。 - 【請求項４】 前記第一、第二コンタクト孔を形成する
工程は、ＲＩＥ法により行うことを特徴とする請求項１
記載の半導体装置の製造方法。 - 【請求項５】 前記第二コンタクト孔の開口径は前記第
一コンタクト孔の開口径の半分以下であることを特徴と
する請求項１または４記載の半導体装置の製造方法。 - 【請求項６】 前記第二コンタクト孔はＲＩＥ法のロー
ディング効果を利用して形成することを特徴とする請求
項４または５記載の半導体装置の製造方法。 - 【請求項７】 ショットキー接合部に接触する第一金属
がアルミニウムにより構成されており、前記ショットキ
ー接合部以外の電極部分に接触する第二金属がバリアメ
タルにより構成されてなるショットキーバリアダイオー
ドを有する半導体装置の製造方法において、 前記第二金属の形成後、前記第二金属上及び前記ショッ
トキー接合部上に絶縁膜を形成する工程と、前記第二金
属上及び前記ショットキー接合部上の前記絶縁膜に第
一、第二コンタクト孔を同時に形成する工程と、前記第
一、第二コンタクト孔に各々第一金属を形成し、前記シ
ョットキー接合部にショットキー接合と、前記第二金属
と電気的に接続する電極とを形成する工程とを有するこ
とを特徴とするショットキーバリアダイオードを有する
半導体装置の製造方法。 - 【請求項８】 前記第一、第二コンタクト孔を同時に形
成する工程は、ローディング効果を利用したＲＩＥ法に
より行うことを特徴とする請求項７記載の半導体装置の
製造方法。 - 【請求項９】 前記第二コンタクト孔の開口径は前記第
一コンタクト孔の開口径の半分以下であることを特徴と
する請求項７または８記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19590496A JPH1041528A (ja) | 1996-07-25 | 1996-07-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19590496A JPH1041528A (ja) | 1996-07-25 | 1996-07-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1041528A true JPH1041528A (ja) | 1998-02-13 |
Family
ID=16348925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19590496A Pending JPH1041528A (ja) | 1996-07-25 | 1996-07-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1041528A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006269491A (ja) * | 2005-03-22 | 2006-10-05 | Seiko Epson Corp | 半導体装置の製造方法 |
-
1996
- 1996-07-25 JP JP19590496A patent/JPH1041528A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006269491A (ja) * | 2005-03-22 | 2006-10-05 | Seiko Epson Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100302894B1 (ko) | 이중(ｄｕａｌ) 두께 코발트 실리사이드 층을 갖는 집적 회로 구조 및 그 제조 방법 | |
| JPH04290232A (ja) | 溝埋込み配線形成方法 | |
| KR100225554B1 (ko) | 배리어메탈구조의 형성방법 | |
| KR100277377B1 (ko) | 콘택트홀/스루홀의형성방법 | |
| JPH0817930A (ja) | エッチング・ストップ層を利用する半導体装置構造とその方法 | |
| US5633196A (en) | Method of forming a barrier and landing pad structure in an integrated circuit | |
| JPH05206135A (ja) | 半導体装置の製造方法 | |
| JPH06163578A (ja) | 接続孔形成法 | |
| JPH1041528A (ja) | 半導体装置の製造方法 | |
| KR100505407B1 (ko) | 반도체 소자의 하드 마스크막 식각방법 | |
| JPH03200330A (ja) | 半導体装置の製造方法 | |
| US5350711A (en) | Method of fabricating high temperature refractory metal nitride contact and interconnect structure | |
| KR100399066B1 (ko) | 반도체소자의 알루미늄 합금 박막 제조 방법 | |
| KR100312655B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR100191710B1 (ko) | 반도체 소자의 금속 배선 방법 | |
| JP4207284B2 (ja) | 半導体装置の製造方法 | |
| JPH0283920A (ja) | 半導体装置の製造方法 | |
| JPH05226333A (ja) | 半導体装置の製造方法 | |
| KR100447989B1 (ko) | 반도체소자의게이트전극형성방법 | |
| KR100318686B1 (ko) | 반도체 장치의 다층 게이트 전극 및 그 제조 방법 | |
| KR100552806B1 (ko) | 박막 커패시터 제조 방법 | |
| JPS61245552A (ja) | 半導体装置の製造方法 | |
| JPH0430516A (ja) | 半導体装置及びその製造方法 | |
| US7601633B2 (en) | Semiconductor device and method for fabricating the same | |
| JPH05109709A (ja) | 半導体装置 |