JP3403976B2 - オープンドレイン信号のためのアクティブプルアップ回路 - Google Patents
オープンドレイン信号のためのアクティブプルアップ回路Info
- Publication number
- JP3403976B2 JP3403976B2 JP19942299A JP19942299A JP3403976B2 JP 3403976 B2 JP3403976 B2 JP 3403976B2 JP 19942299 A JP19942299 A JP 19942299A JP 19942299 A JP19942299 A JP 19942299A JP 3403976 B2 JP3403976 B2 JP 3403976B2
- Authority
- JP
- Japan
- Prior art keywords
- pull
- current
- circuit
- signal line
- slew rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/013—Modifications for accelerating switching in bipolar transistor circuits
- H03K19/0136—Modifications for accelerating switching in bipolar transistor circuits by means of a pull-up or down element
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
- H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
- H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、信号ラインを駆動
するオープンドレイン回路またはオープンコレクタ回路
を用いるシステムの通信速度を向上する方法および回路
に関する。より詳細には、本発明は、スルーレート感受
性ヒステリシス型アクティブプルアップ（ｓｌｅｗ ｒ
ａｔｅ ｓｅｎｓｉｔｉｖｅ， ｈｙｓｔｅｒｅｔｉ
ｃ， ａｃｔｉｖｅ ｐｕｌｌｕｐ）を提供する方法お
よび回路に関する。
するオープンドレイン回路またはオープンコレクタ回路
を用いるシステムの通信速度を向上する方法および回路
に関する。より詳細には、本発明は、スルーレート感受
性ヒステリシス型アクティブプルアップ（ｓｌｅｗ ｒ
ａｔｅ ｓｅｎｓｉｔｉｖｅ， ｈｙｓｔｅｒｅｔｉ
ｃ， ａｃｔｉｖｅ ｐｕｌｌｕｐ）を提供する方法お
よび回路に関する。
【０００２】
【従来の技術】以下の説明を通して、「オープンドレイ
ン」という用語を広く用いる。「オープンドレイン」は
ＭＯＳＦＥＴ等の電界効果トランジスタの使用を含意し
得るが、当業者は、バイポーラトランジスタ等の他のタ
イプのトランジスタも同様に使用され得ることを理解す
る。従って、本明細書中では、便宜上オープンドレイン
という用語を用い、この用語は、具体的にはオープンコ
レクタ型の回路を含むことを理解されたい。更に、本発
明はＭＯＳＦＥＴトランジスタ以外のトランジスタを用
いて実施し得、「トランジスタ」は、具体的にはこのよ
うな他の適切なタイプのトランジスタを含むことを理解
されたい。
ン」という用語を広く用いる。「オープンドレイン」は
ＭＯＳＦＥＴ等の電界効果トランジスタの使用を含意し
得るが、当業者は、バイポーラトランジスタ等の他のタ
イプのトランジスタも同様に使用され得ることを理解す
る。従って、本明細書中では、便宜上オープンドレイン
という用語を用い、この用語は、具体的にはオープンコ
レクタ型の回路を含むことを理解されたい。更に、本発
明はＭＯＳＦＥＴトランジスタ以外のトランジスタを用
いて実施し得、「トランジスタ」は、具体的にはこのよ
うな他の適切なタイプのトランジスタを含むことを理解
されたい。
【０００３】通常、オープンドレイン回路は共通のバス
または信号ラインによって電子装置を相互接続するため
に使用される。集積回路間バス（Ｉ2Ｃ）、システム管
理バス（ＳＭＢｕｓ）、アクセスバス、および、アップ
ルデスクトップバス（ＡＤＢ）は、オープンドレインア
ーキテクチャを用いる数個のデバイス間通信プロトコル
である。オープンドレイン信号はまた、例えばマイクロ
プロセッサの割り込み入力等の１つソースより多くの、
複数のソースによって駆動され得るラインについて、コ
ンピュータシステム内で使用される。
または信号ラインによって電子装置を相互接続するため
に使用される。集積回路間バス（Ｉ2Ｃ）、システム管
理バス（ＳＭＢｕｓ）、アクセスバス、および、アップ
ルデスクトップバス（ＡＤＢ）は、オープンドレインア
ーキテクチャを用いる数個のデバイス間通信プロトコル
である。オープンドレイン信号はまた、例えばマイクロ
プロセッサの割り込み入力等の１つソースより多くの、
複数のソースによって駆動され得るラインについて、コ
ンピュータシステム内で使用される。
【０００４】デバイスは、オープンドレイン信号ライン
とグランドとの間に結合されたトランジスタを制御する
ことによってオープンドレイン信号ライン上の信号を送
信する。通常、スイッチとして使用されるトランジスタ
は、ＮチャネルＭＯＳＦＥＴであるが、他のタイプのト
ランジスタもこの目的に適している。更に、トランジス
タはデバイスの内部にあり得るか、または、デバイスは
外部のトランジスタを制御するための端子を有し得る。
とグランドとの間に結合されたトランジスタを制御する
ことによってオープンドレイン信号ライン上の信号を送
信する。通常、スイッチとして使用されるトランジスタ
は、ＮチャネルＭＯＳＦＥＴであるが、他のタイプのト
ランジスタもこの目的に適している。更に、トランジス
タはデバイスの内部にあり得るか、または、デバイスは
外部のトランジスタを制御するための端子を有し得る。
【０００５】デバイスがトランジスタをオンにする場
合、信号ラインはグランドに結合され、その電圧をロー
状態またはローレベル（例えば約０．４ボルト未満）に
プルダウンする。逆に、全てのデバイスが対応するドラ
イバトランジスタをオフにする場合、信号ラインは信号
ラインと電源レールとの間に接続されたプルアップ回路
によってハイ状態（例えば５ボルト）にバイアスされ
る。
合、信号ラインはグランドに結合され、その電圧をロー
状態またはローレベル（例えば約０．４ボルト未満）に
プルダウンする。逆に、全てのデバイスが対応するドラ
イバトランジスタをオフにする場合、信号ラインは信号
ラインと電源レールとの間に接続されたプルアップ回路
によってハイ状態（例えば５ボルト）にバイアスされ
る。
【０００６】信号がオープンドレイン信号ライン上を伝
送され得る速度は、信号ラインがローレベルとハイレベ
ルとの間をサイクルされ得る速度に依存する。信号ライ
ンに関連する寄生容量のために、信号ラインがスイッチ
され得る速度は、寄生容量が充電および放電され得る速
度によって決定される。他の要因が等しい場合、寄生容
量の増加が充電速度および放電速度を低下し、最大信号
速度を低下する。従って、多くのオープンドレイン型相
互接続規格が、最大信号ライン容量（通常数百ピコファ
ラッド）を特定し、適切な性能を保証する。
送され得る速度は、信号ラインがローレベルとハイレベ
ルとの間をサイクルされ得る速度に依存する。信号ライ
ンに関連する寄生容量のために、信号ラインがスイッチ
され得る速度は、寄生容量が充電および放電され得る速
度によって決定される。他の要因が等しい場合、寄生容
量の増加が充電速度および放電速度を低下し、最大信号
速度を低下する。従って、多くのオープンドレイン型相
互接続規格が、最大信号ライン容量（通常数百ピコファ
ラッド）を特定し、適切な性能を保証する。
【０００７】寄生容量を充電および放電する速度を決定
する別の要因は、充電−放電電流パスにおける抵抗であ
る。トランジスタがオンの場合、通常、出力トランジス
タの抵抗は非常に小さいので、寄生容量は急速に放電さ
れ得、ハイからローへの遷移が素早く起こる。しかし、
寄生容量は、ある形態のプルアップ回路によって提供さ
れるプルアップ電流によって充電される。
する別の要因は、充電−放電電流パスにおける抵抗であ
る。トランジスタがオンの場合、通常、出力トランジス
タの抵抗は非常に小さいので、寄生容量は急速に放電さ
れ得、ハイからローへの遷移が素早く起こる。しかし、
寄生容量は、ある形態のプルアップ回路によって提供さ
れるプルアップ電流によって充電される。
【０００８】オープンドレイン信号ラインを用いる典型
的なアプリケーションにおいて、プルアップ回路は、信
号ラインと正の供給レールとの間に結合された単なるプ
ルアップ抵抗器である。プルアップ抵抗器の抵抗は、通
常、ドライバトランジスタのオン抵抗よりもかなり大き
いので、寄生容量が充電され得る速度は、寄生容量が放
電され得る速度よりもかなり遅い。従って、信号立ち上
がり時間は信号立ち下がり時間よりもかなり遅い。
的なアプリケーションにおいて、プルアップ回路は、信
号ラインと正の供給レールとの間に結合された単なるプ
ルアップ抵抗器である。プルアップ抵抗器の抵抗は、通
常、ドライバトランジスタのオン抵抗よりもかなり大き
いので、寄生容量が充電され得る速度は、寄生容量が放
電され得る速度よりもかなり遅い。従って、信号立ち上
がり時間は信号立ち下がり時間よりもかなり遅い。
【０００９】信号立ち上がり時間を短縮する１つの技術
は、より小さな値のプルアップ抵抗器を用いることであ
る。より小さな抵抗を用いることにより利用可能なプル
アップ電流が増加するので、全てのドライバトランジス
タがオフの場合、任意の寄生容量がより速く充電され得
る。しかし、プルアップ抵抗を減少することは、回路の
動作に悪影響を及ぼし得る。
は、より小さな値のプルアップ抵抗器を用いることであ
る。より小さな抵抗を用いることにより利用可能なプル
アップ電流が増加するので、全てのドライバトランジス
タがオフの場合、任意の寄生容量がより速く充電され得
る。しかし、プルアップ抵抗を減少することは、回路の
動作に悪影響を及ぼし得る。
【００１０】例えば、ドライバトランジスタがオンの場
合、プルアップ抵抗器の値を減らすことにより、Ｖccか
らグランドへの電流の流れは増大する。この増加した電
流は浪費された電力を示すが、このことは、電池電源型
デバイス等の低電力アプリケーションにおいて重要な問
題であり得る。増加した電流はまた、ドライバトランジ
スタを渡る電圧降下を増加させ、それにより、信号ライ
ン電圧を上昇させ、且つ、ロー信号ラインレベルに関連
するノイズマージンを減少する。
合、プルアップ抵抗器の値を減らすことにより、Ｖccか
らグランドへの電流の流れは増大する。この増加した電
流は浪費された電力を示すが、このことは、電池電源型
デバイス等の低電力アプリケーションにおいて重要な問
題であり得る。増加した電流はまた、ドライバトランジ
スタを渡る電圧降下を増加させ、それにより、信号ライ
ン電圧を上昇させ、且つ、ロー信号ラインレベルに関連
するノイズマージンを減少する。
【００１１】
【発明が解決しようとする課題】従って上記を鑑みる
と、ノイズマージンまたは電力効率を妥協することなく
オープンドレイン信号に関連する立ち上がり時間を短縮
することによって、オープンドレインアーキテクチャを
用いる通信システムにおけるデータ信号速度を向上する
のが望ましい。
と、ノイズマージンまたは電力効率を妥協することなく
オープンドレイン信号に関連する立ち上がり時間を短縮
することによって、オープンドレインアーキテクチャを
用いる通信システムにおけるデータ信号速度を向上する
のが望ましい。
【００１２】従って、本発明の目的は、ノイズマージン
または電力効率を妥協することなくオープンドレイン信
号に関連する立ち上がり時間を短縮することによって、
オープンドレインアーキテクチャを用いる通信システム
におけるデータ信号速度を向上することである。
または電力効率を妥協することなくオープンドレイン信
号に関連する立ち上がり時間を短縮することによって、
オープンドレインアーキテクチャを用いる通信システム
におけるデータ信号速度を向上することである。
【００１３】
【課題を解決するための手段】本発明によるオープンド
レイン信号ラインのためのプルアップ回路は、オープン
ドレイン信号ライン上の信号のスルーレートを監視する
回路と、監視されたスルーレートに応答してプルアップ
電流をオープンドレイン信号ラインに提供する回路とを
備え、そのことにより上記目的が達成される。
レイン信号ラインのためのプルアップ回路は、オープン
ドレイン信号ライン上の信号のスルーレートを監視する
回路と、監視されたスルーレートに応答してプルアップ
電流をオープンドレイン信号ラインに提供する回路とを
備え、そのことにより上記目的が達成される。
【００１４】上記プルアップ回路は、信号の電圧レベル
に応答してプルアップ電流を増加する回路を更に備えて
もよい。
に応答してプルアップ電流を増加する回路を更に備えて
もよい。
【００１５】プルアップ電流を提供する回路が、監視さ
れたスルーレートから独立した第１の電流を提供する第
１の回路と、監視されたスルーレートに応答して第２の
電流を提供する第２の回路とを備えてもよい。
れたスルーレートから独立した第１の電流を提供する第
１の回路と、監視されたスルーレートに応答して第２の
電流を提供する第２の回路とを備えてもよい。
【００１６】上記プルアップ回路が、信号の電圧レベル
に応答してプルアップ電流を増加する回路を更に備えて
もよい。
に応答してプルアップ電流を増加する回路を更に備えて
もよい。
【００１７】電圧閾値を超える電圧レベルに応答してプ
ルアップ電流が増加し、プルアップ電流の増加が電圧閾
値に関係する電圧レベルの関数であってもよい。
ルアップ電流が増加し、プルアップ電流の増加が電圧閾
値に関係する電圧レベルの関数であってもよい。
【００１８】スルーレート閾値を超える監視されたスル
ーレートに応答してプルアップ電流が増加してもよい。
ーレートに応答してプルアップ電流が増加してもよい。
【００１９】本発明によるオープンドレイン信号ライン
をバイアスする方法は、信号ラインにプルアップ電流を
提供するステップと、信号ライン上の信号のスルーレー
トを監視するステップと、スルーレート閾値を超える監
視されたスルーレートに応答して、追加的なプルアップ
電流を信号ラインに提供するステップとを含み、そのこ
とにより上記目的が達成される。
をバイアスする方法は、信号ラインにプルアップ電流を
提供するステップと、信号ライン上の信号のスルーレー
トを監視するステップと、スルーレート閾値を超える監
視されたスルーレートに応答して、追加的なプルアップ
電流を信号ラインに提供するステップとを含み、そのこ
とにより上記目的が達成される。
【００２０】上記方法は、信号の電圧レベルを監視する
ステップと、電圧レベル閾値を超える監視された電圧レ
ベルに応答して追加的な電流を提供するステップとを更
に含んでもよい。
ステップと、電圧レベル閾値を超える監視された電圧レ
ベルに応答して追加的な電流を提供するステップとを更
に含んでもよい。
【００２１】信号ラインに提供された追加的なプルアッ
プ電流の量が、電圧閾値に関係する電圧レベルの関数で
あってもよい。
プ電流の量が、電圧閾値に関係する電圧レベルの関数で
あってもよい。
【００２２】プルアップ電流を提供するステップが、監
視されたスルーレートから独立した第１の電流を提供す
るステップと、監視されたスルーレートに応答して第２
の電流を提供するステップとを含んでもよい。
視されたスルーレートから独立した第１の電流を提供す
るステップと、監視されたスルーレートに応答して第２
の電流を提供するステップとを含んでもよい。
【００２３】第２の電流が、スルーレート閾値を超える
監視されたスルーレートに応答して提供されてもよい。
監視されたスルーレートに応答して提供されてもよい。
【００２４】本発明によるオープンドレイン信号ライン
をバイアスする回路は、信号ライン上の電圧に応答して
プルアップ電流をオープンドレイン信号ラインに提供す
る回路を備え、プルアップ電流が電圧の直接的な関数で
あり、そのことにより上記目的が達成される。
をバイアスする回路は、信号ライン上の電圧に応答して
プルアップ電流をオープンドレイン信号ラインに提供す
る回路を備え、プルアップ電流が電圧の直接的な関数で
あり、そのことにより上記目的が達成される。
【００２５】プルアップ電流が固定部分と可変部分とを
含み、プルアップ電流を提供する回路が、可変部分を制
御することによってプルアップ電流を制御してもよい。
含み、プルアップ電流を提供する回路が、可変部分を制
御することによってプルアップ電流を制御してもよい。
【００２６】信号ライン上の電圧が電圧の範囲に亘って
変化でき、プルアップ電流が電圧の関数であってもよ
い。
変化でき、プルアップ電流が電圧の関数であってもよ
い。
【００２７】プルアップ電流が、電圧が閾値を超える場
合にのみ提供されてもよい。
合にのみ提供されてもよい。
【００２８】上記回路は、プルアップ電流を所定の最大
値に制限する回路を更に備えてもよい。
値に制限する回路を更に備えてもよい。
【００２９】本発明によるオープンドレイン信号ライン
上の信号立ち上がり時間を短縮する方法は、信号ライン
にプルアップ電流を提供するステップと、信号ライン上
の電圧を監視するステップと、信号ライン上の電圧のス
ルーレートが所定のスルーレート閾値電圧を超えるかど
うかを判定するステップと、スルーレートが所定のスル
ーレート閾値を超えると判定された場合に、追加的なプ
ルアップ電流を信号ラインに提供するステップとを含
み、そのことにより上記目的が達成される。
上の信号立ち上がり時間を短縮する方法は、信号ライン
にプルアップ電流を提供するステップと、信号ライン上
の電圧を監視するステップと、信号ライン上の電圧のス
ルーレートが所定のスルーレート閾値電圧を超えるかど
うかを判定するステップと、スルーレートが所定のスル
ーレート閾値を超えると判定された場合に、追加的なプ
ルアップ電流を信号ラインに提供するステップとを含
み、そのことにより上記目的が達成される。
【００３０】追加的なプルアップ電流の大きさが、信号
ライン上の電圧によって決定されてもよい。
ライン上の電圧によって決定されてもよい。
【００３１】本発明によるオープンドレイン信号ライン
のためのプルアップ回路は、信号ライン上の信号のスル
ーレートを監視する手段と、監視されたスルーレートに
応答して、信号ラインに電流を提供する手段とを備え、
そのことにより上記目的が達成される。
のためのプルアップ回路は、信号ライン上の信号のスル
ーレートを監視する手段と、監視されたスルーレートに
応答して、信号ラインに電流を提供する手段とを備え、
そのことにより上記目的が達成される。
【００３２】上記プルアップ回路は、信号の電圧レベル
に応答してプルアップ電流を増加する手段を更に備えて
もよい。
に応答してプルアップ電流を増加する手段を更に備えて
もよい。
【００３３】プルアップ電流を提供する回路が、監視さ
れたスルーレートから独立した第１の電流を提供する第
１の手段と、監視されたスルーレートに応答して第２の
電流を提供する第２の手段とを備えてもよい。
れたスルーレートから独立した第１の電流を提供する第
１の手段と、監視されたスルーレートに応答して第２の
電流を提供する第２の手段とを備えてもよい。
【００３４】上記プルアップ回路は、信号ライン上の信
号の電圧レベルに応答してプルアップ電流を増加する手
段を更に含んでもよい。
号の電圧レベルに応答してプルアップ電流を増加する手
段を更に含んでもよい。
【００３５】電圧閾値を超える電圧レベルに応答してプ
ルアップ電流が増加し、プルアップ電流の増加が電圧閾
値に関係する電圧レベルの関数であってもよい。
ルアップ電流が増加し、プルアップ電流の増加が電圧閾
値に関係する電圧レベルの関数であってもよい。
【００３６】スルーレート閾値を超える監視されたスル
ーレートに応答してプルアップ電流が増加してもよい。
ーレートに応答してプルアップ電流が増加してもよい。
【００３７】本発明によるオープンドレイン信号ライン
をプルアップする回路は、オープンドレイン信号ライン
上の電圧を表示する第１の信号を提供するレベル監視回
路と、信号ライン上の電圧のスルーレートを表示する第
２の信号を提供するスルーレート監視回路と、信号ライ
ンにプルアップ電流を提供する第１の電流源と、第１の
信号および第２の信号に応答してプルアップ電流を制御
する制御回路とを備え、そのことにより上記目的が達成
される。
をプルアップする回路は、オープンドレイン信号ライン
上の電圧を表示する第１の信号を提供するレベル監視回
路と、信号ライン上の電圧のスルーレートを表示する第
２の信号を提供するスルーレート監視回路と、信号ライ
ンにプルアップ電流を提供する第１の電流源と、第１の
信号および第２の信号に応答してプルアップ電流を制御
する制御回路とを備え、そのことにより上記目的が達成
される。
【００３８】レベル監視回路が第１のコンパレータを含
み、スルーレート検出回路が、第２のコンパレータに結
合されたキャパシタを備えてもよい。
み、スルーレート検出回路が、第２のコンパレータに結
合されたキャパシタを備えてもよい。
【００３９】第１の信号が、信号ライン上の電圧が所定
の電圧を超えることを表示し、第２の信号が、信号ライ
ン上の電圧のスルーレートが所定のスルーレートを超え
ることを表示してもよい。
の電圧を超えることを表示し、第２の信号が、信号ライ
ン上の電圧のスルーレートが所定のスルーレートを超え
ることを表示してもよい。
【００４０】制御回路が、第１の信号および第２の信号
に応答してオンになるスイッチを備えてもよい。
に応答してオンになるスイッチを備えてもよい。
【００４１】信号ラインへの第１の電流源が抵抗器を備
えてもよい。
えてもよい。
【００４２】信号ラインへの第１の電流源が定電流源を
備えてもよい。
備えてもよい。
【００４３】上記回路は、第１の信号および第２の信号
に関係なく、信号ラインにプルアップ電流を提供する第
２の電流源を更に備えてもよい。
に関係なく、信号ラインにプルアップ電流を提供する第
２の電流源を更に備えてもよい。
【００４４】第２の電流源が、シャットダウン信号に応
答して、プルアップ電流の量を減少される回路を備えて
もよい。
答して、プルアップ電流の量を減少される回路を備えて
もよい。
【００４５】本発明のこれらのおよび他の目的ならびに
利点は、利用可能なプルアップ電流が信号ライン上の電
圧レベルの関数となる可変電流源によってプルアップ電
流が提供される方法および回路によって実現される。詳
細には、利用可能なプルアップ電流は、信号ラインがロ
ーにプルダウンされていないことを信号ライン電圧が、
表示する場合に増加する。
利点は、利用可能なプルアップ電流が信号ライン上の電
圧レベルの関数となる可変電流源によってプルアップ電
流が提供される方法および回路によって実現される。詳
細には、利用可能なプルアップ電流は、信号ラインがロ
ーにプルダウンされていないことを信号ライン電圧が、
表示する場合に増加する。
【００４６】第１の実施形態において、信号ライン上の
信号が閾値レベルを超える場合には常に追加的なプルア
ップ電流が提供される。好適な実施形態において、信号
のスルーレート（ｄＶ／ｄｔ）を監視するための回路が
提供され、例えばローからハイへ信号が遷移する間に、
信号が閾値を超え、且つ、スルーレートが正である場合
にのみ、より高いプルアップ電流が提供される。
信号が閾値レベルを超える場合には常に追加的なプルア
ップ電流が提供される。好適な実施形態において、信号
のスルーレート（ｄＶ／ｄｔ）を監視するための回路が
提供され、例えばローからハイへ信号が遷移する間に、
信号が閾値を超え、且つ、スルーレートが正である場合
にのみ、より高いプルアップ電流が提供される。
【００４７】
【発明の実施の形態】以下に、添付の図面を参照しなが
ら本発明を詳細に説明する。図中、同じ部分を同じ参照
符号で示す。
ら本発明を詳細に説明する。図中、同じ部分を同じ参照
符号で示す。
【００４８】図１Ａから図１Ｃは、オープンドレインア
ーキテクチャを用いる信号ラインを提供する従来公知の
回路の簡略化した模式図である。デバイス１６は、信号
ライン１１に結合されたデバイスを示し、集積回路から
コンピュータ周辺機器へ接続する任意の機器であり得
る。デバイス１６は、デバイス１６内の追加的な回路
（図示せず）によってオンまたはオフされるドライバト
ランジスタ１４を含む。あるいは、デバイス１６は、外
部ドライバトランジスタを制御する端子を含み得る。図
１、図３および図５の模式図に、１つのデバイスだけが
信号ライン１１に接続されている様子を示すことに留意
されたい。しかし、このようなデバイスが２つ以上あり
得ることが当業者に理解される。
ーキテクチャを用いる信号ラインを提供する従来公知の
回路の簡略化した模式図である。デバイス１６は、信号
ライン１１に結合されたデバイスを示し、集積回路から
コンピュータ周辺機器へ接続する任意の機器であり得
る。デバイス１６は、デバイス１６内の追加的な回路
（図示せず）によってオンまたはオフされるドライバト
ランジスタ１４を含む。あるいは、デバイス１６は、外
部ドライバトランジスタを制御する端子を含み得る。図
１、図３および図５の模式図に、１つのデバイスだけが
信号ライン１１に接続されている様子を示すことに留意
されたい。しかし、このようなデバイスが２つ以上あり
得ることが当業者に理解される。
【００４９】キャパシタ１８は信号ライン１１に関連す
る寄生容量を示し、信号ライン１１は、信号ライン１１
に結合されたドライバおよびレシーバと共に、信号ライ
ン１１自体に関連する漂遊容量を含む。通常、数百ピコ
ファラッドのオーダーの寄生容量１８の主な影響によ
り、データが信号ライン１１上を送信され得る速度が制
限される。詳細には、信号ライン１１上のデータ速度は
寄生容量が充電および放電され得る速度によって制限さ
れる。この理由のために、オープンドレインアーキテク
チャを用いるほとんどの通信プロトコルが、最大信号ラ
イン容量を特定する。例えば、Ｉ2Ｃ仕様により、４０
０ｐＦの最大信号ライン容量が可能になる。
る寄生容量を示し、信号ライン１１は、信号ライン１１
に結合されたドライバおよびレシーバと共に、信号ライ
ン１１自体に関連する漂遊容量を含む。通常、数百ピコ
ファラッドのオーダーの寄生容量１８の主な影響によ
り、データが信号ライン１１上を送信され得る速度が制
限される。詳細には、信号ライン１１上のデータ速度は
寄生容量が充電および放電され得る速度によって制限さ
れる。この理由のために、オープンドレインアーキテク
チャを用いるほとんどの通信プロトコルが、最大信号ラ
イン容量を特定する。例えば、Ｉ2Ｃ仕様により、４０
０ｐＦの最大信号ライン容量が可能になる。
【００５０】ドライバトランジスタ１４は信号ライン１
１とグランドとの間に接続されるので、デバイス１６
は、ドライバトランジスタ１４をオンすることによって
信号ライン１１をローに活動してプルダウンし得る。信
号ライン１１に接続された任意の同様のデバイスは信号
ライン１１をローにプルダウンすることができるので、
各ドライバに関連するドライバトランジスタ１４がオフ
された場合、信号ラインはハイにしかならない。
１とグランドとの間に接続されるので、デバイス１６
は、ドライバトランジスタ１４をオンすることによって
信号ライン１１をローに活動してプルダウンし得る。信
号ライン１１に接続された任意の同様のデバイスは信号
ライン１１をローにプルダウンすることができるので、
各ドライバに関連するドライバトランジスタ１４がオフ
された場合、信号ラインはハイにしかならない。
【００５１】従って、信号ライン１１に接続された任意
のデバイスは、デバイスに関連するドライバトランジス
タをオンすることによって信号ラインを選択的にローに
駆動し得る。逆に、信号ライン１１に接続された全ての
デバイスにおいてトランジスタ１４がオフの場合、信号
ラインに接続されたプルアップ回路は信号ラインをハイ
にバイアスする。
のデバイスは、デバイスに関連するドライバトランジス
タをオンすることによって信号ラインを選択的にローに
駆動し得る。逆に、信号ライン１１に接続された全ての
デバイスにおいてトランジスタ１４がオフの場合、信号
ラインに接続されたプルアップ回路は信号ラインをハイ
にバイアスする。
【００５２】図１Ａにおいて、プルアップ回路１０はＶ
ccと信号ライン１１との間に接続されたプルアップ抵抗
器１２を含む。トランジスタ１４がオフにスイッチされ
る場合、電流はプルアップ抵抗器１２を介して信号ライ
ン１１へと流れ、Ｖccにまでプルアップする。通常、プ
ルアップ抵抗器１２は数千オームのオーダーの値を有す
る。
ccと信号ライン１１との間に接続されたプルアップ抵抗
器１２を含む。トランジスタ１４がオフにスイッチされ
る場合、電流はプルアップ抵抗器１２を介して信号ライ
ン１１へと流れ、Ｖccにまでプルアップする。通常、プ
ルアップ抵抗器１２は数千オームのオーダーの値を有す
る。
【００５３】図１Ａの信号ライン１１上の通常の信号
を、図２Ａにおいて実線で示す。時間ｔ0の前に、トラ
ンジスタ１４はオフであり、信号ライン１１はハイであ
る。時間ｔ1において、トランジスタ１４はデバイス１
６によってオンされ、信号ライン１１とグランドとの間
にロー抵抗パスを提供する。このことにより、容量１８
はグランドへと急速に放電され時間ｔ1において信号ラ
イン１１をローにプルダウンする。時間ｔ0と時間ｔ1と
の間の間隔、つまり、トランジスタ１４がオンされた後
に信号ライン１１がローレベルに達するのに必要な時間
を、立ち下がり時間（ｔf）と呼ぶ。
を、図２Ａにおいて実線で示す。時間ｔ0の前に、トラ
ンジスタ１４はオフであり、信号ライン１１はハイであ
る。時間ｔ1において、トランジスタ１４はデバイス１
６によってオンされ、信号ライン１１とグランドとの間
にロー抵抗パスを提供する。このことにより、容量１８
はグランドへと急速に放電され時間ｔ1において信号ラ
イン１１をローにプルダウンする。時間ｔ0と時間ｔ1と
の間の間隔、つまり、トランジスタ１４がオンされた後
に信号ライン１１がローレベルに達するのに必要な時間
を、立ち下がり時間（ｔf）と呼ぶ。
【００５４】時間ｔ2において、トランジスタ１４はデ
バイス１６によってオフされる。プルアップ抵抗器１２
を介して流れる電流は容量１８を充電し、信号ライン１
１上の電圧を立ち上げ、時間ｔ3において、信号ライン
１１をハイにプルアップする。時間ｔ2と時間ｔ3との間
の間隔、つまり、トランジスタ１４がオフされた後に信
号ライン１１がハイレベルに達するのに必要な時間を立
ち上がり時間（ｔr）と呼ぶ。
バイス１６によってオフされる。プルアップ抵抗器１２
を介して流れる電流は容量１８を充電し、信号ライン１
１上の電圧を立ち上げ、時間ｔ3において、信号ライン
１１をハイにプルアップする。時間ｔ2と時間ｔ3との間
の間隔、つまり、トランジスタ１４がオフされた後に信
号ライン１１がハイレベルに達するのに必要な時間を立
ち上がり時間（ｔr）と呼ぶ。
【００５５】基本的に、図１の回路は、抵抗器−キャパ
シタ（ＲＣ）回路である。ＲＣ回路の応答は、回路の時
定数によって決定される時間の間、特性指数波形（ｃｈ
ａｒａｃｔｅｒｉｓｔｉｃ ｅｘｐｏｎｅｎｔｉａｌ
ｗａｖｅｆｏｒｍ）を示す。ここで、時定数は電流パス
内の回路容量および抵抗の積である。より大きな時定数
を有する回路はより長い立ち上がり時間および立ち下が
り時間を有する。
シタ（ＲＣ）回路である。ＲＣ回路の応答は、回路の時
定数によって決定される時間の間、特性指数波形（ｃｈ
ａｒａｃｔｅｒｉｓｔｉｃ ｅｘｐｏｎｅｎｔｉａｌ
ｗａｖｅｆｏｒｍ）を示す。ここで、時定数は電流パス
内の回路容量および抵抗の積である。より大きな時定数
を有する回路はより長い立ち上がり時間および立ち下が
り時間を有する。
【００５６】通常のオープンドレインシステムにおい
て、プルアップ抵抗器１２の値は、ドライバトランジス
タ１４のオン抵抗よりもかなり大きい。このことによ
り、信号立ち上がり時間（ｔr）は信号立ち下がり時間
（ｔf）の何倍も長くなる。データが信号ライン１１上
を転送され得る速度は立ち上がり時間（ｔr）によって
大幅に制限されるので、データ転送速度を向上する技術
は、一般に、オープンドレインシステムにおける立ち上
がり時間の短縮に焦点が当てられてきた。
て、プルアップ抵抗器１２の値は、ドライバトランジス
タ１４のオン抵抗よりもかなり大きい。このことによ
り、信号立ち上がり時間（ｔr）は信号立ち下がり時間
（ｔf）の何倍も長くなる。データが信号ライン１１上
を転送され得る速度は立ち上がり時間（ｔr）によって
大幅に制限されるので、データ転送速度を向上する技術
は、一般に、オープンドレインシステムにおける立ち上
がり時間の短縮に焦点が当てられてきた。
【００５７】発明の背景で説明したように、立ち上がり
時間はプルアップ抵抗器１２の値を小さくすることによ
って低減され得る。このことが回路のＲＣ時定数を低減
するので、より短い立ち上がり時間が提供される。プル
アップ抵抗を減少することは、電力消費およびノイズ感
受率（ｎｏｉｓｅ ｓｕｓｃｅｐｔｉｂｉｌｉｔｙ）に
悪影響を及ぼすので、信号立ち上がり時間の短縮には他
の技術が開発されてきた。
時間はプルアップ抵抗器１２の値を小さくすることによ
って低減され得る。このことが回路のＲＣ時定数を低減
するので、より短い立ち上がり時間が提供される。プル
アップ抵抗を減少することは、電力消費およびノイズ感
受率（ｎｏｉｓｅ ｓｕｓｃｅｐｔｉｂｉｌｉｔｙ）に
悪影響を及ぼすので、信号立ち上がり時間の短縮には他
の技術が開発されてきた。
【００５８】立ち上がり時間を短縮するこのような従来
公知の技術の１つを、図１Ｂの模式図に示す。オープン
ドレイン回路２０はプルアップ抵抗器１２、トランジス
タ１４、および容量１８を含む。これらは図１Ａの同様
の部材に対応している。プルアップ回路２０はまた、追
加的なプルアップ抵抗器１２ａを含む。プルアップ抵抗
器１２ａは、例えばＣＤ４０６６ ＣＭＯＳスイッチで
あり得るスイッチ１３によってプルアップ抵抗器１２に
選択的に並列に接続され得る。スイッチ１３は、ハイ信
号がスイッチをオンにするのに対して制御入力１５にお
けるロー信号がスイッチ１３をオフにするように、制御
入力１５上のレベルによって制御される。
公知の技術の１つを、図１Ｂの模式図に示す。オープン
ドレイン回路２０はプルアップ抵抗器１２、トランジス
タ１４、および容量１８を含む。これらは図１Ａの同様
の部材に対応している。プルアップ回路２０はまた、追
加的なプルアップ抵抗器１２ａを含む。プルアップ抵抗
器１２ａは、例えばＣＤ４０６６ ＣＭＯＳスイッチで
あり得るスイッチ１３によってプルアップ抵抗器１２に
選択的に並列に接続され得る。スイッチ１３は、ハイ信
号がスイッチをオンにするのに対して制御入力１５にお
けるロー信号がスイッチ１３をオフにするように、制御
入力１５上のレベルによって制御される。
【００５９】図１Ｂの回路において、トランジスタ１４
がオンの場合、信号ライン１１はローであり、スイッチ
１３はオフである。トランジスタ１４が初めにオフされ
る場合、他のデバイスが信号ライン１１をローにプルダ
ウンしないとすると、プルアップ抵抗器１２は電流を提
供して寄生容量１８を充電し、信号ライン電圧は上昇し
始める。信号ライン電圧がスイッチ１３をオンにする程
度（通常Ｖccの約２分の１）に十分に上昇すると、抵抗
器１２ａはプルアップ抵抗器１２に並列に接続され、プ
ルアップ抵抗の合計を効率的に低減し、利用可能なプル
アップ回路を増加する。
がオンの場合、信号ライン１１はローであり、スイッチ
１３はオフである。トランジスタ１４が初めにオフされ
る場合、他のデバイスが信号ライン１１をローにプルダ
ウンしないとすると、プルアップ抵抗器１２は電流を提
供して寄生容量１８を充電し、信号ライン電圧は上昇し
始める。信号ライン電圧がスイッチ１３をオンにする程
度（通常Ｖccの約２分の１）に十分に上昇すると、抵抗
器１２ａはプルアップ抵抗器１２に並列に接続され、プ
ルアップ抵抗の合計を効率的に低減し、利用可能なプル
アップ回路を増加する。
【００６０】スイッチ１３をオンにすることによるプル
アップ抵抗の減少は、抵抗器１２および１２ａの相対値
の関数である。例えば、抵抗器１２および１２ａの値が
等しい場合、スイッチ１３がオンされると利用可能なプ
ルアップ抵抗は効率的に半減される。これにより信号ラ
イン１１をハイにプルアップすることに関連するＲＣ時
定数を減少し、その結果、立ち上がり時間（ｔr）が短
縮される。
アップ抵抗の減少は、抵抗器１２および１２ａの相対値
の関数である。例えば、抵抗器１２および１２ａの値が
等しい場合、スイッチ１３がオンされると利用可能なプ
ルアップ抵抗は効率的に半減される。これにより信号ラ
イン１１をハイにプルアップすることに関連するＲＣ時
定数を減少し、その結果、立ち上がり時間（ｔr）が短
縮される。
【００６１】プルアップ回路２０の応答を図２Ａおよび
図２Ｂに示す。時間ｔ0から時間ｔ1まで、回路の応答お
よび波形は図１Ａのそれとほぼ同じである。時間ｔ2に
おいて、トランジスタ１４はオフにされ、信号ライン１
１上の電圧は、図１Ａの回路に対応する実線と同じ波形
に従って上昇し始める。時間ｔ4において、信号ライン
１１はＶccの約２分の１の電圧に達し、スイッチ１３は
オンになり、プルアップ抵抗は大幅に減少する。減少し
たプルアップ抵抗は、ＲＣ時定数を低減し、信号ライン
電圧は図２Ａの破線で示すようにかなり速く立ち上が
る。対応するプルアップ電流を図２Ｂに破線で示す。
図２Ｂに示す。時間ｔ0から時間ｔ1まで、回路の応答お
よび波形は図１Ａのそれとほぼ同じである。時間ｔ2に
おいて、トランジスタ１４はオフにされ、信号ライン１
１上の電圧は、図１Ａの回路に対応する実線と同じ波形
に従って上昇し始める。時間ｔ4において、信号ライン
１１はＶccの約２分の１の電圧に達し、スイッチ１３は
オンになり、プルアップ抵抗は大幅に減少する。減少し
たプルアップ抵抗は、ＲＣ時定数を低減し、信号ライン
電圧は図２Ａの破線で示すようにかなり速く立ち上が
る。対応するプルアップ電流を図２Ｂに破線で示す。
【００６２】図１Ｂの回路において明らかなように、信
号ライン電圧がスイッチ１３をオンするまで十分に立ち
上がり得る前に、全ての信号ラインドライバトランジス
タはオフである必要がある。その結果、プルアップ抵抗
器１２は、上で説明した過電流、電力消費、およびノイ
ズマージンに関する問題を処理できる程度に十分大きく
形成され得、抵抗器１２ａは、適切なプルアップ性能を
提供する程度に小さく形成され得る。
号ライン電圧がスイッチ１３をオンするまで十分に立ち
上がり得る前に、全ての信号ラインドライバトランジス
タはオフである必要がある。その結果、プルアップ抵抗
器１２は、上で説明した過電流、電力消費、およびノイ
ズマージンに関する問題を処理できる程度に十分大きく
形成され得、抵抗器１２ａは、適切なプルアップ性能を
提供する程度に小さく形成され得る。
【００６３】第３の別のプルアップスキームを図１Ｃに
示す。ここで、信号ライン１１についてのプルアップ電
流は定電流源３２によって提供される。図１Ａおよび図
１Ｂの回路において、信号ライン１１上の電圧が上昇す
ると、プルアップ電流は落下し、その特性指数形状に応
答波形を与える。定電流源を用いることにより、プルア
ップ電流、つまり、容量１８の充電速度がほぼ一定のま
まであり、信号ライン電圧はほぼ直線的に増加すること
が確実になる。これを図２Ａおよび図２Ｂに点線で示
す。供給レール近傍の信号ライン電圧として、定電流源
３２について減少した動作上部空間（ｈｅａｄｒｏｏ
ｍ）のためにプルアップ電流は降下し始めることに留意
されたい。
示す。ここで、信号ライン１１についてのプルアップ電
流は定電流源３２によって提供される。図１Ａおよび図
１Ｂの回路において、信号ライン１１上の電圧が上昇す
ると、プルアップ電流は落下し、その特性指数形状に応
答波形を与える。定電流源を用いることにより、プルア
ップ電流、つまり、容量１８の充電速度がほぼ一定のま
まであり、信号ライン電圧はほぼ直線的に増加すること
が確実になる。これを図２Ａおよび図２Ｂに点線で示
す。供給レール近傍の信号ライン電圧として、定電流源
３２について減少した動作上部空間（ｈｅａｄｒｏｏ
ｍ）のためにプルアップ電流は降下し始めることに留意
されたい。
【００６４】図１Ｂおよび図１Ｃの回路はオープンドレ
イン回路における信号立ち上がり時間を短縮するのに効
果的であるが、これらのタイプのプルアップ回路を用い
た場合、最大信号速度は約１ＭＨｚ未満に依然制限され
たままである。それに加えて、例えば、信号ライン１１
の長さ、または信号ライン１１に接続されたデバイスの
数を制限することによって、漂遊容量を極めて小さな値
に維持するように注意を払う必要がある。
イン回路における信号立ち上がり時間を短縮するのに効
果的であるが、これらのタイプのプルアップ回路を用い
た場合、最大信号速度は約１ＭＨｚ未満に依然制限され
たままである。それに加えて、例えば、信号ライン１１
の長さ、または信号ライン１１に接続されたデバイスの
数を制限することによって、漂遊容量を極めて小さな値
に維持するように注意を払う必要がある。
【００６５】ここで図３を参照して、本発明の原理によ
るプルアップ回路の第１の例示的な実施形態について説
明する。プルアップ回路４０はトランジスタ４１〜４４
および抵抗器４５〜４８を含む。トランジスタ４１およ
び４２を接続して、トランジスタ４２のコレクタ電流Ｉ
2がトランジスタ４１のコレクタ電流Ｉ1に対してほぼ比
例するように電流ミラーを形成する。信号ライン１１が
ローである場合、トランジスタ４３はオフにバイアスさ
れ、電流Ｉ1は抵抗器４５および４６の値によって決定
される。
るプルアップ回路の第１の例示的な実施形態について説
明する。プルアップ回路４０はトランジスタ４１〜４４
および抵抗器４５〜４８を含む。トランジスタ４１およ
び４２を接続して、トランジスタ４２のコレクタ電流Ｉ
2がトランジスタ４１のコレクタ電流Ｉ1に対してほぼ比
例するように電流ミラーを形成する。信号ライン１１が
ローである場合、トランジスタ４３はオフにバイアスさ
れ、電流Ｉ1は抵抗器４５および４６の値によって決定
される。
【００６６】信号ライン１１に接続された全てのオープ
ンドレインドライバトランジスタ、例えば、トランジス
タ１４がオフされる場合、トランジスタ４２のコレクタ
電流は寄生容量１８を充電し始め、信号ライン１１上の
電圧が増加する。信号ライン電圧がトランジスタ４３の
ベースエミッタの電圧降下を超える場合、トランジスタ
４３が導通を開始し、抵抗器４７を介して電流Ｉ3を送
り出す。電流Ｉ1および電流Ｉ3の合計は、電流ミラート
ランジスタ４１を介して流れ、その結果、電流Ｉ2を増
加し、寄生容量１８を充電するために追加的な電流を利
用可能にする。信号ライン１１上の電圧が上昇し続ける
に従って、電流Ｉ3も上昇し続け、その結果、電流Ｉ2は
上昇し続ける。従って、プルアップ電流は信号ライン電
圧の直接的な関数である。
ンドレインドライバトランジスタ、例えば、トランジス
タ１４がオフされる場合、トランジスタ４２のコレクタ
電流は寄生容量１８を充電し始め、信号ライン１１上の
電圧が増加する。信号ライン電圧がトランジスタ４３の
ベースエミッタの電圧降下を超える場合、トランジスタ
４３が導通を開始し、抵抗器４７を介して電流Ｉ3を送
り出す。電流Ｉ1および電流Ｉ3の合計は、電流ミラート
ランジスタ４１を介して流れ、その結果、電流Ｉ2を増
加し、寄生容量１８を充電するために追加的な電流を利
用可能にする。信号ライン１１上の電圧が上昇し続ける
に従って、電流Ｉ3も上昇し続け、その結果、電流Ｉ2は
上昇し続ける。従って、プルアップ電流は信号ライン電
圧の直接的な関数である。
【００６７】結果的に、電流Ｉ2が大きいほど抵抗器４
８を通過する電圧の降下がトランジスタ４４のベース−
エミッタ接合部を順方向にバイアスし始め、トランジス
タ４４に電流Ｉ4を導通し始めさせる。電流Ｉ4は、立ち
上がり信号ライン電圧によって引き起こされる電流Ｉ3
の更なる上昇をオフセットする傾向にあるので、それに
より、電流Ｉ2に上限が設けられる。最終的に、信号ラ
イン１１上の電圧がＶc cに近付き始めると、トランジス
タ４２の飽和および抵抗器４８を通過する電圧の減少の
ために、プルアップ電流Ｉ2は降下し始める。
８を通過する電圧の降下がトランジスタ４４のベース−
エミッタ接合部を順方向にバイアスし始め、トランジス
タ４４に電流Ｉ4を導通し始めさせる。電流Ｉ4は、立ち
上がり信号ライン電圧によって引き起こされる電流Ｉ3
の更なる上昇をオフセットする傾向にあるので、それに
より、電流Ｉ2に上限が設けられる。最終的に、信号ラ
イン１１上の電圧がＶc cに近付き始めると、トランジス
タ４２の飽和および抵抗器４８を通過する電圧の減少の
ために、プルアップ電流Ｉ2は降下し始める。
【００６８】信号ライン１１に接続されたオープンドレ
インドライバ、例えばトランジスタ１４をオンすること
により信号ライン１１がローにプルダウンされた場合
に、事象の逆方向シーケンスが起こる。まず、降下する
信号ライン電圧は電流ミラーの上部空間を増加し、プル
アップ電流はトランジスタ４４によって設定された限界
にまで増加する。プルアップ電流は依然としてドライバ
トランジスタ１４を流れる電流よりもかなり少ないの
で、信号ライン電圧は降下し続ける。結果的に、信号ラ
イン１１の電圧は、トランジスタ４３がオフされる程度
に十分に低く、電流Ｉ3を減少し、その結果、利用可能
なプルアップ電流Ｉ2を抵抗器４５および４６によって
設定されるレベルにまで減少する。図３の回路について
のプルアップ電流と信号ライン電圧との関係を示す例示
的なグラフを図４に示す。
インドライバ、例えばトランジスタ１４をオンすること
により信号ライン１１がローにプルダウンされた場合
に、事象の逆方向シーケンスが起こる。まず、降下する
信号ライン電圧は電流ミラーの上部空間を増加し、プル
アップ電流はトランジスタ４４によって設定された限界
にまで増加する。プルアップ電流は依然としてドライバ
トランジスタ１４を流れる電流よりもかなり少ないの
で、信号ライン電圧は降下し続ける。結果的に、信号ラ
イン１１の電圧は、トランジスタ４３がオフされる程度
に十分に低く、電流Ｉ3を減少し、その結果、利用可能
なプルアップ電流Ｉ2を抵抗器４５および４６によって
設定されるレベルにまで減少する。図３の回路について
のプルアップ電流と信号ライン電圧との関係を示す例示
的なグラフを図４に示す。
【００６９】図４にはまた、ドライバトランジスタ１４
のオン抵抗に対応する負荷ラインを表す破線も示す。こ
れは、所定の信号ライン電圧で、つまり、利用可能な
「プルダウン」電流で、電流トランジスタ１４がどの程
度低下し得るかを示す。図４に示すようなプルアップ回
路を設計するにあたって、プルアップ電流が常に電流ト
ランジスタ１４が低下し得るよりも低く維持されること
が重要である。そうでない場合には、トランジスタ１４
は信号ライン１１をローにプルダウンするのに十分な電
流に低下し得ない。
のオン抵抗に対応する負荷ラインを表す破線も示す。こ
れは、所定の信号ライン電圧で、つまり、利用可能な
「プルダウン」電流で、電流トランジスタ１４がどの程
度低下し得るかを示す。図４に示すようなプルアップ回
路を設計するにあたって、プルアップ電流が常に電流ト
ランジスタ１４が低下し得るよりも低く維持されること
が重要である。そうでない場合には、トランジスタ１４
は信号ライン１１をローにプルダウンするのに十分な電
流に低下し得ない。
【００７０】プルアップ回路のより好適な実施形態の例
示的な模式図を図５に示す。本発明の原理に従って、プ
ルアップ回路６０は、信号ライン１１がローにプルダウ
ンされない場合にのみ、追加的なプルアップ電流を提供
する。
示的な模式図を図５に示す。本発明の原理に従って、プ
ルアップ回路６０は、信号ライン１１がローにプルダウ
ンされない場合にのみ、追加的なプルアップ電流を提供
する。
【００７１】プルアップ回路６０は、図３の回路に類似
の様態で機能する。トランジスタ６１および６２が電流
ミラーを形成し、ここで、トランジスタ６２を通過する
電流がプルアップ電流を信号ライン１１に提供する。信
号ライン電圧が増加するに従ってトランジスタ６３はプ
ルアップ電流Ｉ2の増加を引き起こし、トランジスタ６
４は最大プルアップ電流を許容可能レベルに制限する。
しかし、プルアップ回路６０は、図６に示すように、プ
ルアップ回路の電流−電圧特性にヒステリシスを生じる
追加的な回路を含む。
の様態で機能する。トランジスタ６１および６２が電流
ミラーを形成し、ここで、トランジスタ６２を通過する
電流がプルアップ電流を信号ライン１１に提供する。信
号ライン電圧が増加するに従ってトランジスタ６３はプ
ルアップ電流Ｉ2の増加を引き起こし、トランジスタ６
４は最大プルアップ電流を許容可能レベルに制限する。
しかし、プルアップ回路６０は、図６に示すように、プ
ルアップ回路の電流−電圧特性にヒステリシスを生じる
追加的な回路を含む。
【００７２】演算増幅器６７は、キャパシタ６８および
抵抗器６９と共に、信号ライン１１上の電圧の変化を監
視する微分器を形成する。演算増幅器６７の出力は信号
ライン電圧がどれだけ速く変化しているか、つまりスル
ーレートを表示する信号である。信号が閾値レベルを超
える正のスルーレートに対応する場合、コンパレータ７
３はトランジスタ７２をオンする信号を出力する。閾値
レベルは、ダイオード７１および７２によってコンパレ
ータ７３の「＋」入力で提供される。トランジスタ７２
をオンすることにより、電流Ｉ3はトランジスタ６３を
通って流れ、図３に関して説明したものと類似の様態で
増加したプルアップ電流を提供することができる。
抵抗器６９と共に、信号ライン１１上の電圧の変化を監
視する微分器を形成する。演算増幅器６７の出力は信号
ライン電圧がどれだけ速く変化しているか、つまりスル
ーレートを表示する信号である。信号が閾値レベルを超
える正のスルーレートに対応する場合、コンパレータ７
３はトランジスタ７２をオンする信号を出力する。閾値
レベルは、ダイオード７１および７２によってコンパレ
ータ７３の「＋」入力で提供される。トランジスタ７２
をオンすることにより、電流Ｉ3はトランジスタ６３を
通って流れ、図３に関して説明したものと類似の様態で
増加したプルアップ電流を提供することができる。
【００７３】しかし、信号ライン電圧が一定または降下
しているという理由から電圧スルーレートが閾値未満で
ある場合、コンパレータ７３はトランジスタ７２をオフ
に維持し、プルアップ電流Ｉ2は電流源６６によって設
定された値に制限される。トランジスタ７２およびそれ
に関連するスルーレート回路は、プルアップ回路６０の
電流−電圧特性にヒステリシスを導く。つまり、プルア
ップ回路６０によって提供されたプルアップ電流は信号
電圧が上昇しているか降下しているかに依存する。電流
−電圧特性の代表例を図６に示す。
しているという理由から電圧スルーレートが閾値未満で
ある場合、コンパレータ７３はトランジスタ７２をオフ
に維持し、プルアップ電流Ｉ2は電流源６６によって設
定された値に制限される。トランジスタ７２およびそれ
に関連するスルーレート回路は、プルアップ回路６０の
電流−電圧特性にヒステリシスを導く。つまり、プルア
ップ回路６０によって提供されたプルアップ電流は信号
電圧が上昇しているか降下しているかに依存する。電流
−電圧特性の代表例を図６に示す。
【００７４】プルアップ回路６０は、信号ライン１１上
の電圧が上昇している場合のみ追加的なプルアップ電流
を提供するので、プルアップ電流は、図６に破線で示す
プルダウン電流負荷ラインを超え得る。このことによ
り、プルアップ電流の立ち上げを急速に行うことができ
る。実際、信号ライン１１がプルダウンされていない場
合に増加した電流が提供されるだけである限り、プルア
ップ電流の変化は一時的なステップ変化であり得る。
の電圧が上昇している場合のみ追加的なプルアップ電流
を提供するので、プルアップ電流は、図６に破線で示す
プルダウン電流負荷ラインを超え得る。このことによ
り、プルアップ電流の立ち上げを急速に行うことができ
る。実際、信号ライン１１がプルダウンされていない場
合に増加した電流が提供されるだけである限り、プルア
ップ電流の変化は一時的なステップ変化であり得る。
【００７５】ここで図７を参照して、ヒステリシス型非
直線プルアップ電流を提供する例示的なプルアップ回路
をより詳細に説明する。プルアップ回路７０は回路の４
つの基本セクション、つまり、信号ライン１１上の電圧
レベルを監視する電圧レベル検出回路７１と、信号ライ
ン電圧が変化する速度を監視するスルーレート検出回路
７７と、信号ラインが安定しているか、またはプルダウ
ンされている場合にプルアップ電流を提供する公称プル
アップ電流回路８８と、必要な場合に増加したプルアッ
プ電流を提供するハイプルアップ電流回路９５とを含
む。更に、プルアップ回路７０は、電池電源型システム
での使用に適した低電力モードを実行する回路を含む。
直線プルアップ電流を提供する例示的なプルアップ回路
をより詳細に説明する。プルアップ回路７０は回路の４
つの基本セクション、つまり、信号ライン１１上の電圧
レベルを監視する電圧レベル検出回路７１と、信号ライ
ン電圧が変化する速度を監視するスルーレート検出回路
７７と、信号ラインが安定しているか、またはプルダウ
ンされている場合にプルアップ電流を提供する公称プル
アップ電流回路８８と、必要な場合に増加したプルアッ
プ電流を提供するハイプルアップ電流回路９５とを含
む。更に、プルアップ回路７０は、電池電源型システム
での使用に適した低電力モードを実行する回路を含む。
【００７６】本明細書には図示しない回路によって図７
の回路に更なる電圧および信号が提供される。例えば、
電圧調整回路（図示せず）が、図７のハイサイドＭＯＳ
ＦＥＴ電流源およびローサイドＭＯＳＦＥＴ電流源をそ
れぞれバイアスするＢＩＡＳＨおよびＢＩＡＳＬに電圧
を提供し、ＶＲＥＦに電圧基準を提供する。追加的な回
路がシャットダウン信号を−ＳＨＤＮに提供する。ＳＧ
ＮＬは信号ライン、例えば図５の信号ライン１１に接続
される。
の回路に更なる電圧および信号が提供される。例えば、
電圧調整回路（図示せず）が、図７のハイサイドＭＯＳ
ＦＥＴ電流源およびローサイドＭＯＳＦＥＴ電流源をそ
れぞれバイアスするＢＩＡＳＨおよびＢＩＡＳＬに電圧
を提供し、ＶＲＥＦに電圧基準を提供する。追加的な回
路がシャットダウン信号を−ＳＨＤＮに提供する。ＳＧ
ＮＬは信号ライン、例えば図５の信号ライン１１に接続
される。
【００７７】ここで図７の各セクションについて見てみ
ると、電圧レベル検出回路７１は差動増幅器７２を含
む。差動増幅器７２は、ＶＲＥＦ（電圧基準）における
電圧に関係するＳＧＮＬにおける電圧に応じて電流Ｉ1
を電流Ｉ1aおよび電流Ｉ1bに分割する。電流Ｉ1aは電流
ミラー７３によってミラーされ、ノード７４をグランド
にプルダウンしようとする電流Ｉ2を提供する。同様
に、電流Ｉ1bは電流ミラー７５および７６によってミラ
ーされ、ノード７４をＶccにプルアップしようとする電
流Ｉ3を提供する。
ると、電圧レベル検出回路７１は差動増幅器７２を含
む。差動増幅器７２は、ＶＲＥＦ（電圧基準）における
電圧に関係するＳＧＮＬにおける電圧に応じて電流Ｉ1
を電流Ｉ1aおよび電流Ｉ1bに分割する。電流Ｉ1aは電流
ミラー７３によってミラーされ、ノード７４をグランド
にプルダウンしようとする電流Ｉ2を提供する。同様
に、電流Ｉ1bは電流ミラー７５および７６によってミラ
ーされ、ノード７４をＶccにプルアップしようとする電
流Ｉ3を提供する。
【００７８】ＳＧＮＬにおける電圧がＶＲＥＦよりも低
い場合、好適には約０．６ボルトである場合に、電流Ｉ
1aは電流Ｉ1bよりも小さく、結果的に、電流Ｉ2は電流
Ｉ3よりも小さい。この結果、ノード７４はハイレベル
までプルアップされる。逆に、ＳＧＮＬにおける電圧が
ＶＲＥＦよりも高い場合、電流Ｉ1aは電流Ｉ1bよりも大
きく、電流Ｉ2は電流Ｉ3よりも大きく、その結果、ノー
ド７４はローにプルダウンされる。従って、ＳＧＮＬ電
圧がＶＲＥＦを超える場合、ノード７４はローであり、
そうでない場合にはハイである。
い場合、好適には約０．６ボルトである場合に、電流Ｉ
1aは電流Ｉ1bよりも小さく、結果的に、電流Ｉ2は電流
Ｉ3よりも小さい。この結果、ノード７４はハイレベル
までプルアップされる。逆に、ＳＧＮＬにおける電圧が
ＶＲＥＦよりも高い場合、電流Ｉ1aは電流Ｉ1bよりも大
きく、電流Ｉ2は電流Ｉ3よりも大きく、その結果、ノー
ド７４はローにプルダウンされる。従って、ＳＧＮＬ電
圧がＶＲＥＦを超える場合、ノード７４はローであり、
そうでない場合にはハイである。
【００７９】次に、スルーレート検出回路７７について
見てみると、定電流Ｉ4が電流ミラー８２と共にトラン
ジスタ７８、７９および８０によって提供される。電流
Ｉ4は電流ミラー８１および８２によってミラーされ、
それぞれ電流Ｉ5および電流Ｉ6を提供する。好適には、
電流ミラー８１は電流ミラー８２の利得の約２倍の利得
を有するので、通常、電流Ｉ5は電流Ｉ6の約２倍の大き
さであり、ノード８３はハイにプルアップされる。
見てみると、定電流Ｉ4が電流ミラー８２と共にトラン
ジスタ７８、７９および８０によって提供される。電流
Ｉ4は電流ミラー８１および８２によってミラーされ、
それぞれ電流Ｉ5および電流Ｉ6を提供する。好適には、
電流ミラー８１は電流ミラー８２の利得の約２倍の利得
を有するので、通常、電流Ｉ5は電流Ｉ6の約２倍の大き
さであり、ノード８３はハイにプルアップされる。
【００８０】キャパシタ８４はＳＧＮＬ電圧の任意のＤ
Ｃ成分をブロックするが、ＡＣ成分は通過させて電流ミ
ラー８２へと送る。詳細には、増加するＳＧＮＬ電圧は
電流ミラー８２へと流れる電流に追加され、それにより
電流Ｉ6を増加する。同時に、電流ミラー８１を介して
流れる電流が減少することにより、電流Ｉ5が減少す
る。ＳＧＮＬ電圧の十分に素早い正の変化により、電流
Ｉ6は電流Ｉ5よりも大きくなり、ノード８３をローにプ
ルダウンする。信号ライン（ＳＧＮＬ）上のノイズに対
して過剰に感度が高くなることなくスルーレートに対す
る十分な感度を提供するために、キャパシタ８４および
抵抗器８５が選択される。キャパシタ８４および抵抗器
８５についての適切な値は、それぞれ約２ｐＦおよび約
１８７Ωである。
Ｃ成分をブロックするが、ＡＣ成分は通過させて電流ミ
ラー８２へと送る。詳細には、増加するＳＧＮＬ電圧は
電流ミラー８２へと流れる電流に追加され、それにより
電流Ｉ6を増加する。同時に、電流ミラー８１を介して
流れる電流が減少することにより、電流Ｉ5が減少す
る。ＳＧＮＬ電圧の十分に素早い正の変化により、電流
Ｉ6は電流Ｉ5よりも大きくなり、ノード８３をローにプ
ルダウンする。信号ライン（ＳＧＮＬ）上のノイズに対
して過剰に感度が高くなることなくスルーレートに対す
る十分な感度を提供するために、キャパシタ８４および
抵抗器８５が選択される。キャパシタ８４および抵抗器
８５についての適切な値は、それぞれ約２ｐＦおよび約
１８７Ωである。
【００８１】公称プルアップ電流回路８８は、ＳＧＮＬ
ラインが安定しているか、またはプルダウンされている
場合にプルアップ電流を提供する。回路８８は、ＳＧＮ
Ｌに再結合（ｃｏｕｐｌｅ ｂａｃｋ）された出力電
流、およびトランジスタ９０および９１によって設定さ
れた入力電流を有する電流ミラー８９を含む。トランジ
スタ９２は、−ＳＨＤＮ端子上のローレベルによってオ
フされ、トランジスタ９０を分離し、それにより、電流
ミラー８９への入力電流を減少し得る。
ラインが安定しているか、またはプルダウンされている
場合にプルアップ電流を提供する。回路８８は、ＳＧＮ
Ｌに再結合（ｃｏｕｐｌｅ ｂａｃｋ）された出力電
流、およびトランジスタ９０および９１によって設定さ
れた入力電流を有する電流ミラー８９を含む。トランジ
スタ９２は、−ＳＨＤＮ端子上のローレベルによってオ
フされ、トランジスタ９０を分離し、それにより、電流
ミラー８９への入力電流を減少し得る。
【００８２】この回路アーキテクチャは、適切な場合
に、シャットダウンレベルまでのプルアップ電流を減少
する手段を提供する。例えば、信号ラインがハイである
場合、および拡張周期の間もハイであった場合、プルア
ップ電流はローレベルにまで減少し、電池電源型装置内
に電力を貯蔵し得る。好適には、プルアップ回路８８
は、−ＳＨＤＮがハイである場合に通常のプルアップ電
流が約２５０μＡとなり、−ＳＨＤＮがローである場合
に低電力プルアップ電流が約１００μＡとなるように設
計される。
に、シャットダウンレベルまでのプルアップ電流を減少
する手段を提供する。例えば、信号ラインがハイである
場合、および拡張周期の間もハイであった場合、プルア
ップ電流はローレベルにまで減少し、電池電源型装置内
に電力を貯蔵し得る。好適には、プルアップ回路８８
は、−ＳＨＤＮがハイである場合に通常のプルアップ電
流が約２５０μＡとなり、−ＳＨＤＮがローである場合
に低電力プルアップ電流が約１００μＡとなるように設
計される。
【００８３】最後に、プルアップ電流ブースト回路９５
は、電圧レベル検出回路７１によって決定されるよう
に、ＳＧＮＬの電圧が閾値電圧よりも大きく、且つ、ス
ルーレート検出回路７７によって決定されるように、正
のスルーレートの最小値を超える場合に、追加的なプル
アップ電流を提供する。ゲート９６への入力はノード７
４（電圧レベル検出器７１の出力）、およびノード８３
（スルーレート検出器７７の出力）に結合される。上記
で説明したように、ＳＧＮＬにおける電圧レベルがＶＲ
ＥＦを超えるとノード７４は常にローにプルダウンさ
れ、ＳＧＮＬにおける電圧スルーレートが十分に大きな
る場合にはノード８３は常にローにプルダウンされる。
両方の入力がローである場合のみ、ゲート９６の出力は
ハイである。従って、ブーストされたプルアップ電流を
供給するための条件が満たされた場合、ゲート９６の出
力はハイである。
は、電圧レベル検出回路７１によって決定されるよう
に、ＳＧＮＬの電圧が閾値電圧よりも大きく、且つ、ス
ルーレート検出回路７７によって決定されるように、正
のスルーレートの最小値を超える場合に、追加的なプル
アップ電流を提供する。ゲート９６への入力はノード７
４（電圧レベル検出器７１の出力）、およびノード８３
（スルーレート検出器７７の出力）に結合される。上記
で説明したように、ＳＧＮＬにおける電圧レベルがＶＲ
ＥＦを超えるとノード７４は常にローにプルダウンさ
れ、ＳＧＮＬにおける電圧スルーレートが十分に大きな
る場合にはノード８３は常にローにプルダウンされる。
両方の入力がローである場合のみ、ゲート９６の出力は
ハイである。従って、ブーストされたプルアップ電流を
供給するための条件が満たされた場合、ゲート９６の出
力はハイである。
【００８４】ゲート９６のハイ出力がトランジスタ９７
をオフし、トランジスタ９８をオンすることにより、定
電流源がトランジスタ９９および電流ミラー１００を含
むことが可能になる。電流ミラー１００の出力は電流ミ
ラー８９の出力に並列に接続され、ブーストされたプル
アップ電流を提供する。好適には、電流ミラー１００の
出力電流は約１．７ｍＡである。
をオフし、トランジスタ９８をオンすることにより、定
電流源がトランジスタ９９および電流ミラー１００を含
むことが可能になる。電流ミラー１００の出力は電流ミ
ラー８９の出力に並列に接続され、ブーストされたプル
アップ電流を提供する。好適には、電流ミラー１００の
出力電流は約１．７ｍＡである。
【００８５】更に、ゲート９６の出力におけるハイがト
ランジスタ１０１をオンする。トランジスタ１０１は電
流ミラー８９のために入力電流の追加的なソースを提供
し、その出力電流を増加する。好適には、トランジスタ
１０１をオンすることにより、電流ミラー８９の出力が
約３００μＡにまで増加する。従って、電圧レベル条件
およびスルーレート条件が満たされた場合、つまり、ロ
ーからハイへの遷移の間に、プルアップ電流は約２５０
μＡ〜約２ｍＡでブーストされ、それにより、信号立ち
上がり時間が顕著に短縮される。
ランジスタ１０１をオンする。トランジスタ１０１は電
流ミラー８９のために入力電流の追加的なソースを提供
し、その出力電流を増加する。好適には、トランジスタ
１０１をオンすることにより、電流ミラー８９の出力が
約３００μＡにまで増加する。従って、電圧レベル条件
およびスルーレート条件が満たされた場合、つまり、ロ
ーからハイへの遷移の間に、プルアップ電流は約２５０
μＡ〜約２ｍＡでブーストされ、それにより、信号立ち
上がり時間が顕著に短縮される。
【００８６】オープンドレイン信号ラインまたはオープ
ンコレクタ信号ライン上の信号に関連する立ち上がり時
間を短縮するための回路および方法を提供する。信号ラ
インがローにプルダウンされるかどうかを判定するため
に信号ライン電圧が監視される。閾値レベルを超える信
号ライン電圧によって表示されるように、信号ラインが
ローにプルダウンされていない場合には追加的なプルア
ップ電流が提供される。追加的な電流は、信号ライン電
圧に関係するように徐々に提供され得るか、または、電
圧が閾値を超える場合には常に完全に提供され得る。信
号ライン上の電圧スルーレートを監視するため、且つ、
スルーレートが正の閾値レベルを超える場合にのみ追加
的なプルアップ電流をイネーブルするための回路も提供
され得る。
ンコレクタ信号ライン上の信号に関連する立ち上がり時
間を短縮するための回路および方法を提供する。信号ラ
インがローにプルダウンされるかどうかを判定するため
に信号ライン電圧が監視される。閾値レベルを超える信
号ライン電圧によって表示されるように、信号ラインが
ローにプルダウンされていない場合には追加的なプルア
ップ電流が提供される。追加的な電流は、信号ライン電
圧に関係するように徐々に提供され得るか、または、電
圧が閾値を超える場合には常に完全に提供され得る。信
号ライン上の電圧スルーレートを監視するため、且つ、
スルーレートが正の閾値レベルを超える場合にのみ追加
的なプルアップ電流をイネーブルするための回路も提供
され得る。
【００８７】本発明は説明した実施形態以外の実施形態
によって実施され得ること、説明した実施形態は例示を
目的としたものであり、限定としないこと、および、本
発明は特許請求の範囲によってのみ限定されることが当
業者によって理解される。
によって実施され得ること、説明した実施形態は例示を
目的としたものであり、限定としないこと、および、本
発明は特許請求の範囲によってのみ限定されることが当
業者によって理解される。
【００８８】
【発明の効果】上述したように、本発明によると、オー
プンドレイン信号ラインのためのプルアップ回路は、オ
ープンドレイン信号ライン上の信号のスルーレートを監
視する回路と、監視されたスルーレートに応答してプル
アップ電流をオープンドレイン信号ラインに提供する回
路とを備える。これにより、ノイズマージンまたは電力
効率を妥協することなくオープンドレイン信号に関連す
る立ち上がり時間を短縮し、オープンドレインアーキテ
クチャを用いる通信システムにおけるデータ信号速度を
向上することができる。
プンドレイン信号ラインのためのプルアップ回路は、オ
ープンドレイン信号ライン上の信号のスルーレートを監
視する回路と、監視されたスルーレートに応答してプル
アップ電流をオープンドレイン信号ラインに提供する回
路とを備える。これにより、ノイズマージンまたは電力
効率を妥協することなくオープンドレイン信号に関連す
る立ち上がり時間を短縮し、オープンドレインアーキテ
クチャを用いる通信システムにおけるデータ信号速度を
向上することができる。
【図１Ａ】従来公知であるタイプのプルアップ回路を示
す簡略化した模式図である。
す簡略化した模式図である。
【図１Ｂ】従来公知であるタイプのプルアップ回路を示
す簡略化した模式図である。
す簡略化した模式図である。
【図１Ｃ】従来公知であるタイプのプルアップ回路を示
す簡略化した模式図である。
す簡略化した模式図である。
【図２Ａ】図１Ａから図１Ｃのプルアップ回路について
の、時間の関数としての信号ライン電圧のグラフであ
る。
の、時間の関数としての信号ライン電圧のグラフであ
る。
【図２Ｂ】図１Ａから図１Ｃのプルアップ回路について
の、信号ライン電圧の関数としてのプルアップ電流のグ
ラフである。
の、信号ライン電圧の関数としてのプルアップ電流のグ
ラフである。
【図３】本発明の原理による、プルアップ回路の第１の
例示的な実施形態の簡略化した模式図である。
例示的な実施形態の簡略化した模式図である。
【図４】図３のプルアップ回路についての信号ライン電
圧の関数としてのプルアップ電流の代表的なグラフであ
る。
圧の関数としてのプルアップ電流の代表的なグラフであ
る。
【図５】本発明の原理による、プルアップ回路の第２の
例示的な実施形態の簡略化した模式図である。
例示的な実施形態の簡略化した模式図である。
【図６】図５のプルアップ回路についての信号ライン電
圧の関数としてのプルアップ電流の代表的なグラフであ
る。
圧の関数としてのプルアップ電流の代表的なグラフであ
る。
【図７】本発明の原理を用いるアクティブプルアップ回
路の第３の例示的な実施形態の簡略化した模式図であ
る。
路の第３の例示的な実施形態の簡略化した模式図であ
る。
１０ プルアップ回路
１１ 信号ライン
１２ プルアップ抵抗器
１４ ドライバトランジスタ
１６ デバイス
１８ キャパシタ
６７ 演算増幅器
７３ コンパレータ
７５ 電流ミラー
７７ スルーレート検出回路
８８ 公称プルアップ電流回路
９５ ハイプルアップ電流回路
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平６−104732（ＪＰ，Ａ)
特開 平６−125259（ＪＰ，Ａ)
米国特許5598119（ＵＳ，Ａ)
西独国特許出願公開3738800（ＤＥ,
Ａ１)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03K 17/00
H03K 19/00
Claims (39)
- 【請求項１】 オープンドレイン信号ラインのためのプ
ルアップ回路であって、該プルアップ回路は、 該オープンドレイン信号ライン上の信号のスルーレート
を監視する回路と、スルーレート閾値を超える 監視されたスルーレートに応
答してプルアップ電流を該オープンドレイン信号ライン
に提供する回路と、を備えたプルアップ回路。 - 【請求項２】 信号の電圧レベルに応答して前記プルア
ップ電流を増加する回路を更に備えた、請求項１に記載
のプルアップ回路。 - 【請求項３】 前記プルアップ電流を提供する回路が、
前記監視されたスルーレートから独立した第１の電流を
提供する第１の回路と、該監視されたスルーレートに応
答して第２の電流を提供する第２の回路とを備えた、請
求項１に記載のプルアップ回路。 - 【請求項４】 前記信号の電圧レベルに応答して前記プ
ルアップ電流を増加する回路を更に備えた、請求項３に
記載のプルアップ回路。 - 【請求項５】 電圧閾値を超える電圧レベルに応答して
プルアップ電流が増加し、該プルアップ電流の増加が該
電圧閾値に関係する電圧レベルの関数である、請求項４
に記載のプルアップ回路。 - 【請求項６】 オープンドレイン信号ラインをバイアス
する方法であって、該方法は、 該信号ラインにプルアップ電流を提供するステップと、 該信号ライン上の信号のスルーレートを監視するステッ
プと、 スルーレート閾値を超える該監視されたスルーレートに
応答して、追加的なプルアップ電流を信号ラインに提供
するステップと、を含む方法。 - 【請求項７】 前記信号の電圧レベルを監視するステッ
プと、電圧レベル閾値を超える前記監視された電圧レベ
ルに応答して追加的な電流を提供するステップとを更に
含む、請求項６に記載の方法。 - 【請求項８】 前記信号ラインに提供された追加的なプ
ルアップ電流の量が、前記電圧閾値に関係する電圧レベ
ルの関数である、請求項７に記載の方法。 - 【請求項９】 前記プルアップ電流を提供するステップ
が、前記監視されたスルーレートから独立した第１の電
流を提供するステップと、該監視されたスルーレートに
応答して第２の電流を提供するステップとを含む、請求
項６に記載の方法。 - 【請求項１０】 前記第２の電流が、スルーレート閾値
を超える前記監視されたスルーレートに応答して提供さ
れる、請求項９に記載の方法。 - 【請求項１１】 オープンドレイン信号ライン上の信号
立ち上がり時間を短縮する方法であって、該方法は、 該信号ラインにプルアップ電流を提供するステップと、 該信号ライン上の電圧を監視するステップと、 該信号ライン上の該電圧のスルーレートが所定のスルー
レート閾値を超えるかどうかを判定するステップと、 該スルーレートが該所定のスルーレート閾値を超えると
判定された場合に、追加的なプルアップ電流を該信号ラ
インに提供するステップと、を含む方法。 - 【請求項１２】 前記追加的なプルアップ電流の大きさ
が、前記信号ライン上の前記電圧によって決定される、
請求項１１に記載の方法。 - 【請求項１３】 オープンドレイン信号ラインのための
プルアップ回路であって、該プルアップ回路は、 該信号ライン上の信号のスルーレートを監視する手段
と、スルーレート閾値を超える 該監視されたスルーレートに
応答して、該信号ラインに電流を提供する手段と、を備
えたプルアップ回路。 - 【請求項１４】 前記信号の電圧レベルに応答してプル
アップ電流を増加する手段を更に備えた、請求項１３に
記載のプルアップ回路。 - 【請求項１５】 前記プルアップ電流を提供する回路
が、前記監視されたスルーレートから独立した第１の電
流を提供する第１の手段と、該監視されたスルーレート
に応答して第２の電流を提供する第２の手段とを備え
た、請求項１３に記載のプルアップ回路。 - 【請求項１６】 前記信号ライン上の前記信号の電圧レ
ベルに応答してプルアップ電流を増加する手段を更に含
む、請求項１５に記載のプルアップ回路。 - 【請求項１７】 電圧閾値を超える電圧レベルに応答し
て前記プルアップ電流が増加し、該プルアップ電流の増
加が該電圧閾値に関係する電圧レベルの関数である、請
求項１６に記載のプルアップ回路。 - 【請求項１８】 オープンドレイン信号ラインをプルア
ップする回路であって、該回路は、 該オープンドレイン信号ライン上の電圧を表示する第１
の信号を提供するレベル監視回路と、所定のスルーレート閾値を超える 該信号ライン上の該電
圧のスルーレートを表示する第２の信号を提供するスル
ーレート監視回路と、 該信号ラインにプルアップ電流を提供する第１の電流源
と、 該第１の信号および該第２の信号に応答して該プルアッ
プ電流を制御する制御回路と、を備えた回路。 - 【請求項１９】 前記レベル監視回路が第１のコンパレ
ータを含み、前記スルーレート検出回路が、第２のコン
パレータに結合されたキャパシタを備えた、請求項１８
に記載の回路。 - 【請求項２０】 前記第１の信号は、前記信号ライン上
の前記電圧が所定の電圧を超えることを表示する、請求
項１９に記載の回路。 - 【請求項２１】 前記制御回路が、前記第１の信号およ
び前記第２の信号に応答してオンになるスイッチを備え
た、請求項１９に記載の回路。 - 【請求項２２】 前記信号ラインへの前記第１の電流源
が抵抗器を備えた、請求項２１に記載の回路。 - 【請求項２３】 前記信号ラインへの前記第１の電流源
が定電流源を備えた、請求項２１に記載の回路。 - 【請求項２４】 前記第１の信号および前記第２の信号
に関係なく、前記信号ラインにプルアップ電流を提供す
る第２の電流源を更に備えた、請求項２１に記載の回
路。 - 【請求項２５】 前記第２の電流源が、シャットダウン
信号に応答して、プルアップ電流の量を減少される回路
を備えた、請求項２４に記載の回路。 - 【請求項２６】 オープンドレイン信号ラインのための
プルアップ回路であって、該プルアップ回路は、 該オープンドレイン信号ライン上の信号のスルーレート
を監視する演算増幅器を含む回路と、 該監視されたスルーレートに応答してプルアップ電流を
該オープンドレイン信号ラインに提供する回路と、を備
えたプルアップ回路。 - 【請求項２７】 前記信号の電圧レベルに応答して前記
プルアップ電流を増加する回路を更に備えた、請求項２
６に記載のプルアップ回路。 - 【請求項２８】 前記プルアップ電流を提供する回路
が、前記監視されたスルーレートから独立した第１の電
流を提供する第１の回路と、該監視されたスルーレート
に応答して第２の電流を提供する第２の回路とを備え
た、請求項２６に記載のプルアップ回路。 - 【請求項２９】 前記信号の電圧レベルに応答して前記
プルアップ電流を増加する回路を更に備えた、請求項２
８に記載のプルアップ回路。 - 【請求項３０】 電圧閾値を超える前記電圧レベルに応
答してプルアップ電流が増加し、該プルアップ電流の増
加が該電圧閾値に関係する電圧レベルの関数である、請
求項２９に記載のプルアップ回路。 - 【請求項３１】 スルーレート閾値を超える前記監視さ
れたスルーレートに応答して前記プルアップ電流が増加
する、請求項３０に記載のプルアップ回路。 - 【請求項３２】 前記スルーレートを前記監視する回路
が微分器である、請求項２６に記載のプルアップ回路。 - 【請求項３３】 オープンドレイン信号ラインをバイア
スする方法であって、該方法は、 該信号ライン上の信号のスルーレートを監視するステッ
プと、 スルーレート閾値を超える該監視されたスルーレートに
応答して、プルアップ 電流を信号ラインに提供するステ
ップと、を含む方法。 - 【請求項３４】 前記信号の電圧レベルに応答して前記
プルアップ電流を増加するステップを更に含む、請求項
３３に記載の方法。 - 【請求項３５】 前記プルアップ電流を提供するステッ
プが、前記監視されたスルーレートから独立した第１の
電流を提供するステップと、該監視されたスルーレート
に応答して第２の電流を提供するステップとを含む、請
求項３３に記載の方法。 - 【請求項３６】 前記第２の電流が、スルーレート閾値
を超える前記監視されたスルーレートに応答して提供さ
れる、請求項３５に記載の方法。 - 【請求項３７】 前記信号の電圧レベルに応答して前記
プルアップ電流を増加するステップを更に含む、請求項
３５に記載の方法。 - 【請求項３８】 オープンドレイン信号ライン上の信号
立ち上がり時間を短縮する方法であって、該方法は、 該信号ラインにプルアップ電流を提供するステップと、 該信号ライン上の電圧を監視するステップと、 該信号ライン上の該電圧のスルーレートが所定のスルー
レート閾値を超えるかどうかを判定するステップと、 該スルーレートが該所定のスルーレート閾値を超えると
判定された場合に、追加的なプルアップ電流を該信号ラ
インに提供するステップと、を含む方法。 - 【請求項３９】 前記追加的なプルアップ電流の大きさ
が、前記信号ライン上の前記電圧によって決定される、
請求項３８に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/116,309 US6356140B1 (en) | 1998-07-15 | 1998-07-15 | Active pullup circuitry for open-drain signals |
| US09/116.309 | 1998-07-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000101407A JP2000101407A (ja) | 2000-04-07 |
| JP3403976B2 true JP3403976B2 (ja) | 2003-05-06 |
Family
ID=22366421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19942299A Expired - Lifetime JP3403976B2 (ja) | 1998-07-15 | 1999-07-13 | オープンドレイン信号のためのアクティブプルアップ回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6356140B1 (ja) |
| EP (1) | EP0973261B1 (ja) |
| JP (1) | JP3403976B2 (ja) |
| DE (1) | DE69937817T2 (ja) |
| TW (1) | TW439359B (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19914466C1 (de) * | 1999-03-30 | 2000-09-14 | Siemens Ag | Treiberstufe zum Schalten einer Last |
| DE19920465C1 (de) * | 1999-05-04 | 2000-11-02 | Siemens Ag | Verfahren zur Open-Load-Diagnose einer Schaltstufe |
| EP2056208B1 (en) * | 2000-12-11 | 2014-04-23 | Linear Technology Corporation | Circuits and methods for interconnecting bus systems |
| DE10118863A1 (de) | 2001-04-18 | 2002-10-31 | Infineon Technologies Ag | Elektrische Schaltung |
| US6653863B1 (en) * | 2002-03-25 | 2003-11-25 | Hewlett-Packard Development Company, L.P. | Method and apparatus for improving bus capacity |
| US7348803B2 (en) * | 2005-06-24 | 2008-03-25 | Integrated Electronic Solutions Pty. Ltd. | Bi-directional bus buffer |
| DE102005050692A1 (de) * | 2005-10-18 | 2007-04-19 | Siemens Ag | Funkmodul und Schaltungsanordnung mit einem Funkmodul |
| US20070250652A1 (en) * | 2006-04-24 | 2007-10-25 | Atmel Corporation | High speed dual-wire communications device requiring no passive pullup components |
| US7446606B2 (en) * | 2006-05-31 | 2008-11-04 | Texas Instruments Incorporated | Methods and apparatus to provide slew enhancement for low power amplifiers |
| US7546817B2 (en) * | 2006-07-21 | 2009-06-16 | Radio Systems Corporation | Animal containment transmitter system |
| US7840734B2 (en) * | 2006-12-21 | 2010-11-23 | Hendon Semiconductors Pty Ltd. | Simple bus buffer |
| US7548822B2 (en) * | 2007-07-13 | 2009-06-16 | International Business Machines Corporation | Apparatus and method for determining the slew rate of a signal produced by an integrated circuit |
| US7737727B2 (en) * | 2007-12-17 | 2010-06-15 | Intersil Americas Inc. | Bi-directional buffer for open-drain or open-collector bus |
| US7692450B2 (en) * | 2007-12-17 | 2010-04-06 | Intersil Americas Inc. | Bi-directional buffer with level shifting |
| US7990128B2 (en) * | 2008-04-25 | 2011-08-02 | Infineon Technologies Ag | Circuit and method for pulling a potential at a node towards a feed potential |
| US7639045B2 (en) * | 2008-05-23 | 2009-12-29 | Intersil Americas Inc. | Bi-directional buffer and method for bi-directional buffering that reduce glitches due to feedback |
| US9183713B2 (en) | 2011-02-22 | 2015-11-10 | Kelly Research Corp. | Perimeter security system |
| JP6001876B2 (ja) * | 2012-02-24 | 2016-10-05 | ラピスセミコンダクタ株式会社 | 基準電圧中継回路 |
| US9030228B1 (en) * | 2013-12-03 | 2015-05-12 | Atmel Corporation | Intelligent current drive for bus lines |
| US20150205341A1 (en) * | 2014-01-22 | 2015-07-23 | Microsemi Corp. - Analog Mixed Signal Group, Ltd. | Bus energy consumption reduction apparatus and method |
| JP6027046B2 (ja) * | 2014-04-14 | 2016-11-16 | 株式会社日本自動車部品総合研究所 | 通信システム |
| CN105227174B (zh) * | 2015-10-12 | 2018-03-02 | 上海斐讯数据通信技术有限公司 | 支持不同有效电平数字量输入信号的检测系统及电子设备 |
| DE102016119927B4 (de) | 2016-10-19 | 2023-03-09 | IMMS Institut für Mikroelektronik- und Mechatronik-Systeme gemeinnützige GmbH (IMMS GmbH) | Schaltungsanordnung zur Bereitstellung der Ladeenergie für einen Pegelwechsel auf einem Signalbus, Verfahren zur Kalibrierung und Signalübertragungssystem |
| JP6880663B2 (ja) | 2016-11-14 | 2021-06-02 | セイコーエプソン株式会社 | データ通信システム及び半導体装置 |
| CN108647171B (zh) * | 2018-05-25 | 2024-02-13 | 深圳市度信科技有限公司 | 一种信号斜率控制系统和方法 |
| US11068038B2 (en) * | 2019-09-20 | 2021-07-20 | Dell Products L.P. | System and method for using current slew-rate telemetry in an information handling system |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0720060B2 (ja) * | 1985-08-14 | 1995-03-06 | 株式会社東芝 | 出力回路装置 |
| DE3738800A1 (de) | 1987-11-14 | 1989-05-24 | Philips Patentverwaltung | Datenuebertragungssystem |
| JP3251661B2 (ja) * | 1991-10-15 | 2002-01-28 | テキサス インスツルメンツ インコーポレイテツド | 制御されたスルー・レートを有するｃｍｏｓバッファ回路 |
| JP3142018B2 (ja) * | 1992-03-12 | 2001-03-07 | 日本テキサス・インスツルメンツ株式会社 | 負荷駆動回路 |
| US5598119A (en) | 1995-04-05 | 1997-01-28 | Hewlett-Packard Company | Method and apparatus for a load adaptive pad driver |
| AU682288B2 (en) * | 1995-05-17 | 1997-09-25 | Motorola, Inc. | Low power regenerative feedback device and method |
| US5877647A (en) * | 1995-10-16 | 1999-03-02 | Texas Instruments Incorporated | CMOS output buffer with slew rate control |
| JP3592423B2 (ja) * | 1996-01-26 | 2004-11-24 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
-
1998
- 1998-07-15 US US09/116,309 patent/US6356140B1/en not_active Expired - Lifetime
-
1999
- 1999-06-10 TW TW088109700A patent/TW439359B/zh not_active IP Right Cessation
- 1999-07-09 DE DE69937817T patent/DE69937817T2/de not_active Expired - Lifetime
- 1999-07-09 EP EP99113598A patent/EP0973261B1/en not_active Expired - Lifetime
- 1999-07-13 JP JP19942299A patent/JP3403976B2/ja not_active Expired - Lifetime
-
2001
- 2001-12-18 US US10/028,243 patent/US6650174B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0973261B1 (en) | 2007-12-26 |
| DE69937817T2 (de) | 2008-04-30 |
| DE69937817D1 (de) | 2008-02-07 |
| US6650174B2 (en) | 2003-11-18 |
| TW439359B (en) | 2001-06-07 |
| US20020053905A1 (en) | 2002-05-09 |
| JP2000101407A (ja) | 2000-04-07 |
| EP0973261A2 (en) | 2000-01-19 |
| EP0973261A3 (en) | 2000-05-24 |
| US6356140B1 (en) | 2002-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3403976B2 (ja) | オープンドレイン信号のためのアクティブプルアップ回路 | |
| JP3306344B2 (ja) | 電圧制御及び電流制限を行うソフト・スタート・スイッチ | |
| US6573693B2 (en) | Current limiting device and electrical device incorporating the same | |
| JP3037031B2 (ja) | パワーオン信号発生回路 | |
| JP2591305B2 (ja) | パワーオンリセット回路 | |
| CA1177912A (en) | Mos comparator circuit | |
| US6346834B1 (en) | Power on reset circuit | |
| JPH07118635B2 (ja) | 動的ヒステリシス手段を備える入力反転装置を有する集積回路 | |
| JPH06324087A (ja) | 電圧モニタ回路 | |
| US6366114B1 (en) | Output buffer with control circuitry | |
| JPH04229714A (ja) | バッファを有する集積回路 | |
| JP2573320B2 (ja) | 出力バッファ回路 | |
| JP2002033651A (ja) | 負荷容量測定回路および出力バッファ | |
| JPH05300726A (ja) | 電力トランジスタをターン・オン及びターン・オフさせる回路 | |
| US6518804B2 (en) | Semiconductor integrated circuit device | |
| JP3608199B2 (ja) | Ｉｃ間のインターフェースシステム、及びｉｃ | |
| KR0129592B1 (ko) | 저잡음 출력 버퍼 | |
| EP1341307B1 (en) | Logic circuit with compensation for the effects of process, voltage, and temperature variations | |
| USRE37876E1 (en) | Power supply switch reference circuitry | |
| US5710516A (en) | Input logic signal buffer circuits | |
| US5406130A (en) | Current driver with shutdown circuit | |
| JP3047843B2 (ja) | 過電流保護回路 | |
| JP2891208B2 (ja) | 突入電流制限機能付きスイッチ回路 | |
| US4730123A (en) | Circuit for driving a capacitive load which provides low current consumption | |
| EP0465167B1 (en) | Non-threshold logic circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030203 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3403976 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090228 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090228 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140228 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |