JP3399099B2 - 非可逆回路素子 - Google Patents
非可逆回路素子Info
- Publication number
- JP3399099B2 JP3399099B2 JP17554394A JP17554394A JP3399099B2 JP 3399099 B2 JP3399099 B2 JP 3399099B2 JP 17554394 A JP17554394 A JP 17554394A JP 17554394 A JP17554394 A JP 17554394A JP 3399099 B2 JP3399099 B2 JP 3399099B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- electrode
- plate
- circuit board
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Non-Reversible Transmitting Devices (AREA)
Description
ト回路基板により形成したアイソレータ、サーキュレー
タ等の非可逆回路素子に関する。 【0002】 【従来の技術】従来の非可逆回路素子のうち、アイソレ
ータの一般的構造を、図9に展開図にて示す。なお、こ
の展開図は、アイソレータの上下を逆にしている。同図
において、21はI/O端子板、22は下側ヨーク、2
3は単板コンデンサ、24はチップ抵抗、25は金属
板、26はフェライトアッセンブリ、27は樹脂ケー
ス、28はマグネット、そして29は上側ヨークであ
る。 【0003】従来構造のアイソレータは、上記のような
展開部品よりなるが、その中で、I/O端子板21の詳
細を図10に示す。同図において、21a、21bは、
それぞれ金属製I/O端子で、これらの金属製I/O端
子21a、21bを金型によって樹脂21eにインサー
トして成形される。なお、これらの金属製I/O端子2
1a、21bは、それらの他端21aa、21bbが、
裏面(図において、以下同じ。)にまで連続して伸びて
いる。 【0004】また、21c、21dは金属製アース端子
であるが、これらの金属製アース端子21c、21d
は、図11に示すように、共通接続されて共通アース2
1cdとなって裏面に現れている。 【0005】 【発明が解決しようとする課題】しかしながら、上記図
9、図10および図11に示すI/O端子板21は、以
下のような問題点を有している。 1.上記I/O端子板21の構造は、それが実装される
基板の配線パターンの形状によって、その金型の変更あ
るいは新規金型の作製が必要となり、費用が高価にな
る。 【0006】2.上記金属製I/O端子21a、21b
およびアース端子21c、21dは、強度のある黄銅又
はりん青銅を使用している。しかし、アイソレータにお
いては、端子に高周波電流が流れるため、電気導電性の
悪い黄銅又はりん青銅では、損失が増加することにな
る。また、電気導電性の良好な銅は軟らかくて変形し易
いため、銅を金属端子として樹脂にインサートしにくい
という問題がある。 【0007】3.金属製I/O端子21a、21bは強
度を必要とするため、その端子の厚みを0.1〜0.1
5mmにする必要がある。そうすると、厚い金属製I/
O端子21a、21bは熱をよく伝えるため、アイソレ
ータを回路基板に半田実装するとき、下から熱が加わる
と、図9に示すようなアイソレータの構造では、金属製
I/O端子21a、21bおよび金属製アース端子21
c、21dからアイソレータ全体に熱が伝わり、アイソ
レータ内部の半田が溶ける恐れがあり、信頼性に欠ける
ことになる。したがって、本発明は、I/O端子板にプ
リント回路基板を用いることにより、形状変更に容易に
対応でき、また、電気導電性が良好で、かつ、薄い銅張
りプリント回路基板を用いることにより、損失が低減で
き、かつ、熱が周囲に逃げてアイソレータ本体まで伝わ
らず、そのため、半田溶解の危惧のない非可逆回路素子
を提供することを目的とする。更に他の目的は、プリン
ト回路基板により形成されたI/O端子板のI/0端子
電極およびアース端子電極を、プリント回路基板に形成
された面電極もしくは側面電極またはこれらの組み合わ
せにより形成した非可逆回路素子を提供することを目的
とする。 【0008】 【課題を解決するための手段】本発明の課題に対する解
決手段は、磁気回路を形成するヨーク内に、永久磁石、
フェライト、中心電極を配置し、前記ヨークの外面に、
樹脂を主体とする材質からなる平板状の両面銅張りプリ
ント回路基板の両面にI/O端子電極およびアース端子
電極をエッチングにより形成するとともに両面のI/O
端子電極及びアース端子電極をそれぞれ基板に形成され
た側面電極またはスルーホールで接続したI/O端子板
を配置し、該I/O端子板の一面を実装面としたことを
特徴とする非可逆回路素子である。 【0009】 【作用】本発明は、I/O端子板にプリント回路基板を
用いることにより、諸要求の形状変更に低価格で迅速に
対応できる。また、電気導電性の良好なプリント回路基
板を用いることにより、アイソレータの損失が低減でき
る。また、薄い銅張りプリント基板を用いることによ
り、半田リフローによる熱が周囲に逃げて、アイソレー
タ本体まで伝わらず、内部半田が溶けることがない。ま
た、プリント回路基板に形成された面電極もしくは側面
電極またはこれらの両方によりI/O端子電極、アース
端子電極を構成するので、端子電極構造がコンパクトで
簡易構造となる。 【0010】 【実施例】以下に、本発明の実施例について図面を参照
して説明する。図1は本発明の一実施例に係るアイソレ
ータの部品を展開図で示すものである。なお、この展開
図は、アイソレータの上下を逆にしている。同図におい
て、1はI/O端子板、2は下側ヨーク、3は単板コン
デンサ、4はチップ抵抗、5は金属板、6はフェライト
アッセンブリ、7は樹脂ケース、8はマグネット、そし
て9は上側ヨークである。本実施例は、これらの展開部
品の中で、I/O端子板1について手段を施したしたも
のである。このI/O端子板1の詳細を図2に示す。同
図AはI/O端子板1の平面図、同図Bは同じく裏面図
である。 【0011】図2に示すように、I/O端子板1は、両
面銅張りプリント回路基板をエッチングして、I/O端
子板1の表面(図において、以下同じ。)に、I/O端
子電極1a、1b、アース端子電極1c、1dを、そし
てその裏面に、I/O端子電極1aa、1bb、アース
端子電極1cdを、それぞれ形成したものである。な
お、表面のI/O端子電極1a、1bと裏面のI/O端
子電極1aa、1bb、並びに、表面のアース端子電極
1c、1dと裏面のアース端子電極1cdとは、それぞ
れI/O端子板1の側面において接続されている。 【0012】本実施例において、実装基板電極との半田
接続は、I/O端子電極1a、1b、アース端子電極1
c、1dの面電極、もしくはそれらの切り欠き側面電極
またはこれらの両方により行われる。 【0013】本実施例で使用したI/O端子板1の被覆
銅(端子)の厚みは、50μmと薄いので、リフローの
熱はアイソレータ内部へ伝わりにくく、周囲へ放散す
る。また、裏面のアース端子電極1cdの面積を広くし
ているので、アースインピーダンス(共通インピーダン
ス)が小さくなり、アイソレータの損失が低減する。 【0014】図3は図1におけるI/O端子板1の他の
変形実施例であるI/O端子板31を示すもので、同図
AはI/O端子板31の平面図、同図Bは同じく裏面図
である。図3Bは図2Bと同様であるが、図3Aが図2
Aとは多少相違する。即ち、図3Aにおいては、I/O
端子板31の表面において、アース端子電極1c、1d
が相互に接続されて広いアースパターン1cd´を構成
していることである。そして、この広いアースパターン
1cd´は、レジスト(斜線部)により覆われて絶縁さ
れている。このように、アース端子電極を広くすること
によりアースが強化され損失の低減が一層図られる。な
お、図2記載の実施例に相当する部分には同一番号を付
してその説明を省略する。 【0015】図4は図1におけるI/O端子板1の他の
変形実施例であるI/O端子板41を示すもので、同図
AはI/O端子板41の平面図、同図Bは同じく裏面図
である。このI/O端子板41の表面のI/O端子電極
1a、1bの間に、アース端子電極1eを別に設け、裏
面のアース端子電極1cdとその側面において接続した
ものである。この追加したアース端子電極1eの面電極
および切り欠き側面電極により、回路基板への実装固着
力を向上させることができる。その他は図2記載の実施
例と同様なので同一番号を付して、その説明を省略す
る。 【0016】図5は図1におけるI/O端子板1の他の
変形実施例であるI/O端子板51を示すもので、同図
AはI/O端子板51の平面図、同図Bは同じく裏面図
である。このI/O端子板51の表面のアース端子電極
1c、1dの端子電極面積を広くして、実装される基板
とのハンダ付け強度の向上および損失の低減を図るもの
である。その他は、図2記載の実施例と同様なので同一
番号を付して、その説明を省略する。 【0017】図6は図1におけるI/O端子板1の他の
変形実施例であるI/O端子板61を示すもので、同図
AはI/O端子板61の平面図、同図Bは同じく裏面図
である。このI/O端子板61のI/O端子電極1a、
1b、アース端子電極1c、1dの設けられている辺
を、別の相対辺に変えたものである。このように、端子
電極配置の変更にも容易に対応できることになる。その
他は、図2記載の実施例とほぼ同様なので、相当部分に
は同一番号を付して、その説明を省略する。 【0018】図7は本発明の他の実施例に係るサーキュ
レータの部品を展開図で示すものである。なお、この展
開図は、サーキュレータの上下を逆にしている。同図に
おいて、11はI/O端子板、12は下側ヨーク、13
は単板コンデンサ、14は金属板、15はフェライトア
ッセンブリ、16は樹脂ケース、17はマグネット、そ
して18は上側ヨークである。 【0019】本実施例におけるI/O端子板11の詳細
を図8に示す。同図AはI/O端子板11の平面図、同
図Bはその裏面図、同図CはAのX−X断面図である。
図8に示すように、I/O端子板11は、両面銅張り3
層プリント回路基板をエッチングして、I/O端子板1
1の表面に、I/O端子電極11a、11b、11c、
アース端子電極11d、11eを設け、その裏面にI/
O端子電極11aa、11bb、11ca、11cb、
アース端子電極11deを、それぞれ設けたものであ
る。そして、表面のI/O端子電極11a、11b、1
1cと裏面のI/O端子電極11aa、11bb、11
ca(11cb)とを、I/O端子板11の側面でそれ
ぞれ接続し、表面のアース端子電極11d、11eと裏
面のアース端子電極11deとをそれぞれ接続したもの
である。なお、表面のI/O端子電極11cは裏面にお
いて、2つのI/O端子電極11ca、11cbに共通
接続されているが、その接続の態様が図8Cに示され
る。即ち、I/O端子板11の中間電極層11fとスル
ーホール11gを経由してなされることになる。そし
て、I/O端子電極11cは、その面電極でのみ実装基
板電極に接続されることになる。 【0020】上記実施例において、アイソレータとサー
キュレータについて、それらのI/O端子板をプリント
回路基板により構成する場合を示した。このプリント回
路基板の材質としては、例えば、高周波用樹脂、ガラス
エポキシ、フッ素樹脂、フッ素樹脂ガラス、ポリイミ
ド、ガラス熱硬化性PPO、誘電体含有樹脂系のもの、
などがあげられる。本発明は、上記実施例で示すよう
に、I/O端子板にプリント回路基板を使用しているの
で、多様な形状変更にも高価で時間のかかる金型なくし
て、迅速に対応できることになる。 【0021】 【発明の効果】本発明は、I/O端子板にプリント回路
基板を用いているので、諸要求の形状変更に低価格で容
易に対応できる。また、電気導電性の良好なプリント回
路基板を用いることにより、アイソレータの損失が低減
できる。また、薄い銅張りプリント基板を用いることに
より、半田リフローによる熱が周囲に逃げて、アイソレ
ータ本体まで伝わらず、半田が溶けることがない。 【0022】また、プリント回路基板に形成された面電
極もしくは側面電極またはこれらの両方によりI/O端
子電極、アース端子電極を構成するので、端子電極構造
がコンパクトで簡易構造となる。
斜視図 【図2】 図1に示すI/O端子板の詳細を示すもの
で、Aは平面図、Bは裏面図 【図3】 図1に示すI/O端子板の変形実施例を示す
もので、Aは平面図、Bは裏面図 【図4】 図1に示すI/O端子板の他の変形実施例を
示すもので、Aは平面図、Bは裏面図 【図5】 図1に示すI/O端子板の他の変形実施例を
示すもので、Aは平面図、Bは裏面図 【図6】 図1に示すI/O端子板の他の変形実施例を
示すもので、Aは平面図、Bは裏面図 【図7】 本発明の他の実施例に係るサーキュレータの
展開斜視図 【図8】 図7に示すI/O端子板の詳細を示すもの
で、Aは平面図、Bは裏面図、CはAのX−X断面図 【図9】 従来例のアイソレータの展開斜視図 【図10】 図9に示すI/O端子板の詳細を示す斜視
図 【図11】 図10のY−Y断面図 【符号の説明】 1、11 I/O端子板 2、12 下側ヨーク 3、13 単板コンデンサ 4 チップ抵抗 5、14 金属板 6、15 フェライトアッセンブリ 7、16 樹脂ケース 8、17 マグネット 9、18 上側ヨーク 1a、1b、1aa、1bb I/O端子
電極 1c、1d、1cd、1e アース端子
電極 11a、11b、11c I/O端子
電極 11aa、11bb、11ca、11cb I/O端子
電極 11d、11e、11de アース端子
電極
Claims (1)
- (57)【特許請求の範囲】 【請求項1】 磁気回路を形成するヨーク内に、永久磁
石、フェライト、中心電極を配置し、前記ヨークの外面
に、樹脂を主体とする材質からなる平板状の両面銅張り
プリント回路基板の両面にI/O端子電極およびアース
端子電極をエッチングにより形成するとともに両面のI
/O端子電極及びアース端子電極をそれぞれ基板に形成
された側面電極またはスルーホールで接続したI/O端
子板を配置し、該I/O端子板の一面を実装面としたこ
とを特徴とする非可逆回路素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17554394A JP3399099B2 (ja) | 1994-07-27 | 1994-07-27 | 非可逆回路素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17554394A JP3399099B2 (ja) | 1994-07-27 | 1994-07-27 | 非可逆回路素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0846409A JPH0846409A (ja) | 1996-02-16 |
JP3399099B2 true JP3399099B2 (ja) | 2003-04-21 |
Family
ID=15997922
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17554394A Expired - Fee Related JP3399099B2 (ja) | 1994-07-27 | 1994-07-27 | 非可逆回路素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3399099B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7382209B2 (en) | 2004-09-29 | 2008-06-03 | Tdk Corporation | Non-reciprocal circuit device |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3356121B2 (ja) | 1999-07-02 | 2002-12-09 | 株式会社村田製作所 | 非可逆回路素子および通信装置 |
JP2003017906A (ja) * | 2001-06-28 | 2003-01-17 | Murata Mfg Co Ltd | 非可逆回路素子及び通信装置 |
-
1994
- 1994-07-27 JP JP17554394A patent/JP3399099B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7382209B2 (en) | 2004-09-29 | 2008-06-03 | Tdk Corporation | Non-reciprocal circuit device |
Also Published As
Publication number | Publication date |
---|---|
JPH0846409A (ja) | 1996-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH076928A (ja) | プリント回路基板へのコンデンサの取付構造 | |
JPH07161398A (ja) | 電気コネクタ | |
JP3399099B2 (ja) | 非可逆回路素子 | |
JPH06302928A (ja) | 回路基板装置 | |
JP2001196260A (ja) | 端子付き電子部品 | |
US5739743A (en) | Asymmetric resistor terminal | |
JP2001168487A (ja) | ジャンパ素子 | |
JP3260710B2 (ja) | マイクロ波サーキュレータ/アイソレータの表面実装構造 | |
JP3401934B2 (ja) | 非可逆回路素子 | |
JPH07326907A (ja) | 非可逆回路素子 | |
JPH07263917A (ja) | 非可逆回路素子 | |
JP2006135450A (ja) | 高周波モジュール | |
JPH088610A (ja) | 非可逆回路素子 | |
JP2524604B2 (ja) | 平面実装型巻線部品 | |
JP2000049508A (ja) | 非可逆回路素子、非可逆回路装置及びその製造方法 | |
JP3463877B2 (ja) | 非可逆回路素子 | |
JPH06326428A (ja) | 大電流回路基板とそれを用いた立体型回路 | |
JPH0685508A (ja) | 非可逆回路装置 | |
JP2594365B2 (ja) | 配線基板及び配線基板の接続方法 | |
JP2006174161A (ja) | 非可逆回路素子 | |
JPH0427202A (ja) | ドロップインアイソレーター | |
JPH0399488A (ja) | 両面回路基板の表裏接続具および接続方法 | |
JP2003204208A (ja) | 非可逆回路素子 | |
JPS61279052A (ja) | 薄形回路 | |
JPH084723Y2 (ja) | 集中定数型サーキュレータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090221 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090221 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100221 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110221 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110221 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120221 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |