JP3399099B2 - 非可逆回路素子 - Google Patents
非可逆回路素子Info
- Publication number
- JP3399099B2 JP3399099B2 JP17554394A JP17554394A JP3399099B2 JP 3399099 B2 JP3399099 B2 JP 3399099B2 JP 17554394 A JP17554394 A JP 17554394A JP 17554394 A JP17554394 A JP 17554394A JP 3399099 B2 JP3399099 B2 JP 3399099B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- electrode
- plate
- circuit board
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Non-Reversible Transmitting Devices (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、Ｉ／Ｏ端子板をプリン
ト回路基板により形成したアイソレータ、サーキュレー
タ等の非可逆回路素子に関する。 【０００２】 【従来の技術】従来の非可逆回路素子のうち、アイソレ
ータの一般的構造を、図９に展開図にて示す。なお、こ
の展開図は、アイソレータの上下を逆にしている。同図
において、２１はＩ／Ｏ端子板、２２は下側ヨーク、２
３は単板コンデンサ、２４はチップ抵抗、２５は金属
板、２６はフェライトアッセンブリ、２７は樹脂ケー
ス、２８はマグネット、そして２９は上側ヨークであ
る。 【０００３】従来構造のアイソレータは、上記のような
展開部品よりなるが、その中で、Ｉ／Ｏ端子板２１の詳
細を図１０に示す。同図において、２１ａ、２１ｂは、
それぞれ金属製Ｉ／Ｏ端子で、これらの金属製Ｉ／Ｏ端
子２１ａ、２１ｂを金型によって樹脂２１ｅにインサー
トして成形される。なお、これらの金属製Ｉ／Ｏ端子２
１ａ、２１ｂは、それらの他端２１ａａ、２１ｂｂが、
裏面（図において、以下同じ。）にまで連続して伸びて
いる。 【０００４】また、２１ｃ、２１ｄは金属製アース端子
であるが、これらの金属製アース端子２１ｃ、２１ｄ
は、図１１に示すように、共通接続されて共通アース２
１ｃｄとなって裏面に現れている。 【０００５】 【発明が解決しようとする課題】しかしながら、上記図
９、図１０および図１１に示すＩ／Ｏ端子板２１は、以
下のような問題点を有している。 １．上記Ｉ／Ｏ端子板２１の構造は、それが実装される
基板の配線パターンの形状によって、その金型の変更あ
るいは新規金型の作製が必要となり、費用が高価にな
る。 【０００６】２．上記金属製Ｉ／Ｏ端子２１ａ、２１ｂ
およびアース端子２１ｃ、２１ｄは、強度のある黄銅又
はりん青銅を使用している。しかし、アイソレータにお
いては、端子に高周波電流が流れるため、電気導電性の
悪い黄銅又はりん青銅では、損失が増加することにな
る。また、電気導電性の良好な銅は軟らかくて変形し易
いため、銅を金属端子として樹脂にインサートしにくい
という問題がある。 【０００７】３．金属製Ｉ／Ｏ端子２１ａ、２１ｂは強
度を必要とするため、その端子の厚みを０．１〜０．１
５ｍｍにする必要がある。そうすると、厚い金属製Ｉ／
Ｏ端子２１ａ、２１ｂは熱をよく伝えるため、アイソレ
ータを回路基板に半田実装するとき、下から熱が加わる
と、図９に示すようなアイソレータの構造では、金属製
Ｉ／Ｏ端子２１ａ、２１ｂおよび金属製アース端子２１
ｃ、２１ｄからアイソレータ全体に熱が伝わり、アイソ
レータ内部の半田が溶ける恐れがあり、信頼性に欠ける
ことになる。したがって、本発明は、Ｉ／Ｏ端子板にプ
リント回路基板を用いることにより、形状変更に容易に
対応でき、また、電気導電性が良好で、かつ、薄い銅張
りプリント回路基板を用いることにより、損失が低減で
き、かつ、熱が周囲に逃げてアイソレータ本体まで伝わ
らず、そのため、半田溶解の危惧のない非可逆回路素子
を提供することを目的とする。更に他の目的は、プリン
ト回路基板により形成されたＩ／Ｏ端子板のＩ／０端子
電極およびアース端子電極を、プリント回路基板に形成
された面電極もしくは側面電極またはこれらの組み合わ
せにより形成した非可逆回路素子を提供することを目的
とする。 【０００８】 【課題を解決するための手段】本発明の課題に対する解
決手段は、磁気回路を形成するヨーク内に、永久磁石、
フェライト、中心電極を配置し、前記ヨークの外面に、
樹脂を主体とする材質からなる平板状の両面銅張りプリ
ント回路基板の両面にＩ／Ｏ端子電極およびアース端子
電極をエッチングにより形成するとともに両面のＩ／Ｏ
端子電極及びアース端子電極をそれぞれ基板に形成され
た側面電極またはスルーホールで接続したＩ／Ｏ端子板
を配置し、該Ｉ／Ｏ端子板の一面を実装面としたことを
特徴とする非可逆回路素子である。 【０００９】 【作用】本発明は、Ｉ／Ｏ端子板にプリント回路基板を
用いることにより、諸要求の形状変更に低価格で迅速に
対応できる。また、電気導電性の良好なプリント回路基
板を用いることにより、アイソレータの損失が低減でき
る。また、薄い銅張りプリント基板を用いることによ
り、半田リフローによる熱が周囲に逃げて、アイソレー
タ本体まで伝わらず、内部半田が溶けることがない。ま
た、プリント回路基板に形成された面電極もしくは側面
電極またはこれらの両方によりＩ／Ｏ端子電極、アース
端子電極を構成するので、端子電極構造がコンパクトで
簡易構造となる。 【００１０】 【実施例】以下に、本発明の実施例について図面を参照
して説明する。図１は本発明の一実施例に係るアイソレ
ータの部品を展開図で示すものである。なお、この展開
図は、アイソレータの上下を逆にしている。同図におい
て、１はＩ／Ｏ端子板、２は下側ヨーク、３は単板コン
デンサ、４はチップ抵抗、５は金属板、６はフェライト
アッセンブリ、７は樹脂ケース、８はマグネット、そし
て９は上側ヨークである。本実施例は、これらの展開部
品の中で、Ｉ／Ｏ端子板１について手段を施したしたも
のである。このＩ／Ｏ端子板１の詳細を図２に示す。同
図ＡはＩ／Ｏ端子板１の平面図、同図Ｂは同じく裏面図
である。 【００１１】図２に示すように、Ｉ／Ｏ端子板１は、両
面銅張りプリント回路基板をエッチングして、Ｉ／Ｏ端
子板１の表面（図において、以下同じ。）に、Ｉ／Ｏ端
子電極１ａ、１ｂ、アース端子電極１ｃ、１ｄを、そし
てその裏面に、Ｉ／Ｏ端子電極１ａａ、１ｂｂ、アース
端子電極１ｃｄを、それぞれ形成したものである。な
お、表面のＩ／Ｏ端子電極１ａ、１ｂと裏面のＩ／Ｏ端
子電極１ａａ、１ｂｂ、並びに、表面のアース端子電極
１ｃ、１ｄと裏面のアース端子電極１ｃｄとは、それぞ
れＩ／Ｏ端子板１の側面において接続されている。 【００１２】本実施例において、実装基板電極との半田
接続は、Ｉ／Ｏ端子電極１ａ、１ｂ、アース端子電極１
ｃ、１ｄの面電極、もしくはそれらの切り欠き側面電極
またはこれらの両方により行われる。 【００１３】本実施例で使用したＩ／Ｏ端子板１の被覆
銅（端子）の厚みは、５０μｍと薄いので、リフローの
熱はアイソレータ内部へ伝わりにくく、周囲へ放散す
る。また、裏面のアース端子電極１ｃｄの面積を広くし
ているので、アースインピーダンス（共通インピーダン
ス）が小さくなり、アイソレータの損失が低減する。 【００１４】図３は図１におけるＩ／Ｏ端子板１の他の
変形実施例であるＩ／Ｏ端子板３１を示すもので、同図
ＡはＩ／Ｏ端子板３１の平面図、同図Ｂは同じく裏面図
である。図３Ｂは図２Ｂと同様であるが、図３Ａが図２
Ａとは多少相違する。即ち、図３Ａにおいては、Ｉ／Ｏ
端子板３１の表面において、アース端子電極１ｃ、１ｄ
が相互に接続されて広いアースパターン１ｃｄ´を構成
していることである。そして、この広いアースパターン
１ｃｄ´は、レジスト（斜線部）により覆われて絶縁さ
れている。このように、アース端子電極を広くすること
によりアースが強化され損失の低減が一層図られる。な
お、図２記載の実施例に相当する部分には同一番号を付
してその説明を省略する。 【００１５】図４は図１におけるＩ／Ｏ端子板１の他の
変形実施例であるＩ／Ｏ端子板４１を示すもので、同図
ＡはＩ／Ｏ端子板４１の平面図、同図Ｂは同じく裏面図
である。このＩ／Ｏ端子板４１の表面のＩ／Ｏ端子電極
１ａ、１ｂの間に、アース端子電極１ｅを別に設け、裏
面のアース端子電極１ｃｄとその側面において接続した
ものである。この追加したアース端子電極１ｅの面電極
および切り欠き側面電極により、回路基板への実装固着
力を向上させることができる。その他は図２記載の実施
例と同様なので同一番号を付して、その説明を省略す
る。 【００１６】図５は図１におけるＩ／Ｏ端子板１の他の
変形実施例であるＩ／Ｏ端子板５１を示すもので、同図
ＡはＩ／Ｏ端子板５１の平面図、同図Ｂは同じく裏面図
である。このＩ／Ｏ端子板５１の表面のアース端子電極
１ｃ、１ｄの端子電極面積を広くして、実装される基板
とのハンダ付け強度の向上および損失の低減を図るもの
である。その他は、図２記載の実施例と同様なので同一
番号を付して、その説明を省略する。 【００１７】図６は図１におけるＩ／Ｏ端子板１の他の
変形実施例であるＩ／Ｏ端子板６１を示すもので、同図
ＡはＩ／Ｏ端子板６１の平面図、同図Ｂは同じく裏面図
である。このＩ／Ｏ端子板６１のＩ／Ｏ端子電極１ａ、
１ｂ、アース端子電極１ｃ、１ｄの設けられている辺
を、別の相対辺に変えたものである。このように、端子
電極配置の変更にも容易に対応できることになる。その
他は、図２記載の実施例とほぼ同様なので、相当部分に
は同一番号を付して、その説明を省略する。 【００１８】図７は本発明の他の実施例に係るサーキュ
レータの部品を展開図で示すものである。なお、この展
開図は、サーキュレータの上下を逆にしている。同図に
おいて、１１はＩ／Ｏ端子板、１２は下側ヨーク、１３
は単板コンデンサ、１４は金属板、１５はフェライトア
ッセンブリ、１６は樹脂ケース、１７はマグネット、そ
して１８は上側ヨークである。 【００１９】本実施例におけるＩ／Ｏ端子板１１の詳細
を図８に示す。同図ＡはＩ／Ｏ端子板１１の平面図、同
図Ｂはその裏面図、同図ＣはＡのＸ−Ｘ断面図である。
図８に示すように、Ｉ／Ｏ端子板１１は、両面銅張り３
層プリント回路基板をエッチングして、Ｉ／Ｏ端子板１
１の表面に、Ｉ／Ｏ端子電極１１ａ、１１ｂ、１１ｃ、
アース端子電極１１ｄ、１１ｅを設け、その裏面にＩ／
Ｏ端子電極１１ａａ、１１ｂｂ、１１ｃａ、１１ｃｂ、
アース端子電極１１ｄｅを、それぞれ設けたものであ
る。そして、表面のＩ／Ｏ端子電極１１ａ、１１ｂ、１
１ｃと裏面のＩ／Ｏ端子電極１１ａａ、１１ｂｂ、１１
ｃａ（１１ｃｂ）とを、Ｉ／Ｏ端子板１１の側面でそれ
ぞれ接続し、表面のアース端子電極１１ｄ、１１ｅと裏
面のアース端子電極１１ｄｅとをそれぞれ接続したもの
である。なお、表面のＩ／Ｏ端子電極１１ｃは裏面にお
いて、２つのＩ／Ｏ端子電極１１ｃａ、１１ｃｂに共通
接続されているが、その接続の態様が図８Ｃに示され
る。即ち、Ｉ／Ｏ端子板１１の中間電極層１１ｆとスル
ーホール１１ｇを経由してなされることになる。そし
て、Ｉ／Ｏ端子電極１１ｃは、その面電極でのみ実装基
板電極に接続されることになる。 【００２０】上記実施例において、アイソレータとサー
キュレータについて、それらのＩ／Ｏ端子板をプリント
回路基板により構成する場合を示した。このプリント回
路基板の材質としては、例えば、高周波用樹脂、ガラス
エポキシ、フッ素樹脂、フッ素樹脂ガラス、ポリイミ
ド、ガラス熱硬化性ＰＰＯ、誘電体含有樹脂系のもの、
などがあげられる。本発明は、上記実施例で示すよう
に、Ｉ／Ｏ端子板にプリント回路基板を使用しているの
で、多様な形状変更にも高価で時間のかかる金型なくし
て、迅速に対応できることになる。 【００２１】 【発明の効果】本発明は、Ｉ／Ｏ端子板にプリント回路
基板を用いているので、諸要求の形状変更に低価格で容
易に対応できる。また、電気導電性の良好なプリント回
路基板を用いることにより、アイソレータの損失が低減
できる。また、薄い銅張りプリント基板を用いることに
より、半田リフローによる熱が周囲に逃げて、アイソレ
ータ本体まで伝わらず、半田が溶けることがない。 【００２２】また、プリント回路基板に形成された面電
極もしくは側面電極またはこれらの両方によりＩ／Ｏ端
子電極、アース端子電極を構成するので、端子電極構造
がコンパクトで簡易構造となる。
ト回路基板により形成したアイソレータ、サーキュレー
タ等の非可逆回路素子に関する。 【０００２】 【従来の技術】従来の非可逆回路素子のうち、アイソレ
ータの一般的構造を、図９に展開図にて示す。なお、こ
の展開図は、アイソレータの上下を逆にしている。同図
において、２１はＩ／Ｏ端子板、２２は下側ヨーク、２
３は単板コンデンサ、２４はチップ抵抗、２５は金属
板、２６はフェライトアッセンブリ、２７は樹脂ケー
ス、２８はマグネット、そして２９は上側ヨークであ
る。 【０００３】従来構造のアイソレータは、上記のような
展開部品よりなるが、その中で、Ｉ／Ｏ端子板２１の詳
細を図１０に示す。同図において、２１ａ、２１ｂは、
それぞれ金属製Ｉ／Ｏ端子で、これらの金属製Ｉ／Ｏ端
子２１ａ、２１ｂを金型によって樹脂２１ｅにインサー
トして成形される。なお、これらの金属製Ｉ／Ｏ端子２
１ａ、２１ｂは、それらの他端２１ａａ、２１ｂｂが、
裏面（図において、以下同じ。）にまで連続して伸びて
いる。 【０００４】また、２１ｃ、２１ｄは金属製アース端子
であるが、これらの金属製アース端子２１ｃ、２１ｄ
は、図１１に示すように、共通接続されて共通アース２
１ｃｄとなって裏面に現れている。 【０００５】 【発明が解決しようとする課題】しかしながら、上記図
９、図１０および図１１に示すＩ／Ｏ端子板２１は、以
下のような問題点を有している。 １．上記Ｉ／Ｏ端子板２１の構造は、それが実装される
基板の配線パターンの形状によって、その金型の変更あ
るいは新規金型の作製が必要となり、費用が高価にな
る。 【０００６】２．上記金属製Ｉ／Ｏ端子２１ａ、２１ｂ
およびアース端子２１ｃ、２１ｄは、強度のある黄銅又
はりん青銅を使用している。しかし、アイソレータにお
いては、端子に高周波電流が流れるため、電気導電性の
悪い黄銅又はりん青銅では、損失が増加することにな
る。また、電気導電性の良好な銅は軟らかくて変形し易
いため、銅を金属端子として樹脂にインサートしにくい
という問題がある。 【０００７】３．金属製Ｉ／Ｏ端子２１ａ、２１ｂは強
度を必要とするため、その端子の厚みを０．１〜０．１
５ｍｍにする必要がある。そうすると、厚い金属製Ｉ／
Ｏ端子２１ａ、２１ｂは熱をよく伝えるため、アイソレ
ータを回路基板に半田実装するとき、下から熱が加わる
と、図９に示すようなアイソレータの構造では、金属製
Ｉ／Ｏ端子２１ａ、２１ｂおよび金属製アース端子２１
ｃ、２１ｄからアイソレータ全体に熱が伝わり、アイソ
レータ内部の半田が溶ける恐れがあり、信頼性に欠ける
ことになる。したがって、本発明は、Ｉ／Ｏ端子板にプ
リント回路基板を用いることにより、形状変更に容易に
対応でき、また、電気導電性が良好で、かつ、薄い銅張
りプリント回路基板を用いることにより、損失が低減で
き、かつ、熱が周囲に逃げてアイソレータ本体まで伝わ
らず、そのため、半田溶解の危惧のない非可逆回路素子
を提供することを目的とする。更に他の目的は、プリン
ト回路基板により形成されたＩ／Ｏ端子板のＩ／０端子
電極およびアース端子電極を、プリント回路基板に形成
された面電極もしくは側面電極またはこれらの組み合わ
せにより形成した非可逆回路素子を提供することを目的
とする。 【０００８】 【課題を解決するための手段】本発明の課題に対する解
決手段は、磁気回路を形成するヨーク内に、永久磁石、
フェライト、中心電極を配置し、前記ヨークの外面に、
樹脂を主体とする材質からなる平板状の両面銅張りプリ
ント回路基板の両面にＩ／Ｏ端子電極およびアース端子
電極をエッチングにより形成するとともに両面のＩ／Ｏ
端子電極及びアース端子電極をそれぞれ基板に形成され
た側面電極またはスルーホールで接続したＩ／Ｏ端子板
を配置し、該Ｉ／Ｏ端子板の一面を実装面としたことを
特徴とする非可逆回路素子である。 【０００９】 【作用】本発明は、Ｉ／Ｏ端子板にプリント回路基板を
用いることにより、諸要求の形状変更に低価格で迅速に
対応できる。また、電気導電性の良好なプリント回路基
板を用いることにより、アイソレータの損失が低減でき
る。また、薄い銅張りプリント基板を用いることによ
り、半田リフローによる熱が周囲に逃げて、アイソレー
タ本体まで伝わらず、内部半田が溶けることがない。ま
た、プリント回路基板に形成された面電極もしくは側面
電極またはこれらの両方によりＩ／Ｏ端子電極、アース
端子電極を構成するので、端子電極構造がコンパクトで
簡易構造となる。 【００１０】 【実施例】以下に、本発明の実施例について図面を参照
して説明する。図１は本発明の一実施例に係るアイソレ
ータの部品を展開図で示すものである。なお、この展開
図は、アイソレータの上下を逆にしている。同図におい
て、１はＩ／Ｏ端子板、２は下側ヨーク、３は単板コン
デンサ、４はチップ抵抗、５は金属板、６はフェライト
アッセンブリ、７は樹脂ケース、８はマグネット、そし
て９は上側ヨークである。本実施例は、これらの展開部
品の中で、Ｉ／Ｏ端子板１について手段を施したしたも
のである。このＩ／Ｏ端子板１の詳細を図２に示す。同
図ＡはＩ／Ｏ端子板１の平面図、同図Ｂは同じく裏面図
である。 【００１１】図２に示すように、Ｉ／Ｏ端子板１は、両
面銅張りプリント回路基板をエッチングして、Ｉ／Ｏ端
子板１の表面（図において、以下同じ。）に、Ｉ／Ｏ端
子電極１ａ、１ｂ、アース端子電極１ｃ、１ｄを、そし
てその裏面に、Ｉ／Ｏ端子電極１ａａ、１ｂｂ、アース
端子電極１ｃｄを、それぞれ形成したものである。な
お、表面のＩ／Ｏ端子電極１ａ、１ｂと裏面のＩ／Ｏ端
子電極１ａａ、１ｂｂ、並びに、表面のアース端子電極
１ｃ、１ｄと裏面のアース端子電極１ｃｄとは、それぞ
れＩ／Ｏ端子板１の側面において接続されている。 【００１２】本実施例において、実装基板電極との半田
接続は、Ｉ／Ｏ端子電極１ａ、１ｂ、アース端子電極１
ｃ、１ｄの面電極、もしくはそれらの切り欠き側面電極
またはこれらの両方により行われる。 【００１３】本実施例で使用したＩ／Ｏ端子板１の被覆
銅（端子）の厚みは、５０μｍと薄いので、リフローの
熱はアイソレータ内部へ伝わりにくく、周囲へ放散す
る。また、裏面のアース端子電極１ｃｄの面積を広くし
ているので、アースインピーダンス（共通インピーダン
ス）が小さくなり、アイソレータの損失が低減する。 【００１４】図３は図１におけるＩ／Ｏ端子板１の他の
変形実施例であるＩ／Ｏ端子板３１を示すもので、同図
ＡはＩ／Ｏ端子板３１の平面図、同図Ｂは同じく裏面図
である。図３Ｂは図２Ｂと同様であるが、図３Ａが図２
Ａとは多少相違する。即ち、図３Ａにおいては、Ｉ／Ｏ
端子板３１の表面において、アース端子電極１ｃ、１ｄ
が相互に接続されて広いアースパターン１ｃｄ´を構成
していることである。そして、この広いアースパターン
１ｃｄ´は、レジスト（斜線部）により覆われて絶縁さ
れている。このように、アース端子電極を広くすること
によりアースが強化され損失の低減が一層図られる。な
お、図２記載の実施例に相当する部分には同一番号を付
してその説明を省略する。 【００１５】図４は図１におけるＩ／Ｏ端子板１の他の
変形実施例であるＩ／Ｏ端子板４１を示すもので、同図
ＡはＩ／Ｏ端子板４１の平面図、同図Ｂは同じく裏面図
である。このＩ／Ｏ端子板４１の表面のＩ／Ｏ端子電極
１ａ、１ｂの間に、アース端子電極１ｅを別に設け、裏
面のアース端子電極１ｃｄとその側面において接続した
ものである。この追加したアース端子電極１ｅの面電極
および切り欠き側面電極により、回路基板への実装固着
力を向上させることができる。その他は図２記載の実施
例と同様なので同一番号を付して、その説明を省略す
る。 【００１６】図５は図１におけるＩ／Ｏ端子板１の他の
変形実施例であるＩ／Ｏ端子板５１を示すもので、同図
ＡはＩ／Ｏ端子板５１の平面図、同図Ｂは同じく裏面図
である。このＩ／Ｏ端子板５１の表面のアース端子電極
１ｃ、１ｄの端子電極面積を広くして、実装される基板
とのハンダ付け強度の向上および損失の低減を図るもの
である。その他は、図２記載の実施例と同様なので同一
番号を付して、その説明を省略する。 【００１７】図６は図１におけるＩ／Ｏ端子板１の他の
変形実施例であるＩ／Ｏ端子板６１を示すもので、同図
ＡはＩ／Ｏ端子板６１の平面図、同図Ｂは同じく裏面図
である。このＩ／Ｏ端子板６１のＩ／Ｏ端子電極１ａ、
１ｂ、アース端子電極１ｃ、１ｄの設けられている辺
を、別の相対辺に変えたものである。このように、端子
電極配置の変更にも容易に対応できることになる。その
他は、図２記載の実施例とほぼ同様なので、相当部分に
は同一番号を付して、その説明を省略する。 【００１８】図７は本発明の他の実施例に係るサーキュ
レータの部品を展開図で示すものである。なお、この展
開図は、サーキュレータの上下を逆にしている。同図に
おいて、１１はＩ／Ｏ端子板、１２は下側ヨーク、１３
は単板コンデンサ、１４は金属板、１５はフェライトア
ッセンブリ、１６は樹脂ケース、１７はマグネット、そ
して１８は上側ヨークである。 【００１９】本実施例におけるＩ／Ｏ端子板１１の詳細
を図８に示す。同図ＡはＩ／Ｏ端子板１１の平面図、同
図Ｂはその裏面図、同図ＣはＡのＸ−Ｘ断面図である。
図８に示すように、Ｉ／Ｏ端子板１１は、両面銅張り３
層プリント回路基板をエッチングして、Ｉ／Ｏ端子板１
１の表面に、Ｉ／Ｏ端子電極１１ａ、１１ｂ、１１ｃ、
アース端子電極１１ｄ、１１ｅを設け、その裏面にＩ／
Ｏ端子電極１１ａａ、１１ｂｂ、１１ｃａ、１１ｃｂ、
アース端子電極１１ｄｅを、それぞれ設けたものであ
る。そして、表面のＩ／Ｏ端子電極１１ａ、１１ｂ、１
１ｃと裏面のＩ／Ｏ端子電極１１ａａ、１１ｂｂ、１１
ｃａ（１１ｃｂ）とを、Ｉ／Ｏ端子板１１の側面でそれ
ぞれ接続し、表面のアース端子電極１１ｄ、１１ｅと裏
面のアース端子電極１１ｄｅとをそれぞれ接続したもの
である。なお、表面のＩ／Ｏ端子電極１１ｃは裏面にお
いて、２つのＩ／Ｏ端子電極１１ｃａ、１１ｃｂに共通
接続されているが、その接続の態様が図８Ｃに示され
る。即ち、Ｉ／Ｏ端子板１１の中間電極層１１ｆとスル
ーホール１１ｇを経由してなされることになる。そし
て、Ｉ／Ｏ端子電極１１ｃは、その面電極でのみ実装基
板電極に接続されることになる。 【００２０】上記実施例において、アイソレータとサー
キュレータについて、それらのＩ／Ｏ端子板をプリント
回路基板により構成する場合を示した。このプリント回
路基板の材質としては、例えば、高周波用樹脂、ガラス
エポキシ、フッ素樹脂、フッ素樹脂ガラス、ポリイミ
ド、ガラス熱硬化性ＰＰＯ、誘電体含有樹脂系のもの、
などがあげられる。本発明は、上記実施例で示すよう
に、Ｉ／Ｏ端子板にプリント回路基板を使用しているの
で、多様な形状変更にも高価で時間のかかる金型なくし
て、迅速に対応できることになる。 【００２１】 【発明の効果】本発明は、Ｉ／Ｏ端子板にプリント回路
基板を用いているので、諸要求の形状変更に低価格で容
易に対応できる。また、電気導電性の良好なプリント回
路基板を用いることにより、アイソレータの損失が低減
できる。また、薄い銅張りプリント基板を用いることに
より、半田リフローによる熱が周囲に逃げて、アイソレ
ータ本体まで伝わらず、半田が溶けることがない。 【００２２】また、プリント回路基板に形成された面電
極もしくは側面電極またはこれらの両方によりＩ／Ｏ端
子電極、アース端子電極を構成するので、端子電極構造
がコンパクトで簡易構造となる。
【図面の簡単な説明】
【図１】 本発明の一実施例に係るアイソレータの展開
斜視図 【図２】 図１に示すＩ／Ｏ端子板の詳細を示すもの
で、Ａは平面図、Ｂは裏面図 【図３】 図１に示すＩ／Ｏ端子板の変形実施例を示す
もので、Ａは平面図、Ｂは裏面図 【図４】 図１に示すＩ／Ｏ端子板の他の変形実施例を
示すもので、Ａは平面図、Ｂは裏面図 【図５】 図１に示すＩ／Ｏ端子板の他の変形実施例を
示すもので、Ａは平面図、Ｂは裏面図 【図６】 図１に示すＩ／Ｏ端子板の他の変形実施例を
示すもので、Ａは平面図、Ｂは裏面図 【図７】 本発明の他の実施例に係るサーキュレータの
展開斜視図 【図８】 図７に示すＩ／Ｏ端子板の詳細を示すもの
で、Ａは平面図、Ｂは裏面図、ＣはＡのＸ−Ｘ断面図 【図９】 従来例のアイソレータの展開斜視図 【図１０】 図９に示すＩ／Ｏ端子板の詳細を示す斜視
図 【図１１】 図１０のＹ−Ｙ断面図 【符号の説明】 １、１１ Ｉ／Ｏ端子板 ２、１２ 下側ヨーク ３、１３ 単板コンデンサ ４ チップ抵抗 ５、１４ 金属板 ６、１５ フェライトアッセンブリ ７、１６ 樹脂ケース ８、１７ マグネット ９、１８ 上側ヨーク １ａ、１ｂ、１ａａ、１ｂｂ Ｉ／Ｏ端子
電極 １ｃ、１ｄ、１ｃｄ、１ｅ アース端子
電極 １１ａ、１１ｂ、１１ｃ Ｉ／Ｏ端子
電極 １１ａａ、１１ｂｂ、１１ｃａ、１１ｃｂ Ｉ／Ｏ端子
電極 １１ｄ、１１ｅ、１１ｄｅ アース端子
電極
斜視図 【図２】 図１に示すＩ／Ｏ端子板の詳細を示すもの
で、Ａは平面図、Ｂは裏面図 【図３】 図１に示すＩ／Ｏ端子板の変形実施例を示す
もので、Ａは平面図、Ｂは裏面図 【図４】 図１に示すＩ／Ｏ端子板の他の変形実施例を
示すもので、Ａは平面図、Ｂは裏面図 【図５】 図１に示すＩ／Ｏ端子板の他の変形実施例を
示すもので、Ａは平面図、Ｂは裏面図 【図６】 図１に示すＩ／Ｏ端子板の他の変形実施例を
示すもので、Ａは平面図、Ｂは裏面図 【図７】 本発明の他の実施例に係るサーキュレータの
展開斜視図 【図８】 図７に示すＩ／Ｏ端子板の詳細を示すもの
で、Ａは平面図、Ｂは裏面図、ＣはＡのＸ−Ｘ断面図 【図９】 従来例のアイソレータの展開斜視図 【図１０】 図９に示すＩ／Ｏ端子板の詳細を示す斜視
図 【図１１】 図１０のＹ−Ｙ断面図 【符号の説明】 １、１１ Ｉ／Ｏ端子板 ２、１２ 下側ヨーク ３、１３ 単板コンデンサ ４ チップ抵抗 ５、１４ 金属板 ６、１５ フェライトアッセンブリ ７、１６ 樹脂ケース ８、１７ マグネット ９、１８ 上側ヨーク １ａ、１ｂ、１ａａ、１ｂｂ Ｉ／Ｏ端子
電極 １ｃ、１ｄ、１ｃｄ、１ｅ アース端子
電極 １１ａ、１１ｂ、１１ｃ Ｉ／Ｏ端子
電極 １１ａａ、１１ｂｂ、１１ｃａ、１１ｃｂ Ｉ／Ｏ端子
電極 １１ｄ、１１ｅ、１１ｄｅ アース端子
電極
フロントページの続き
(56)参考文献 特開 平５−304404（ＪＰ，Ａ)
特開 平６−6112（ＪＰ，Ａ)
実開 昭60−59603（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01P 1/36
H01P 1/383
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 磁気回路を形成するヨーク内に、永久磁
石、フェライト、中心電極を配置し、前記ヨークの外面
に、樹脂を主体とする材質からなる平板状の両面銅張り
プリント回路基板の両面にＩ／Ｏ端子電極およびアース
端子電極をエッチングにより形成するとともに両面のＩ
／Ｏ端子電極及びアース端子電極をそれぞれ基板に形成
された側面電極またはスルーホールで接続したＩ／Ｏ端
子板を配置し、該Ｉ／Ｏ端子板の一面を実装面としたこ
とを特徴とする非可逆回路素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17554394A JP3399099B2 (ja) | 1994-07-27 | 1994-07-27 | 非可逆回路素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17554394A JP3399099B2 (ja) | 1994-07-27 | 1994-07-27 | 非可逆回路素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0846409A JPH0846409A (ja) | 1996-02-16 |
| JP3399099B2 true JP3399099B2 (ja) | 2003-04-21 |
Family
ID=15997922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17554394A Expired - Fee Related JP3399099B2 (ja) | 1994-07-27 | 1994-07-27 | 非可逆回路素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3399099B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7382209B2 (en) | 2004-09-29 | 2008-06-03 | Tdk Corporation | Non-reciprocal circuit device |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3356121B2 (ja) | 1999-07-02 | 2002-12-09 | 株式会社村田製作所 | 非可逆回路素子および通信装置 |
| JP2003017906A (ja) * | 2001-06-28 | 2003-01-17 | Murata Mfg Co Ltd | 非可逆回路素子及び通信装置 |
-
1994
- 1994-07-27 JP JP17554394A patent/JP3399099B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7382209B2 (en) | 2004-09-29 | 2008-06-03 | Tdk Corporation | Non-reciprocal circuit device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0846409A (ja) | 1996-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH076928A (ja) | プリント回路基板へのコンデンサの取付構造 | |
| JPH07161398A (ja) | 電気コネクタ | |
| JP3399099B2 (ja) | 非可逆回路素子 | |
| JPH06302928A (ja) | 回路基板装置 | |
| JP2001196260A (ja) | 端子付き電子部品 | |
| US5739743A (en) | Asymmetric resistor terminal | |
| JP2001168487A (ja) | ジャンパ素子 | |
| JP3260710B2 (ja) | マイクロ波サーキュレータ／アイソレータの表面実装構造 | |
| JP3401934B2 (ja) | 非可逆回路素子 | |
| JPH07326907A (ja) | 非可逆回路素子 | |
| JPH07263917A (ja) | 非可逆回路素子 | |
| JPH088610A (ja) | 非可逆回路素子 | |
| JP2524604B2 (ja) | 平面実装型巻線部品 | |
| JP2000049508A (ja) | 非可逆回路素子、非可逆回路装置及びその製造方法 | |
| JP3463877B2 (ja) | 非可逆回路素子 | |
| JPH06326428A (ja) | 大電流回路基板とそれを用いた立体型回路 | |
| JPH0685508A (ja) | 非可逆回路装置 | |
| JP2594365B2 (ja) | 配線基板及び配線基板の接続方法 | |
| JP2004146886A (ja) | 非可逆回路素子 | |
| JPH0865013A (ja) | 集中定数型アイソレータ | |
| JP2937151B2 (ja) | 表面実装部品用グランドケース及び半導体装置 | |
| JPH0427202A (ja) | ドロップインアイソレーター | |
| JPH0399488A (ja) | 両面回路基板の表裏接続具および接続方法 | |
| JP2003204208A (ja) | 非可逆回路素子 | |
| JPS61279052A (ja) | 薄形回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090221 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090221 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100221 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110221 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110221 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120221 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |